TWI514546B - 具有金屬雙層之電容結構及其使用方法 - Google Patents
具有金屬雙層之電容結構及其使用方法 Download PDFInfo
- Publication number
- TWI514546B TWI514546B TW101111138A TW101111138A TWI514546B TW I514546 B TWI514546 B TW I514546B TW 101111138 A TW101111138 A TW 101111138A TW 101111138 A TW101111138 A TW 101111138A TW I514546 B TWI514546 B TW I514546B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- nitride
- capacitor structure
- electrode
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Description
本發明大致上關於一種新穎的電容結構,以及在一半導體裝置中使用電容結構的方法。特別是,本發明係關於一種具有實質上增進的電容值、提升的高頻電容穩定性、降低的漏電與較小電荷捕陷之新穎的電容結構,以及在一半導體裝置中使用具有雙層工作電極之電容結構的方法。
金屬-絕緣體-金屬(metal-insulator-metal,MIM)電容器是一種應用於多種電子裝置中關鍵的被動元件。例如,動態隨機存取記憶體(DRAM)、類比積體電路、射頻電路(radio frequency circuits)等,均具有一或多個金屬-絕緣體-金屬電容。
動態隨機存取記憶體是一種包含至少一個電晶體與一個電容器之半導體元件。為了要能增進電容器的電容值,並增進縮小動態隨機存取記憶體尺寸的可能性,增加電容器的電容值與其他的電性就顯得關鍵。再者,電容器的其他性質,例如高頻電容值穩定度、漏電流、反遲滯(inverse hysteresis)也需要提升。
隨著科學技術的進步,對於較高電容密度的需求更是越來越高,才能有助於裝置的縮小並減低生產成本。為了能夠達成此等要求,理論上是有許多的可能性。例如,較高電容常數(high-k)的備選材料,可以作為上電極與下電極間之介電層。適合的材料可以是HfO2
、ZrO2
、Ta2
O5
、Nb2
O5
或是SrTiO3
。
另一種增加電容器的電容值可能的方法,則是減小介電層的厚度。然而,由於厚度不足的電容器往往因為缺乏可靠度而失效,所以減小介電層厚度這樣的作法是有物理上極限的。
雖然金屬釕就其較高的功函數、較低的電阻、容易為乾蝕刻所圖案化而言,被視為有希望用於閘極堆疊的一種電極材料,但是此等材料又常有以增大的等效氧化層厚度(equivalent oxide thickness,EOT)而言電容值不良的降低,也就電容值損失的問題。還有,對於用於高頻電容值目的的電容器而言,在高頻下需要有穩定的電容值。
因此,依然需要一種具有實質上較高的電容值、高頻下較高的電容穩定度、較低的漏電流、與較小的反遲滯性,而可適用於多種不同挑戰性用途的新穎電容器結構。
本發明因此提出一種的新穎電容器結構,以及在一半導體裝置中使用具有複合材料的電容結構的方法,特別是在金屬-絕緣體-金屬電容器中。本發明的新穎電容器結構具有作為工作上電極之雙層材料,可以在所得之電容器中表現出實質上較佳電容值、高頻下較高的電容穩定度、較低的漏電流、與較小的反遲滯性。
本發明在第一方面提出一種的新穎電容器結構。本發明的電容器結構包含上電極、帽蓋層、下電極與介電層。上電極實質上由一種貴金屬所組成,例如鉑、鈀、銥與釕。帽蓋層實質上由一種金屬氮化物,例如氮化鈦、氮化鉭、氮化鋯、氮化鉿、氮化鈮與氮化鉬,所組成,並直接覆蓋上電極。下電極,包含一導電材料,例如金屬。介電層則位於上電極與下電極之間,同時還直接接觸上電極與下電極。
在本發明一第一實施例中,貴金屬為零價態,例如,元素態。在本發明一第二實施例中,貴金屬具有10埃()至40埃之厚度。在本發明一第三實施例中,金屬氮化物具有20埃至50埃之厚度。在本發明一第四實施例中,包含有上電極與帽蓋層之頂電極,具有75埃至90埃之厚度。在本發明一第五實施例中,介電層與貴金屬直接接觸。在本發明一第六實施例中,上電極不含鎢。在本發明一第七實施例中,上電極不含矽。
本發明在第二方面又提出一種使用金屬雙層之方法。首先,提供一下電極。其次,提供位於下電極之上並與其直接接觸之介電層。然後,提供在一電容中作為上電極之金屬雙層。金屬雙層位於介電層之上並與介電層直接接觸。金屬雙層由與介電層直接接觸之貴金屬,以及與貴金屬直接接觸之金屬氮化物所組成。
在本發明一第一實施例中,貴金屬為零價態,例如,元素態。在本發明一第二實施例中,貴金屬為鉑、鈀、銥或釕。在本發明一第三實施例中,貴金屬具有10埃至40埃之厚度。在本發明一第四實施例中,金屬氮化物為氮化鈦或氮化鉭。在本發明一第五實施例中,金屬氮化物具有20埃至50埃之厚度。在本發明一第六實施例中,金屬雙層具有75埃至90埃之厚度。在本發明一第七實施例中,上電極不含鎢或是矽。
本發明提供一種將釕金屬整合至上電極堆疊中的方法,如此一來既可以保留足夠薄的等效氧化層厚度,同時就漏電流與高頻下的電容穩定度而言,又能夠展現優點。本發明包含建立一種由相當薄(10埃至40埃之厚度)的金屬釕層,插在高介電常數層與很薄氮化物(20埃至50埃)的帽蓋層之間,所形成的上電極堆疊。要保持金屬釕層夠薄以避免等效氧化層變厚是很重要的。此外,氮化物也要夠薄,才不會反而主導金屬堆疊的電性。本發明額外的好處是,還可以減少釕前驅物的消耗量。
本發明在第一方面先提供一種在電容器中使用金屬雙層之方法。第1-3圖例示本發明在電容器中使用金屬雙層之方法。首先,如第1圖所示,提供一下電極110。下電極110形成在基材101上。視情況需要,下電極110可以形成在基材101之一溝渠102中。下電極110可以由任何適當之導電材料所形成,例如但不限於,金屬、金屬合金、導電金屬氧化物及其混合物等等。在一些實施例中,下電極110可以使用與頂電極132或是帽蓋層133相同之導電材料所形成。下電極110可以使用任何本領域中所習知之方式來形成,包含但不限於,原子層沉積法(Atomic Layer Deposition,ALD)與化學氣相沉積法。基材101可以為一介電材料。溝渠102可以為深溝渠電容或者是堆疊式電容之溝渠,例如其位於一動態隨機存取記憶體中。
其次,如第2圖所示,形成介電層120。介電層120可以位於平坦之下電極110上,因此其會與下電極110直接接觸。介電層120可以由矽的氧化物或是氮氧化物、鍺、鋁、或是任何過渡金屬、或是任何混合物、層合或其等組合所組成。介電層120可以使用任何本領域中所習知之方式來形成,包含但不限於,原子層沉積法。
然後,如第3圖所示,將金屬雙層130堆疊直接形成在介電層120上。金屬雙層130作為電容器100中之工作頂電極131,所以金屬雙層130位於介電層120上並直接接觸介電層120。下電極110、介電層120、頂電極131一起形成了電容器100。
金屬雙層130由貴金屬132,亦即直接與介電層120接觸之上電極132,以及直接與貴金屬132接觸之金屬氮化物133所組成。金屬雙層130可以具有適當之厚度,例如75埃()-90埃。
貴金屬132是一種比一般尋常的金屬更不容易被氧化之金屬,所以貴金屬132可以為鉑、鈀、銥或釕,或是貴金屬132不含任何不適當之材料,例如鎢或是矽。較佳者,貴金屬處於零價態,換句話說,貴金屬可以處於元素態,而非處於氧化態或是處於還原態。例如,貴金屬132可以為金屬釕,而非釕的氧化物。貴金屬132具有適當之厚度,例如,10埃至40埃之厚度。維持貴金屬132之厚度要足夠薄是很重要的,這樣才能避免等效氧化層變厚。貴金屬層132可以使用任何本領域中所習知之方式來形成,例如但不限於,原子層沉積法。
作為帽蓋層之用而覆蓋貴金屬層132的金屬氮化物133,與貴金屬層132一起作為電容器100中之工作頂電極131之用。工作頂電極131不多不少只有兩層,也就是由與介電層120直接接觸之貴金屬層132,以及與貴金屬層132直接接觸之金屬氮化物133所組成。金屬氮化物133是一種導電氮化物,例如任何之適當過渡金屬氮化物,包含但不限於,氮化鈦、氮化鉭、氮化鋯、氮化鉿、氮化鈮或氮化鉬。除此以外,金屬氮化物具有適當之厚度,例如20埃()-50埃。金屬氮化物133的厚度也應該要夠薄,才不會反而主導金屬堆疊的電性。
在經過前述步驟並完成之後,就可以得到一種電容器100。請參考第3圖,電容器結構100包含有上電極132、帽蓋層133、下電極110與介電層120。上電極132實質上由一種貴金屬所組成,例如鉑、鈀、銥或是釕,並具有10埃至40埃之厚度。
帽蓋層133實質上由一種金屬氮化物所組成,例如氮化鈦、氮化鉭、氮化鋯、氮化鉿、氮化鈮或是氮化鉬,並直接覆蓋上電極132。帽蓋層133可以具有20埃至50埃之厚度。下電極110則包含一種導電材料,例如金屬。介電層120係位於上電極132與下電極110之間。介電層120同時還會直接接觸上電極132與下電極110。
上電極132與帽蓋層133的組合形成了具有絕佳性質的電容器100。第4圖表現出1)樣本1-6均具有氮化鈦/鎢/多晶矽之複合頂電極,2)樣本7-11具有25埃釕金屬/氮化鈦之複合頂電極,3)樣本12-13具有50埃釕金屬/氮化鈦之複合頂電極,4)樣本14具有50埃釕金屬之頂電極,等間的電容比較關係。虛線強調與相同之電容介電層結合時,氮化鈦/鎢/多晶矽之頂電極與25埃釕金屬/氮化鈦之頂電極所觀察到的等效電容。特別的是,樣本7具有與樣本1與樣本2相同之介電;樣本8與樣本9具有與樣本3與樣本4相同之介電;樣本10與樣本11具有與樣本5與樣本6相同之介電。樣本12與樣本13具有與樣本5,6,10,11相同之介電,但是由於頂電極使用較厚之釕金屬(50埃釕金屬/氮化鈦)而顯示出減小之電容。樣本14具有與樣本5,6,10,11,12,13相同之介電,但是樣本14由於頂電極使用單層之釕金屬(50埃),而顯示出嚴重的電容損失。
綜上所述,其結果顯示出25埃釕金屬/50埃氮化鈦的堆疊,與氮化鈦/鎢/多晶矽之複合頂電極相比,具有可以相比擬之電容。使用較厚之釕金屬(50埃)之釕金屬/氮化鈦的頂電極顯示出部份之電容損失。只有50埃釕金屬之頂電極顯示出嚴重的電容損失。
第5圖表現出1)樣本1-6均具有氮化鈦/鎢/多晶矽之複合頂電極,2)樣本7-11具有25埃釕金屬/氮化鈦之複合頂電極,3)樣本12-13具有50埃釕金屬/氮化鈦之複合頂電極,4)樣本14具有50埃釕金屬之頂電極,等之間的高頻電容穩定度比較關係。使用從3kHz到30kHz間頻率的電容的百分率下降量來度量高頻電容穩定度,並以10kHz頻率的讀數來均一化電容。結果顯示,釕金屬/氮化鈦之複合頂電極中夠薄的釕金屬,與氮化鈦/鎢/多晶矽之複合頂電極相比,會提供較低的CF值。
第6圖表現出1)氮化鈦/鎢/多晶矽之複合頂電極,2)釕金屬/氮化鈦之複合頂電極,等之間的漏電比較關係。I-V圖顯示釕金屬/氮化鈦之複合頂電極,與氮化鈦/鎢/多晶矽之複合頂電極相比,會有較低漏電的優點,特別是在較高的偏壓值。
第7圖表現出1)氮化鈦/鎢/多晶矽之複合頂電極,2)釕金屬/氮化鈦之複合頂電極,3)50埃釕金屬/氮化鈦之複合頂電極,等之間電荷捕陷的比較關係。相同的I-V循環圖顯示純釕金屬頂電極,同時又與電容損失有關,嚴重的電荷捕陷的證據。釕金屬/氮化鈦之頂電極與氮化鈦/鎢/多晶矽之複合頂電極相比,顯示較低之反遲滯性。
如前圖所佐證,本發明的新穎電容器結構表現出實質上較高的電容值、高頻下較高的電容穩定度與較低的漏電流或是較小的反遲滯性。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
101...基材
102...溝渠
110...下電極
120...介電層
130...金屬雙層
131...頂電極
132...上電極
132...貴金屬
133...帽蓋層
133...金屬氮化物
第1-3圖例示本發明在電容器中使用金屬雙層之方法。
第4圖表現出多組樣本間的電容比較關係。
第5圖表現出多組樣本間高頻電容穩定度的比較關係。
第6圖表現出多組樣本間的漏電比較關係。
第7圖表現出多組樣本間電荷捕陷的比較關係。
101...基材
110...下電極
120...介電層
130...金屬雙層
131...頂電極
132...上電極
133...帽蓋層
Claims (10)
- 一種電容結構,包含:一上電極,實質上由一種貴金屬所組成,其中該貴金屬具有10埃(Å)-40埃之厚度;一帽蓋層,實質上由一種金屬氮化物所組成,並直接覆蓋該上電極,該帽蓋層僅覆蓋於該上電極之上;一下電極,包含一導電材料;以及一介電層,直接接觸該上電極與該下電極,並位於該上電極與該下電極之間。
- 如請求項1之電容結構,其中該貴金屬包含鉑、鈀、銥與釕其中之至少一者。
- 如請求項1之電容結構,其中該金屬氮化物包含氮化鈦、氮化鉭、氮化鋯、氮化鉿、氮化鈮與氮化鉬其中之至少一者。
- 如請求項1之電容結構,其中該金屬氮化物具有20埃(Å)-50埃之厚度。
- 如請求項1之電容結構,其中包含該上電極與該帽蓋層之一頂電極具有75埃(Å)-90埃之厚度。
- 如請求項1之電容結構,其中該介電層與該貴金屬直接 接觸。
- 如請求項1之電容結構,用於一動態隨機存取記憶體中。
- 如請求項1之電容結構,其中該上電極不含鎢。
- 如請求項1之電容結構,其中該上電極不含矽。
- 一種使用一金屬雙層之方法,包含:提供一下電極;提供一介電層,其位於該下電極之上並與該下電極直接接觸;以及提供在一電容中作為一頂電極之一金屬雙層;該金屬雙層位於該介電層之上並與該介電層直接接觸,其中該金屬雙層由與該介電層直接接觸之一貴金屬,以及與該貴金屬直接接觸之一金屬氮化物所組成,該金屬氮化物僅覆蓋該貴金屬,且該貴金屬具有10埃(Å)-40埃之厚度。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/090,277 US8841747B2 (en) | 2011-04-20 | 2011-04-20 | Capacitor structure with metal bilayer and method for using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201244064A TW201244064A (en) | 2012-11-01 |
TWI514546B true TWI514546B (zh) | 2015-12-21 |
Family
ID=47020652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101111138A TWI514546B (zh) | 2011-04-20 | 2012-03-29 | 具有金屬雙層之電容結構及其使用方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8841747B2 (zh) |
CN (1) | CN102751264B (zh) |
TW (1) | TWI514546B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112185939B (zh) * | 2019-07-03 | 2022-03-22 | 长鑫存储技术有限公司 | 电容组件及其制作方法、存储器 |
KR20210047591A (ko) | 2019-10-22 | 2021-04-30 | 삼성전자주식회사 | 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030183153A1 (en) * | 2002-03-29 | 2003-10-02 | Kim Ki-Chul | Method for manufacturing a semiconductor device having a capping layer covering a capacitor of the semiconductor device |
TWI232523B (en) * | 2003-04-22 | 2005-05-11 | Taiwan Semiconductor Mfg | Damascene process and structure thereof |
US20050277208A1 (en) * | 2004-06-09 | 2005-12-15 | Keisuke Nakazawa | Method for manufacturing semiconductor device |
TW200616905A (en) * | 2004-11-26 | 2006-06-01 | Hon Hai Prec Ind Co Ltd | Core insert for molding glass, method and machine of manufacturing it |
TW200644171A (en) * | 2005-05-12 | 2006-12-16 | Intel Corp | Using conductive oxidation for phase change memory electrodes |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004024665A1 (de) * | 2004-05-18 | 2005-12-15 | Infineon Technologies Ag | Verfahren zum Herstellen von dielektrischen Mischschichten und kapazitives Element und Verwendung derselben |
US7443714B1 (en) * | 2007-10-23 | 2008-10-28 | Juhan Kim | DRAM including segment read circuit |
JP5502302B2 (ja) * | 2008-09-26 | 2014-05-28 | ローム株式会社 | 半導体装置およびその製造方法 |
KR20100089522A (ko) * | 2009-02-04 | 2010-08-12 | 삼성전자주식회사 | 커패시터 및 그 제조 방법. |
US7968452B2 (en) * | 2009-06-30 | 2011-06-28 | Intermolecular, Inc. | Titanium-based high-K dielectric films |
-
2011
- 2011-04-20 US US13/090,277 patent/US8841747B2/en active Active
-
2012
- 2012-03-29 TW TW101111138A patent/TWI514546B/zh active
- 2012-04-20 CN CN201210118540.0A patent/CN102751264B/zh active Active
-
2014
- 2014-08-13 US US14/458,263 patent/US20140349461A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030183153A1 (en) * | 2002-03-29 | 2003-10-02 | Kim Ki-Chul | Method for manufacturing a semiconductor device having a capping layer covering a capacitor of the semiconductor device |
TWI232523B (en) * | 2003-04-22 | 2005-05-11 | Taiwan Semiconductor Mfg | Damascene process and structure thereof |
US20050277208A1 (en) * | 2004-06-09 | 2005-12-15 | Keisuke Nakazawa | Method for manufacturing semiconductor device |
US7378329B2 (en) * | 2004-06-09 | 2008-05-27 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
TW200616905A (en) * | 2004-11-26 | 2006-06-01 | Hon Hai Prec Ind Co Ltd | Core insert for molding glass, method and machine of manufacturing it |
TW200644171A (en) * | 2005-05-12 | 2006-12-16 | Intel Corp | Using conductive oxidation for phase change memory electrodes |
Also Published As
Publication number | Publication date |
---|---|
TW201244064A (en) | 2012-11-01 |
US20140349461A1 (en) | 2014-11-27 |
US8841747B2 (en) | 2014-09-23 |
CN102751264B (zh) | 2015-02-18 |
CN102751264A (zh) | 2012-10-24 |
US20120267757A1 (en) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100388488C (zh) | 具有混合电介质层的半导体集成电路器件及其制造方法 | |
EP1517360B1 (en) | Analog capacitor and method of fabricating the same | |
CN108630686B (zh) | 半导体器件及其制造方法 | |
US8741712B2 (en) | Leakage reduction in DRAM MIM capacitors | |
US9466660B2 (en) | Semiconductor structures including molybdenum nitride, molybdenum oxynitride or molybdenum-based alloy material, and method of making such structures | |
US11094778B2 (en) | Capacitor with high work function interface layer | |
US10833091B2 (en) | Ferroelectric memories | |
TW201032322A (en) | Dual-dielectric MIM capacitors for system-on-chip applications | |
KR20080061250A (ko) | 반도체 집적회로장치 | |
US20090296314A1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
JP4353332B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005064522A (ja) | 半導体装置のキャパシタおよびそれを備えるメモリ装置 | |
US20060286734A1 (en) | MIM/MIS structure with praseodymium titanate or praseodymium oxide as insulator material | |
TWI514546B (zh) | 具有金屬雙層之電容結構及其使用方法 | |
CN114792758A (zh) | 电容器和包括该电容器的半导体器件 | |
US8652927B2 (en) | Integration of non-noble DRAM electrode | |
CN114284216A (zh) | 电容器阵列结构及其制造方法与半导体存储器件 | |
JP2013168454A (ja) | 半導体記憶装置及びその製造方法 | |
CN116458282A (zh) | 用于金属-绝缘体-金属电容器的四层高k | |
KR102553612B1 (ko) | 금속 절연체 금속 커패시터를 위한 배리어층 | |
KR20140108616A (ko) | 도전성 산화물을 전극으로 사용하는 커패시터 소자 | |
TW201732809A (zh) | 電極的製造方法及電阻式隨機存取記憶體 | |
CN116648790A (zh) | 芯片和终端 | |
CN116669534A (zh) | 一种电容器、电容器的形成方法及半导体器件 | |
KR100895373B1 (ko) | 반도체소자의 캐패시터 제조방법 |