CN114284216A - 电容器阵列结构及其制造方法与半导体存储器件 - Google Patents

电容器阵列结构及其制造方法与半导体存储器件 Download PDF

Info

Publication number
CN114284216A
CN114284216A CN202011068522.7A CN202011068522A CN114284216A CN 114284216 A CN114284216 A CN 114284216A CN 202011068522 A CN202011068522 A CN 202011068522A CN 114284216 A CN114284216 A CN 114284216A
Authority
CN
China
Prior art keywords
layer
upper electrode
capacitor
gas
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011068522.7A
Other languages
English (en)
Inventor
李秀升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011068522.7A priority Critical patent/CN114284216A/zh
Priority to PCT/CN2021/103744 priority patent/WO2022062545A1/zh
Priority to EP21870924.4A priority patent/EP4199086A4/en
Priority to US17/599,464 priority patent/US11411071B1/en
Publication of CN114284216A publication Critical patent/CN114284216A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种电容器阵列结构的制造方法、电容器阵列结构与半导体存储器件，该制造方法包括：提供一基底；在所述基底上形成电容结构，包括在所述基底上形成下电极层，和在所述下电极层表面形成电容介质层，以及在所述电容介质层表面的形成上电极层，其中，所述上电极层之间具有间隙；形成填充层填充所述间隙；形成覆盖层覆盖所述填充层与所述上电极；其中，所述覆盖层与所填充层结合形成上电极导电层；所述填充层和所述覆盖层的材质包括掺杂多晶硅，且所述覆盖层中的掺杂的锗原子体积浓度大于所述填充层中掺杂的锗原子体积浓度。本公开通过的电容器阵列结构的制造方法，能够减少上电极导电层中的狭缝。

Description

电容器阵列结构及其制造方法与半导体存储器件
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种电容器阵列结构的制造方法、电容器阵列结构与半导体存储器件。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在20nm以下的DRAM制程中，DRAM大多采用堆栈式的电容构造，其电容器(Capacitor)是高深宽比的柱体形状。
其中，上电极上用于导电的覆盖在填充上电极的间隙时，由于间隙具有高深宽比，在间隙中填充材料会出现提前封口的现象，导致电容结构内产生狭缝，造成器件漏电流的增加，进而导致器件功耗增大，甚至导致器件失效。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明实施例的目的在于提供一种电容器阵列结构的制造方法、电容器阵列结构与半导体存储器件，能够减少上电极导电层中的狭缝。
根据本发明实施例的第一方面，提供了一种电容器阵列结构的制造方法，该电容器阵列结构的制造方法包括：
提供一基底；
在所述基底上形成电容结构，包括在所述基底上形成下电极层，和在所述下电极层表面形成电容介质层，以及在所述电容介质层表面的形成上电极层，其中，所述上电极层之间具有间隙；
形成填充层填充所述间隙；
形成覆盖层覆盖所述填充层与所述上电极；
其中，所述覆盖层与所填充层结合形成上电极导电层；所述填充层和所述覆盖层的材质包括掺杂多晶硅，且所述覆盖层中的掺杂的锗原子体积浓度大于所述填充层中掺杂的锗原子体积浓度。
在本公开的一种示例性实施例中，通过化学气相沉积法，形成所述填充层与所述覆盖层。
在本公开的一种示例性实施例中，在形成所述填充层时通入GeH4气体；
其中，所述通入GeH4气体的流速为850sccm-1300sccm。
在本公开的一种示例性实施例中，所述通入GeH4气体的持续时间为20min-50min。
在本公开的一种示例性实施例中，在形成所述覆盖层时通入GeH4气体；
其中，所述通入GeH4气体的流速为1250sccm-1800sccm。
在本公开的一种示例性实施例中，所述通入GeH4气体的持续时间为120min-180min。
在本公开的一种示例性实施例中，所述覆盖层中的锗原子体积浓度大于所述填充层中的锗原子体积浓度的30％-50％。
在本公开的一种示例性实施例中，所述化学气相沉积时的温度为300℃-600℃。
在本公开的一种示例性实施例中，所述化学气相沉积时腔室内的压力为100mtorr-600mtorr。
在本公开的一种示例性实施例中，形成所述填充层与所述覆盖层时，同时通入GeH4气体、SiH4气体和BCl3气体；
其中，所述通入SiH4气体的流速为300sccm～700sccm，所述通入BCl3气体的流速为50sccm～200sccm。
根据本发明实施例的第一方面，提供了一种电容器阵列结构，该电容器阵列结构包括：
基底；
电容结构，设于所述基底上，包括下电极层，电容介质层和上电极层，所述电容介质层覆盖所述下电极层的表面，所述上电极层覆盖所述电容介质层的表面，且所述上电极层之间形成有间隙；
上电极导电层，包括填充层与覆盖层，所述填充层填充所述间隙，所述覆盖层覆盖所述填充层与所述上电极层，所述覆盖层与所述填充层的材质包括掺杂多晶硅，且所述覆盖层中掺杂的锗原子体积浓度大于所述填充层中掺杂的锗原子体积浓度。
在本公开的一种示例性实施例中，所述覆盖层中的锗原子体积浓度大于所述填充层中的锗原子体积浓度的30％-50％。
在本公开的一种示例性实施例中，所述填充层的锗原子体积浓度为45％-80％，所述覆盖层的锗原子体积浓度为55％-85％。
在本公开的一种示例性实施例中，所述填充层至少填充所述间隙，且所述间隙的深宽比范围为20：1～100：1。
根据本发明实施例的第三方面，提供了一种半导体存储器件，该半导体存储器件包括上述的电容器阵列结构，所述基底还包括晶体管，所述电容结构与所述晶体管电连接。
本公开提供的电容器阵列结构的制造方法，通过填充层与覆盖层结合形成上电极导电层，且覆盖层中的锗原子体积浓度大于所述填充层中的锗原子体积浓度，使得填充层中的锗原子体积浓度相对较小，进而使填充分子的粒径相对减小，从而能够将间隙填充的更加致密；同时，使覆盖层中的锗原子体积浓度较大，能够平衡结构阻值，保证了上电极导电层的性能。通过减小上电极导电层填充间隙时出现的狭缝，降低了电容器的漏电流，提高了电容器的性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本公开的一种实施例提供的电容器阵列结构的制造方法的流程图；
图2-图4为本公开的一种实施例提供的电容器阵列结构的制造工序图；
图5-图6为本公开的另一种实施例提供的电容器阵列结构的制造工序图；
图7为本公开的一种实施例提供的反应腔室的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本发明的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本发明的各方面。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和步骤，也不是必须按所描述的顺序执行。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本公开的实施例首先提供了一种电容器阵列结构的制造方法，如图1所示，电容器阵列结构的制造方法包括：
步骤S100、提供一基底；
步骤S200、在基底上形成电容结构，包括在基底上形成下电极层，和在下电极层表面形成电容介质层，以及在电容介质层表面的形成上电极层，其中，上电极层之间具有间隙；
步骤S300、形成填充层填充间隙；
步骤S400、形成覆盖层覆盖填充层与上电极；其中，覆盖层与所填充层结合形成上电极导电层；填充层和覆盖层的材质包括掺杂多晶硅，且覆盖层中的掺杂的锗原子体积浓度大于填充层中掺杂的锗原子体积浓度。
本公开提供的电容器阵列结构的制造方法，通过填充层与覆盖层结合形成上电极导电层，且覆盖层中的锗原子体积浓度大于填充层中的锗原子体积浓度，使得填充层中的锗原子体积浓度相对较小，进而使填充分子的粒径相对减小，从而能够将间隙填充的更加致密；同时，使覆盖层中的锗原子体积浓度较大，能够平衡结构阻值，保证了上电极导电层的性能。通过减小上电极导电层填充间隙时出现的狭缝，降低了电容器的漏电流，提高了电容器的性能。
下面，将对本示例实施方式中的电容器阵列结构的制造方法的各步骤进行进一步的说明。
在步骤S100中，提供一基底。
具体地，如图2所示，基底10包括衬底110和绝缘层120，绝缘层120中设置有多个间隔布置的存储节点接触塞130。其中，衬底110可为半导体衬底110，半导体衬底110的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)等，本公开对此不做限制。
其中，接触塞130用于连接后续形成的电容的下电极层210，通过接触塞130可以读取电容中存储的数据或者向电容中写入数据。若干接触塞130的排布方式与后续形成的电容孔的排布方式相同。在一实施例中，多个接触塞130可以呈六方阵列排布。其中，接触塞130的材料为金属，金属可以为W(钨)、Cu(铜)、Ti(钛)、Ni(镍)、Al(铝)或金属硅化物。形成接触塞130可以通过沉积一层导电层，然后对导电层进行刻蚀形成，或者通过电镀工艺形成。
其中，绝缘层120的材料可以为氧化硅、氮化硅或其他合适的材料，绝缘层120材料可以为单层或多层堆叠结构。在一实施例中，绝缘层120的形成过程为：在半导体衬底110上通过沉积工艺形成一层绝缘材料层，绝缘材料层覆盖接触塞130，沉积工艺可以是化学气相沉积，等离子增强化学气相沉积或低压化学气相沉积；平坦化去除高于接触塞130表面的绝缘材料层，形成绝缘层120，平坦化可采用化学机械研磨工艺。
在步骤S200中，在基底上形成电容结构，包括在基底上形成下电极层，和在下电极层表面形成电容介质层，以及在电容介质层表面的形成上电极层，其中，上电极层之间具有间隙。
具体地，如图2所示，在基底上形成电容结构20，电容结构在基底10上形成下电极层210，和在下电极层210表面形成电容介质层220，以及在电容介质层220表面的形成上电极层230。
其中，通过采用原子层沉积工艺(Atomic Layer Deposition)或化学气相沉积工艺(Chemical Vapor Deposition)或物理气相沉积(Physical Vapor Deposition)的工艺形成包括多个柱状电极的下电极层210。其中，形成下电极层210的材料包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层，还可以包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)等。在一实施例中，下电极层210与接触塞130的材料一致，以使得下电极层210与接触塞130所组成的下电极具有较好的电学性能。
其中，可通过采用原子层沉积工艺或化学气相沉积工艺或物理气相沉积的工艺形成覆盖下电极层210的电容介质层220，电容介质层220同时覆盖从多个柱状电极露出的基底10的表面。当电容介质层220与下电极层210之间无其它膜层时，电容介质层220可直接覆盖在下电极层210的表面上；当电容介质层220与下电极层210之间涉及其它膜层时，介质层与下电极层210不直接接触，但相对覆盖下电极层210。其中，电容介质层220可以为单层或多层堆叠结构，电容介质层220可选自钛酸锶和氧化钛(SrTiO3/TiO2)构成的叠层结构、氧化铝和氧化铪(AlO/HfO)构成的叠层结构、氧化锆和氧化铝(ZrO/AlO/ZrO)构成的叠层结构以及复合钙铁矿型铁电材料(BST材料，复合钙铁矿结构的铁电极材料，是由BaTiO3和SrTiO3按一定比例组成的固溶体)中的一种；还可采用氧化硅、氮化硅、氮氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)或上述的组合的材料形成。电容介质层220的介电常数介于4～400之间，电容介质层220优选高K介质材料，以提高单位面积电容器的电容值。
其中，通过采用原子层沉积工艺或化学气相沉积工艺或物理气相沉积的工艺形成包括多个柱状电极的上电极层230。其中，形成上电极层230的材料包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层，还可以包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(TitaniumSilicide)，硅氮化钛(TiSixNy)等。在一实施例中，上电极层230的材料与下电极层210的材料一致，以降低工艺难度，提高工艺效率。
如图2所示，上电极层230覆盖电容介质层220后，相邻的柱状电极之间的上电极层230之间存在间隙，该间隙具有较大的深宽比(20：1～100：1)，示例的，高度可为1000nm-2000nm，CD(关键尺寸)为30nm-60nm。传统方法在对上电极层的间隙进行填充的同时，会有提前封口的现象，导致上电极导电层内产生狭缝(seam)，导致电容器阵列结构的漏电流增加。
在步骤S300中，形成填充层填充间隙。
具体地，如图3和图7所示，可在反应腔室90内通过化学气相沉积工艺，形成填充间隙的填充层310。填充层310的材质包括掺杂的锗原子的掺锗多晶硅，可通过喷嘴喷入通入SiH4与GeH4气体，SiH4与GeH4气体进入反应腔室90内化学反应如下：
SiH4(g)→Si(s)+2H2(g)
GeH4(g)→Ge(s)+2H2(g)
SiH4与GeH4气体进入反应腔室90内，通过化学反应生成Si原子与Ge原子沉积在间隙中，以形成掺锗多晶硅的填充层310。
其中，在反应腔室90内通过化学气相沉积进行填充层310的沉积时，通入SiH4气体的流速为300sccm-700sccm，通入GeH4的流速为850sccm-1300sccm，将通入GeH4气体设定在上述标准毫升/分钟的流速下，能够保证沉积材料的良好的沉积效果，进一步减少填充层310中的狭缝。当然，将SiH4气体与GeH4气体的气体流速也可在上述限定范围以外，本公开对此不做限制。
其中，在反应腔室90内通入SiH4气体与GeH4气体的持续时间为20min-50min，例如20min、30min、40min、50min等，当然，沉积的时间也可大于20min或小于50min，具体时间可根据填充间隙的实际情况进行设定，本公开对此不做限制。
示例的，填充层310的材质可为锗硼共掺多晶硅，可通过喷嘴同时喷入通入SiH4、GeH4、BCl3气体，BCl3气体进入反应腔室90内化学反应如下：
2BCl3(g)→2B(s)+3Cl2(g)
SiH4、GeH4、BCl3气体进入反应腔室90内，通过化学反应生成Si、B、Ge原子沉积在间隙中的填充层310，以将间隙填充。其中，在反应腔室90内通过化学气相沉积进行填充层310的沉积时，通入BCl3气体的流速为500sccm-200sccm。当然，将BCl3的气体流速也可在上述限定范围以外，本公开对此不做限制。其中，在反应腔室90内通入BCl3气体的时间为20min-50min，例如20min、30min、40min、50min等，当然，沉积的时间也可大于20min或小于50min，具体时间可根据填充间隙的实际情况进行设定，本公开对此不做限制。其中，通入SiH4、GeH4、BCl3气体的时间可相同，已提升锗硼共掺多晶硅中各原子沉积的均匀性，从而提升上电极导电层的导电性。
如图3所示，间隙的深宽比范围为20：1～100：1，填充层310将间隙完全填充，并在上电极层230背离基底10的一侧表面上也形成了一定厚度的填充层310；如图5所示，填充层310仅将间隙完全填充，并未在上电极层230背离基底10的一侧表面上形成填充层310材料，以露出上电极层230背离基底10的一侧表面与覆盖层320，覆盖层320中的锗原子体积浓度大于填充层310中的锗原子体积浓度，导电层较好，从而能够提升上电极导电层30的导电性。当然，填充层310也可部分填充间隙，本公开对此不做限制。
其中，反应腔室90内进行化学气相沉积时的温度为300℃-600℃，例如300℃、400℃、500℃、600℃等，当然，反应腔室90内进行化学气相沉积时的温度为也可小于300℃或大于600℃，本公开对此不做限制。其中，反应腔室90内进行化学气相沉积时的压力为100mtorr-600mtorr，例如100mtorr、200mtorr、300mtorr、400mtorr、500mtorr、600mtorr等，当然，反应腔室90内进行化学气相沉积时的压力为也可小于100mtorr或大于600mtorr，本公开对此不做限制。
通过采用锗原子体积浓度相对较小的填充层310，填充材料的粒径相对减小，从而能够更加致密的将间隙填充，减少间隙中填充锗硼共掺多晶硅时出现的狭缝大小，从而使得电容器的漏电流减少，提高了电容器的性能。
在步骤S400中，形成覆盖层覆盖填充层与上电极层；其中，覆盖层与所填充层结合形成上电极导电层；填充层和覆盖层的材质包括掺杂多晶硅，且覆盖层中的掺杂的锗原子体积浓度大于填充层中掺杂的锗原子体积浓度。
具体地，具体地，如图4、图6和图7所示，可在反应腔室90内通过化学气相沉积工艺，形成覆盖填充层310与上电极层230的覆盖层320，覆盖层320与填充层310可通过同一反应腔室90形成，以降低工艺难度，提高工艺效率。覆盖层320的材质包括掺杂的锗原子的掺锗多晶硅，可通过喷嘴喷入通入SiH4与GeH4气体，SiH4与GeH4气体进入反应腔室90内化学反应如下：
SiH4(g)→Si(s)+2H2(g)
GeH4(g)→Ge(s)+2H2(g)
SiH4与GeH4气体进入反应腔室90内，通过化学反应生成Si原子与Ge原子沉积在填充层与上电极层上，以形成掺杂锗原子的覆盖层320。
其中，在反应腔室90内通过化学气相沉积进行覆盖层320的沉积时，通入SiH4气体的流速为300sccm-700sccm，通入GeH4的流速为1250sccm-1800sccm，将通入GeH4气体设定在上述标准毫升/分钟的流速下，能够保证锗原子体积浓度，形成的覆盖层320具有良好的导电性。当然，将SiH4气体与GeH4气体的气体流速也可在上述限定范围以外，本公开对此不做限制。
其中，在反应腔室90内通入SiH4气体与GeH4气体的持续时间为120min-180min，例如120min、130min、140min、150min、160min、170min、180min等，当然，沉积的时间也可小于120min或大于180min，具体时间可根据覆盖层320的实际厚度等情况进行设定，本公开对此不做限制。
示例的，覆盖层320的材质可为锗硼共掺多晶硅，可通过喷嘴同时喷入通入SiH4、GeH4、BCl3气体，BCl3气体进入反应腔室90内化学反应如下：
2BCl3(g)→2B(s)+3Cl2(g)
SiH4、GeH4、BCl3气体进入反应腔室90内，通过化学反应生成Si、B、Ge原子沉积在填充层与上电极层上，以形成锗硼共掺多晶硅的覆盖层320，以将填充层310与上电极层230覆盖。其中，在反应腔室90内通过化学气相沉积进行覆盖层320的沉积时，通入BCl3气体的流速为500sccm-200sccm。当然，将BCl3的气体流速也可在上述限定范围以外，本公开对此不做限制。其中，在反应腔室90内通入BCl3气体的时间为120min-180min，例如120min、130min、140min、150min、160min、170min、180min等，当然，沉积的时间也可小于120min或大于180min，具体时间可根据覆盖层320的实际厚度等情况进行设定，本公开对此不做限制。其中，通入SiH4、GeH4、BCl3气体的时间可相同，已提升锗硼共掺多晶硅中各原子沉积的均匀性，从而提升上电极导电层的导电性。
其中，反应腔室90内进行化学气相沉积时的温度为300℃-600℃，例如300℃、400℃、500℃、600℃等，当然，反应腔室90内进行化学气相沉积时的温度为也可小于300℃或大于600℃，本公开对此不做限制。其中，反应腔室90内进行化学气相沉积时的压力为100mtorr-600mtorr，例如100mtorr、200mtorr、300mtorr、400mtorr、500mtorr、600mtorr等，当然，反应腔室90内进行化学气相沉积时的压力为也可小于100mtorr或大于600mtorr，本公开对此不做限制。
其中，覆盖层320与所填充层310形成时反应腔室90内温度与压力相同，以降低工艺难度，提高工艺效率。当然，覆盖层320与所填充层310形成时反应腔室90内温度与压力相同也可不同，本公开对此不做限制。
其中，覆盖层320中的锗原子体积浓度大于填充层310中的锗原子体积浓度的30％-50％。通过使覆盖层320中的锗原子体积浓度大于填充层310中的锗原子体积浓度，覆盖层320的阻值较低，位于间隙外的覆盖层320具有良好的导电性，从而能够整体上改善上电极导电层30的导电性，避免了因填充层310中锗原子体积浓度较低导致影响上电极导电层30的导电性的情况出现。
下面，为本公开的装置实施例，本公开的装置实施例可通过上述方法实施例制造形成，本装置实施例未公开的具体细节，请参照上述方法实施例的相关论述。
本公开的实施例还提供了一种电容器阵列结构，如图2-图6所示，该电容器阵列结构包括：基底10、电容结构20和上电极导电层30。电容结构20设于基底10上，电容结构20包括下电极层210，电容介质层220和上电极层230，电容介质层220覆盖下电极层210的表面，上电极层230覆盖电容介质层220的表面，且上电极层230之间形成有间隙；上电极导电层30包括填充层310与覆盖层320，填充层310填充间隙，覆盖层320覆盖填充层310与上电极层230，覆盖层320与填充层310的材质包括掺杂多晶硅，且覆盖层320中掺杂的锗原子体积浓度大于填充层310中掺杂的锗原子体积浓度。
本公开提供的电容器阵列结构，填充层310与覆盖层320结合形成上电极导电层30，且覆盖层320中的锗原子体积浓度大于填充层310中的锗原子体积浓度，使得填充层310中的锗原子体积浓度相对较小，进而使填充分子的粒径相对减小，从而能够将间隙填充的更加致密；同时，使覆盖层320中的锗原子体积浓度较大，能够平衡结构阻值，保证了上电极导电层30的性能。通过减小上电极导电层30填充间隙时出现的狭缝，降低了电容器的漏电流，提高了电容器的性能。
具体地，如图3和图7所示，可在反应腔室90内通过化学气相沉积工艺，形成填充间隙的填充层310。填充层310
填充层310的材质包括掺杂的锗原子的掺锗多晶硅，可通过喷嘴喷入通入SiH4与GeH4气体，SiH4与GeH4气体进入反应腔室90内化学反应如下：
SiH4(g)→Si(s)+2H2(g)
GeH4(g)→Ge(s)+2H2(g)
示例的，填充层310的材质可为锗硼共掺多晶硅，可通过喷嘴同时喷入通入SiH4、GeH4、BCl3气体，BCl3气体进入反应腔室90内化学反应如下：
2BCl3(g)→2B(s)+3Cl2(g)
SiH4、GeH4、BCl3气体进入反应腔室90内，通过化学反应生成Si、B、Ge原子沉积在间隙中的填充层310，以将间隙填充。
其中，在反应腔室90内通过化学气相沉积进行填充层310的沉积时，通入SiH4的流速为300sccm-700sccm，通入SiH4的流速为850sccm-1300sccm，通入SiH4的流速为500sccm-200sccm。将SiH4、GeH4、BCl3气体设定在上述标准毫升/分钟的流速下，能够保证沉积材料的良好的沉积效果，进一步减少填充层310中的狭缝。当然，将SiH4、GeH4、BCl3的气体流速也可在上述限定范围以外，本公开对此不做限制。其中，填充层310的锗原子体积浓度为45％-80％，例如45％、50％、55％、65％、70％、75％、80％等。
其中，如图3所示，填充层310将间隙完全填充，并在上电极层230背离基底10的一侧表面上也形成了一定厚度的填充层310；如图5所示，填充层310仅将间隙完全填充，并未在上电极层230背离基底10的一侧表面上形成填充层310材料，以露出上电极层230背离基底10的一侧表面与覆盖层320，覆盖层320中的锗原子体积浓度大于填充层310中的锗原子体积浓度，导电层较好，从而能够提升上电极导电层30的导电性。当然，填充层310也可部分填充间隙，本公开对此不做限制。
其中，反应腔室90内进行化学气相沉积时的温度为300℃-600℃，例如300℃、400℃、500℃、600℃等，当然，反应腔室90内进行化学气相沉积时的温度为也可小于300℃或大于600℃，本公开对此不做限制。其中，反应腔室90内进行化学气相沉积时的压力为100mtorr-600mtorr，例如100mtorr、200mtorr、300mtorr、400mtorr、500mtorr、600mtorr等，当然，反应腔室90内进行化学气相沉积时的压力为也可小于100mtorr或大于600mtorr，本公开对此不做限制。其中，在反应腔室90内通过化学气相沉积进行填充层310的沉积的时间为20min-50min，例如20min、30min、40min、50min等，当然，沉积的时间也可大于20min或小于50min，具体时间可根据填充间隙的实际情况进行设定，本公开对此不做限制。
如图4、图6和图7所示，可在反应腔室90内通过化学气相沉积工艺，形成覆盖填充层310与上电极层230的覆盖层320，覆盖层320与填充层310可通过同一反应腔室90形成，以降低工艺难度，提高工艺效率。SiH4、GeH4、BCl3气体进入反应腔室90内，通过化学反应生成Si、B、Ge原子沉积在间隙中的填充层310，以将填充层310与上电极层230覆盖。
其中，在反应腔室90内通过化学气相沉积进行填充层310的沉积时，通入SiH4的流速为300sccm-700sccm，通入SiH4的流速为1250sccm-1800sccm，通入SiH4的流速为500sccm-200sccm。将SiH4、GeH4、BCl3气体设定在上述标准毫升/分钟的流速下，能够保证沉积材料的良好的沉积效果，进一步减少填充层310中的狭缝。当然，将SiH4、GeH4、BCl3的气体流速也可在上述限定范围以外，本公开对此不做限制。其中，覆盖层320的锗原子体积浓度为55％-85％，例如55％、60％、65％、75％、80％、85％等；覆盖层320中的锗原子体积浓度大于填充层310中的锗原子体积浓度的30％-50％，例如30％、35％、40％、45％、50％等。
由于该间隙具有较大的深宽比(20：1～100：1)，通过采用锗原子体积浓度相对较小的填充层310，填充材料的粒径相对减小，从而能够更加致密的将间隙填充，减少间隙中填充锗硼共掺多晶硅时出现的狭缝大小，从而使得电容器的漏电流减少，提高了电容器的性能。通过使覆盖层320中的锗原子体积浓度大于填充层310中的锗原子体积浓度，覆盖层320的阻值较低，位于间隙外的覆盖层320具有良好的导电性，从而能够整体上改善上电极导电层30的导电性，避免了因填充层310中锗原子体积浓度较低导致影响上电极导电层30的导电性的情况出现。
具体地，如图2所示，基底10包括衬底110和绝缘层120，绝缘层120中设置有多个间隔布置的存储节点接触塞130。其中，衬底110可为半导体衬底110，半导体衬底110的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)等，本公开对此不做限制。
其中，接触塞130用于连接后续形成的电容的下电极层210，通过接触塞130可以读取电容中存储的数据或者向电容中写入数据。若干接触塞130的排布方式与后续形成的电容孔的排布方式相同。在一实施例中，多个接触塞130可以呈六方阵列排布。其中，接触塞130的材料为金属，金属可以为W(钨)、Cu(铜)、Ti(钛)、Ni(镍)、Al(铝)或金属硅化物。形成接触塞130可以通过沉积一层导电层，然后对导电层进行刻蚀形成，或者通过电镀工艺形成。
其中，绝缘层120的材料可以为氧化硅、氮化硅或其他合适的材料，绝缘层120材料可以为单层或多层堆叠结构。在一实施例中，绝缘层120的形成过程为：在半导体衬底110上通过沉积工艺形成一层绝缘材料层，绝缘材料层覆盖接触塞130，沉积工艺可以是化学气相沉积，等离子增强化学气相沉积或低压化学气相沉积；平坦化去除高于接触塞130表面的绝缘材料层，形成绝缘层120，平坦化可采用化学机械研磨工艺。
其中，电容结构20包括下电极层210，电容介质层220和上电极层230。下电极层210的材料包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层，还可以包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)等。在一实施例中，下电极层210与接触塞130的材料一致，以使得下电极层210与接触塞130所组成的下电极具有较好的电学性能。
其中，电容介质层220可以为单层或多层堆叠结构，电容介质层220可选自钛酸锶和氧化钛(SrTiO3/TiO2)构成的叠层结构、氧化铝和氧化铪(AlO/HfO)构成的叠层结构、氧化锆和氧化铝(ZrO/AlO/ZrO)构成的叠层结构以及复合钙铁矿型铁电材料(BST材料，复合钙铁矿结构的铁电极材料，是由BaTiO3和SrTiO3按一定比例组成的固溶体)中的一种；还可采用氧化硅、氮化硅、氮氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)或上述的组合的材料形成。电容介质层220的介电常数介于4～400之间，电容介质层220优选高K介质材料，以提高单位面积电容器的电容值。
其中，形成上电极层230的材料包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层，还可以包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)等。在一实施例中，上电极层230的材料与下电极层210的材料一致，以降低工艺难度，提高工艺效率。
本公开的实施例还提供了一种半导体存储器件，半导体存储器件包括上述的电容器阵列结构，基底还包括晶体管，电容结构与晶体管电连接；上述电容器阵列结构可由上述的电容器阵列结构的制造方法形成。半导体存储器件具有地有益效果请参照上述关于电容器阵列结构的论述，在此不再赘述。示例的，半导体存储器件可以为但不仅限于动态随机存储器(DRAM)。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (15)

1.一种电容器阵列结构的制造方法，其特征在于，包括：
提供一基底；
在所述基底上形成电容结构，包括在所述基底上形成下电极层，和在所述下电极层表面形成电容介质层，以及在所述电容介质层表面的形成上电极层，其中，所述上电极层之间具有间隙；
形成填充层填充所述间隙；
形成覆盖层覆盖所述填充层与所述上电极层；
其中，所述覆盖层与所填充层结合形成上电极导电层；所述填充层和所述覆盖层的材质包括掺杂多晶硅，且所述覆盖层中的掺杂的锗原子体积浓度大于所述填充层中掺杂的锗原子体积浓度。
2.根据权利要求1所述的制造方法，其特征在于，通过化学气相沉积法，形成所述填充层与所述覆盖层。
3.根据权利要求2所述的制造方法，其特征在于，在形成所述填充层时通入GeH4气体；
其中，所述通入GeH4气体的流速为850sccm-1300sccm。
4.根据权利要求3所述的制造方法，其特征在于，所述通入GeH4气体的持续时间为20min-50min。
5.根据权利要求2所述的制造方法，其特征在于，在形成所述覆盖层时通入GeH4气体；
其中，所述通入GeH4气体的流速为1250sccm-1800sccm。
6.根据权利要求5所述的制造方法，其特征在于，所述通入GeH4气体的持续时间为120min-180min。
7.根据权利要求1所述的制造方法，其特征在于，所述覆盖层中的锗原子体积浓度大于所述填充层中的锗原子体积浓度的30％-50％。
8.根据权利要求2所述的制造方法，其特征在于，所述化学气相沉积时的温度为300℃-600℃。
9.根据权利要求2所述的制造方法，其特征在于，所述化学气相沉积时腔室内的压力为100mtorr-600mtorr。
10.根据权利要求2所述的制造方法，其特征在于，形成所述填充层与所述覆盖层时，同时通入GeH4气体、SiH4气体和BCl3气体；
其中，所述通入SiH4气体的流速为300sccm～700sccm，所述通入BCl3气体的流速为50sccm～200sccm。
11.一种电容器阵列结构，其特征在于，包括：
基底；
电容结构，设于所述基底上，包括下电极层，电容介质层和上电极层，所述电容介质层覆盖所述下电极层的表面，所述上电极层覆盖所述电容介质层的表面，且所述上电极层之间形成有间隙；
上电极导电层，包括填充层与覆盖层，所述填充层填充所述间隙，所述覆盖层覆盖所述填充层与所述上电极层，所述覆盖层与所述填充层的材质包括掺杂多晶硅，且所述覆盖层中掺杂的锗原子体积浓度大于所述填充层中掺杂的锗原子体积浓度。
12.根据权利要求11所述的电容器阵列结构，其特征在于，所述覆盖层中的锗原子体积浓度大于所述填充层中的锗原子体积浓度的30％-50％。
13.根据权利要求11所述的电容器阵列结构，其特征在于，所述填充层的锗原子体积浓度为45％-80％，所述覆盖层的锗原子体积浓度为55％-85％。
14.根据权利要求11所述的电容器阵列结构，其特征在于，所述填充层至少填充所述间隙，且所述间隙的深宽比范围为20：1～100：1。
15.一种半导体存储器件，其特征在于，包括权利要求11-14任一项所述的电容器阵列结构，所述基底还包括晶体管，所述电容结构与所述晶体管电连接。
CN202011068522.7A 2020-09-28 2020-09-28 电容器阵列结构及其制造方法与半导体存储器件 Pending CN114284216A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011068522.7A CN114284216A (zh) 2020-09-28 2020-09-28 电容器阵列结构及其制造方法与半导体存储器件
PCT/CN2021/103744 WO2022062545A1 (zh) 2020-09-28 2021-06-30 电容器阵列结构及其制造方法与半导体存储器件
EP21870924.4A EP4199086A4 (en) 2020-09-28 2021-06-30 CAPACITOR ARRAY STRUCTURE, MANUFACTURING METHOD THEREFOR AND SEMICONDUCTOR STORAGE DEVICE
US17/599,464 US11411071B1 (en) 2020-09-28 2021-06-30 Capacitor array structure and method for manufacturing a capacitor array structure, and semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011068522.7A CN114284216A (zh) 2020-09-28 2020-09-28 电容器阵列结构及其制造方法与半导体存储器件

Publications (1)

Publication Number Publication Date
CN114284216A true CN114284216A (zh) 2022-04-05

Family

ID=80846194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011068522.7A Pending CN114284216A (zh) 2020-09-28 2020-09-28 电容器阵列结构及其制造方法与半导体存储器件

Country Status (4)

Country Link
US (1) US11411071B1 (zh)
EP (1) EP4199086A4 (zh)
CN (1) CN114284216A (zh)
WO (1) WO2022062545A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116056558A (zh) * 2023-03-28 2023-05-02 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116133436A (zh) * 2021-11-12 2023-05-16 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393208B1 (ko) 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
KR100618869B1 (ko) * 2004-10-22 2006-09-13 삼성전자주식회사 커패시터를 포함하는 반도체 소자 및 그 제조방법
KR100655691B1 (ko) * 2005-09-21 2006-12-08 삼성전자주식회사 커패시터 및 이의 제조 방법.
CN100508209C (zh) 2007-08-01 2009-07-01 中电华清微电子工程中心有限公司 Npn型的锗硅异质结双极晶体管及其制造方法
US8629426B2 (en) 2010-12-03 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stressor having enhanced carrier mobility manufacturing same
CN105374684A (zh) 2014-08-30 2016-03-02 中芯国际集成电路制造(上海)有限公司 Pmos结构及其形成方法
US9431551B2 (en) 2014-09-15 2016-08-30 Infineon Technologies Ag Circuit arrangement and method of forming a circuit arrangement
CN107910327B (zh) 2017-11-07 2024-05-14 长鑫存储技术有限公司 电容器阵列结构及其制造方法
CN108155152B (zh) 2017-12-19 2019-09-06 长鑫存储技术有限公司 导体结构、电容器阵列结构及制备方法
CN107968044B (zh) 2017-12-19 2024-02-09 长鑫存储技术有限公司 电容器阵列结构、半导体存储器及制备方法
US11075204B2 (en) 2018-12-14 2021-07-27 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116056558A (zh) * 2023-03-28 2023-05-02 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构
CN116056558B (zh) * 2023-03-28 2023-08-29 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构

Also Published As

Publication number Publication date
WO2022062545A1 (zh) 2022-03-31
EP4199086A4 (en) 2024-02-14
EP4199086A1 (en) 2023-06-21
US11411071B1 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
US9214467B2 (en) Method for fabricating capacitor
US7799631B2 (en) Multiple-layer dielectric layer and method for fabricating capacitor including the same
JP2008166360A (ja) 半導体集積回路装置
US20070122967A1 (en) Method for fabricating capacitor in semiconductor device
JP2011060825A (ja) 半導体装置及びその製造方法
US20110028002A1 (en) Semiconductor device and method of manufacturing the same
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
US11411071B1 (en) Capacitor array structure and method for manufacturing a capacitor array structure, and semiconductor memory device
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
JP2008288408A (ja) 半導体装置及びその製造方法
KR100988082B1 (ko) 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법
US10062699B1 (en) Capacitor for semiconductor memory element and method for manufacturing the same
JP4282450B2 (ja) 半導体装置の製造方法
KR100672935B1 (ko) 금속-절연막-금속 커패시터 및 그 제조방법
KR20100050788A (ko) 반도체 장치의 형성 방법
US20230223428A1 (en) Semiconductor structure and manufacturing method thereof
KR100533981B1 (ko) 반도체 장치의 캐패시터 제조방법
US20220359643A1 (en) Semiconductor device and method for fabricating the same
KR20100025820A (ko) 반도체 소자의 커패시터 및 형성 방법
JP2012124254A (ja) キャパシタ、キャパシタの製造方法および半導体装置
KR100585092B1 (ko) 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법
CN116782757A (zh) 一种半导体结构及其制造方法
KR100582404B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100695433B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination