KR100695433B1 - 반도체 소자의 캐패시터 및 그 제조 방법 - Google Patents

반도체 소자의 캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100695433B1
KR100695433B1 KR1020060016720A KR20060016720A KR100695433B1 KR 100695433 B1 KR100695433 B1 KR 100695433B1 KR 1020060016720 A KR1020060016720 A KR 1020060016720A KR 20060016720 A KR20060016720 A KR 20060016720A KR 100695433 B1 KR100695433 B1 KR 100695433B1
Authority
KR
South Korea
Prior art keywords
storage node
capacitor
semiconductor device
manufacturing
layer
Prior art date
Application number
KR1020060016720A
Other languages
English (en)
Inventor
김진혁
염승진
박기선
송한상
길덕신
노재성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060016720A priority Critical patent/KR100695433B1/ko
Application granted granted Critical
Publication of KR100695433B1 publication Critical patent/KR100695433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지노드의 스텝 커버리지를 향상시키면서, 후속 열처리시 하부 스토리지노드콘택플러그의 산화를 방지하는데 적합한 반도체 소자의 캐패시터 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상부에 스토리지노드콘택플러그를 형성하는 단계; 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오픈하는 오픈 영역을 갖는 절연막을 형성하는 단계; 상기 오픈 영역의 내부 표면을 따라 촉매층, 제1스토리지노드, 항산화층 및 제2스토리지노드를 차례로 형성하는 단계; 상기 절연막을 제거하는 단계; 및 상기 제2스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계를 포함하며 이에 따라 본 발명은 60㎚ 이하의 디자인 룰을 갖는 DRAM 소자의 캐패시터 제작시 메탈 스토리지노드의 증착 공정의 스텝 커버리지 확보 뿐만 아니라 안정성을 대폭 개선하여 캐패시터를 안정적으로 제작할 수 있으며, 그에 따른 원가 절감 효과가 있다.
스토리지노드, 캐패시터, 스텝 커버리지, 촉매층, 항산화층

Description

반도체 소자의 캐패시터 및 그 제조 방법{CAPACITOR IN SEMICONDUCTOR DEVICE AND METHOD FOR USING THE SAME}
도 1은 종래 기술에 따른 반도체 소자의 캐패시터 구조를 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도.
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 층간절연막
33 : 스토리지노드콘택플러그 34 : 식각정지막
35 : 스토리지노드 산화막 36 : 오픈 영역
37 : 티타늄 실리사이드 38 : 촉매층
39a : 제1스토리지노드 40, 40a : 항산화층
41a : 제2스토리지노드 42 : 유전막
43 : 플레이트 전극
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
최근 메모리 소자의 집적도가 증가함에 따라서 요구되는 유전 용량의 확보가 점점 어려워지게 되었다. 요구되는 유전 용량을 확보하기 위해서는 유전박막의 두께를 낮추거나 유전 상수가 큰 물질을 적용하여야 한다. 80㎚ 급 이하의 DRAM에서는 누설 전류 특성을 확보하면서 유전 용량을 확보하기 위하여 하프늄산화막(HfO2)과 알루미늄산화막(Al2O3) 혹은 지르코늄산화막(ZrO2)과 알루미늄산화막을 적층하여 적용하는 기술이 개발되고 있다. 이러한 유전박막 구조에서의 유전 용량을 확보하는데 있어 콘케이브형 구조로는 한계에 다다르고 있으며, 실린더형 구조를 만든다 하더라도, 등가산화막(Tox)의 두께가 11Å 정도가 한계이며, 60㎚ 이하급 소자에서는 유전 용량을 확보하기 위해서는 등가산화막(Tox) 두께는 10Å 이하가 필요하다. 이를 위해서는 루테늄(Ru), 백금(Pt), 이리듐(Ir) 등의 메탈 전극의 도입이 필수적이다.
도 1은 종래 기술에 따른 반도체 소자의 캐패시터 구조를 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(11) 상부에 층간절연막(12)이 형성되고, 층간 절연막(12)을 관통하여 반도체 기판(11)의 소정 영역과 콘택되는 스토리지노드콘택플러그(13)가 형성된다. 한편, 스토리지노드콘택플러그(13) 형성 이전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.
계속해서, 스토리지노드콘택플러그(13) 표면과 접촉하는 실린더형 스토리지노드(15)가 형성된다. 이 때, 스토리지노드콘택플러그(13) 상부를 제외한 층간절연막(12) 상에는 식각정지막(14)이 있다. 식각정지막(14)은 실린더형 스토리지노드(15)를 형성하기 위한 홀을 제공하는 산화막의 식각정지용으로 사용된다.
이어서, 실린더형 스토리지노드(15) 상에 유전막(16) 및 플레이트 전극(17)이 차례로 형성된다.
한편, 스토리지노드로 메탈 전극을 사용하려면 막의 밀도가 높아 후속 공정에서 응집(Agglomeration)이 일어나지 않아야 하고, 스텝 커버리지(Step Coverage)가 80% 이상이 되어야 한다.
기존 화학기상증착(Chemical Vapor Deposition; 이하 'CVD') 방식의 루테늄의 경우 박막내 불순물(Impuity, 예컨대 카본, 하이드로겐, 옥시겐)이 많이 포함되어 있고, 밀도가 낮아(~7 g/cm3, 벌크 Ru의 경우 12,2, PVD Ru 의 경우 ~11.9) 후속 공정에서 응집 현상에 의해서 안정한 캐패티턴스를 유지할 수 없는 단점이 있었다. 스텝 커버리지 관점에서도 60㎚ 급 이하의 소자에서는 스토리지노드를 형성하기 위한 콘택 선폭이 100㎚ 이하, 종횡비(Aspect Ratio)는 20:1 이상의 어려운 조건이 예상된다. 이러한 높은 종횡비를 갖는 콘택 내에서 막내 불순물이 거의 없는 메탈 을 증착하려면 원자층 증착(Atomic Layer Deposition; 이하 'ALD')을 사용하는 것이 필수적이다.
그러나, 원자층 증착으로 증착된 Ru, Pt, Ir 등의 경우 주상 구조(Columnar Structure)로 성장을 하는데 스토리지노드 형성 이후, 유전막 증착시 혹은 유전막의 특성을 개선하기 위한 열처리시 사용되는 산소가 그레인 바운더리(Grain Boundary)를 통해 확산하여 하부 스토리지노드콘택플러그인 TiN 플러그 혹은 텅스텐 플러그를 산화시켜 접촉 저항을 증가시키는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드의 스텝 커버리지를 향상시키면서, 후속 열처리시 하부 스토리지노드콘택플러그의 산화를 방지하는데 적합한 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상부에 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오픈하는 오픈 영역을 갖는 절연막을 형성하는 단계, 상기 오픈 영역의 내부 표면을 따라 촉매층, 제1스토리지노드, 항산화층 및 제2스토리지노드를 차례로 형성하는 단계, 상기 절 연막을 제거하는 단계, 및 상기 제2스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계를 포함한다.
또한, 본 발명은 반도체 기판 상부에 스토리지노드콘택플러그를 형성하는 단계, 상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오픈하는 오픈 영역을 갖는 절연막을 형성하는 단계, 상기 오픈 영역을 갖는 상기 절연막에 촉매 가스를 주입하여 표면 처리하는 단계, 상기 오픈 영역의 내부 표면에 제1스토리지노드, 항산화층 및 제2스토리지노드를 차례로 형성하는 단계, 상기 절연막을 제거하는 단계, 및 상기 제2스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
(제1실시예)
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(31) 상부에 층간절연막(32)을 형성한 후, 층간절연막(32)을 관통하여 반도체 기판(31)의 소정 영역과 콘택되는 스토리지노드콘택플러그(33)를 형성한다. 스토리지노드콘택플러그(33)는 티타늄플러그, 텅스텐플러그 또는 폴리실리콘플러그를 사용하며, 도면에 도시되지는 않았지만, 스토리지노드콘택플러그(33) 형성 이전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.
다음으로, 스토리지노드콘택플러그(33)를 포함하는 층간절연막(32) 상에 식각정지막(34) 및 스토리지노드 산화막(Storage Node Oxide, 35)을 차례로 증착한다. 여기서, 스토리지노드 산화막(35)은 실린더 구조의 스토리지노드가 형성될 홀을 제공하기 위한 산화막이고, 식각정지막(34)은 스토리지노드 산화막(35) 식각시 하부 구조물이 식각되는 것을 방지하기 위한 식각 베리어막이다.
계속해서, 스토리지노드 산화막(35)과 식각정지막(34)을 차례로 식각하여 스토리지노드콘택플러그(33) 상부를 오픈하는 오픈 영역(36)을 형성한다.
한편, 오픈 영역(36)을 형성한 후 스토리지노드콘택플러그(33) 상에 티타늄실리사이드(Tisilicide, 37)를 형성한다. 예컨대, 스토리지노드콘택플러그(33)로 폴리실리콘플러그를 사용하는 경우, 스토리지노드콘택플러그(33)의 에치 백(Etch Back)을 진행할 때 일정 깊이로 리세스 시키고, 스토리지노드콘택플러그(33) 상에 티타늄실리사이드를 형성한다. 티타늄실리사이드(37)를 형성함으로써, 스토리지노드콘택플러그(33)와 스토리지노드 간의 콘택 저항(Rc)을 감소시킬 수 있다. 이 때, 텅스텐플러그는 티타늄실리사이드 형성을 생략할 수 있다.
다음으로, 스토리지노드 형성 공정을 4 단계로 나누어 실시한다.
도 2b에 도시된 바와 같이, 오픈 영역(36)을 포함하는 스토리지노드 산화막(35)의 프로파일을 따라 촉매층(38)을 형성한다. 촉매층(38)은 후속 공정에서 제2 스토리지노드 증착시 스토리지노드 산화막(35) 또는 비정질 탄소층 상에서 인큐베이션 타임(Incubation Time)을 최소화하고, 핵생성 밀도를 증가시키고, 스텝 커버리지를 향상시키기 위한 층으로써, 촉매 가스를 표면에 흡착시켜 촉매층(38)을 형성한다.
촉매층(38)은 Pd, WN 및 WNC의 그룹에서 선택된 어느 한 물질을 사용하며, ALD, PEALD, CVD 및 PECVD의 방법 중에서 선택된 방법으로 형성하고, 증착 횟수를 1∼100 사이클을 반복하여 진행하여, 1∼10Å의 두께로 형성한다.
계속해서, 촉매층(38)이 형성된 스토리지노드 산화막(35)의 전면에 제1스토리지노드용 물질막(39)을 컨포멀하게 증착한다. 이 때, 제1스토리지노드용 물질막(39)으로 사용하는 물질로는 노블 메탈(Noble Metal) 계열로써 Ru, Ir 및 Pt의 그룹에서 선택된 어느 한 물질을 사용하며, ALD, PEALD, CVD 및 PECVD 으로 이루어진 그룹에서 선택된 방법을 이용하여 증착한다. 이 때, 촉매층(38) 상에 제1스토리지노드용 물질막(39)을 증착함으로써 후속 유전막 증착시 유전막의 누설을 방지하는 효과가 있다.
다음으로, 제1스토리지노드용 물질막(39)이 형성된 스토리지노드 산화막(35)의 전면에 항산화층(40)을 증착한다. 항산화층(40)은, 스텝 커버리지가 우수하고 산소베리어 특성이 우수한 박막으로 TaN 또는 TiN으로 형성한다. 증착된 비정질 혹은 나노-결정 특성을 갖는 항산화층(40)은 전도성이 유지되면서도 산소 베리어 역할을 한다. 제2스토리지노드 증착 전 항산화층(40)을 적용함으로써, 후속 유전막이 증착되는 동안 혹은 후속 열처리 시에 사용되는 산소가 그레인 바운더리를 통해 확 산하여 스토리지노드콘택플러그(33)의 산화를 억제할 수 있다.
항산화층(40)은 ALD, PEALD, 사이클릭(Cyclic) CVD 및 PECVD 으로 이루어진 그룹에서 선택된 어느 한 방법 또는 전구체(Precursor)와 반응 가스를 동시에 주입하는 SFD의 방법을 사용하여 1∼50Å 의 두께로 형성한다.
이어서, 항산화층(40)이 형성된 스토리지노드 산화막(35) 상에 제2스토리지노드용 물질막(41)을 증착한다. 제2스토리지노드용 물질막(41)은 Ru, Pt, Ir, Ph, Pd, Hf, Ti, W, Ta, 이들의 질화막 및 전도성 산화막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성된다.
제2스토리지노드용 물질막(41)은 스루풋(Throuput)을 고려하여 증착 속도가 빠른 ALD, 사이클릭 CVD 및 CVD 으로 이루어진 그룹에서 선택된 방법으로 증착한다.
도 2c에 도시된 바와 같이, 오픈 영역(36) 내부에만 실린더형 스토리지노드를 형성하는 스토리지노드 분리 공정(Stoage Node Isolation)을 진행한다.
스토리지노드 분리 공정은 오픈 영역(36)을 제외한 스토리지노드 산화막(35)의 표면 상에 형성된 촉매층(38), 제1스토리지노드용 물질막(39), 항산화층(40) 및 제2스토리지노드 물질막(41)을 화학적·기계적 연마(Chemical Mechanical Polishing; 이하 'CMP') 또는 에치 백으로 제거하여 실린더형 스토리지노드를 형성하는 것이다. 여기서, CMP 또는 에치 백 공정시에 연마재나 식각된 입자 등의 불순물이 실린더형 스토리지노드(41a) 내부에 부착되는 등의 우려가 있으므로, 스텝 커버리지 특성이 좋은 포토레지스트로 오픈 영역(36)의 내부를 모두 채운 후에 스토 리지노드 산화막(35)이 드러나는 타겟으로 연마 또는 에치백을 수행하고, 포토레지스트를 애싱(Ashing)하여 제거하는 것이 좋다. 이하, 제1스토리지노드용 물질막(39)은 제1스토리지노드(39a), 제2스토리지노드용 물질막(41)은 제2스토리지노드(41a)로 나타낸다.
스토리지노드 분리 공정 후, 풀 딥 아웃(Full Dip Out) 공정을 진행하여 제2스토리지노드(41a)의 내벽 및 외벽을 모두 드러내어 실린더형 스토리지노드가 형성된다. 풀 딥 아웃 공정시 제2스토리지노드(41a)의 외벽을 감싸는 촉매층(38)도 제거되고, 스토리지노드콘택플러그(33) 상부에만 일부 잔류하게 된다.
풀 딥 아웃 공정은 주로 불산 용액을 사용하여 진행하는데, 산화막으로 형성한 스토리지노드 산화막(35)이 불산 용액에 의해 식각된다. 스토리지노드 산화막 하부의 식각정지막(34)은 질화막으로 형성했기 때문에 불산 용액에 의해 식각되지 않는다.
도 2d에 도시된 바와 같이, 제2스토리지노드(41a)를 포함하는 전면에 유전막(42)을 증착한다.
유전막(42) 증착 후, 산소, 오존 또는 산소 플라즈마를 사용하는 열처리 공정을 진행하여 유전막을 치밀화시킨다. 이 때, 제2스토리지노드(41a) 하부에 항산화층(40a)이 위치하고 있으므로, 스토리지노드콘택플러그(33)의 산화를 방지할 수 있다.
도 2e에 도시된 바와 같이, 유전막(42) 상에 플레이트 전극(43)을 증착한다.
상술한 제1실시예에 따르면, 촉매층, 제1스토리지노드, 항산화층 및 제2스토 리지노드의 4중 구조를 캐패시터에 적용하면 항산화층에 의해서 종래에 유전막 증착후 실시하는 열처리에 의해 스토리지노드콘택플러그가 산화되는 현상을 방지할 수 있다.
(제2실시예)
도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(51) 상부에 층간절연막(52)을 형성한 후, 층간절연막(52)을 관통하여 반도체 기판(51)의 소정 영역과 콘택되는 스토리지노드콘택플러그(53)를 형성한다. 스토리지노드콘택플러그(53)는 티타늄플러그, 텅스텐플러그 또는 폴리실리콘플러그를 사용하며, 도면에 도시되지는 않았지만, 스토리지노드콘택플러그(53) 형성 이전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.
다음으로, 스토리지노드콘택플러그(53)를 포함하는 층간절연막(52) 상에 식각정지막(54) 및 스토리지노드 산화막(Storage Node Oxide, 55)을 차례로 증착한다. 여기서, 스토리지노드 산화막(55)은 실린더 구조의 스토리지노드가 형성될 홀을 제공하기 위한 산화막이고, 식각정지막(54)은 스토리지노드 산화막(55) 식각시 하부 구조물이 식각되는 것을 방지하기 위한 식각 베리어막이다.
계속해서, 스토리지노드 산화막(55)과 식각정지막(54)을 차례로 식각하여 스토리지노드콘택플러그(53) 상부를 오픈하는 오픈 영역(56)을 형성한다.
한편, 오픈 영역(56)을 형성한 후 스토리지노드콘택플러그(53) 상에 티타늄실리사이드(Tisilicide, 57)를 형성한다. 예컨대, 스토리지노드콘택플러그(53)로 폴리실리콘플러그를 사용하는 경우, 스토리지노드콘택플러그(53)의 에치 백(Etch Back)을 진행할 때 일정 깊이로 리세스 시키고, 스토리지노드콘택플러그(53) 상에 티타늄실리사이드를 형성한다. 티타늄실리사이드(57)를 형성함으로써, 스토리지노드콘택플러그(53)와 스토리지노드 간의 콘택 저항(Rc)을 감소시킬 수 있다. 이 때, 텅스텐플러그는 티타늄실리사이드 형성을 생략할 수 있다.
다음으로, 스토리지노드 형성 공정을 4 단계로 나누어 실시한다.
도 3b에 도시된 바와 같이, 오픈 영역(56)을 포함하는 스토리지노드 산화막(55)의 프로파일을 따라 촉매가스주입영역(58)을 형성한다. 촉매가스주입영역(58)은 후속 공정에서 제2스토리지노드 증착시 스토리지노드 산화막(55) 또는 비정질 탄소층 상에서 인큐베이션 타임(Incubation Time)을 최소화하고, 핵생성 밀도를 증가시키고, 스텝 커버리지를 향상시키기 위한 것으로, 촉매 흡착을 유도하기 위한 플라즈마 표면 처리 후 촉매 가스를 주입하는 공정을 진행한다.
촉매 가스는, TEMATa(Tetrakis Ethyl Methyl Amino Tantalum), TEMAHf(Tetrakis Ethyl Methyl Amino Hafnium), TMA(Tri-Metal-Aluminum), TiCl4, HfCl4 및 TaF5 로 이루어진 그룹에서 선택된 가스를 사용한다.
계속해서, 스토리지노드 산화막(55)에 촉매가스를 주입한 후 스토리지노드 산화막(55)의 전면에 제1스토리지노드용 물질막(59)을 컨포멀하게 증착한다. 이 때 , 제1스토리지노드용 물질막(59)으로 사용하는 물질로는 노블 메탈(Noble Metal) 계열로써 Ru, Ir 및 Pt의 그룹에서 선택된 어느 한 물질을 사용하며, ALD, PEALD, CVD 및 PECVD 으로 이루어진 그룹에서 선택된 방법을 이용하여 증착한다. 이 때, 촉매가스주입영역(58) 상에 제1스토리지노드용 물질막(59)을 증착함으로써 후속 유전막 증착시 유전막의 누설을 방지하는 효과가 있다.
다음으로, 제1스토리지노드용 물질막(59)이 형성된 스토리지노드 산화막(55)의 전면에 항산화층(60)을 증착한다. 항산화층(60)은, 스텝 커버리지가 우수하고 산소베리어 특성이 우수한 박막으로 TaN 또는 TiN으로 형성한다. 증착된 비정질 혹은 나노-결정 특성을 갖는 항산화층(60)은 전도성이 유지되면서도 산소 베리어 역할을 한다. 제2스토리지노드 증착 전 항산화층(60)을 적용함으로써, 후속 유전막이 증착되는 동안 혹은 후속 열처리 시에 사용되는 산소가 그레인 바운더리를 통해 확산하여 스토리지노드콘택플러그(33)의 산화를 억제할 수 있다.
항산화층(60)은 ALD, PEALD, 사이클릭(Cyclic) CVD 및 PECVD 으로 이루어진 그룹에서 선택된 어느 한 방법 또는 전구체(Precursor)와 반응 가스를 동시에 주입하는 SFD의 방법을 사용하여 1∼50Å 의 두께로 형성한다.
이어서, 항산화층(60)이 형성된 스토리지노드 산화막(35) 상에 제2스토리지노드용 물질막(61)을 증착한다. 제2스토리지노드용 물질막(61)은 Ru, Pt, Ir, Ph, Pd, Hf, Ti, W, Ta, 이들의 질화막 및 전도성 산화막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성된다.
제2스토리지노드용 물질막(61)은 스루풋(Throuput)을 고려하여 증착 속도가 빠른 ALD, 사이클릭 CVD 및 CVD 으로 이루어진 그룹에서 선택된 방법으로 증착한다.
도 3c에 도시된 바와 같이, 오픈 영역(56) 내부에만 실린더형 스토리지노드를 형성하는 스토리지노드 분리 공정(Stoage Node Isolation)을 진행한다.
스토리지노드 분리 공정은 오픈 영역(56)을 제외한 스토리지노드 산화막(55)의 표면 상에 형성된 촉매가스주입영역(58), 제1스토리지노드용 물질막(59), 항산화층(60) 및 제2스토리지노드 물질막(61)을 화학적·기계적 연마(CMP) 또는 에치 백으로 제거하여 실린더형 스토리지노드를 형성하는 것이다. 여기서, CMP 또는 에치 백 공정시에 연마재나 식각된 입자 등의 불순물이 제2스토리지노드(61a) 내부에 부착되는 등의 우려가 있으므로, 스텝 커버리지 특성이 좋은 포토레지스트로 오픈 영역(56)의 내부를 모두 채운 후에 스토리지노드 산화막(55)이 드러나는 타겟으로 연마 또는 에치백을 수행하고, 포토레지스트를 애싱(Ashing)하여 제거하는 것이 좋다. 이하, 제1스토리지노드용 물질막(59)은 제1스토리지노드(59a), 제2스토리지노드용 물질막(61)은 제2스토리지노드(61a)로 나타낸다.
스토리지노드 분리 공정 후, 풀 딥 아웃(Full Dip Out) 공정을 진행하여 제2스토리지노드(61a)의 내벽 및 외벽을 모두 드러내어 실린더형 스토리지노드가 형성된다. 풀 딥 아웃 공정시 제2스토리지노드(61a)의 외벽을 감싸는 촉매가스주입영역(58)도 제거 된다.
풀 딥 아웃 공정은 주로 불산 용액을 사용하여 진행하는데, 산화막으로 형성한 스토리지노드 산화막(55)이 불산 용액에 의해 식각된다. 스토리지노드 산화막 하부의 식각정지막(54)은 질화막으로 형성했기 때문에 불산 용액에 의해 식각되지 않는다.
도 3d에 도시된 바와 같이, 제2스토리지노드(61a)를 포함하는 전면에 유전막(62)을 증착한다.
유전막(62) 증착 후, 산소, 오존 또는 산소 플라즈마를 사용하는 열처리 공정을 진행하여 유전막을 치밀화시킨다. 이 때, 제2스토리지노드(61a) 하부에 항산화층(60a)이 위치하고 있으므로, 스토리지노드콘택플러그(53)의 산화를 방지할 수 있다.
도 3e에 도시된 바와 같이, 유전막(62) 상에 플레이트 전극(63)을 증착한다.
상술한 제2실시예에 따르면, 촉매가스주입영역, 제1스토리지노드, 항산화층 및 제2스토리지노드의 4중 구조를 캐패시터에 적용하면 항산화층에 의해서 종래에 유전막 증착후 실시하는 열처리에 의해 스토리지노드콘택플러그가 산화되는 현상을 방지할 수 있다.
상술한 바와 같이, 실린더형 스토리지노드를 형성할 때, 실린더형 스토리지노드 하부에 실린더형 스토리지노드 형성시 인큐베이션 타임을 최소화하고 스텝 커버리지를 개선하기 위한 촉매층, 유전막의 누설 특성을 방지하기 위한 메탈층 뿐만 아니라, 유전막 증착되는 동안 혹은 후속 열처리 공정시에 유발되는 스토리지노드콘택플러그의 산화를 방지하기 위한 항산화층을 적용하여 소자의 안정성을 대폭적으로 개선할 수 있다.
한편, 본 발명의 실시예에는 실린더형 스토리지노드를 적용하였으나, 콘케이브형 스토리지노드에도 적용가능하다.
본 발명은 DRAM 캐패시터의 저장 전극 제조 뿐만 아니라 게이트 전극, 구리 베리어, 3차원 구조를 채용하는 고밀도 DeRAM의 강유전 캐패시터(Ferroelectric Capacitor)의 전극 제조 등 메탈 ALD 공정에 대체하여 적용할 수 있는 기술이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 60㎚ 이하의 디자인 룰을 갖는 DRAM 소자의 캐패시터 제작시 메탈 스토리지노드의 증착 공정의 스텝 커버리지 확보 뿐만 아니라 안정성을 대폭 개선하여 캐패시터를 안정적으로 제작할 수 있으며, 그에 따른 원가 절감 효과가 있다.
또한, 본 발명은 150㎚ 이하의 디자인 룰을 갖는 FeRAM 소자의 캐패시터 제작시 스토리지노드 형성 공정으로 사용하여, 강유전 특성 및 패티그(Fatigue) 특성이 우수한 FeRAM을 제작할 수 있다.

Claims (19)

  1. 반도체 기판 상부에 스토리지노드콘택플러그를 형성하는 단계;
    상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오픈하는 오픈 영역을 갖는 절연막을 형성하는 단계;
    상기 오픈 영역의 내부 표면을 따라 촉매층, 제1스토리지노드, 항산화층 및 제2스토리지노드를 차례로 형성하는 단계;
    상기 절연막을 제거하는 단계; 및
    상기 제2스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계
    를 포함하는 반도체 소자의 캐패시터 제조 방법.
  2. 제1항에 있어서,
    상기 촉매층은,
    Pd, WN 및 WNC의 그룹에서 선택된 어느 한 물질로 형성된 반도체 소자의 캐패시터 제조 방법.
  3. 제2항에 있어서,
    상기 촉매층은,
    ALD, PEALD, CVD 및 PECVD로 이루어진 그룹에서 선택된 어느 한 방법을 1∼100 사이클을 반복 진행하는 반도체 소자의 캐패시터 제조 방법.
  4. 제3항에 있어서,
    상기 촉매층은 1∼10Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.
  5. 제1항에 있어서,
    상기 제1스토리지노드는,
    Ru, Pt 및 Ir로 이루어진 그룹에서 선택된 어느 한 물질로 형성된 반도체 소자의 캐패시터 제조 방법.
  6. 제1항에 있어서,
    상기 항산화층은,
    TiN 또는 TaN으로 형성하는 반도체 소자의 캐패시터 제조 방법.
  7. 제6항에 있어서,
    상기 항산화층은,
    1∼50Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.
  8. 제1항에 있어서,
    상기 제1스토리지노드와 상기 항산화층은,
    ALD, PEALD, 사이클릭 CVD 및 CVD로 이루어진 그룹에서 선택된 어느 한 방법을 사용하여 형성하는 반도체 소자의 캐패시터 제조 방법.
  9. 제1항에 있어서,
    상기 제2스토리지노드는,
    Ru, Pt, Ir, Rh, Pd, Hf, Ti, W, Ta, 이들의 질화된 구조 및 전도성 산화막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성하는 반도체 소자의 캐패시터 제조 방법.
  10. 제1항에 있어서,
    상기 절연막을 제거하는 단계는,
    상기 촉매층을 제거하는 단계를 더 포함하는 반도체 소자의 캐패시터 제조 방법.
  11. 제10항에 있어서,
    상기 절연막과 상기 촉매층을 제거하는 단계는,
    상기 불산 용액을 이용하는 반도체 소자의 캐패시터 제조 방법.
  12. 반도체 기판 상부에 스토리지노드콘택플러그를 형성하는 단계;
    상기 스토리지노드콘택플러그 상부에 상기 스토리지노드콘택플러그 표면을 오픈하는 오픈 영역을 갖는 절연막을 형성하는 단계;
    상기 오픈 영역을 갖는 상기 절연막에 촉매 가스를 주입하여 표면 처리하는 단계;
    상기 오픈 영역의 내부 표면에 제1스토리지노드, 항산화층 및 제2스토리지노드를 차례로 형성하는 단계;
    상기 절연막을 제거하는 단계; 및
    상기 제2스토리지노드 상에 유전막 및 플레이트 전극을 차례로 형성하는 단계
    를 포함하는 반도체 소자의 캐패시터 제조 방법.
  13. 제12항에 있어서,
    상기 촉매 가스는,
    TEMATa, TEMAHf, TMA, TiCl4, HfCl4 및 TaF5 로 이루어진 그룹에서 선택된 어느 한 가스를 사용하는 반도체 소자의 캐패시터 제조 방법.
  14. 제12항에 있어서,
    상기 제1스토리지노드는,
    Ru, Pt 및 Ir로 이루어진 그룹에서 선택된 어느 한 물질로 형성하는 반도체 소자의 캐패시터 제조 방법.
  15. 제12항에 있어서,
    상기 항산화층은,
    TaN 또는 TiN으로 형성하는 반도체 소자의 캐패시터 제조 방법.
  16. 제15항에 있어서,
    상기 항산화층은 1∼50Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.
  17. 제12항에 있어서,
    상기 제1스토리지노드와 상기 항산화층은,
    ALD, PEALD, 사이클릭 CVD 및 CVD로 이루어진 그룹에서 선택된 어느 한 방법을 사용하여 형성하는 반도체 소자의 캐패시터 제조 방법.
  18. 제12항에 있어서,
    상기 절연막을 제거하는 단계는,
    불산 용액을 이용한 풀 딥 아웃으로 진행하는 반도체 소자의 캐패시터 제조 방법.
  19. 제12항에 있어서,
    상기 제2스토리지노드는,
    Ru, Pt, Ir, Rh, Pd, Hf, Ti, W, Ta, 이들의 질화된 구조 및 전도성 산화막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성하는 반도체 소자의 캐패시터 제조 방법.
KR1020060016720A 2006-02-21 2006-02-21 반도체 소자의 캐패시터 및 그 제조 방법 KR100695433B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060016720A KR100695433B1 (ko) 2006-02-21 2006-02-21 반도체 소자의 캐패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016720A KR100695433B1 (ko) 2006-02-21 2006-02-21 반도체 소자의 캐패시터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100695433B1 true KR100695433B1 (ko) 2007-03-16

Family

ID=41623367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016720A KR100695433B1 (ko) 2006-02-21 2006-02-21 반도체 소자의 캐패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100695433B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007859A (ja) * 2001-06-12 2003-01-10 Hynix Semiconductor Inc 誘電膜を有するメモリ素子の製造方法
KR20040000656A (ko) * 2002-06-22 2004-01-07 삼성전자주식회사 산화 방지층을 포함하는 반도체 소자의 커패시터 및 그제조 방법
KR20050018074A (ko) * 2003-08-13 2005-02-23 삼성전자주식회사 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법
KR100522427B1 (ko) 2002-12-30 2005-10-20 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007859A (ja) * 2001-06-12 2003-01-10 Hynix Semiconductor Inc 誘電膜を有するメモリ素子の製造方法
KR20040000656A (ko) * 2002-06-22 2004-01-07 삼성전자주식회사 산화 방지층을 포함하는 반도체 소자의 커패시터 및 그제조 방법
KR100522427B1 (ko) 2002-12-30 2005-10-20 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20050018074A (ko) * 2003-08-13 2005-02-23 삼성전자주식회사 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100655139B1 (ko) 캐패시터 제조 방법
US11587930B2 (en) 3-D DRAM structures and methods of manufacture
US6753618B2 (en) MIM capacitor with metal nitride electrode materials and method of formation
US8551851B2 (en) Titanium-based high-K dielectric films
KR100672766B1 (ko) 반도체 소자의 캐패시터 제조 방법
US8828821B2 (en) Fabrication of semiconductor stacks with ruthenium-based materials
JP2007110111A (ja) ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
KR100728959B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100818652B1 (ko) 산소포획막을 구비한 캐패시터 및 그의 제조 방법
KR100695433B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
KR101082097B1 (ko) 반도체 소자의 커패시터 및 형성 방법
KR20070045661A (ko) 캐패시터 제조 방법
KR100902103B1 (ko) 캐패시터의 제조 방법 및 상기 캐패시터를 포함하는 반도체 소자 제조 방법
KR100411300B1 (ko) 반도체 소자의 캐패시터 및 제조방법
KR100359784B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010008412A (ko) 반도체장치의 커패시터 제조방법
KR20080079491A (ko) 고유전막을 갖는 커패시터의 제조 방법 및 이에 의해제조된 커패시터
KR20100135097A (ko) 반도체 소자의 커패시터 및 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee