CN111769122B - 反铁电存储器 - Google Patents

反铁电存储器 Download PDF

Info

Publication number
CN111769122B
CN111769122B CN202010643344.XA CN202010643344A CN111769122B CN 111769122 B CN111769122 B CN 111769122B CN 202010643344 A CN202010643344 A CN 202010643344A CN 111769122 B CN111769122 B CN 111769122B
Authority
CN
China
Prior art keywords
antiferroelectric
electrode
substrate
layer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010643344.XA
Other languages
English (en)
Other versions
CN111769122A (zh
Inventor
罗庆
王渊
吕杭炳
姜鹏飞
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010643344.XA priority Critical patent/CN111769122B/zh
Publication of CN111769122A publication Critical patent/CN111769122A/zh
Application granted granted Critical
Publication of CN111769122B publication Critical patent/CN111769122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种反铁电存储器，包括：衬底；源电极和漏电极，设置于衬底的两端；反铁电薄膜结构层，设置于衬底上，且该反铁电薄膜结构层自衬底向上依次包括第一反铁电层、中间电极、第二反铁电层和顶电极；其中，顶电极、中间电极和衬底之间具有功函数差。本发明提供的该反铁电存储器，利用双反铁电夹层结构，同时实现两个反铁电薄膜层极化滞回曲线向Y轴平移，使反铁电薄膜极化滞回曲线的两个窗口都位于零外电压位置。

Description

反铁电存储器
技术领域
本发明涉及微电子器件领域，尤其涉及一种新型的反铁电存储器。
背景技术
近年来，铁电存储器作为非易失性存储器而受到行业的关注。尤其是金属-铁电体-半导体结构的单晶体管型存储单元在闪速存储器中的应用备受期待。然而，目前研究的基于HfO2的铁电薄膜的存储器存在唤醒效应、印刻效应和极化疲劳等问题，严重影响了存储器的可靠性。同时由于铁电薄膜极化退化现象，使得存储器的保持特性和耐久性较差。
已有研究表明，T相的反铁电材料比O相的铁电材料具有更好的稳定性，可以有效避免唤醒效应、印刻效应和极化疲劳，将反铁电材料应用于存储器会有更好的数据保持特性，具有非常好的应用前景。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的目的在于提供一种反铁电存储器，以至少部分解决以上技术问题。
(二)技术方案
本发明提供了一种反铁电存储器，包括：
衬底；
源电极和漏电极，设置于衬底的两端；
反铁电薄膜结构层，设置于衬底上，且反铁电薄膜结构层自衬底向上依次包括第一反铁电层、中间电极、第二反铁电层和顶电极；
其中，中间电极的功函数同时小于顶电极和衬底各自的功函数，或中间电极的功函数同时大于顶电极和衬底各自的功函数。
进一步的，衬底的功函数和顶电极的功函数相同。
一些实施例中，基于上述的反铁电存储器，其中：
反铁电薄膜结构层，还包括一底电极，设置于第一反铁电层之下；
反铁电存储器，还包括一绝缘层，设置于反铁电薄膜结构层和衬底之间；
其中，中间电极的功函数同时小于顶电极和底电极各自的功函数，或中间电极的功函数同时大于顶电极和底电极各自的功函数。
进一步的，顶电极的功函数和底电极的功函数相同。
一些实施例中，第一反铁电层和第二反铁电层的材料为纯ZrO2或Zr占比大于Hf占比的HfZrO，薄膜厚度为10nm以下。
一些实施例中，第一反铁电层和第二反铁电层的材料还包括：PbZrO3，NH4H2PO4(ADP)型、(NH4)2SO4型、(NH4)2H3O6型、钙钛矿型以及RbNO3型反铁电材料。
一些实施例中，顶电极、底电极和中间电极的材料为Ti、TiN、TiSi、TiAlN、TaN、TaCN、TaSi、W、WSi、WN、Al、Ru、RuO、RuO2、Re、Pt、Ir、IrO2、In2O3、SnO、ZnO、Ti、Ni、Nb、Ga、GaN、GeSi、掺杂Si、SiC、GeSi或其组合。
一些实施例中，衬底的材料为硅、锗、硅锗、绝缘体上硅或绝缘体上锗。
(三)有益效果
本发明提供的该反铁电存储器，具有以下有益效果：
(1)利用反铁电薄膜的稳定性，可以有效避免铁电存储器中存在的唤醒效应、印记效应和极化疲劳问题，将反铁电材料应用于存储器会有更好的数据保持特性；
(2)利用双反铁电夹层结构替代绝缘层，同时实现两个反铁电薄膜层极化滞回曲线向Y轴平移，使反铁电薄膜极化滞回曲线的两个窗口都位于零外电压位置；
(3)利用双反铁电夹层结构，可以实现顶电极对底电极电压的控制从而控制施加在沟道上的电压，实现在大栅极电压下对沟道的控制。
附图说明
图1是本发明一实施例提供的反铁电薄膜层的结构图；
图2a是本发明一实施例中反铁电薄膜的双滞回曲线；
图2b是图2a平移后的双滞回曲线；
图3是本发明第一实施例提供的反铁电存储器中存储器单元的截面示意图；
图4是本发明第二实施例提供的反铁电存储器中存储器单元的截面示意图；
图5是本发明一实施例提供的反铁电存储器中的电滞回线。
具体实施方式
传统的基于HfO2的铁电薄膜的存储器存在唤醒效应、印刻效应和极化疲劳等问题，严重影响了存储器的可靠性。同时由于铁电薄膜极化退化现象，使得存储器的保持特性和耐久性较差。
有鉴于此，本发明提供了一种反铁电存储器，具体的，设计反铁电薄膜结构层如图1所示，分别由顶电极、中间电极、底电极和两个反铁电薄膜层(反铁电层①、反铁电层②)组成，由于反铁电薄膜的电滞回线与铁电薄膜极化滞回曲线的差异，反铁电薄膜的记忆窗口不在零电场附近，如图2a表示本发明实施例中反铁电薄膜的双电滞回线，为了使反铁电薄膜的记忆窗口平移至零电场附近，可以采用具有不同功函数的电极层，由其产生一个电场，在该电场作用下，实现反铁电薄膜的双电滞回线中记忆窗口被固定在零外电场附近，如图2b即为在具有不同功函数的电极层支架电场的作用下经过平移后的双电滞回线。因此，本发明通过利用图1结构的反铁电薄膜结构层，并设置反铁电薄膜结构层中顶电极、底电极(或衬底)与中间电极之间的功函数差，即可以同时实现两个反铁电层极化滞回曲线向Y轴平移的效果(如图2b所示)。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
实施例一
本发明第一实施例提供了一种反铁电存储器，其存储单元的截面结构如图3所示，包括：
衬底，在衬底两端设置有源、漏电极；
反铁电薄膜结构层，设置于衬底上，且该反铁电薄膜结构层自衬底向上依次包括第一反铁电层、中间电极、第二反铁电层和顶电极；
其中，中间电极的功函数同时小于顶电极和衬底各自的功函数，或中间电极的功函数同时大于顶电极和衬底各自的功函数。
本实施例中，第一反铁电层和第二反铁电层相同，因此设置顶电极和衬底的功函数相同，并设置中间电极的功函数小于顶电极和衬底的功函数。
需要说明的是，在其他实施例中，也可以设置中间电极的功函数大于顶电极和衬底的功函数。
最终，结合顶电极与中间电极的功函数差产生的电场、衬底与中间电极的功函数差产生的电场以及对应的栅极电压的作用，实现两个反铁电薄膜层极化滞回曲线向Y轴平移的效果。
实施例二
本发明第二实施例提供了具有另一种结构的反铁电存储器，其存储单元的截面结构如图4所示，包括：
衬底，在衬底两端设置有源、漏电极；
反铁电薄膜结构层，设置于衬底上，且该反铁电薄膜结构层自衬底向上依次包括底电极、第一反铁电层、中间电极、第二反铁电层和顶电极；
绝缘层，设置于反铁电薄膜结构层和衬底之间；
其中，中间电极的功函数同时小于顶电极和底电极各自的功函数，或中间电极的功函数同时大于顶电极和底电极各自的功函数。
本实施例中，第一反铁电层和第二反铁电层相同，因此设置顶电极和底电极的功函数相同，并设置中间电极的功函数小于顶电极和底电极的功函数。
需要说明的是，在其他实施例中，也可以设置中间电极的功函数大于顶电极和底电极的功函数。
需要说明的是，在本实施例中，对衬底的功函数不再有任何限制。
最终，结合顶电极与中间电极的功函数差产生的电场、底电极与中间电极的功函数差产生的电场以及对应的栅极电压的作用，实现两个反铁电薄膜层极化滞回曲线向Y轴平移的效果。
基于上述两个实施例，其中，反铁电薄膜结构层实现过程如下：
(1)反铁电薄膜层的主要材料可以是纯ZrO2层，Zr占比更大的HfZrO层，此时反铁电薄膜层可以实现10nm以下的薄膜厚度。
(2)除此之外，反铁电薄膜层的材料还可以是PbZrO3，N4H2PO4(ADP)型、(NH4)2SO4型、(NH4)2H3O6型、钙钛矿型、RbNO3等反铁电材料。
(3)顶电极和底电极材料相同，具有较大的金属功函数，中间电极的金属功函数比顶电极和底电极的金属功函数要小，可利用以下材料组合实现，Ti、TiN、TiSi、TiAlN、TaN、TaCN、TaSi、W、WSi、WN、Al、Ru、RuO、RuO2、Re、Pt、Ir、IrO2、In2O3、SnO、ZnO、Ti、Ni、Nb、Ga、GaN、GeSi、掺杂Si、SiC、GeSi等。
(4)上述反铁电存储器中衬底可采用硅Si，锗Ge，硅锗SiGe，绝缘体上硅SOI，绝缘体上锗GOI中的任意一种。
(5)第一实施例和第二实施例的反铁电存储器，在反铁电薄膜结构层的基本参数保持一致的情况下，包括第一反铁电层和第二反铁电层的参数及相互之间的关系相同，以及顶电极、底电极(或衬底)与中间电极之间的功函数差相同的情况下，两种实施方式下的反铁电存储器的功能相同。
(6)通过调整衬底的掺杂浓度，调节衬底的功函数，来实现衬底的功函数与顶电极的功函数相同。
需要说明的是，关于(3)中，顶电极和底电极的材料也可以不相同，只要最终两者间金属功函数相同即可；对应上述两个具体实施例，中间电极的功函数也可以比顶电极和底电极(或衬底)的金属功函数大，不影响本发明所要达到的技术效果。
以上，通过本发明提供的该反铁电存储器，可以实现顶电极对底电极电压的控制从而控制施加在沟道上的电压，进而实现栅极电压对沟道的控制，其技术效果如图5所示。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种反铁电存储器，其特征在于，包括：
衬底；
源电极和漏电极，设置于所述衬底的两端；
反铁电薄膜结构层，设置于所述衬底上，且所述反铁电薄膜结构层自衬底向上依次包括第一反铁电层、中间电极、第二反铁电层和顶电极；
其中，所述衬底的功函数和所述顶电极的功函数相同；所述中间电极的功函数同时小于所述顶电极和所述衬底各自的功函数，或所述中间电极的功函数同时大于所述顶电极和所述衬底各自的功函数。
2.根据权利要求1所述的反铁电存储器，其特征在于：
所述反铁电薄膜结构层，还包括一底电极，设置于所述第一反铁电层之下；
所述反铁电存储器，还包括一绝缘层，设置于所述反铁电薄膜结构层和所述衬底之间；
其中，所述中间电极的功函数同时小于所述顶电极和所述底电极各自的功函数，或所述中间电极的功函数同时大于所述顶电极和所述底电极各自的功函数。
3.根据权利要求2所述的反铁电存储器，其特征在于：
所述顶电极的功函数和所述底电极的功函数相同。
4.根据权利要求1至3中任一项所述的反铁电存储器，其特征在于，所述第一反铁电层和所述第二反铁电层的材料为纯ZrO2或Zr占比大于Hf占比的HfZrO。
5.根据权利要求4所述的反铁电存储器，其特征在于，所述第一反铁电层和所述第二反铁电层的薄膜厚度为10nm以下。
6.根据权利要求4所述的反铁电存储器，其特征在于，所述第一反铁电层和所述第二反铁电层的材料还包括：PbZrO3，NH4H2PO4(ADP)型、(NH4)2SO4型、(NH4)2H3O6型、钙钛矿型以及RbNO3型反铁电材料。
7.根据权利要求2所述的反铁电存储器，其特征在于，所述顶电极、所述底电极和所述中间电极的材料为Ti、TiN、TiSi、TiAlN、TaN、TaCN、 TaSi、W、WSi、WN、Al、Ru、RuO、RuO2、Re、Pt、Ir、IrO2、In2O3、SnO、ZnO、Ti、Ni、Nb、Ga、GaN、GeSi、掺杂Si、SiC、GeSi或其组合。
8.根据权利要求4所述的反铁电存储器，其特征在于，所述衬底的材料为硅、锗、硅锗、绝缘体上硅或绝缘体上锗。
CN202010643344.XA 2020-07-06 2020-07-06 反铁电存储器 Active CN111769122B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010643344.XA CN111769122B (zh) 2020-07-06 2020-07-06 反铁电存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010643344.XA CN111769122B (zh) 2020-07-06 2020-07-06 反铁电存储器

Publications (2)

Publication Number Publication Date
CN111769122A CN111769122A (zh) 2020-10-13
CN111769122B true CN111769122B (zh) 2023-07-28

Family

ID=72724046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010643344.XA Active CN111769122B (zh) 2020-07-06 2020-07-06 反铁电存储器

Country Status (1)

Country Link
CN (1) CN111769122B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114141880B (zh) * 2021-11-02 2024-04-19 北京大学 基于反铁电栅介质与氧化物半导体沟道的FeFET及其制备方法
CN114927526A (zh) * 2022-06-02 2022-08-19 北京超弦存储器研究院 一种铁电存储器及其铁电电容和制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146793A (zh) * 2016-03-01 2017-09-08 纳姆实验有限责任公司 反铁电类材料在非易失性存储器件中的应用
TW201743449A (zh) * 2016-06-08 2017-12-16 聯華電子股份有限公司 半導體元件
CN109234679A (zh) * 2018-08-31 2019-01-18 内蒙古科技大学 一种双层pnzst钙钛矿反铁电薄膜及其制备方法
CN109920848A (zh) * 2019-03-18 2019-06-21 西安电子科技大学 无界面层的ZrO2基反铁电存储器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146793A (zh) * 2016-03-01 2017-09-08 纳姆实验有限责任公司 反铁电类材料在非易失性存储器件中的应用
TW201743449A (zh) * 2016-06-08 2017-12-16 聯華電子股份有限公司 半導體元件
CN109234679A (zh) * 2018-08-31 2019-01-18 内蒙古科技大学 一种双层pnzst钙钛矿反铁电薄膜及其制备方法
CN109920848A (zh) * 2019-03-18 2019-06-21 西安电子科技大学 无界面层的ZrO2基反铁电存储器

Also Published As

Publication number Publication date
CN111769122A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
US10872905B2 (en) Integrated circuit including a ferroelectric memory cell and manufacturing method thereof
US10043567B2 (en) Multilevel ferroelectric memory cell for an integrated circuit
US8304823B2 (en) Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US6778441B2 (en) Integrated circuit memory device and method
US10403721B2 (en) Field effect transistor, memory element and manufacturing method of charge storage structure using paraelectric and ferroelectric material
CN111769122B (zh) 反铁电存储器
US20230012093A1 (en) Non-volatile storage device, non-volatile storage element, and manufacturing method for their production
JP2008270313A (ja) 半導体記憶素子
JP7360203B2 (ja) 不揮発性記憶装置及びその動作方法
CN108091693B (zh) 铁电场效应晶体管及其制备方法
WO2010131310A1 (ja) 半導体メモリセルおよびその製造方法
TWI700714B (zh) 鐵電組件及形成鐵電組件之方法
CN101425541B (zh) 半导体元件及采用该半导体元件的装置
US20230354613A1 (en) Wakeup free approach to improve the ferroelectricity of feram using a stressor layer
WO2010131311A1 (ja) 半導体メモリセルおよびその製造方法
US10410708B1 (en) Dual mode memory system and method of working the same
US20240038891A1 (en) Electronic device and method of manufacturing the same
JPH09116036A (ja) 不揮発性メモリセルトランジスタ
JP2021009893A (ja) トランジスタおよび不揮発性メモリ、トランジスタの製造方法
WO2022006698A1 (zh) 反铁电存储器
JP2003060170A (ja) 酸化物半導体を用いた強誘電体メモリ素子
JPH08330451A (ja) 半導体記憶装置
US20230403862A1 (en) Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles
JPH05190798A (ja) 強誘電体素子
US11856789B2 (en) Ferroeolectric memories with ferroelectric composite layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant