WO2017086399A1 - 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法 - Google Patents

不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法 Download PDF

Info

Publication number
WO2017086399A1
WO2017086399A1 PCT/JP2016/084156 JP2016084156W WO2017086399A1 WO 2017086399 A1 WO2017086399 A1 WO 2017086399A1 JP 2016084156 W JP2016084156 W JP 2016084156W WO 2017086399 A1 WO2017086399 A1 WO 2017086399A1
Authority
WO
WIPO (PCT)
Prior art keywords
nonvolatile memory
bismuth ferrite
voltage
layer
memory element
Prior art date
Application number
PCT/JP2016/084156
Other languages
English (en)
French (fr)
Inventor
将史 徳永
史朗 河智
利充 伊藤
晴彦 黒江
Original Assignee
国立大学法人東京大学
国立研究開発法人産業技術総合研究所
学校法人上智学院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人東京大学, 国立研究開発法人産業技術総合研究所, 学校法人上智学院 filed Critical 国立大学法人東京大学
Publication of WO2017086399A1 publication Critical patent/WO2017086399A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass

Definitions

  • the present invention relates to a non-volatile memory element, a non-volatile memory, and a non-volatile memory control method, and more particularly, a non-volatile memory element having a bismuth ferrite layer formed of bismuth ferrite and a non-volatile memory including such a non-volatile memory element. And a control method of such a nonvolatile memory.
  • a nonvolatile memory element that stores data by a change in magnetization
  • a device that uses a magnetic field for writing data requires a relatively large current to generate a magnetic field, and thus it is difficult to reduce power consumption. Therefore, an element of a type that writes data using an electric field is desired.
  • an element of a type that writes data using an electric field is desired.
  • one having the above-described bismuth ferrite layer is conceivable.
  • the electric polarization in the direction parallel to the main axis (c-axis) of the crystal is relatively large in the bismuth ferrite layer, when an electric field is applied in the direction parallel to the main axis of the crystal, the element itself having the bismuth ferrite layer is consumed. We think that electric power becomes high. Therefore, a non-volatile memory element with lower power consumption is desired.
  • the main purpose of the non-volatile memory element, non-volatile memory and non-volatile memory control method of the present invention is to provide a non-volatile memory element and non-volatile memory with lower power consumption and a control method for such memory.
  • the non-volatile memory element, non-volatile memory, and non-volatile memory control method of the present invention employ the following means in order to achieve the main object described above.
  • the first nonvolatile memory element of the present invention includes: A bismuth ferrite layer formed of bismuth ferrite; The electric field in the direction perpendicular to the c-axis in the trigonal arrangement of the bismuth ferrite crystals forming the bismuth ferrite layer is arranged at a position where it can be applied to the bismuth ferrite layer, and the first and second electrodes connected to the bismuth ferrite layer A second electrode layer; It is a summary to provide.
  • the electric field in the direction perpendicular to the c-axis in the trigonal arrangement of the bismuth ferrite crystals forming the bismuth ferrite layer is used as the first and second electrode layers in the bismuth ferrite layer. And is connected to the bismuth ferrite layer.
  • the inventor found electric polarization in a direction perpendicular to the c-axis in the crystal trigonal arrangement in the bismuth ferrite crystal.
  • the inventors have found that in bismuth ferrite crystals, the resistance changes when an electric field is applied in a direction perpendicular to the c-axis, and that the resistance is changed even after such an electric field is removed. .
  • the first and second electrode layers are arranged at positions where an electric field perpendicular to the c-axis in the trigonal arrangement of the bismuth ferrite crystals forming the bismuth ferrite layer can be applied to the bismuth ferrite layer.
  • a voltage is applied between the first electrode layer and the second electrode layer, and an electric field perpendicular to the c-axis in the trigonal arrangement of the bismuth ferrite crystal is applied to the bismuth ferrite layer.
  • the inventor has found that the electric polarization in the direction perpendicular to the c-axis is smaller than the electric polarization in the direction parallel to the c-axis. Therefore, since the data is written or the written data is changed by applying the electric field in the direction perpendicular to the c-axis, the nonvolatile memory element has lower power consumption than that applying the electric field in the direction parallel to the c-axis. Can be provided.
  • the bismuth ferrite layer may be formed of single crystal bismuth ferrite.
  • the first and second electrode layers may be arranged so as to sandwich the bismuth ferrite layer from a direction perpendicular to the c-axis.
  • the second nonvolatile memory element of the present invention is A bismuth ferrite layer formed of bismuth ferrite; A piezoelectric layer formed of a piezoelectric material and disposed in contact with the bismuth ferrite layer; The electric field in the direction perpendicular to the c-axis in the trigonal arrangement of the bismuth ferrite crystals forming the bismuth ferrite layer is arranged at a position where it can be applied to the piezoelectric layer, and the first and second electrodes connected to the piezoelectric layer.
  • An electrode layer It is a summary to provide.
  • an electric field perpendicular to the c-axis is applied to the piezoelectric layer in the trigonal arrangement of the bismuth ferrite crystals forming the bismuth ferrite layer as the first and second electrode layers. Place it in a possible position and connect it to the piezoelectric layer.
  • the inventor has found that, in the bismuth ferrite layer, when the electric polarization in the direction perpendicular to the c-axis in the trigonal crystal arrangement is changed by a magnetic field, the strain changes with the change in the electric polarization. From this, it is considered that by applying strain to the bismuth ferrite layer, the electric polarization changes and the electric resistance changes.
  • Such a change in resistance is considered to be maintained even after the strain of the bismuth ferrite layer is removed.
  • a voltage is applied between the first electrode layer and the second electrode layer to apply an electric field in a direction perpendicular to the c-axis to the piezoelectric layer, and to the piezoelectric layer perpendicular to the c-axis.
  • the strain of the bismuth ferrite layer is changed by applying a strain in a direction perpendicular to the c axis and parallel to the strain generated in the piezoelectric layer to the bismuth ferrite layer in contact with the piezoelectric layer.
  • Such a change in resistance is maintained even when the voltage between the first electrode layer and the second electrode layer is stopped.
  • the resistance of the element can be changed to write data or change the written data. Since data is written or changed using an electric field, a memory element with lower power consumption than that using a magnetic field can be provided. Furthermore, the inventor has found that the electric polarization in the direction perpendicular to the c-axis is smaller than the electric polarization in the direction parallel to the c-axis. Therefore, since data is written or the written data is changed by applying strain in a direction perpendicular to the c-axis (which is also perpendicular to the strain of the piezoelectric layer), an electric field is applied in a direction parallel to the c-axis. Accordingly, a nonvolatile memory element with lower power consumption can be provided.
  • the bismuth ferrite layer may be formed of single crystal bismuth ferrite.
  • the first nonvolatile memory of the present invention is The first nonvolatile memory element of the present invention according to any one of the aspects described above, that is, basically a bismuth ferrite layer formed of bismuth ferrite and a trigonal crystal of bismuth ferrite forming the bismuth ferrite layer
  • a non-volatile memory device comprising: an electric field in a direction perpendicular to the c-axis in the arrangement at a position where the electric field can be applied to the bismuth ferrite layer; and first and second electrode layers connected to the bismuth ferrite layer;
  • the second nonvolatile memory element of the present invention according to any one of the aspects described above, that is, basically, a bismuth ferrite layer formed of bismuth ferrite and a piezoelectric material so as to be in contact with the bismuth ferrite layer.
  • a nonvolatile memory element comprising: a second electrode layer, a When writing data to the nonvolatile memory element, a reference voltage is applied to the first electrode layer and a first voltage higher than the reference voltage or a second voltage lower than the reference voltage is applied to the second electrode layer, A control circuit that applies the reference voltage to the first electrode layer and applies the second voltage or the first voltage to the second electrode layer when changing data written to the nonvolatile memory element; It is a summary to provide.
  • the control circuit when writing data to the nonvolatile memory element, applies a reference voltage to the first electrode layer and applies a first voltage higher than the reference voltage to the second electrode layer.
  • a second voltage lower than the reference voltage is applied to change data written in the nonvolatile memory element
  • the reference voltage is applied to the first electrode layer and the second voltage or the first voltage is applied to the second electrode layer.
  • the nonvolatile memory of the present invention includes the first and second nonvolatile memory elements of the present invention according to any one of the aspects described above, the first and second nonvolatile memory elements of the present invention are provided. For example, an effect equivalent to that of providing a nonvolatile memory element with low power consumption can be obtained. Therefore, a nonvolatile memory with low power consumption can be provided.
  • the second non-volatile memory of the present invention includes the first non-volatile memory element of the present invention according to any one of the above-described aspects, that is, basically a bismuth ferrite layer formed of bismuth ferrite and the bismuth ferrite.
  • a non-volatile memory device comprising a layer; When writing data to the nonvolatile memory element, a reference voltage is applied to the first electrode layer, and a first voltage higher than the reference voltage or a second voltage lower than the reference voltage is applied to the second electrode layer a plurality of times.
  • a control circuit for applying the reference voltage to the first electrode layer and applying the second voltage or the first voltage to the second electrode layer when changing data written to the nonvolatile memory element; It is a summary to provide.
  • the control circuit when writing data to the nonvolatile memory element, applies a reference voltage to the first electrode layer and applies a first voltage higher than the reference voltage to the second electrode layer.
  • the reference voltage is applied to the first electrode layer and the second voltage or the first voltage is applied to the second electrode layer. Apply.
  • data can be written to the nonvolatile memory element or the written data can be changed.
  • the nonvolatile memory of the present invention includes the first and second nonvolatile memory elements of the present invention according to any one of the aspects described above, the first and second nonvolatile memory elements of the present invention are provided. For example, an effect equivalent to that of providing a nonvolatile memory element with low power consumption can be obtained. Therefore, a nonvolatile memory with low power consumption can be provided.
  • the nonvolatile memory element and the first resistance element connected to the nonvolatile memory element and having the first resistance value are connected in series with each other.
  • the nonvolatile memory element and the first resistance element may be connected in parallel, and may include second and third resistance elements having second and third resistance values.
  • a current is passed through the bridge circuit including the nonvolatile memory element and the first to third resistance elements, thereby connecting the connection point between the nonvolatile memory element and the first resistance element, the second resistance element, and the third resistance element.
  • the nonvolatile memory element and at least one of the first to third resistance elements may be disposed on the same substrate.
  • the first to third resistance elements may have a bismuth ferrite layer formed of bismuth ferrite.
  • the first nonvolatile memory control method of the present invention comprises: The first nonvolatile memory element of the present invention according to any one of the aspects described above, that is, basically, the first nonvolatile memory element according to any one of the aspects described above, that is, basically, A bismuth ferrite layer formed of bismuth ferrite and an electric field perpendicular to the c-axis in the trigonal arrangement of the bismuth ferrite crystal forming the bismuth ferrite layer is disposed at a position where the electric field can be applied to the bismuth ferrite layer; A non-volatile memory device comprising first and second electrode layers connected to the bismuth ferrite layer, or a second non-volatile memory device of the present invention according to any one of the aspects described above, that is, basically A bismuth ferrite layer formed of bismuth ferrite, and a piezoelectric layer formed of a piezoelectric material and disposed in contact with the bismuth ferrite layer The electric field in the
  • a non-volatile memory control method for controlling a non-volatile memory including a non-volatile memory element including an electrode layer When writing data to the nonvolatile memory element, a reference voltage is applied to the first electrode layer and a first voltage higher than the reference voltage or a second voltage lower than the reference voltage is applied to the second electrode layer, When changing the data written in the nonvolatile memory element, the reference voltage is applied to the first electrode layer and the second voltage or the first voltage is applied to the second electrode layer; This is the gist.
  • a reference voltage is applied to the first electrode layer, and a first voltage or reference higher than the reference voltage is applied to the second electrode layer.
  • a reference voltage is applied to the first electrode layer and the second voltage or the first voltage is applied to the second electrode layer. To do. As a result, data can be written to the nonvolatile memory element or the written data can be changed.
  • the non-volatile memory control device of the present invention controls the non-volatile memory having the first or second non-volatile memory device of the present invention in any of the above-described aspects, the non-volatile memory device of the present invention For example, an effect equivalent to the effect of providing a non-volatile memory element with low power consumption. Therefore, a nonvolatile memory with low power consumption can be provided.
  • the second non-volatile memory control method of the present invention comprises: The first nonvolatile memory element of the present invention according to any one of the aspects described above, that is, basically, the first nonvolatile memory element according to any one of the aspects described above, that is, basically, A bismuth ferrite layer formed of bismuth ferrite and an electric field perpendicular to the c-axis in the trigonal arrangement of the bismuth ferrite crystal forming the bismuth ferrite layer is disposed at a position where the electric field can be applied to the bismuth ferrite layer; A non-volatile memory control method for controlling a non-volatile memory including a non-volatile memory element including first and second electrode layers connected to the bismuth ferrite layer, When writing data to the nonvolatile memory element, a reference voltage is applied to the first electrode layer, and a first voltage higher than the reference voltage or a second voltage lower than the reference voltage is applied to the second electrode layer a plurality of times. And When changing
  • the reference voltage is applied to the first electrode layer and the first voltage or reference higher than the reference voltage is applied to the second electrode layer.
  • a reference voltage is applied to the first electrode layer and a plurality of the second voltage or the first voltage is applied to the second electrode layer. Apply once.
  • the inventor has found that the resistance of the bismuth ferrite layer of the nonvolatile memory element approaches a certain value by applying the first voltage or the second voltage to the second electrode layer a plurality of times.
  • the non-volatile memory control device of the present invention controls the non-volatile memory having the first or second non-volatile memory device of the present invention in any of the above-described aspects, the non-volatile memory device of the present invention For example, an effect equivalent to the effect of providing a non-volatile memory element with low power consumption. Therefore, a nonvolatile memory with low power consumption can be provided.
  • Vcc reference potential
  • Vm voltage
  • FIG. It is a cross-sectional schematic diagram which shows the outline of the cross section in the AA line of FIG. It is a cross-sectional schematic diagram which shows the outline of the cross section in the BB line of FIG. 6 is a schematic cross-sectional view for explaining an outline of a configuration of a nonvolatile memory element 320 according to a modification.
  • FIG. It is a block diagram which shows the outline of a structure of the non-volatile memory 510 as 3rd Example of this invention. It is explanatory drawing which shows an example of a mode that the non-volatile memory element 20 and resistive element R1 are mounted in the board
  • substrate sub. 5 is an explanatory diagram showing an example of an equivalent circuit of a nonvolatile memory 510.
  • FIG. 1 is a configuration diagram showing an outline of a configuration of a nonvolatile memory 10 as a first embodiment of the present invention.
  • the nonvolatile memory 10 includes a nonvolatile memory element 20 and a control circuit 30.
  • the nonvolatile memory element 20 includes a bismuth ferrite layer 22 and electrode layers 24 and 26.
  • the bismuth ferrite layer 22 is formed of single crystal bismuth ferrite (BiFeO 3 ).
  • the electrode layers 24 and 26 are arranged so as to sandwich the bismuth ferrite layer 22 from a direction perpendicular to the c-axis (hereinafter referred to as “c-axis”) in the trigonal arrangement of bismuth ferrite crystals forming the bismuth ferrite layer 22.
  • c-axis c-axis
  • FIG. 2 shows the electric field strength Em of the bismuth ferrite layer 22 and the resistance Rm of the bismuth ferrite layer 22 when a reference potential Vcc (eg, 0 V) is applied to the electrode layer 24 and a voltage Vm is applied to the electrode layer 26.
  • Vcc reference potential
  • Vm voltage
  • the inventor finds the electric polarization in the direction perpendicular to the c-axis of the crystal in the bismuth ferrite crystal, changes the electric polarization by applying an electric field in the direction perpendicular to the c-axis of the crystal to the bismuth ferrite, It has been found that the resistance of the crystal can be changed.
  • the inventor has also found that the electric polarization in the direction perpendicular to the c-axis of the crystal is about 1/1000 of the electric polarization in the direction parallel to the c-axis of the crystal. Then, as shown in the figure, the inventor shows that when a voltage higher than the reference voltage Vcc is applied as the voltage Vm once, the resistance Rm of the bismuth ferrite layer 22 becomes lower than before the voltage is applied, and then the voltage Vm is reduced to the reference voltage Vcc. It has been found that when the voltage Vm is increased again after being lowered, the state in which the resistance Rm is low is maintained.
  • the element functions as a nonvolatile memory element by applying an electric field to the bismuth ferrite layer 22 in a direction perpendicular to the c-axis of the crystal. Furthermore, the inventor has confirmed through experiments and the like that the bismuth ferrite layer 22 maintains the resistance after the change against a magnetic field that can be touched in daily life.
  • the maximum value of the electric field strength Em is 0.4 MV / m, but electric field strengths greater than 0.4 MV / m (for example, 0.5 MV / m, 1.0 MV / m, 1.5 MV / m). m) is considered to function as a nonvolatile memory element.
  • FIG. 3 is a graph showing an example of a temporal change in the resistance Rm when a positive voltage and a negative voltage are alternately applied as the voltage Vm.
  • the inventor alternately applies a positive voltage and a negative voltage as the voltage Vm, so that the resistance Rm decreases or increases according to the voltage Vm, and then the voltage Vm It has been found that the resistance Rm does not change even when the reference voltage Vcc is used. Further, as shown in the figure, the inventor has found that when a positive voltage is applied to the electrode layer 26 a plurality of times, the value of the resistance Rm is gradually stabilized.
  • the voltage Vm is changed between +50 V and ⁇ 50 V, but it is considered that the same resistance change can be seen even at a lower voltage by adjusting the thickness of the bismuth ferrite layer 22.
  • the inventor has determined that the bismuth ferrite layer 22 has a low resistance (data is written) by setting the electrode layer 24 to the reference potential Vcc and the voltage Vm to the electrode layer 26 to a positive voltage (data is written). It has been found that even when 0 is maintained, data is held and the voltage Vm is set to a negative voltage to increase the resistance (the written data is changed), so that it can function as a nonvolatile memory element.
  • the control circuit 30 is formed so that a reference voltage Vcc can be applied to the electrode layer 24, or a voltage higher than the reference voltage Vcc or a voltage V2 lower than the reference voltage Vcc can be applied to the electrode layer 26.
  • a current flowing between the electrode layer 24 and the electrode layer 26 is applied in a state where the reference voltage Vcc is applied to the electrode layer 24 and a predetermined voltage Vref is applied to the electrode layer 26. This is done by detecting.
  • the reference voltage Vcc is applied to the electrode layer 24 and the voltage V2 lower than the reference voltage Vcc is applied to the electrode layer 26.
  • the resistance Rm of the bismuth ferrite layer 22 can be increased.
  • the written data can be changed by making such a high resistance state correspond to the data “0”.
  • the electric polarization of the bismuth ferrite layer 22 is controlled by applying a voltage to the electrode layers 24 and 26 and applying an electric field to the bismuth ferrite layer 22. Power consumption can be reduced as compared with a device that applies a magnetic field.
  • the bismuth ferrite forming the bismuth ferrite layer 22 is smaller than the electric polarization in the direction parallel to the c-axis of the crystal, the bismuth ferrite forming the bismuth ferrite layer 22
  • the power consumption of the nonvolatile memory element 20 itself can be reduced as compared with the case of applying an electric field in a direction parallel to the c-axis of the crystal. .
  • a nonvolatile memory with low power consumption can be provided.
  • the electrode layers 24 and 26 are arranged so as to sandwich the bismuth ferrite layer 22 from the direction perpendicular to the c-axis of the bismuth ferrite crystal forming the bismuth ferrite layer 22.
  • a voltage is applied between the electrode layers 24 and 26, and an electric field perpendicular to the c-axis of the bismuth ferrite crystal is applied to the bismuth ferrite layer.
  • the reference voltage Vcc when data is written to the nonvolatile memory element 20, the reference voltage Vcc is applied to the electrode layer 24 and the voltage V1 higher than the reference voltage Vcc is applied to the electrode layer 26 a plurality of times.
  • the resistance Rm of the bismuth ferrite layer 22 is set to a low value and the data written in the nonvolatile memory element 20 is changed, the reference voltage Vcc is applied to the electrode layer 24 and the voltage V2 lower than the reference voltage Vcc is applied to the electrode layer 26.
  • the resistance Rm of the bismuth ferrite layer 22 is increased.
  • the reference voltage Vcc may be applied to the electrode layer 24 and the voltage V1 higher than the reference voltage Vcc may be applied to the electrode layer 26 to increase the resistance Rm of the bismuth ferrite layer 22.
  • the resistance Rm after applying a voltage between the electrode layer 24 and the electrode layer 26 applies a voltage between the electrode layer 24 and the electrode layer 26 according to the direction in which the electric polarization is first aligned. Switches between higher and lower than before.
  • FIG. 4 is a block diagram showing an outline of the configuration of the nonvolatile memory 210 as the second embodiment of the present invention.
  • FIG. 5 is a schematic cross-sectional view showing an outline of a cross section taken along line AA of FIG. 6 is a schematic cross-sectional view showing an outline of a cross section taken along line BB in FIG.
  • the nonvolatile memory 210 includes a nonvolatile memory element 220 and a control circuit 30.
  • the nonvolatile memory element 220 includes a bismuth ferrite layer 222, a piezoelectric layer 240, and electrode layers 224, 226, 242, and 244.
  • the bismuth ferrite layer 222 is formed of single crystal bismuth ferrite (BiFeO 3 ).
  • the piezoelectric layer 240 is made of, for example, a piezoelectric material such as lithium niobate (LiNbO 3 ), and is disposed in contact with the bismuth ferrite layer 222 below in FIGS.
  • the crystal orientation of the piezoelectric material in the piezoelectric layer 240 is formed such that the reference voltage Vcc is applied to the electrode layer 224 and the electrode layer 226 is extended (or contracted) when a voltage V1 higher than the reference voltage Vcc is applied.
  • the electrode layers 224 and 226 are made of, for example, a conductive material such as aluminum, and are piezoelectric so that an electric field can be applied to the piezoelectric layer 240 in a direction perpendicular to the c-axis of the bismuth ferrite crystal forming the bismuth ferrite layer 222. It arrange
  • the electrode layers 242 and 244 are made of a conductive material such as aluminum.
  • the electrode layers 242 and 244 are arranged in a direction perpendicular to the c-axis in the trigonal arrangement of bismuth ferrite crystals forming the bismuth ferrite layer 222 and in a direction perpendicular to the direction connecting the electrode layers 242 and 244. Connected to layer 222.
  • the inventor has found that in the bismuth ferrite layer 222, when the electric polarization in the direction perpendicular to the c-axis in the trigonal arrangement of the bismuth ferrite crystal is changed by a magnetic field, the strain changes with the change of the electric polarization. I found it. From this, it is considered that by applying strain to the bismuth ferrite layer 222, the electric polarization changes and the electric resistance changes. In addition, it is considered that such a change in resistance is maintained even after the strain of the bismuth ferrite layer is removed, and is also maintained against a magnetic field that can be touched in daily life. Furthermore, it is conceivable that the element functions as a nonvolatile memory element by applying strain to the bismuth ferrite layer 222 in a direction perpendicular to the c-axis of the bismuth ferrite crystal.
  • the nonvolatile memory element 220 by applying strain to the bismuth ferrite layer 222 so as to contract in a direction perpendicular to the c-axis of the crystal, the resistance becomes lower (or higher resistance) than before the strain is applied ( Data is written), and by applying strain to the bismuth ferrite layer 222 so as to extend in the direction perpendicular to the c-axis of the crystal, it becomes high resistance (or low resistance) (the written data is changed), It is considered to function as a nonvolatile memory element that retains data when the application is released.
  • the control circuit 30 is formed so that a reference voltage Vcc can be applied to the electrode layer 224 or a voltage higher than the reference voltage Vcc or a voltage lower than the reference voltage Vcc can be applied to the electrode layer 226.
  • the reference voltage Vcc is applied to the electrode layer 224 and the voltage V1 higher than the reference voltage Vcc is applied to the electrode layer 226.
  • the piezoelectric layer 240 is stretched in the direction a shown in FIG. 4 perpendicular to the c-axis of the crystal of the bismuth ferrite layer 222, and a strain contracting in the direction b perpendicular to the direction a is applied to the bismuth ferrite layer 222.
  • the resistance Rm of the ferrite layer 22 can be set to a low value. Therefore, for example, data can be written by making such a low resistance state correspond to “1” of the data.
  • the reference voltage Vcc is applied to the electrode layer 224 and a voltage lower than the reference voltage Vcc is applied to the electrode layer 226.
  • the piezoelectric layer 240 applies a strain that contracts (or expands) in the direction a in FIG. 4 of the bismuth ferrite layer 222 and extends (or contracts) in the direction b to the bismuth ferrite layer 222.
  • the resistance Rm can be changed. Therefore, for example, by making such a high resistance state correspond to “0” of the data, the written data can be changed.
  • a current flowing between the electrode layer 242 and the electrode layer 244 is applied in a state where the reference voltage Vcc is applied to the electrode layer 242 and a predetermined voltage Vref is applied to the electrode layer 244. This is done by detecting.
  • the nonvolatile memory element 220 of the embodiment by applying a voltage to the electrode layers 224 and 226 to apply a strain in a direction perpendicular to the c-axis of the bismuth ferrite crystal forming the bismuth ferrite layer 222, Since the electric polarization of the bismuth ferrite layer 222 is controlled, the power consumption can be reduced as compared with the case where a magnetic field is applied.
  • the electric polarization in the direction perpendicular to the c-axis of the bismuth ferrite crystal forming the bismuth ferrite layer 222 is smaller than the electric polarization in the direction parallel to the c-axis of the crystal, an electric field is applied in the direction perpendicular to the c-axis.
  • the power consumption of the nonvolatile memory element 220 itself can be reduced. Thereby, a nonvolatile memory with low power consumption can be provided.
  • the piezoelectric layer 240 is in contact with the bismuth ferrite layer 222 from a direction parallel to the c-axis in the trigonal arrangement of the bismuth ferrite crystals forming the bismuth ferrite layer 222.
  • the electrode layers 224 and 226 are arranged at positions where an electric field perpendicular to the c-axis can be applied to the piezoelectric layer 240 and connected to the piezoelectric layer 240, and a voltage is applied between the electrode layers 224 and 226.
  • the electrode layers 224 and 226 are arranged so as to sandwich the piezoelectric layer 240 from both sides.
  • the electrode layers 224 and 226 may be arranged so that an electric field can be applied to the piezoelectric layer 240 in a direction perpendicular to the c-axis of the bismuth ferrite crystal forming the bismuth ferrite layer 222.
  • the modification example illustrated in FIG. As in the nonvolatile memory element 320, the electrode layers 224 and 226 may be disposed so as to face the upper surface of the piezoelectric layer 240. In this case, the electrode layers 224 and 226 can apply an electric field to the piezoelectric layer 240 in a direction perpendicular to the c-axis of the bismuth ferrite crystal forming the bismuth ferrite layer 222.
  • FIG. 8 is a configuration diagram showing an outline of the configuration of the nonvolatile memory 510 as the third embodiment of the present invention.
  • FIG. 9 is an explanatory diagram showing an example of a state in which the nonvolatile memory element 20 and the resistance element R1 are mounted on the substrate sub.
  • FIG. 10 is an explanatory diagram illustrating an example of an equivalent circuit of the nonvolatile memory 510.
  • the nonvolatile memory 510 includes the above-described nonvolatile memory element 20, resistance elements R1 to R3, and a control circuit 530.
  • the resistance elements R1 to R3 are elements having the same configuration as the nonvolatile memory element 20, and include a bismuth ferrite layer 522 and electrode layers 524 and 526. Therefore, the resistance elements R1 to R3 are formed to have the same resistance value as that of the nonvolatile memory element 20 in a state where no electric field is applied.
  • the resistor element R ⁇ b> 1 is mounted on the same substrate sub together with the nonvolatile memory element 20, and is connected to the nonvolatile memory element 20.
  • the resistance elements R2 and R3 are mounted on the same substrate sub together with the nonvolatile memory element 20 and the resistance element R1, are connected in series, and are connected in parallel to the nonvolatile memory element 20 and the resistance element R1. It is connected. Therefore, the resistance elements R1 to R3 form a bridge circuit together with the nonvolatile memory element 20, as shown in FIG.
  • the control circuit 530 includes a voltage supply unit 532, a current supply unit 534, and a voltage sensor 536.
  • the voltage supply unit 532 is configured to apply a voltage between the electrode layer 24 and the electrode layer 26 of the nonvolatile memory element 20.
  • the current supply unit 534 is connected to a connection point Cn1 between the resistance element R1 and the resistance element R3 and a connection point Cn2 between the nonvolatile memory element 20 and the resistance element R2, and the current supply unit 534 is connected to the nonvolatile memory element 20 and the resistance elements R1 to R2. It is configured to allow current to flow through the bridge circuit configured by R3.
  • the voltage sensor 536 is connected between a connection point Cn3 between the nonvolatile memory element 20 and the resistance element R1 and a connection point Cn4 between the resistance element R3 and the resistance element R2, and the connection between the connection point Cn3 and the connection point Cn4.
  • the voltage Vs is detected.
  • the voltage supply unit 532 applies the reference voltage Vcc to the electrode layer 24 and applies the voltage V1 higher than the reference voltage Vcc to the electrode layer 26 a plurality of times. .
  • the resistance Rm of the bismuth ferrite layer 22 is set to a low value. Therefore, for example, data can be written by making such a low resistance state correspond to “1” of the data. Further, by applying a voltage V1 higher than the reference voltage Vcc to the electrode layer 26 a plurality of times, data can be written more reliably.
  • the voltage supply unit 532 applies the reference voltage Vcc to the electrode layer 24 and applies a voltage lower than the reference voltage Vcc to the electrode layer 26. Thereby, the resistance Rm of the bismuth ferrite layer 22 can be increased. For example, the written data can be changed by making such a high resistance state correspond to the data “0”.
  • the current I from the current supply unit 534 is adjusted so that the voltage Vs from the voltage sensor 536 becomes the predetermined value Vs1 when the nonvolatile memory element 20 is in the low resistance state.
  • the current value at this time is referred to as a reference current Iref.
  • the reference current Iref is supplied by the current supply unit 534 to detect the voltage Vs from the voltage sensor 536.
  • the voltage Vs is the predetermined value Vs1 when the reference current Iref is supplied from the current supply unit 534, it is determined that no data is written in the nonvolatile memory element 20, that is, the data is “0”.
  • the voltage Vs changes from the predetermined value Vs1 when the reference current Iref is supplied from the current supply unit 534 it is determined that data is written in the nonvolatile memory element 20, that is, the data is “1”.
  • FIG. 11 is a graph showing an example of the relationship between the temperature and the resistance value of the bismuth ferrite layer 22.
  • This graph is a semilogarithmic graph in which only the vertical axis (resistance value) has a logarithmic scale.
  • the solid line represents the relationship between the temperature and the resistance value of the nonvolatile memory element 20 when the bismuth ferrite layer 22 is in a high resistance state.
  • the broken line represents the relationship between the temperature and resistance value of the bismuth ferrite layer 22 when the bismuth ferrite layer 22 is in a low resistance state.
  • the resistance value of the bismuth ferrite layer 22 increases as the temperature decreases, both when the resistance is high and when the resistance is low.
  • the reference voltage Vcc is applied to the electrode layer 24 and the predetermined voltage Vref is applied to the electrode layer 26, so that the gap between the electrode layer 24 and the electrode layer 26 is increased.
  • the resistance Rm of the nonvolatile memory element 20 changes. Data may be read out.
  • the resistance elements R1 to R3 are mounted on the same substrate sub with the same configuration as that of the nonvolatile memory element 20, and the voltage Vs varies in resistance of each element due to temperature change. It will be compensated. By detecting the voltage Vs, data can be read from the nonvolatile memory 510 with higher accuracy.
  • the resistance element R1 is connected to the nonvolatile memory element 20, the resistance elements R2 and R3 are connected in series, and the nonvolatile memory element 20 and the resistance element R1 are connected. Are connected in parallel, and a current Iref is passed through a bridge circuit constituted by the nonvolatile memory element 20 and the resistance elements R1 to R3, and a connection point Cn3 between the nonvolatile memory element 20 and the resistance element R1 and the resistance element R2 By detecting the voltage Vs between the connection point Cn4 of R3, the data can be read with high accuracy.
  • non-volatile memory 510 of the third embodiment includes the non-volatile memory element 20
  • the non-volatile memory element 20 may be replaced with the non-volatile memory element 220 of the second embodiment.
  • the resistance elements R1 to R3 have the same configuration as that of the nonvolatile memory element 20, but may have different configurations.
  • the resistance elements R1 to R3 have the same resistance value as that of the nonvolatile memory element 20. However, the resistance elements R1 to R3 may have a resistance value different from that of the nonvolatile memory element 20.
  • the voltage V1 is applied to the electrode layer 26 a plurality of times when data is written to the nonvolatile memory element 20, but the voltage V1 is applied to the electrode layer 26. It may be applied only once.
  • the bismuth ferrite layer 22 is formed of single crystal bismuth ferrite, but may be formed of polycrystalline bismuth ferrite. In this case, it is desirable that the crystal axes of a plurality of single crystals constituting the polycrystalline bismuth ferrite are aligned in a certain direction.
  • the present invention can be used in the manufacturing industry of nonvolatile memory elements and nonvolatile memories.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

電極層２４，２６を、ビスマスフェライト層２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向からビスマスフェライト層２２を挟むように配置して、ビスマスフェライト層２２に接続する。そして、電極層２４，２６との間に電圧を印加して、ビスマスフェライトの結晶のｃ軸と垂直な方向の電場をビスマスフェライト層２２に印加する。これにより、データを書き込むことができ、消費電力の低い不揮発性メモリを提供することができる。

Description

不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法
　本発明は、不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法に関し、詳しくは、ビスマスフェライトにより形成されたビスマスフェライト層を有する不揮発性メモリ素子、こうした不揮発性メモリ素子を備える不揮発性メモリおよびこうした不揮発性メモリの制御方法に関する。
　従来、ビスマスフェライト（ＢｉＦｅＯ３）により形成されたビスマスフェライト層を有する素子としては、ビスマスフェライト層の上下に半透明の金電極を配置したものが提案されている（例えば、特許文献１参照）。この素子では、ビスマスフェライト層に対して、結晶の主軸（ｃ軸）と平行な方向に電場を印加することにより、電気分極を制御して、素子の抵抗を変化させている。
米国特許出願公開第２０１３／００３７０９２号明細書
　磁化の変化によってデータを記憶する不揮発性メモリ素子では、低消費電力化を図ることが重要な課題として認識されている。一般に、データの書き込みに磁場を用いるものは、磁場を発生させるために比較的大きな電流が必要であるため、低消費電力化を図ることが困難である。そのため、電場を用いてデータを書き込むタイプの素子が望まれている。こうした素子として、上述のビスマスフェライト層を有するものが考えられる。しかしながら、ビスマスフェライト層では、結晶の主軸（ｃ軸）と平行な方向の電気分極が比較的大きいことから、結晶の主軸と平行な方向に電場を印加すると、ビスマスフェライト層を有する素子自体の消費電力が高くなると考える。したがって、より消費電力が低い不揮発性メモリ素子が望まれている。
　本発明の不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法は、より消費電力が低い不揮発性メモリ素子や不揮発性メモリやこうしたメモリの制御方法を提供することを主目的とする。
　本発明の不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法は、上述の主目的を達成するために以下の手段を採った。
　本発明の第１の不揮発性メモリ素子は、
　ビスマスフェライトにより形成されたビスマスフェライト層と、
　前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電場を前記ビスマスフェライト層に印加可能な位置に配置され、前記ビスマスフェライト層に接続された第１，第２電極層と、
　を備えることを要旨とする。
　この本発明の第１の不揮発性メモリ素子では、第１，第２電極層を、ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電場をビスマスフェライト層に印加可能な位置に配置し、ビスマスフェライト層に接続する。発明者は、ビスマスフェライトの結晶において、結晶の三方晶配置でのｃ軸に垂直な方向の電気分極を見出した。また、発明者は、ビスマスフェライトの結晶において、ｃ軸と垂直な方向に電場を印加すると抵抗が変化することや、こうした電場を除いた後でも抵抗が変化した状態が維持されることを見出した。したがって、第１，第２電極層を、ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電場をビスマスフェライト層に印加可能な位置に配置して、ビスマスフェライト層に接続し、第１電極層と第２電極層との間に電圧を印加して、ビスマスフェライトの結晶の三方晶配置でのｃ軸と垂直な方向の電場をビスマスフェライト層に印加することにより、素子の抵抗を変化させてデータの書き込みや書き込んだデータの変更を行なうことができる。電場を用いてデータの書き込みや書き込んだデータの変更を行なうから、磁場を用いて行なうものより、消費電力が低いメモリ素子を提供することができる。さらに、発明者は、ｃ軸と垂直な方向の電気分極が、ｃ軸と平行な方向の電気分極より小さいことを見出した。したがって、ｃ軸と垂直な方向に電場を印加することによりデータの書き込みや書き込んだデータの変更を行なうから、ｃ軸と平行な方向に電場を印加するものより、消費電力が低い不揮発性メモリ素子を提供することができる。
　この本発明の第１の不揮発性メモリ素子において、前記ビスマスフェライト層は、単結晶のビスマスフェライトにより形成されていてもよい。
　また、本発明の第１の不揮発性メモリ素子において、前記第１，第２電極層は、前記ｃ軸と垂直な方向から前記ビスマスフェライト層を挟むように配置されている、ものとしてもよい。
　本発明の第２の不揮発性メモリ素子は、
　ビスマスフェライトにより形成されたビスマスフェライト層と、
　圧電材料により形成され、前記ビスマスフェライト層に接するように配置された圧電層と、
　前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸と垂直な方向の電場を前記圧電層に印加可能な位置に配置され、前記圧電層に接続された第１，第２電極層と、
　を備えることを要旨とする。
　この本発明の第２の不揮発性メモリ素子では、第１，第２電極層をビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸と垂直な方向の電場を圧電層に印加可能な位置に配置し、圧電層に接続する。発明者は、ビスマスフェライト層では、結晶の三方晶配置でのｃ軸に垂直な方向の電気分極を磁場で変化させたときに電気分極の変化に伴って歪みが変化することを見い出した。このことから、ビスマスフェライト層に歪みを加えることにより電気分極が変化し電気抵抗が変化すると考えられる。また、こうした抵抗の変化は、ビスマスフェライト層の歪みが除かれた後でも維持されると考えられる。本発明では、こうした考察に基づき、第１電極層と第２電極層との間に電圧を印加して圧電層にｃ軸に垂直な方向の電場を印加し、圧電層にｃ軸に垂直な方向の歪みを生じさせ、圧電層に接しているビスマスフェライト層にｃ軸に垂直且つ圧電層に生じた歪みと平行な方向の歪みを印加することにより、ビスマスフェライト層の抵抗を変化させる。こうした抵抗の変化は、第１電極層と第２電極層との間の電圧を停止しても維持される。即ち、第１電極層と第２電極層との間に電圧を印加することにより、素子の抵抗を変化させてデータの書き込みや書き込んだデータの変更を行なうことができる。電場を用いてデータの書き込みや書き込んだデータの変更を行なうから、磁場を用いて行なうものより、消費電力が低いメモリ素子を提供することができる。さらに、発明者は、ｃ軸と垂直な方向の電気分極が、ｃ軸と平行な方向の電気分極より小さいことを見出した。したがって、ｃ軸と垂直な方向（圧電層の歪みと垂直な方向でもある）に歪みを印加することによりデータの書き込みや書き込んだデータの変更を行なうから、ｃ軸と平行な方向に電場を印加するものより、消費電力が低い不揮発性メモリ素子を提供することができる。
　こうした本発明の第２の不揮発性メモリ素子において、前記ビスマスフェライト層は、単結晶のビスマスフェライトにより形成されていてもよい。
　本発明の第１の不揮発性メモリは、
　上述したいずれかの態様の本発明の第１の不揮発性メモリ素子、即ち、基本的には、ビスマスフェライトにより形成されたビスマスフェライト層と、前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電場を前記ビスマスフェライト層に印加可能な位置に配置され、前記ビスマスフェライト層に接続された第１，第２電極層と、を備える不揮発性メモリ素子、または、上述したいずれかの態様の本発明の第２の不揮発性メモリ素子、即ち、基本的には、ビスマスフェライトにより形成されたビスマスフェライト層と、圧電材料により形成され、前記ビスマスフェライト層に接するように配置された圧電層と、前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸と垂直な方向の電場を前記圧電層に印加可能な位置に配置され、前記圧電層に接続された第１，第２電極層と、を備える不揮発性メモリ素子と、
　前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧または前記基準電圧より低い第２電圧を印加し、前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記第２電圧または前記第１電圧を印加する制御回路と、
　を備えることを要旨とする。
　この本発明の第１の不揮発性メモリでは、制御回路は、不揮発性メモリ素子にデータを書き込むときには、第１電極層に基準電圧を印加すると共に第２電極層に基準電圧より高い第１電圧または基準電圧より低い第２電圧を印加し、不揮発性メモリ素子に書き込んだデータを変更するときには、第１電極層に基準電圧を印加すると共に第２電極層に第２電圧または第１電圧を印加する。これにより、不揮発性メモリ素子へデータを書き込んだり、書き込んだデータを変更することができる。また、本発明の不揮発性メモリでは、上述したいずれかの態様の本発明の第１，第２の不揮発性メモリ素子を備えているから、本発明の第１，第２の不揮発性メモリ素子が奏する効果、例えば、消費電力が低い不揮発性メモリ素子を提供することができるという効果などと同等の効果を奏する。したがって、消費電力が低い不揮発性メモリを提供することができる。
　本発明の第２の不揮発性メモリは、上述したいずれかの態様の本発明の第１の不揮発性メモリ素子、即ち、基本的には、ビスマスフェライトにより形成されたビスマスフェライト層と、前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電場を前記ビスマスフェライト層に印加可能な位置に配置され、前記ビスマスフェライト層に接続された第１，第２電極層と、を備える不揮発性メモリ素子と、
　前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧または前記基準電圧より低い第２電圧を複数回印加し、前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記第２電圧または前記第１電圧を印加する制御回路と、
　を備えることを要旨とする。
　この本発明の第２の不揮発性メモリでは、制御回路は、不揮発性メモリ素子にデータを書き込むときには、第１電極層に基準電圧を印加すると共に第２電極層に基準電圧より高い第１電圧または基準電圧より低い第２電圧を複数回印加し、不揮発性メモリ素子に書き込んだデータを変更するときには、第１電極層に基準電圧を印加すると共に第２電極層に第２電圧または第１電圧を印加する。これにより、不揮発性メモリ素子へデータを書き込んだり、書き込んだデータを変更することができる。また、本発明の不揮発性メモリでは、上述したいずれかの態様の本発明の第１，第２の不揮発性メモリ素子を備えているから、本発明の第１，第２の不揮発性メモリ素子が奏する効果、例えば、消費電力が低い不揮発性メモリ素子を提供することができるという効果などと同等の効果を奏する。したがって、消費電力が低い不揮発性メモリを提供することができる。
　こうした本発明の第１または第２の不揮発性メモリにおいて、前記不揮発性メモリ素子と、前記不揮発性メモリ素子に接続され、第１の抵抗値を有する第１抵抗素子と、互いに直列に接続されると共に前記不揮発性メモリ素子と前記第１抵抗素子とに対して並列に接続され、第２，第３の抵抗値を有する第２，第３抵抗素子と、を備えていてもよい。こうすれば、不揮発性メモリ素子，第１～第３抵抗素子により構成されるブリッジ回路に電流を流すことにより、不揮発性メモリ素子と第１抵抗素子との接続点と第２抵抗素子と第３抵抗素子との接続点との間の電圧を検出することにより、不揮発性メモリ素子の温度変化によりデータを誤って読み出すことを抑制することができる。この場合において、前記不揮発性メモリ素子と前記第１～第３抵抗素子うちの少なくとも一つとは、同一の基板に配置してもよい。
　また、本発明の第１または第２の不揮発性メモリにおいて、
　前記第１～第３抵抗素子は、ビスマスフェライトにより形成されたビスマスフェライト層、を有していてもよい。
　本発明の第１の不揮発性メモリの制御方法は、
　上述したいずれかの態様の本発明の第１の不揮発性メモリ素子、即ち、基本的には、上述したいずれかの態様の本発明の第１の不揮発性メモリ素子、即ち、基本的には、ビスマスフェライトにより形成されたビスマスフェライト層と、前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電場を前記ビスマスフェライト層に印加可能な位置に配置され、前記ビスマスフェライト層に接続された第１，第２電極層と、を備える不揮発性メモリ素子、または、上述したいずれかの態様の本発明の第２の不揮発性メモリ素子、即ち、基本的には、ビスマスフェライトにより形成されたビスマスフェライト層と、圧電材料により形成され、前記ビスマスフェライト層に接するように配置された圧電層と、前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸と垂直な方向の電場を前記圧電層に印加可能な位置に配置され、前記圧電層に接続された第１，第２電極層と、を備える不揮発性メモリ素子を備える不揮発性メモリを制御する不揮発性メモリの制御方法であって、
　前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧または前記基準電圧より低い第２電圧を印加し、
　前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記第２電圧または前記第１電圧を印加する、
　ことを要旨とする。
　この本発明の第１の不揮発性メモリの制御方法では、不揮発性メモリ素子にデータを書き込むときには、第１電極層に基準電圧を印加すると共に第２電極層に基準電圧より高い第１電圧または基準電圧より低い第２電圧を印加し、不揮発性メモリ素子に書き込んだデータを変更するときには、第１電極層に基準電圧を印加すると共に第２電極層に前記第２電圧または前記第１電圧を印加する。これにより、不揮発性メモリ素子へデータを書き込んだり、書き込んだデータを変更することができる。また、本発明の不揮発性メモリの制御装置では、上述したいずれかの態様の本発明の第１または第２の不揮発性メモリ素子を有する不揮発性メモリを制御するから、本発明の不揮発性メモリ素子が奏する効果、例えば、消費電力が低い不揮発性メモリ素子を提供することができるという効果などと同等の効果を奏する。したがって、消費電力が低い不揮発性メモリを提供することができる。
　本発明の第２の不揮発性メモリの制御方法は、
　上述したいずれかの態様の本発明の第１の不揮発性メモリ素子、即ち、基本的には、上述したいずれかの態様の本発明の第１の不揮発性メモリ素子、即ち、基本的には、ビスマスフェライトにより形成されたビスマスフェライト層と、前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電場を前記ビスマスフェライト層に印加可能な位置に配置され、前記ビスマスフェライト層に接続された第１，第２電極層と、を備える不揮発性メモリ素子を備える不揮発性メモリを制御する不揮発性メモリの制御方法であって、
　前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧または前記基準電圧より低い第２電圧を複数回印加し、
　前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記第２電圧または前記第１電圧を印加する、
　ことを要旨とする。
　この本発明の第２の不揮発性メモリの制御方法では、不揮発性メモリ素子にデータを書き込むときには、第１電極層に基準電圧を印加すると共に第２電極層に基準電圧より高い第１電圧または基準電圧より低い第２電圧を印加し、不揮発性メモリ素子に書き込んだデータを変更するときには、第１電極層に基準電圧を印加すると共に第２電極層に前記第２電圧または前記第１電圧を複数回印加する。発明者は、第２電極層に第１電圧または第２電圧を複数回印加することにより、不揮発性メモリ素子のビスマスフェライト層の抵抗がある一定値に近づくことを見出した。したがって、第２電極層に第１電圧または第２電圧を複数回印加することにより、より確実に、不揮発性メモリ素子へデータを書き込んだり、書き込んだデータを変更することができる。また、本発明の不揮発性メモリの制御装置では、上述したいずれかの態様の本発明の第１または第２の不揮発性メモリ素子を有する不揮発性メモリを制御するから、本発明の不揮発性メモリ素子が奏する効果、例えば、消費電力が低い不揮発性メモリ素子を提供することができるという効果などと同等の効果を奏する。したがって、消費電力が低い不揮発性メモリを提供することができる。
本発明の一実施例としての不揮発性メモリ１０の構成の概略を示す構成図である。 電極層２４に基準電位Ｖｃｃ（例えば、０Ｖなど）を印加すると共に電極層２６に電圧Ｖｍを印加したときにおける、ビスマスフェライト層２２の電界の強度Ｅｍとビスマスフェライト層２２の抵抗Ｒｍとの関係の一例を示すグラフである。 電圧Ｖｍとして正の電圧と負の電圧とを交互に印加したときの抵抗Ｒｍの時間変化の一例を示すグラフである。 本発明の第２実施例としての不揮発性メモリ２１０の構成の概略を示す構成図である。 図４のＡＡ線での断面の概略を示す断面概略図である。 図４のＢＢ線での断面の概略を示す断面概略図である。 変形例の不揮発性メモリ素子３２０の構成の概略を説明するための断面概略図である。 本発明の第３実施例としての不揮発性メモリ５１０の構成の概略を示す構成図である。 不揮発性メモリ素子２０と抵抗素子Ｒ１とが基板ｓｕｂに搭載されている様子の一例を示す説明図である。 不揮発性メモリ５１０の等価回路の一例を示す説明図である。 ビスマスフェライト層２２の温度と抵抗値との関係の一例を示すグラフである。
　次に、本発明を実施するための形態を実施例を用いて説明する。
　図１は、本発明の第１実施例としての不揮発性メモリ１０の構成の概略を示す構成図である。不揮発性メモリ１０は、不揮発性メモリ素子２０と、制御回路３０と、を備えている。
　不揮発性メモリ素子２０は、ビスマスフェライト層２２と、電極層２４，２６と、を備えている。ビスマスフェライト層２２は、単結晶のビスマスフェライト（ＢｉＦｅＯ３）により形成されている。電極層２４，２６は、ビスマスフェライト層２２を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸（以下、「ｃ軸」という）と垂直な方向からビスマスフェライト層２２を挟むように配置されてビスマスフェライト層２２に接続している。
　図２は、電極層２４に基準電位Ｖｃｃ（例えば、０Ｖなど）を印加すると共に電極層２６に電圧Ｖｍを印加したときにおける、ビスマスフェライト層２２の電界の強度Ｅｍとビスマスフェライト層２２の抵抗Ｒｍとの関係の一例を示すグラフである。発明者は、ビスマスフェライトの結晶において、結晶のｃ軸と垂直な方向の電気分極を見出し、ビスマスフェライトに結晶のｃ軸と垂直な方向の電場を印加することにより、電気分極を変化させて、結晶の抵抗を変化させることができることを見出した。また、発明者は、結晶のｃ軸と垂直な方向の電気分極が、結晶のｃ軸と平行な方向の電気分極の約１０００分の１程度であることを見出した。そして、発明者は、図示するように、電圧Ｖｍとして基準電圧Ｖｃｃより高い電圧を１回印加するとビスマスフェライト層２２の抵抗Ｒｍが電圧の印加前より低くなること、その後電圧Ｖｍを基準電圧Ｖｃｃまで下げた後に電圧Ｖｍを再び高くしたときに抵抗Ｒｍが低い状態が維持されていることを見出した。即ち、発明者は、ビスマスフェライト層２２に対して、結晶のｃ軸と垂直な方向に電場を印加することにより、素子が不揮発性のメモリ素子として機能することを見出したのである。さらに、発明者は、実験などにより、日常生活で触れる程度の磁界に対してビスマスフェライト層２２が変化後の抵抗を維持することを確認している。なお、図２では、電界強度Ｅｍの最大値を０．４ＭＶ／ｍとしているが、０．４ＭＶ／ｍより大きい電界強度（例えば、０．５ＭＶ／ｍ，１．０ＭＶ／ｍ，１．５ＭＶ／ｍなど）としても不揮発性のメモリ素子として機能すると考えられる。
　図３は、電圧Ｖｍとして正の電圧と負の電圧とを交互に印加したときの抵抗Ｒｍの時間変化の一例を示すグラフである。発明者は、図示するように、電圧Ｖｍとして正の電圧と負の電圧とを交互に印加するとで電圧Ｖｍに応じて抵抗Ｒｍが低くなったり高くなったり変化すること、そして、その後、電圧Ｖｍを基準電圧Ｖｃｃとしても抵抗Ｒｍが変化しないことを見出した。また、発明者は、図示するように、電極層２６に正の電圧を複数回印加すると、抵抗Ｒｍの値が徐々に安定することを見出した。なお、図３では、電圧Ｖｍを＋５０Ｖ～－５０Ｖの間で変化させているが、ビスマスフェライト層２２の厚さを調整することにより、より低い電圧でも同様の抵抗変化が見られると考えられる。
　このように、発明者は、ビスマスフェライト層２２は、電極層２４を基準電位Ｖｃｃとして電極層２６に電圧Ｖｍを正の電圧とすることで低抵抗となり（データが書き込まれ）、電圧Ｖｍを値０としてもデータを保持し、電圧Ｖｍを負の電圧とすることで高抵抗となる（書き込んだデータが変更される）、不揮発性のメモリ素子として機能できることを見出したのである。
　制御回路３０は、電極層２４に基準電圧Ｖｃｃを印加したり、電極層２６に基準電圧Ｖｃｃより高い電圧や基準電圧Ｖｃｃより低い電圧Ｖ２を印加できるように形成されている。
　こうした不揮発性メモリ１０では、不揮発性メモリ素子２０にデータを書き込むときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより高い電圧Ｖ１を複数回印加する。これにより、ビスマスフェライト層２２の抵抗Ｒｍを低い値とすることができる。したがって、例えば、こうした低抵抗な状態をデータの「１」に対応させることにより、データを書き込むことができる。また、電極層２６に基準電圧Ｖｃｃより高い電圧Ｖ１を複数回印加することにより、データをより確実に書き込むことができる。
　不揮発性メモリ素子２０からデータを読み出すときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に所定の電圧Ｖｒｅｆを印加した状態で、電極層２４と電極層２６との間に流れる電流を検出することにより行なわれる。
　不揮発性メモリ素子２０に書き込んだデータを変更するときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより低い電圧Ｖ２を印加する。これにより、ビスマスフェライト層２２の抵抗Ｒｍを高くすることができ、例えば、こうした高抵抗な状態をデータの「０」に対応させることにより、書き込んだデータを変更することができる。
　このように第１実施例の不揮発性メモリ素子２０では、電極層２４，２６に電圧を印加してビスマスフェライト層２２に電場を印加することで、ビスマスフェライト層２２の電気分極を制御するから、磁場を印加するものと比較すると、消費電力を低くすることができる。また、ビスマスフェライト層２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向の電気分極が、結晶のｃ軸と平行な方向の電気分極より小さいことから、ビスマスフェライト層２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向に電場を印加することにより、結晶のｃ軸と平行な方向に電場を印加する場合と比較すると、不揮発性メモリ素子２０自体の消費電力を低くすることができる。これにより、消費電力の低い不揮発性メモリを提供することができる。
　なお、ビスマスフェライト層２２を形成するビスマスフェライトは、結晶のｃ軸と垂直な方向に電場を印加すると、結晶のｃ軸と平行な方向に電場を印加する場合より、結晶へのダメージが少なくなると考えられる。したがって、ビスマスフェライト層２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向に電場を印加することにより、結晶の主軸と平行な方向に電場を印加する場合と比較すると、結晶へのダメージが少なくなると考えられる。
　以上説明した第１実施例の不揮発性メモリ１０では、電極層２４，２６を、ビスマスフェライト層２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向からビスマスフェライト層２２を挟むように配置してビスマスフェライト層２２に接続することにより、電極層２４，２６との間に電圧を印加してビスマスフェライトの結晶のｃ軸と垂直な方向の電場をビスマスフェライト層に印加する。これにより、消費電力の低い不揮発性メモリを提供することができる。
　第１実施例の不揮発性メモリ１０では、不揮発性メモリ素子２０にデータを書き込むときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより高い電圧Ｖ１を複数回印加し、ビスマスフェライト層２２の抵抗Ｒｍを低い値とし、不揮発性メモリ素子２０に書き込んだデータを変更するときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより低い電圧Ｖ２を印加し、ビスマスフェライト層２２の抵抗Ｒｍを高くしている。電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより低い電圧Ｖ２を複数回印加して、ビスマスフェライト層２２の抵抗Ｒｍを低い値とし、不揮発性メモリ素子２０に書き込んだデータを変更するときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより高い電圧Ｖ１を印加し、ビスマスフェライト層２２の抵抗Ｒｍを高くしてもよい。なお、電極層２４と電極層２６との間に電圧を印加した後の抵抗Ｒｍは、最初に電気分極を揃えた方向に応じて、電極層２４と電極層２６との間に電圧を印加する前より高くなるか低くなるかが切り替わる。
　図４は、本発明の第２実施例としての不揮発性メモリ２１０の構成の概略を示す構成図である。図５は、図４のＡＡ線での断面の概略を示す断面概略図である。図６は、図４のＢＢ線での断面の概略を示す断面概略図である。不揮発性メモリ２１０は、不揮発性メモリ素子２２０と、制御回路３０と、を備えている。
　不揮発性メモリ素子２２０は、ビスマスフェライト層２２２と、圧電層２４０と、電極層２２４，２２６，２４２，２４４と、を備えている。ビスマスフェライト層２２２は、単結晶のビスマスフェライト（ＢｉＦｅＯ３）により形成されている。圧電層２４０は、例えば、ニオブ酸リチウム（ＬｉＮｂＯ３）などの圧電材料により形成されており、ビスマスフェライト層２２２の図４～図６における下方に接するように配置されている。圧電層２４０における圧電材料の結晶方位は、電極層２２４に基準電圧Ｖｃｃを印加すると共に電極層２２６に基準電圧Ｖｃｃより高い電圧Ｖ１を印加したときに伸長（または収縮する）方位となるように形成されている。電極層２２４，２２６は、例えばアルミニウムなどの導電材料により形成されており、ビスマスフェライト層２２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向に圧電層２４０に電場を印加できるように、圧電層２４０を両側から挟み込むように配置されている。電極層２４２，２４４は、例えばアルミニウムなどの導電材料により形成されている。電極層２４２，２４４は、ビスマスフェライト層２２２を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸と垂直な方向で且つ電極層２４２，２４４を結ぶ方向と垂直な方向に配置され、ビスマスフェライト層２２２に接続されている。
　発明者は、ビスマスフェライト層２２２において、ビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電気分極を磁場で変化させたときに電気分極の変化に伴って歪みが変化することを見い出した。このことから、ビスマスフェライト層２２２に歪みを加えることにより電気分極が変化し電気抵抗が変化すると考えられる。また、こうした抵抗の変化は、ビスマスフェライト層の歪みが除かれた後でも維持され、日常生活で触れる程度の磁界に対しても維持されると考えられる。さらに、ビスマスフェライト層２２２に対して、ビスマスフェライトの結晶のｃ軸と垂直な方向に歪みを印加することにより、素子が不揮発性のメモリ素子として機能することが考えられる。
　こうした考察から、不揮発性メモリ素子２２０では、ビスマスフェライト層２２２に結晶のｃ軸と垂直な方向に収縮するように歪みを印加することで歪みを印加する前より低抵抗（または高抵抗）となり（データが書き込まれ）、ビスマスフェライト層２２２に結晶のｃ軸と垂直な方向に伸長するように歪みを印加することで高抵抗（または低抵抗）となり（書き込んだデータが変更される）、歪みの印加を解除するとデータを保持する、不揮発性の記憶素子として機能すると考えられる。
　制御回路３０は、電極層２２４に基準電圧Ｖｃｃを印加したり、電極層２２６に基準電圧Ｖｃｃより高い電圧や基準電圧Ｖｃｃより低い電圧を印加できるように形成されている。
　こうした不揮発性メモリ２１０では、不揮発性メモリ素子２２０にデータを書き込むときには、電極層２２４に基準電圧Ｖｃｃを印加すると共に電極層２２６に基準電圧Ｖｃｃより高い電圧Ｖ１を印加する。これにより、圧電層２４０がビスマスフェライト層２２２の結晶のｃ軸と垂直な図４に示す方向ａに伸長し、ビスマスフェライト層２２２に方向ａに垂直な方向ｂに収縮する歪みを印加し、ビスマスフェライト層２２の抵抗Ｒｍを低い値とすることができる。したがって、例えば、こうした低抵抗な状態をデータの「１」に対応させることにより、データを書き込むことができる。
　不揮発性メモリ素子２２０に書き込んだデータを変更するときには、電極層２２４に基準電圧Ｖｃｃを印加すると共に電極層２２６に基準電圧Ｖｃｃより低い電圧を印加する。これにより、圧電層２４０がビスマスフェライト層２２２の図４における方向ａに収縮（または伸長され）、ビスマスフェライト層２２２に方向ｂに伸長（または収縮）される歪みを印加し、ビスマスフェライト層２２２の抵抗Ｒｍを変化させることができる。したがって、例えば、こうした高抵抗な状態をデータの「０」に対応させることにより、書き込んだデータを変更することができる。
　不揮発性メモリ素子２２０からデータを読み出すときには、電極層２４２に基準電圧Ｖｃｃを印加すると共に電極層２４４に所定の電圧Ｖｒｅｆを印加した状態で、電極層２４２と電極層２４４との間に流れる電流を検出することにより行なわれる。
　このように実施例の不揮発性メモリ素子２２０では、電極層２２４，２２６に電圧を印加してビスマスフェライト層２２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向の歪みを印加することで、ビスマスフェライト層２２２の電気分極を制御するから、磁場を印加するものと比較すると、消費電力を低くすることができる。また、ビスマスフェライト層２２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向の電気分極が、結晶のｃ軸と平行な方向の電気分極より小さいことから、ｃ軸と垂直な方向に電場を印加してｃ軸と平行な方向に電場を印加する場合と比較すると、不揮発性メモリ素子２２０自体の消費電力を低くすることができる。これにより、消費電力の低い不揮発性メモリを提供することができる。
　以上説明した第２実施例の不揮発性メモリ２１０では、圧電層２４０を、ビスマスフェライト層２２２を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に平行な方向からビスマスフェライト層２２２に接するように配置し、電極層２２４，２２６をｃ軸と垂直な方向の電場を圧電層２４０に印加可能な位置に配置して圧電層２４０に接続し、電極層２２４，２２６との間に電圧を印加してｃ軸と垂直な方向ｂの歪みをビスマスフェライト層２２２に印加することにより、消費電力の低い不揮発性メモリを提供することができる。
　第２実施例の不揮発性メモリ２１０では、電極層２２４，２２６を、圧電層２４０を両側から挟み込むように配置している。しかしながら、電極層２２４，２２６は、ビスマスフェライト層２２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向に圧電層２４０に電場を印加できるように配置すればよく、図７に例示する変形例の不揮発性メモリ素子３２０のように、電極層２２４，２２６を圧電層２４０の上面に対向するように配置してもよい。こうすれば、電極層２２４，２２６により、圧電層２４０に対して、ビスマスフェライト層２２２を形成するビスマスフェライトの結晶のｃ軸と垂直な方向に電場を印加することができる。
　図８は、本発明の第３実施例としての不揮発性メモリ５１０の構成の概略を示す構成図である。図９は、不揮発性メモリ素子２０と抵抗素子Ｒ１とが基板ｓｕｂに搭載されている様子の一例を示す説明図である。図１０は、不揮発性メモリ５１０の等価回路の一例を示す説明図である。不揮発性メモリ５１０は、上述した不揮発性メモリ素子２０と、抵抗素子Ｒ１～Ｒ３と、制御回路５３０と、を備えている。
　抵抗素子Ｒ１～Ｒ３は、不揮発性メモリ素子２０と同一の構成の素子であり、ビスマスフェライト層５２２と、電極層５２４，５２６と、を備えている。したがって、抵抗素子Ｒ１～Ｒ３は、電場を印加しない状態の不揮発性メモリ素子２０と同一の抵抗値となるように形成されている。抵抗素子Ｒ１は、図９に示すように、不揮発性メモリ素子２０と共に同一の基板ｓｕｂに搭載されており、不揮発性メモリ素子２０に接続されている。抵抗素子Ｒ２，Ｒ３は、図示はしないが、不揮発性メモリ素子２０および抵抗素子Ｒ１と共に同一の基板ｓｕｂに搭載されており、互いに直列に接続され、不揮発性メモリ素子２０および抵抗素子Ｒ１に並列に接続されている。したがって、抵抗素子Ｒ１～Ｒ３は、図１０に示すように、不揮発性メモリ素子２０と共にブリッジ回路を構成している。
　制御回路５３０は、図８，図１０に示すように、電圧供給部５３２と、電流供給部５３４と、電圧センサ５３６と、を備える。電圧供給部５３２は、不揮発性メモリ素子２０の電極層２４と電極層２６との間に電圧を印加できるよう構成されている。電流供給部５３４は、抵抗素子Ｒ１と抵抗素子Ｒ３との接続点Ｃｎ１と不揮発性メモリ素子２０と抵抗素子Ｒ２との接続点Ｃｎ２とに接続されており、不揮発性メモリ素子２０，抵抗素子Ｒ１～Ｒ３により構成されるブリッジ回路に電流を流せるよう構成されている。電圧センサ５３６は、不揮発性メモリ素子２０と抵抗素子Ｒ１との接続点Ｃｎ３と抵抗素子Ｒ３と抵抗素子Ｒ２との接続点Ｃｎ４との間に接続されており、接続点Ｃｎ３と接続点Ｃｎ４との電圧Ｖｓを検出する。
　こうした不揮発性メモリ５１０では、不揮発性メモリ素子２０にデータを書き込むときには、電圧供給部５３２により電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより高い電圧Ｖ１を複数回印加する。これにより、ビスマスフェライト層２２の抵抗Ｒｍを低い値とする。したがって、例えば、こうした低抵抗な状態をデータの「１」に対応させることにより、データを書き込むことができる。また、電極層２６に基準電圧Ｖｃｃより高い電圧Ｖ１を複数回印加することにより、データをより確実に書き込むことができる。
　不揮発性メモリ素子２０に書き込んだデータを変更するときには、電圧供給部５３２により電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより低い電圧を印加する。これにより、ビスマスフェライト層２２の抵抗Ｒｍを高くすることができ、例えば、こうした高抵抗な状態をデータの「０」に対応させることにより、書き込んだデータを変更することができる。
　実施例の不揮発性メモリ５１０では、不揮発性メモリ素子２０を低抵抗状態であるときに電圧センサ５３６からの電圧Ｖｓが所定値Ｖｓ１となるように、電流供給部５３４からの電流Ｉを調整する。このときの電流値を参照電流Ｉｒｅｆとする。そして、不揮発性メモリ素子２０からデータを読み出すときには、電流供給部５３４により参照電流Ｉｒｅｆを流して、電圧センサ５３６からの電圧Ｖｓを検出する。電流供給部５３４から参照電流Ｉｒｅｆを流したときに電圧Ｖｓが所定値Ｖｓ１であるときには、不揮発性メモリ素子２０にデータが書き込まれていない状態、即ち、データが「０」であると判断する。電流供給部５３４から参照電流Ｉｒｅｆを流したときに電圧Ｖｓが所定値Ｖｓ１から変化するときには、不揮発性メモリ素子２０にデータが書き込まれている状態、即ち、データが「１」であると判断する。
　図１１は、ビスマスフェライト層２２の温度と抵抗値との関係の一例を示すグラフである。このグラフは、縦軸（抵抗値）のみが対数目盛となっている片対数のグラフである。図中、実線は、ビスマスフェライト層２２が高抵抗な状態であるときの不揮発性メモリ素子２０の温度と抵抗値との関係である。破線は、ビスマスフェライト層２２が低抵抗な状態であるときのビスマスフェライト層２２の温度と抵抗値との関係である。図示するように、ビスマスフェライト層２２の抵抗値は、高抵抗であるときも低抵抗であるときも温度が低いほど高くなる。そのため、第１実施例の不揮発性メモリ１０に例示したように電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に所定の電圧Ｖｒｅｆを印加した状態で電極層２４と電極層２６との間に流れる電流を検出することによりデータを読み出すと、データを不揮発性メモリ素子２０に書き込んだ後に不揮発性メモリ素子２０に温度変化が生じると、不揮発性メモリ素子２０の抵抗Ｒｍが変化するから、誤ったデータを読み出してしまう可能性がある。第２実施例の不揮発性メモリ５１０では、抵抗素子Ｒ１～Ｒ３を不揮発性メモリ素子２０と同一の構成として同一の基板ｓｕｂに搭載しており、電圧Ｖｓは温度変化による各素子の抵抗の変化が補償されたものとなる。こうした電圧Ｖｓを検出することにより、より精度良く不揮発性メモリ５１０からデータを読み出すことができる。
　以上説明した第３実施例の不揮発性メモリ５１０によれば、不揮発性メモリ素子２０に抵抗素子Ｒ１を接続し、抵抗素子Ｒ２，Ｒ３を互いに直列に接続すると共に不揮発性メモリ素子２０と抵抗素子Ｒ１とに対して並列に接続し、不揮発性メモリ素子２０，抵抗素子Ｒ１～Ｒ３により構成されるブリッジ回路に電流Ｉｒｅｆを流し、不揮発性メモリ素子２０と抵抗素子Ｒ１との接続点Ｃｎ３と抵抗素子Ｒ２、Ｒ３の接続点Ｃｎ４との間の電圧Ｖｓを検出することによりデータを精度良く読み出すことができる。
　第３実施例の不揮発性メモリ５１０では、不揮発性メモリ素子２０を備えているが、不揮発性メモリ素子２０に代えて第２実施例の不揮発性メモリ素子２２０を備えていてもよい。
　第３実施例の不揮発性メモリ５１０では、抵抗素子Ｒ１～Ｒ３を不揮発性メモリ素子２０と同一の構成であるとしているが、異なる構成としてもよい。
　第３実施例の不揮発性メモリ５１０では、抵抗素子Ｒ１～Ｒ３は、不揮発性メモリ素子２０と同一の抵抗値を備えている。しかしながら、抵抗素子Ｒ１～Ｒ３は、不揮発性メモリ素子２０と異なる抵抗値を備えていてもよい。
　第１，第３実施例の不揮発性メモリ１０，５１０では、不揮発性メモリ素子２０にデータを書き込むときには、電極層２６に電圧Ｖ１を複数回印加するものとしたが、電極層２６に電圧Ｖ１を一度のみ印加するものとしてもよい。
　第１～第３実施例の不揮発性メモリ１０，２１０，５１０では、ビスマスフェライト層２２を単結晶のビスマスフェライトにより形成するものとしたが、多結晶のビスマスフェライトにより形成するものとしてもよい。この場合、多結晶のビスマスフェライトを構成する複数の単結晶の結晶軸が一定の方向にそろっていることが望ましい。
　以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
　本発明は、不揮発性メモリ素子や不揮発性メモリの製造産業などに利用可能である。

Claims (12)

  1. 　ビスマスフェライトにより形成されたビスマスフェライト層と、
    　前記ビスマスフェライト層を形成するビスマスフェライトの結晶の三方晶配置でのｃ軸に垂直な方向の電場を前記ビスマスフェライト層に印加可能な位置に配置され、前記ビスマスフェライト層に接続された第１，第２電極層と、
    　を備える不揮発性メモリ素子。
  2. 　請求項１記載の不揮発性メモリ素子であって、
    　前記ビスマスフェライト層は、単結晶のビスマスフェライトにより形成されている、
    　不揮発性メモリ素子。
  3. 　請求項１または２記載の不揮発性メモリ素子であって、
    　前記第１，第２電極層は、前記ｃ軸と垂直な方向から前記ビスマスフェライト層を挟むように配置されている、
    　不揮発性メモリ素子。
  4. 　ビスマスフェライトにより形成されたビスマスフェライト層と、
    　圧電材料により形成され、前記ビスマスフェライト層に積層された圧電層と、
    　前記ｃ軸と垂直な方向の電場を前記圧電層に印加可能な位置に配置され、前記圧電層に接続された第１，第２電極層と、
    　を備える不揮発性メモリ素子。
  5. 　請求項４記載の不揮発性メモリ素子であって、
    　前記ビスマスフェライト層は、単結晶のビスマスフェライトにより形成されている、
    　不揮発性メモリ素子。
  6. 　請求項１ないし５のいずれか１つの請求項に記載の不揮発性メモリ素子と、
    　前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧または前記基準電圧より低い第２電圧を印加し、前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記第２電圧または前記第１電圧を印加する制御回路と
    　を備える不揮発性メモリ。
  7. 　請求項１ないし３のいずれか１つの請求項に記載の不揮発性メモリ素子と、
    　前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧または前記基準電圧より低い第２電圧を複数回印加し、前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記第２電圧または前記第１電圧を印加する制御回路と、
    　を備える不揮発性メモリ。
  8. 　請求項６または７に記載の不揮発性メモリであって、
    　前記不揮発性メモリ素子と、
    　前記不揮発性メモリ素子に接続され、第１の抵抗値を有する第１抵抗素子と、
    　互いに直列に接続されると共に前記不揮発性メモリ素子と前記第１抵抗素子とに対して並列に接続され、第２，第３の抵抗値を有する第２，第３抵抗素子と、
    　を備える不揮発性メモリ。
  9. 　請求項８記載の不揮発性メモリであって、
    　前記不揮発性メモリ素子と前記第１～第３抵抗素子うちの少なくとも一つとは、同一の基板に配置されている、
    　不揮発性メモリ。
  10. 　請求項８または９記載の不揮発性メモリであって、
    　前記第１～第３抵抗素子は、ビスマスフェライトにより形成されたビスマスフェライト層、を有する、
    　不揮発性メモリ。
  11. 　請求項１ないし５のいずれか１つの請求項に記載の不揮発性メモリ素子を備える不揮発性メモリを制御する不揮発性メモリの制御方法であって、
    　前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧または前記基準電圧より低い第２電圧を印加し、
    　前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記第２電圧または前記第１電圧を印加する、
    　不揮発性メモリの制御方法。
  12. 　請求項１ないし３のいずれか１つの請求項に記載の不揮発性メモリ素子を備える不揮発性メモリを制御する不揮発性メモリの制御方法であって、
    　前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧または前記基準電圧より低い第２電圧を複数回印加し、
    　前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記第２電圧または前記第１電圧を印加する、
    　不揮発性メモリの制御方法。
PCT/JP2016/084156 2015-11-19 2016-11-17 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法 WO2017086399A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015226685A JP2019012711A (ja) 2015-11-19 2015-11-19 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法
JP2015-226685 2015-11-19

Publications (1)

Publication Number Publication Date
WO2017086399A1 true WO2017086399A1 (ja) 2017-05-26

Family

ID=58719003

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/084156 WO2017086399A1 (ja) 2015-11-19 2016-11-17 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法

Country Status (2)

Country Link
JP (1) JP2019012711A (ja)
WO (1) WO2017086399A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107466A1 (ja) * 2003-05-08 2004-12-09 Matsushita Electric Industrial Co. Ltd. 電気スイッチおよびそれを用いた記憶素子
JP2005011931A (ja) * 2003-06-18 2005-01-13 Seiko Epson Corp 強誘電体メモリ素子
WO2006009218A1 (ja) * 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation ２安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法
JP2007110068A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2010007121A (ja) * 2008-06-25 2010-01-14 Nippon Telegr & Teleph Corp <Ntt> ＢｉＦｅＯ３膜形成方法
JP2013008884A (ja) * 2011-06-27 2013-01-10 National Institute Of Advanced Industrial & Technology 抵抗変化型不揮発性メモリ素子
JP2015220445A (ja) * 2014-05-21 2015-12-07 国立大学法人金沢大学 抵抗変化型メモリ及び抵抗変化型メモリの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107466A1 (ja) * 2003-05-08 2004-12-09 Matsushita Electric Industrial Co. Ltd. 電気スイッチおよびそれを用いた記憶素子
JP2005011931A (ja) * 2003-06-18 2005-01-13 Seiko Epson Corp 強誘電体メモリ素子
WO2006009218A1 (ja) * 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation ２安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法
JP2007110068A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2010007121A (ja) * 2008-06-25 2010-01-14 Nippon Telegr & Teleph Corp <Ntt> ＢｉＦｅＯ３膜形成方法
JP2013008884A (ja) * 2011-06-27 2013-01-10 National Institute Of Advanced Industrial & Technology 抵抗変化型不揮発性メモリ素子
JP2015220445A (ja) * 2014-05-21 2015-12-07 国立大学法人金沢大学 抵抗変化型メモリ及び抵抗変化型メモリの製造方法

Also Published As

Publication number Publication date
JP2019012711A (ja) 2019-01-24

Similar Documents

Publication Publication Date Title
US8797664B1 (en) Polarity detection of piezoelectric actuator in disk drive
US8094481B2 (en) Resistance variable memory apparatus
US9082496B2 (en) Method and apparatus for adaptive timing write control in a memory
US7760539B2 (en) Nonvolatile memory device
KR100997023B1 (ko) 스핀 토크 자기 메모리 및 그 오프셋 자계 보정 방법
JP2011138598A (ja) 非揮発性メモリ装置
JPWO2012176452A1 (ja) 半導体記憶装置
US9054683B2 (en) Boosting circuit
JP4984943B2 (ja) 圧電センサ装置及び記録装置
WO2017086399A1 (ja) 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法
JP2012134428A (ja) 圧電デバイスの駆動方法
JP6583216B2 (ja) サーミスタ駆動回路
US8339843B2 (en) Generating a temperature-compensated write current for a magnetic memory cell
US8331129B2 (en) Memory array with write feedback
JP2018129105A (ja) 磁気抵抗メモリ装置
TWI574267B (zh) Read circuit for nonvolatile memory devices
JP2012203939A (ja) 半導体記憶装置
JP5009092B2 (ja) 磁歪式トルクセンサ
US20100220512A1 (en) Programmable power source using array of resistive sense memory cells
US9251824B1 (en) Bimodal modulation
TWI797281B (zh) 具有改善讀取效能的分離閘快閃記憶體單元
JP5999550B2 (ja) 不揮発性メモリを用いた調整回路及びこれを備えた物理量センサ
JP2013218778A5 (ja) 記憶装置、データ処理装置及び記憶装置の駆動方法
JP5081434B2 (ja) 不揮発性半導体記憶装置
KR102218663B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16866400

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16866400

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP