JP2019012711A - 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法 - Google Patents

不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法 Download PDF

Info

Publication number
JP2019012711A
JP2019012711A JP2015226685A JP2015226685A JP2019012711A JP 2019012711 A JP2019012711 A JP 2019012711A JP 2015226685 A JP2015226685 A JP 2015226685A JP 2015226685 A JP2015226685 A JP 2015226685A JP 2019012711 A JP2019012711 A JP 2019012711A
Authority
JP
Japan
Prior art keywords
nonvolatile memory
bismuth ferrite
memory element
electrode layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015226685A
Other languages
English (en)
Inventor
将史 徳永
Masashi Tokunaga
将史 徳永
史朗 河智
Shiro Kawachi
史朗 河智
利充 伊藤
Toshimitsu Ito
利充 伊藤
晴彦 黒江
Haruhiko Kuroe
晴彦 黒江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
University of Tokyo NUC
Sophia School Corp
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
University of Tokyo NUC
Sophia School Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, University of Tokyo NUC, Sophia School Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2015226685A priority Critical patent/JP2019012711A/ja
Priority to PCT/JP2016/084156 priority patent/WO2017086399A1/ja
Publication of JP2019012711A publication Critical patent/JP2019012711A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】消費電力の低い不揮発性メモリ素子を提供する。
【解決手段】電極層２４，２６を、ビスマスフェライト層２２を形成するビスマスフェライトの結晶の主軸（ｃ軸）と垂直な方向からビスマスフェライト層２２を挟むように配置して、ビスマスフェライト層２２に接続する。電極層２４，２６との間に電圧を印加して、ビスマスフェライトの結晶の主軸と垂直な方向の電場をビスマスフェライト層２２に印加することにより、データを書き込むことができ、消費電力の低い不揮発性メモリを提供することができる。
【選択図】図１

Description

本発明は、不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法に関し、詳しくは、ビスマスフェライトにより形成されたビスマスフェライト層を有する不揮発性メモリ素子、こうした不揮発性メモリ素子を備える不揮発性メモリおよびこうした不揮発性メモリの制御方法に関する。
従来、ビスマスフェライト（ＢｉＦｅＯ3）により形成されたビスマスフェライト層を有する素子としては、ビスマスフェライト層の上下に半透明の金電極を配置したものが提案されている（例えば、特許文献１参照）。この素子では、ビスマスフェライト層に対して、結晶の主軸（ｃ軸）と平行な方向に電場を印加することにより、電気分極を制御して、素子の抵抗を変化させている。
米国特許出願公開第２０１３／００３７０９２号明細書
磁化の変化によってデータを記憶する不揮発性メモリ素子では、低消費電力化を図ることが重要な課題として認識されている。一般に、データの書き込みに磁場を用いるものは、磁場を発生させるために比較的大きな電流が必要であるため、低消費電力化を図ることが困難である。そのため、電場を用いてデータを書き込むタイプの素子が望まれている。こうした素子として、上述のビスマスフェライト層を有するものが考えられる。しかしながら、ビスマスフェライト層では、結晶の主軸（ｃ軸）と平行な方向の電気分極が比較的大きいことから、結晶の主軸と平行な方向に電場を印加すると、ビスマスフェライト層を有する素子自体の消費電力が高くなると考える。したがって、より消費電力が低い不揮発性メモリ素子が望まれている。
本発明の不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法は、より消費電力が低い不揮発性メモリ素子や不揮発性メモリやこうしたメモリの制御方法を提供することを主目的とする。
本発明の不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法は、上述の主目的を達成するために以下の手段を採った。
本発明の不揮発性メモリ素子は、
ビスマスフェライトにより形成されたビスマスフェライト層と、
前記ビスマスフェライト層を形成するビスマスフェライトの結晶の主軸と垂直な方向から前記ビスマスフェライト層を挟むように配置され、前記ビスマスフェライト層に接続された第１，第２電極層と、
を備えることを要旨とする。
この本発明の不揮発性メモリ素子では、第１，第２電極層を、ビスマスフェライト層を形成するビスマスフェライトの結晶の主軸（ｃ軸）と垂直な方向からビスマスフェライト層を挟むように配置して、ビスマスフェライト層に接続する。発明者は、ビスマスフェライトの結晶において、結晶の主軸と垂直な方向の電気分極を見出した。また、発明者は、ビスマスフェライトの結晶において、結晶の主軸と垂直な方向に電場を印加すると抵抗が変化することや、こうした電場を除いた後でも抵抗が変化した状態が維持されることを見出した。したがって、第１，第２電極層を、ビスマスフェライト層を形成するビスマスフェライトの結晶の主軸と垂直な方向からビスマスフェライト層を挟むように配置して、ビスマスフェライト層に接続し、第１電極層と第２電極層との間に電圧を印加して、ビスマスフェライトの結晶の主軸と垂直な方向の電場をビスマスフェライト層に印加することにより、素子の抵抗を変化させてデータの書き込みや書き込んだデータの変更を行なうことができる。電場を用いてデータの書き込みや書き込んだデータの変更を行なうから、磁場を用いて行なうものより、消費電力が低いメモリ素子を提供することができる。さらに、発明者は、結晶の主軸と垂直な方向の電気分極が、結晶の主軸と平行な方向の電気分極より小さいことを見出した。したがって、結晶の主軸と垂直な方向に電場を印加することによりデータの書き込みや書き込んだデータの変更を行なうから、結晶の主軸と平行な方向に電場を印加するものより、消費電力が低い不揮発性メモリ素子を提供することができる。
こうした本発明の不揮発性メモリ素子において、ビスマスフェライト層は、ビスマスフェライトの単結晶により形成されているものとしてもよい。
本発明の不揮発性メモリは、
上述したいずれかの態様の本発明の不揮発性メモリ素子、すなわち、基本的には、ビスマスフェライトにより形成されたビスマスフェライト層と、ビスマスフェライト層を形成するビスマスフェライトの結晶の主軸と垂直な方向からビスマスフェライト層を挟むように配置され、ビスマスフェライト層に接続された第１，第２電極層と、を有する不揮発性メモリ素子と、
前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧を印加し、前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記基準電圧よりも低い第２電圧を印加する制御回路と、
を備えることを要旨とする。
この本発明の不揮発性メモリでは、制御回路は、不揮発性メモリ素子にデータを書き込むときには、第１電極層に基準電圧を印加すると共に第２電極層に基準電圧より高い第１電圧を印加し、不揮発性メモリ素子に書き込んだデータを変更するときには、第１電極層に基準電圧を印加すると共に第２電極層に基準電圧よりも低い第２電圧を印加する。これにより、不揮発性メモリ素子へデータを書き込んだり、書き込んだデータを変更することができる。また、本発明の不揮発性メモリでは、上述したいずれかの態様の本発明の不揮発性メモリ素子を有しているから、本発明の不揮発性メモリ素子が奏する効果、例えば、消費電力が低い不揮発性メモリ素子を提供することができるという効果などと同等の効果を奏する。したがって、消費電力が低い不揮発性メモリを提供することができる。
こうした本発明の不揮発性メモリにおいて、前記制御回路は、前記不揮発性メモリ素子にデータを書き込むときには、前記第２電極層に前記第１電圧を複数回印加する、ものとしてもよい。発明者は、第２電極層に第１電圧を複数回印加することにより、不揮発性メモリ素子のビスマスフェライト層の抵抗がある一定の値に近づくことを見出した。したがって、第２電極層に第１電圧を複数回印加することにより、より確実に、不揮発性メモリ素子にデータを書き込むことができる。
本発明の不揮発性メモリの制御方法は、
上述したいずれかの態様の本発明の不揮発性メモリ素子、すなわち、基本的には、ビスマスフェライトにより形成されたビスマスフェライト層と、前記ビスマスフェライト層を形成するビスマスフェライトの結晶の主軸と垂直な方向からビスマスフェライト層を挟むように配置され、ビスマスフェライト層に接続された第１，第２電極層と、を有する不揮発性メモリ素子を備える不揮発性メモリを制御する、不揮発性メモリの制御方法であって、
前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧を印加し、
前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記基準電圧より低い第２電圧を印加する、
ことを要旨とする。
この本発明の不揮発性メモリの制御方法では、不揮発性メモリ素子にデータを書き込むときには、第１電極層に基準電圧を印加すると共に第２電極層に基準電圧より高い第１電圧を印加し、不揮発性メモリ素子に書き込んだデータを変更するときには、第１電極層に基準電圧を印加すると共に第２電極層に基準電圧よりも低い第２電圧を印加する。これにより、不揮発性メモリ素子へデータを書き込んだり、書き込んだデータを変更することができる。また、本発明の不揮発性メモリの制御装置では、上述したいずれかの態様の本発明の不揮発性メモリ素子を有する不揮発性メモリを制御するから、本発明の不揮発性メモリ素子が奏する効果、例えば、消費電力が低い不揮発性メモリ素子を提供することができるという効果などと同等の効果を奏する。したがって、消費電力が低い不揮発性メモリを提供することができる。
こうした本発明の不揮発性メモリの制御方法において、前記不揮発性メモリ素子にデータを書き込むときには、前記第２電極層に前記第１電圧を複数回印加する、ものとしてもよい。発明者は、第２電極層に第１電圧を複数回印加することにより、不揮発性メモリ素子のビスマスフェライト層の抵抗がある一定値に近づくことを見出した。したがって、第２電極層に第１電圧を複数回印加することにより、より確実に、不揮発性メモリ素子にデータを書き込むことができる。
本発明の一実施例としての不揮発性メモリ１０の構成の概略を示す構成図である。 電極層２４に基準電位Ｖｃｃ（例えば、０Ｖなど）を印加すると共に電極層２６に電圧Ｖｍを印加したときにおける、ビスマスフェライト層２２の電界の強度Ｅｍとビスマスフェライト層２２の抵抗Ｒｍとの関係の一例を示すグラフである。 電圧Ｖｍとして正の電圧と負の電圧とを交互に印加したときの抵抗Ｒｍの時間変化の一例を示すグラフである。
次に、本発明を実施するための形態を実施例を用いて説明する。
図１は、本発明の一実施例としての不揮発性メモリ１０の構成の概略を示す構成図である。不揮発性メモリ１０は、不揮発性メモリ素子２０と、制御回路３０と、を備えている。
不揮発性メモリ素子２０は、ビスマスフェライト層２２と、電極層２４，２６と、を備えている。ビスマスフェライト層２２は、単結晶のビスマスフェライト（ＢｉＦｅＯ3）により形成されている。電極層２４，２６は、ビスマスフェライト層２２を形成するビスマスフェライトの結晶の主軸（ｃ軸）と垂直な方向からビスマスフェライト層２２を挟むように配置されてビスマスフェライト層２２に接続している。
図２は、電極層２４に基準電位Ｖｃｃ（例えば、０Ｖなど）を印加すると共に電極層２６に電圧Ｖｍを印加したときにおける、ビスマスフェライト層２２の電界の強度Ｅｍとビスマスフェライト層２２の抵抗Ｒｍとの関係の一例を示すグラフである。発明者は、ビスマスフェライトの結晶において、結晶の主軸（ｃ軸）と垂直な方向の電気分極を見出し、ビスマスフェライトに結晶の主軸（ｃ軸）と垂直な方向の電場を印加することにより、電気分極を変化させて、結晶の抵抗を変化させることができることを見出した。また、発明者は、結晶の主軸と垂直な方向の電気分極が、結晶の主軸と平行な方向の電気分極の約１０００分の１程度であることを見出した。そして、発明者は、図示するように、電圧Ｖｍとして基準電圧Ｖｃｃより高い電圧を１回印加するとビスマスフェライト層２２の抵抗Ｒｍが低くなること、その後電圧Ｖｍを基準電圧Ｖｃｃまで下げた後に電圧Ｖｍを再び高くしたときに抵抗Ｒｍが低い状態が維持されていることを見出した。すなわち、発明者は、ビスマスフェライト層２２に対して、結晶の主軸（ｃ軸）と垂直な方向に電場を印加することにより、素子が不揮発性のメモリ素子として機能することを見出したのである。さらに、発明者は、実験などにより、日常生活で触れる程度の磁界に対してビスマスフェライト層２２が変化後の抵抗を維持することを確認している。なお、図２では、電界強度Ｅｍの最大値を０．４ＭＶ／ｍとしているが、０．４ＭＶ／ｍより大きい電界強度（例えば、０．５ＭＶ／ｍ，１．０ＭＶ／ｍ，１．５ＭＶ／ｍなど）としても揮発性のメモリ素子として機能すると考えられる。
図３は、電圧Ｖｍとして正の電圧と負の電圧とを交互に印加したときの抵抗Ｒｍの時間変化の一例を示すグラフである。発明者は、図示するように、電圧Ｖｍとして正の電圧と負の電圧とを交互に印加するとで電圧Ｖｍに応じて抵抗Ｒｍが低くなったり高くなったり変化すること、そして、その後、電圧Ｖｍを基準電圧Ｖｃｃとしても抵抗Ｒｍが変化しないことを見出した。また、発明者は、図示するように、電極層２６に正の電圧を複数回印加すると、抵抗Ｒｍの値が徐々に安定することを見出した。なお、図３では、電圧Ｖｍを＋５０Ｖ〜−５０Ｖの間で変化させているが、ビスマスフェライト層２２の厚さを調整することにより、より低い電圧でも同様の抵抗変化が見られると考えられる。
このように、発明者は、ビスマスフェライト層２２は、電極層２４を基準電位Ｖｃｃとして電極層２６に電圧Ｖｍを正の電圧とすることで低抵抗となり（データが書き込まれ）、電圧Ｖｍを値０としてもデータを保持し、電圧Ｖｍを負の電圧とすることで高抵抗となる（書き込んだデータが変更される）、不揮発性メモリとして機能できることを見出したのである。
制御回路３０は、電極層２４に基準電圧Ｖｃｃを印加したり、電極層２６に基準電圧Ｖｃｃより高い電圧や基準電圧Ｖｃｃより低い電圧を印加できるように形成されている。
こうした不揮発性メモリ１０では、不揮発性メモリ素子２０にデータを書き込むときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより高い電圧Ｖ１を複数回印加する。これにより、ビスマスフェライト層２２の抵抗Ｒｍを低い値とすることができる。したがって、例えば、こうした低抵抗な状態をデータの「１」に対応させることにより、データを書き込むことができる。また、電極層２６に基準電圧Ｖｃｃより高い電圧Ｖ１を複数回印加することにより、データをより確実に書き込むことができる。
不揮発性メモリ素子２０からデータを読み出すときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に所定の電圧Ｖｒｅｆを印加した状態で、電極層２４と電極層２６との間に流れる電流を検出することにより行なわれる。
不揮発性メモリ素子２０に書き込んだデータを変更するときには、電極層２４に基準電圧Ｖｃｃを印加すると共に電極層２６に基準電圧Ｖｃｃより低い電圧を印加する。これにより、ビスマスフェライト層２２の抵抗Ｒｍを高くすることができ、例えば、こうした高抵抗な状態をデータの「０」に対応させることにより、書き込んだデータを変更することができる。
このように実施例の不揮発性メモリ素子２０では、電極層２４，２６に電圧を印加してビスマスフェライト層２２に電場を印加することで、ビスマスフェライト層２２の電気分極を制御するから、磁場を印加するものと比較すると、消費電力を低くすることができる。また、ビスマスフェライト層２２を形成するビスマスフェライトの結晶の主軸と垂直な方向の電気分極が、結晶の主軸と平行な方向の電気分極より小さいことから、ビスマスフェライト層２２を形成するビスマスフェライトの結晶の主軸と垂直な方向に電場を印加することにより、結晶の主軸と平行な方向に電場を印加する場合と比較すると、不揮発性メモリ素子２０自体の消費電力を低くすることができる。これにより、消費電力の低い不揮発性メモリを提供することができる。
なお、ビスマスフェライト層２２を形成するビスマスフェライトは、結晶の主軸と垂直な方向に電場を印加すると、結晶の主軸と平行な方向に電場を印加する場合より、結晶へのダメージが少なくなると考えられる。したがって、ビスマスフェライト層２２を形成するビスマスフェライトの結晶の主軸と垂直な方向に電場を印加することにより、結晶の主軸と平行な方向に電場を印加する場合と比較すると、結晶へのダメージが少なくなると考えられる。
以上説明した実施例の不揮発性メモリ１０では、電極層２４，２６を、ビスマスフェライト層２２を形成するビスマスフェライトの結晶の主軸と垂直な方向からビスマスフェライト層２２を挟むように配置してビスマスフェライト層２２に接続することにより、電極層２４，２６との間に電圧を印加してビスマスフェライトの結晶の主軸と垂直な方向の電場をビスマスフェライト層に印加する。これにより、消費電力の低い不揮発性メモリを提供することができる。
実施例の不揮発性メモリ１０では、不揮発性メモリ素子２０にデータを書き込むときには、電極層２６に電圧Ｖ１を複数回印加するものとしたが、電極層２６に電圧Ｖ１を一度のみ印加するものとしてもよい。
実施例の不揮発性メモリ１０では、ビスマスフェライト層２２を単結晶のビスマスフェライトにより形成するものとしたが、多結晶のビスマスフェライトにより形成するものとしてもよい。この場合、多結晶のビスマスフェライトを構成する複数の単結晶の結晶軸が一定の方向にそろっていることが望ましい。
以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
本発明は、不揮発性メモリ素子や不揮発性メモリの製造産業などに利用可能である。
１０ 不揮発性メモリ、２０ 不揮発性メモリ素子、２２ ビスマスフェライト層、２４，２６ 電極層、３０ 制御回路。

Claims (6)

  1. ビスマスフェライトにより形成されたビスマスフェライト層と、
    前記ビスマスフェライト層を形成するビスマスフェライトの結晶の主軸と垂直な方向から前記ビスマスフェライト層を挟むように配置され、前記ビスマスフェライト層に接続された第１，第２電極層と、
    を備える不揮発性メモリ素子。
  2. 請求項１記載の不揮発性メモリ素子であって、
    前記ビスマスフェライト層は、単結晶のビスマスフェライトにより形成されている、
    不揮発性メモリ素子。
  3. 請求項１または２記載の不揮発性メモリ素子と、
    前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧を印加し、前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記基準電圧よりも低い第２電圧を印加する制御回路と、
    を備える不揮発性メモリ。
  4. 請求項３記載の不揮発性メモリであって、
    前記制御回路は、前記不揮発性メモリ素子にデータを書き込むときには、前記第２電極層に前記第１電圧を複数回印加する、
    不揮発性メモリ。
  5. 請求項１または２記載の不揮発性メモリ素子を備える不揮発性メモリを制御する不揮発性メモリの制御方法であって、
    前記不揮発性メモリ素子にデータを書き込むときには、前記第１電極層に基準電圧を印加すると共に前記第２電極層に前記基準電圧より高い第１電圧を印加し、
    前記不揮発性メモリ素子に書き込んだデータを変更するときには、前記第１電極層に前記基準電圧を印加すると共に前記第２電極層に前記基準電圧より低い第２電圧を印加する、
    不揮発性メモリの制御方法。
  6. 請求項５記載の不揮発性メモリの制御方法であって、
    前記不揮発性メモリ素子にデータを書き込むときには、前記第２電極層に前記第１電圧を複数回印加する、
    不揮発性メモリの制御方法。
JP2015226685A 2015-11-19 2015-11-19 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法 Pending JP2019012711A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015226685A JP2019012711A (ja) 2015-11-19 2015-11-19 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法
PCT/JP2016/084156 WO2017086399A1 (ja) 2015-11-19 2016-11-17 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015226685A JP2019012711A (ja) 2015-11-19 2015-11-19 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法

Publications (1)

Publication Number Publication Date
JP2019012711A true JP2019012711A (ja) 2019-01-24

Family

ID=58719003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015226685A Pending JP2019012711A (ja) 2015-11-19 2015-11-19 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法

Country Status (2)

Country Link
JP (1) JP2019012711A (ja)
WO (1) WO2017086399A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1628352A4 (en) * 2003-05-08 2009-07-22 Panasonic Corp ELECTRIC SWITCH AND MEMORY BLOCK WITH THIS
JP3873935B2 (ja) * 2003-06-18 2007-01-31 セイコーエプソン株式会社 強誘電体メモリ素子
EP2348555B9 (en) * 2004-07-22 2013-05-08 Nippon Telegraph And Telephone Corporation Method for manufacturing a metal oxide thin film
JP2007110068A (ja) * 2005-09-14 2007-04-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP2010007121A (ja) * 2008-06-25 2010-01-14 Nippon Telegr & Teleph Corp <Ntt> ＢｉＦｅＯ３膜形成方法
JP5656229B2 (ja) * 2011-06-27 2015-01-21 独立行政法人産業技術総合研究所 抵抗変化型不揮発性メモリ素子
JP6356486B2 (ja) * 2014-05-21 2018-07-11 国立大学法人金沢大学 抵抗変化型メモリ及び抵抗変化型メモリの製造方法

Also Published As

Publication number Publication date
WO2017086399A1 (ja) 2017-05-26

Similar Documents

Publication Publication Date Title
TWI640990B (zh) 升壓保護電路
US7944730B2 (en) Write method with voltage line tuning
JP5226158B1 (ja) 不揮発性ラッチ回路、不揮発性フリップフロップ回路および不揮発性信号処理装置
JP2013009285A5 (ja)
TWI594235B (zh) Memory circuit with bistable and non-volatile components
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
US9054683B2 (en) Boosting circuit
JP5492144B2 (ja) 垂直磁化磁気抵抗効果素子及び磁気メモリ
JP6416421B1 (ja) 磁気メモリ
JP2021535618A (ja) 電場を利用した電流経路制御方法及び電子素子
TW201724597A (zh) 磁性接面、磁性記憶體以及將該磁性接面程式化的方法
JP2013131286A5 (ja) 記憶装置
US10373663B2 (en) Non-volatile memory circuit
JP2010192039A (ja) データ読出回路
US8331129B2 (en) Memory array with write feedback
JP2019012711A (ja) 不揮発性メモリ素子、不揮発性メモリおよび不揮発性メモリの制御方法
JP2018133474A (ja) 磁気トンネル接合素子及び磁気抵抗メモリ
TW201724097A (zh) 非易失性記憶體的電壓控制電路及其控制方法
KR102024876B1 (ko) Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
KR101474665B1 (ko) 스핀 전달 토크 자기터널접합 소자, 그 동작 방법 및 그를 채용하는 자기저항 메모리 소자
JP4542520B2 (ja) 改善された接合形態を有するナノ接合
WO2010101932A1 (en) Programmable power source using array of resistive sense memory cells
KR102385166B1 (ko) 쓰기 성능이 향상된 자기 메모리 장치 및 그 동작 방법
JP2013218778A5 (ja) 記憶装置、データ処理装置及び記憶装置の駆動方法
US20150221356A1 (en) Nonvolatile memory with enhanced efficiency to address asymetric nvm cells