JPH0758224A - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置Info
- Publication number
- JPH0758224A JPH0758224A JP5162037A JP16203793A JPH0758224A JP H0758224 A JPH0758224 A JP H0758224A JP 5162037 A JP5162037 A JP 5162037A JP 16203793 A JP16203793 A JP 16203793A JP H0758224 A JPH0758224 A JP H0758224A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ferroelectric
- heating
- fram
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 アクセス回数に制限がないＦＲＡＭ構成を得
る。 【構成】 ＦＲＡＭにおいてデータの記憶が不完全にな
る理由である残留分極を減少させることによりＦＲＡＭ
の書き込み読み出し回数を増大させる。そのための具体
的な構成は、ＦＲＡＭ中に加熱手段を設け、この加熱手
段によりＦＲＡＭを加熱することにより、ＦＲＡＭの強
誘電体中の残留分極を消去する。この残留分極を加熱す
る手段はＦＲＡＭの記憶ビット単位を加熱するように設
けることも、複数の記憶ビット単位で設けることも、ま
たＦＲＡＭ全体に一括して設けることも可能である。
る。 【構成】 ＦＲＡＭにおいてデータの記憶が不完全にな
る理由である残留分極を減少させることによりＦＲＡＭ
の書き込み読み出し回数を増大させる。そのための具体
的な構成は、ＦＲＡＭ中に加熱手段を設け、この加熱手
段によりＦＲＡＭを加熱することにより、ＦＲＡＭの強
誘電体中の残留分極を消去する。この残留分極を加熱す
る手段はＦＲＡＭの記憶ビット単位を加熱するように設
けることも、複数の記憶ビット単位で設けることも、ま
たＦＲＡＭ全体に一括して設けることも可能である。
Description
【０００１】
【産業上の利用分野】本発明はメモリ装置、特に電荷蓄
積用キャパシタとして強誘電体を用いた不揮発性メモリ
装置に係るものである。
積用キャパシタとして強誘電体を用いた不揮発性メモリ
装置に係るものである。
【０００２】
【従来の技術】大容量記憶装置としてハードディスク装
置（ＨＤＤ）が使用されている。ＨＤＤは大容量ではあ
るが機械的動作を必要とするため読み書き速度が遅い。
また、可動部分が存在するため機械的衝撃が加えられた
時に記録部に損傷が生じ読み書き不能となるクラッシュ
事故が発生することがある。最近のＨＤＤはソフトウェ
ア規模の増大及び取り扱うデータ量の増大により益々大
容量化しており、このクラッシュ事故が発生した時の被
害規模は無視できないものとなってきている。
置（ＨＤＤ）が使用されている。ＨＤＤは大容量ではあ
るが機械的動作を必要とするため読み書き速度が遅い。
また、可動部分が存在するため機械的衝撃が加えられた
時に記録部に損傷が生じ読み書き不能となるクラッシュ
事故が発生することがある。最近のＨＤＤはソフトウェ
ア規模の増大及び取り扱うデータ量の増大により益々大
容量化しており、このクラッシュ事故が発生した時の被
害規模は無視できないものとなってきている。
【０００３】半導体メモリは、読み書き動作状態からＲ
ＡＭ（Random Access Memory）とＳＡＭ（Sequential A
ccess Memory）とに大きく分類され、これらは原理的に
記憶動作状態から読み書きが可能なＲＷＭ（Read Write
Memory）及び読みだしだけが可能なＲＯＭ（Read Only
Memory）に分けられ、また、記憶内容の維持に電力を
要せず、電源を切っても記憶内容を失わないものは不揮
発性メモリ、記憶内容の維持に電力を要し、電源を切る
と記憶内容を失うものは揮発性メモリと呼ばれている。
ＡＭ（Random Access Memory）とＳＡＭ（Sequential A
ccess Memory）とに大きく分類され、これらは原理的に
記憶動作状態から読み書きが可能なＲＷＭ（Read Write
Memory）及び読みだしだけが可能なＲＯＭ（Read Only
Memory）に分けられ、また、記憶内容の維持に電力を
要せず、電源を切っても記憶内容を失わないものは不揮
発性メモリ、記憶内容の維持に電力を要し、電源を切る
と記憶内容を失うものは揮発性メモリと呼ばれている。
【０００４】一般に用いられている半導体揮発性メモリ
には大きく分けてＤＲＡＭ（Dymamic Randum Access Me
mory）とＳＲＡＭ（Static Randum Access Memory）が
ある。 ＤＲＡＭは記憶セルが１個のトランジスタと１
個のキャパシタから構成されており構造が簡単なため集
積度を高くすることが可能であるため比較的安価である
反面キャパシタに蓄積された電荷が放電により失われる
ため、蓄積電荷を補充するリフレッシュ動作を行う必要
があり、消費電力が大きい。これに対して、ＳＲＡＭは
２個のトランジスタから構成されるフリップフロップ回
路によって記憶セルが構成されていためる集積度を高く
することが困難で高価であるが、消費電力は小さい。
には大きく分けてＤＲＡＭ（Dymamic Randum Access Me
mory）とＳＲＡＭ（Static Randum Access Memory）が
ある。 ＤＲＡＭは記憶セルが１個のトランジスタと１
個のキャパシタから構成されており構造が簡単なため集
積度を高くすることが可能であるため比較的安価である
反面キャパシタに蓄積された電荷が放電により失われる
ため、蓄積電荷を補充するリフレッシュ動作を行う必要
があり、消費電力が大きい。これに対して、ＳＲＡＭは
２個のトランジスタから構成されるフリップフロップ回
路によって記憶セルが構成されていためる集積度を高く
することが困難で高価であるが、消費電力は小さい。
【０００５】そのため、従来はコンピュータ内部の動作
時の内部記憶装置として用いられる半導体メモリとして
は大容量のＤＲＡＭ（Dynamic Randum Access Memory）
が用いられ、非使用時の内部記憶装置あるいはメモリー
カード等の外部記憶装置には小容量のＳＲＡＭ（Static
Randum Access Memory）が用いられている。
時の内部記憶装置として用いられる半導体メモリとして
は大容量のＤＲＡＭ（Dynamic Randum Access Memory）
が用いられ、非使用時の内部記憶装置あるいはメモリー
カード等の外部記憶装置には小容量のＳＲＡＭ（Static
Randum Access Memory）が用いられている。
【０００６】また、不揮発性メモリには製造時にデータ
が構造的に記録されており書き込みが全くできないマス
クＲＯＭと、製造後に書き込みを行うことができるＥＰ
ＲＯＭ（Erasable Programable ＲＯＭ）とがある。そ
して、ＥＰＲＯＭには代表的なものとして電気的に書き
込みを行い消去は紫外線を照射することによって一括し
て行うＵＶ−ＥＰＲＯＭ（Ultra Violet−ＥＰＲＯ
Ｍ）、電気的な書き込み消去をビット単位で行うＥＥＰ
ＲＯＭ（Electrically ＥＰＲＯＭ）及び電気的な書き
込み消去を一括して行うフラッシュＥＥＰＲＯＭ（Flas
h ＥＥＰＲＯＭ）がある。
が構造的に記録されており書き込みが全くできないマス
クＲＯＭと、製造後に書き込みを行うことができるＥＰ
ＲＯＭ（Erasable Programable ＲＯＭ）とがある。そ
して、ＥＰＲＯＭには代表的なものとして電気的に書き
込みを行い消去は紫外線を照射することによって一括し
て行うＵＶ−ＥＰＲＯＭ（Ultra Violet−ＥＰＲＯ
Ｍ）、電気的な書き込み消去をビット単位で行うＥＥＰ
ＲＯＭ（Electrically ＥＰＲＯＭ）及び電気的な書き
込み消去を一括して行うフラッシュＥＥＰＲＯＭ（Flas
h ＥＥＰＲＯＭ）がある。
【０００７】これらの書き込み可能なＥＰＲＯＭはいず
れも書き込み動作に要する時間が数ｍｓと長く、データ
書き込み回数が１０6回程度と少ない。また、その動作
原理から書き込み動作の制御が複雑である。そのため、
ＳＲＡＭに代えてＥＰＲＯＭを使用することができな
い。
れも書き込み動作に要する時間が数ｍｓと長く、データ
書き込み回数が１０6回程度と少ない。また、その動作
原理から書き込み動作の制御が複雑である。そのため、
ＳＲＡＭに代えてＥＰＲＯＭを使用することができな
い。
【０００８】ところで、近年、ＤＲＡＭ中でＭＯＳ電界
効果トランジスタ（ＭＯＳＦＥＴ）と組み合わせて記憶
部に用いられるキャパシタの誘電体としてＳｉＮxに代
えて強誘電体薄膜を用い、この強誘電体を分極させるこ
とによって記憶動作を行わせるＲＡＭは、ＦＲＡＭ（Fe
rroelectric ＲＡＭ）と呼ばれ、ＲＡＭでありながら記
憶維持に電力を要しないため不揮発性であること、構造
が単純なため集積化に適していること、低電圧駆動が可
能であること、書き込み動作に要する時間が２４０ｎｓ
〜５００ｎｓとＥＰＲＯＭと比較して短いことから、Ｓ
ＲＡＭあるいはＨＤＤに代わる記憶装置として注目され
ている。
効果トランジスタ（ＭＯＳＦＥＴ）と組み合わせて記憶
部に用いられるキャパシタの誘電体としてＳｉＮxに代
えて強誘電体薄膜を用い、この強誘電体を分極させるこ
とによって記憶動作を行わせるＲＡＭは、ＦＲＡＭ（Fe
rroelectric ＲＡＭ）と呼ばれ、ＲＡＭでありながら記
憶維持に電力を要しないため不揮発性であること、構造
が単純なため集積化に適していること、低電圧駆動が可
能であること、書き込み動作に要する時間が２４０ｎｓ
〜５００ｎｓとＥＰＲＯＭと比較して短いことから、Ｓ
ＲＡＭあるいはＨＤＤに代わる記憶装置として注目され
ている。
【０００９】このＦＲＡＭにはＭＯＳトランジスタのゲ
ート絶縁膜を強誘電体で構成し、蓄積された分極電荷に
よってゲートを制御するＦＭＩＳ（Ferroelectric Meta
l Insulator Semiconductor）型ＦＲＡＭと、ゲート絶
縁層中に配置されたフローティングゲートを有し、制御
用ゲート電極とソース電極との間に誘電体層を設け、蓄
積された分極電荷を破壊読みだしによって読み出し再書
き込みを行うＥＰＲＯＭ型ＦＲＡＭとがある。これらの
ＦＲＡＭの構造を図１及び図２に示す。
ート絶縁膜を強誘電体で構成し、蓄積された分極電荷に
よってゲートを制御するＦＭＩＳ（Ferroelectric Meta
l Insulator Semiconductor）型ＦＲＡＭと、ゲート絶
縁層中に配置されたフローティングゲートを有し、制御
用ゲート電極とソース電極との間に誘電体層を設け、蓄
積された分極電荷を破壊読みだしによって読み出し再書
き込みを行うＥＰＲＯＭ型ＦＲＡＭとがある。これらの
ＦＲＡＭの構造を図１及び図２に示す。
【００１０】図１（ａ）に示したのはＦＭＩＳ型ＦＲＡ
Ｍの構造模式図であり、同（ｂ）に示したのはその回路
記号である。この図において１はシリコンウェハであ
り、その表面にソース領域２及びドレイン領域が形成さ
れており、ソース領域２とドレイン領域３との間の部分
がチャンネル領域となっている。通常のＭＯＳＦＥＴに
おいてはＳｉＯ2ゲート絶縁膜が形成されているチャン
ネル領域の上に、ＦＭＩＳ型ＦＲＡＭにおいてはＳｉＯ
2ゲート絶縁膜５の上に膜厚０.６〜０.８μｍのチタン
酸鉛（ＰｂＴｉＯ3 ）からなる強誘電体薄膜４が形成さ
れており、これらのソース領域２、強誘電体膜４及びド
レイン領域３の上に各々ソース電極Ｓ、メモリ電極Ｇ及
びドレイン電極Ｄが形成されている。このＦＭＩＳ型Ｆ
ＲＡＭの回路記号は（ｂ）に示されたように表され、強
誘電体コンデンサＦがＦＥＴのゲート電極Ｇに接続され
ている。
Ｍの構造模式図であり、同（ｂ）に示したのはその回路
記号である。この図において１はシリコンウェハであ
り、その表面にソース領域２及びドレイン領域が形成さ
れており、ソース領域２とドレイン領域３との間の部分
がチャンネル領域となっている。通常のＭＯＳＦＥＴに
おいてはＳｉＯ2ゲート絶縁膜が形成されているチャン
ネル領域の上に、ＦＭＩＳ型ＦＲＡＭにおいてはＳｉＯ
2ゲート絶縁膜５の上に膜厚０.６〜０.８μｍのチタン
酸鉛（ＰｂＴｉＯ3 ）からなる強誘電体薄膜４が形成さ
れており、これらのソース領域２、強誘電体膜４及びド
レイン領域３の上に各々ソース電極Ｓ、メモリ電極Ｇ及
びドレイン電極Ｄが形成されている。このＦＭＩＳ型Ｆ
ＲＡＭの回路記号は（ｂ）に示されたように表され、強
誘電体コンデンサＦがＦＥＴのゲート電極Ｇに接続され
ている。
【００１１】図２（ａ）に示したのはＥＰＲＯＭ型ＦＲ
ＡＭの構造模式図であり、同（ｂ）に示したのはその回
路記号である。このＦＲＡＭは通常用いられているＥＥ
ＰＲＯＭと同様の構成を有しており、シリコンウェハ１
の表面にソース領域２及びドレイン領域３が形成されて
おり、ソース領域２とドレイン領域３との間の部分がチ
ャンネル領域となっている。チャンネル領域の上にはＳ
ｉＯ2ゲート絶縁膜４が形成され、このゲート絶縁膜４
中に多結晶シリコンからなるフローティングゲート６が
埋め込まれている。
ＡＭの構造模式図であり、同（ｂ）に示したのはその回
路記号である。このＦＲＡＭは通常用いられているＥＥ
ＰＲＯＭと同様の構成を有しており、シリコンウェハ１
の表面にソース領域２及びドレイン領域３が形成されて
おり、ソース領域２とドレイン領域３との間の部分がチ
ャンネル領域となっている。チャンネル領域の上にはＳ
ｉＯ2ゲート絶縁膜４が形成され、このゲート絶縁膜４
中に多結晶シリコンからなるフローティングゲート６が
埋め込まれている。
【００１２】ゲート絶縁膜５の上にはアルミニウム等の
導電性金属からなるゲート電極Ｇが紙面表裏方向に延在
して形成されており、ゲート電極Ｇを覆って強誘電体層
４が形成されている。これらのソース領域２及びドレイ
ン領域３の上に各々ソース電極Ｓ及びドレイン電極Ｄが
形成されている。このＦＲＡＭの回路記号は（ｂ）に示
されたように表され、強誘電体コンデンサＦがＦＥＴの
ソース電極に接続されている。
導電性金属からなるゲート電極Ｇが紙面表裏方向に延在
して形成されており、ゲート電極Ｇを覆って強誘電体層
４が形成されている。これらのソース領域２及びドレイ
ン領域３の上に各々ソース電極Ｓ及びドレイン電極Ｄが
形成されている。このＦＲＡＭの回路記号は（ｂ）に示
されたように表され、強誘電体コンデンサＦがＦＥＴの
ソース電極に接続されている。
【００１３】これらのＦＲＡＭで図１に記載されたもの
は構造が単純であるため集積度を高くすることができる
という長所がある反面、強誘電体薄膜４がシリコン基板
上に直接に形成されているためシリコンと強誘電体材料
が反応してメモリとして動作しなくなることがあるとい
う問題がある。そのため、これまでのところ図２に示し
たもののみが実用化されている。
は構造が単純であるため集積度を高くすることができる
という長所がある反面、強誘電体薄膜４がシリコン基板
上に直接に形成されているためシリコンと強誘電体材料
が反応してメモリとして動作しなくなることがあるとい
う問題がある。そのため、これまでのところ図２に示し
たもののみが実用化されている。
【００１４】このような構成を有するＦＲＡＭに用いら
れている強誘電体材料である鉛，ジルコニウム，チタン
複合酸化物（ＰＺＴ）は電圧を印加し自発分極をくり返
して行うと履歴現象により分極特性が低下し、およそ１
０8回で使用不能となる。メモリを使用する場合、どこ
にどのようなデータが格納されているかは特定の番地に
記憶されている。そのため、その番地はメモリに書き込
みが行われるたびに毎回書き込みが行われるのでこの部
分の寿命がメモリ全体の寿命を決定する。この回数はＥ
ＥＰＲＯＭの１０6と比較すれば多いが、１０ＭHzの連
続読み書きを仮定した場合に行われる１０年間の読み書
き回数３×１０15回は達成されていない。したがって、
１０8回という数字も決して十分な数字ではない。
れている強誘電体材料である鉛，ジルコニウム，チタン
複合酸化物（ＰＺＴ）は電圧を印加し自発分極をくり返
して行うと履歴現象により分極特性が低下し、およそ１
０8回で使用不能となる。メモリを使用する場合、どこ
にどのようなデータが格納されているかは特定の番地に
記憶されている。そのため、その番地はメモリに書き込
みが行われるたびに毎回書き込みが行われるのでこの部
分の寿命がメモリ全体の寿命を決定する。この回数はＥ
ＥＰＲＯＭの１０6と比較すれば多いが、１０ＭHzの連
続読み書きを仮定した場合に行われる１０年間の読み書
き回数３×１０15回は達成されていない。したがって、
１０8回という数字も決して十分な数字ではない。
【００１５】その理由として、破壊読みだしと読みだし
内容の再書き込みが行われるためにこの動作が繰り返さ
れる毎に分極電荷が残留し、データの記憶に有効な分極
電荷の量が少なくなるためであると考えられる。
内容の再書き込みが行われるためにこの動作が繰り返さ
れる毎に分極電荷が残留し、データの記憶に有効な分極
電荷の量が少なくなるためであると考えられる。
【００１６】この残留分極電荷について図３により説明
する。図３（ａ）に示したのは正常な分極が行われてい
る強誘電体の模式図であり、同（ｂ）に示したのは残留
分極が存在している強誘電体の模式図である。これらの
図において８及び９は電極であり、これらの電極に書き
込みあるいは読み出し用の電圧が印加される。破線で囲
んだ部分は強誘電体の結晶粒であり、電極８，９に印加
された電圧によりこの結晶粒単位で図に黒矢印あるいは
白矢印で示した方向に分極する。
する。図３（ａ）に示したのは正常な分極が行われてい
る強誘電体の模式図であり、同（ｂ）に示したのは残留
分極が存在している強誘電体の模式図である。これらの
図において８及び９は電極であり、これらの電極に書き
込みあるいは読み出し用の電圧が印加される。破線で囲
んだ部分は強誘電体の結晶粒であり、電極８，９に印加
された電圧によりこの結晶粒単位で図に黒矢印あるいは
白矢印で示した方向に分極する。
【００１７】正常な分極が行われているときには、すべ
ての結晶粒が（ａ）に示したように同じ方向に分極して
いる。しかし、記憶内容を変更するために分極の方向を
変更しているうちに（ｂ）に白矢印で示したように本来
黒矢印の方向に分極されるべき結晶粒が逆の方向に分極
されたままになる残留分極が発生する。そのために、本
来の分極である黒矢印方向の分極結晶粒が減少し、その
結果データの記憶が不完全になる。
ての結晶粒が（ａ）に示したように同じ方向に分極して
いる。しかし、記憶内容を変更するために分極の方向を
変更しているうちに（ｂ）に白矢印で示したように本来
黒矢印の方向に分極されるべき結晶粒が逆の方向に分極
されたままになる残留分極が発生する。そのために、本
来の分極である黒矢印方向の分極結晶粒が減少し、その
結果データの記憶が不完全になる。
【００１８】
【発明の概要】本発明は、ＦＲＡＭにおいてデータの記
憶が不完全になる理由は残留分極電荷の存在により必要
な分極電荷が減少することによる、との認識に基づいて
なされたものであり、この残留分極電荷を減少させるた
めにＦＲＡＭ中に加熱手段を設けたものである。適当な
時間間隔にこの加熱手段によりＦＲＡＭをキュリー点温
度以上に加熱することにより、ＦＲＡＭの強誘電体中の
残留分極が消去され、ＦＲＡＭを使用開始時と同じ状態
に復帰させることができる。この残留分極を加熱する手
段はＦＲＡＭの記憶ビット単位を加熱するように設ける
ことも、複数の記憶ビット単位で設けることも、またＦ
ＲＡＭ全体に一括して設けることも可能である。
憶が不完全になる理由は残留分極電荷の存在により必要
な分極電荷が減少することによる、との認識に基づいて
なされたものであり、この残留分極電荷を減少させるた
めにＦＲＡＭ中に加熱手段を設けたものである。適当な
時間間隔にこの加熱手段によりＦＲＡＭをキュリー点温
度以上に加熱することにより、ＦＲＡＭの強誘電体中の
残留分極が消去され、ＦＲＡＭを使用開始時と同じ状態
に復帰させることができる。この残留分極を加熱する手
段はＦＲＡＭの記憶ビット単位を加熱するように設ける
ことも、複数の記憶ビット単位で設けることも、またＦ
ＲＡＭ全体に一括して設けることも可能である。
【００１９】
【実施例】図を用いて本願発明の実施例を説明する。図
４に示すのは、図１（ａ）に示したＦＭＩＳ型ＦＲＡＭ
に本願発明を適用した実施例の構造図である。この本発
明実施例のＦＭＩＳ型ＦＲＡＭは、従来のものと同様に
シリコンウェハ１の表面にソース領域２及びドレイン領
域が形成されており、ソース領域２とドレイン領域３と
の間の部分がチャンネル領域となっている。そして、チ
ャンネル領域の上のＳｉＯ2絶縁膜５の上に膜厚０.６〜
０.８μｍのチタン酸鉛（ＰｂＴｉＯ3 ）からなる強誘
電体薄膜４が形成されており、これらのソース領域２、
強誘電体膜４及びドレイン領域３の上に各々ソース電極
Ｓ、メモリ電極１０及びドレイン電極Ｄが形成されてい
る。
４に示すのは、図１（ａ）に示したＦＭＩＳ型ＦＲＡＭ
に本願発明を適用した実施例の構造図である。この本発
明実施例のＦＭＩＳ型ＦＲＡＭは、従来のものと同様に
シリコンウェハ１の表面にソース領域２及びドレイン領
域が形成されており、ソース領域２とドレイン領域３と
の間の部分がチャンネル領域となっている。そして、チ
ャンネル領域の上のＳｉＯ2絶縁膜５の上に膜厚０.６〜
０.８μｍのチタン酸鉛（ＰｂＴｉＯ3 ）からなる強誘
電体薄膜４が形成されており、これらのソース領域２、
強誘電体膜４及びドレイン領域３の上に各々ソース電極
Ｓ、メモリ電極１０及びドレイン電極Ｄが形成されてい
る。
【００２０】図１に示した従来のＦＭＩＳ型ＦＲＡＭの
メモリ電極１０は他のソース電極Ｓ及びドレイン電極Ｄ
と同様に例えばアルミニウム等の導電性金属により形成
されているが、図４に示した本願発明実施例のＦＭＩＳ
型ＦＲＡＭのメモリ電極１０は発熱用抵抗材料により形
成されている。そして、このメモリ電極１０には間隔を
開けて加熱電流供給用電極１１及び１２が設けられてい
る。
メモリ電極１０は他のソース電極Ｓ及びドレイン電極Ｄ
と同様に例えばアルミニウム等の導電性金属により形成
されているが、図４に示した本願発明実施例のＦＭＩＳ
型ＦＲＡＭのメモリ電極１０は発熱用抵抗材料により形
成されている。そして、このメモリ電極１０には間隔を
開けて加熱電流供給用電極１１及び１２が設けられてい
る。
【００２１】このような構成を有するＦＭＩＳ型ＦＲＡ
Ｍを長期間使用して、強誘電体材料の中に残留分極が生
じたことによりデータの記憶に障害が発生したときに
は、加熱電流供給用電極１１及び１２を用いて発熱用抵
抗材料で構成されているメモリ電極１０に電流を流して
発熱させる。このようにして強誘電体材料をキュリー点
温度以上に加熱すると、強誘電体材料中の残留分極が消
滅し、データ記憶に対する障害が除去される。
Ｍを長期間使用して、強誘電体材料の中に残留分極が生
じたことによりデータの記憶に障害が発生したときに
は、加熱電流供給用電極１１及び１２を用いて発熱用抵
抗材料で構成されているメモリ電極１０に電流を流して
発熱させる。このようにして強誘電体材料をキュリー点
温度以上に加熱すると、強誘電体材料中の残留分極が消
滅し、データ記憶に対する障害が除去される。
【００２２】図５に示したのは、フローティングゲート
を用いて蓄積された分極電荷を破壊読み出しによって読
み出し再書き込みを行うＥＰＲＯＭ型ＦＲＡＭに本願発
明を適用した実施例の構造模式図である。このＥＰＲＯ
Ｍ型ＦＲＡＭは通常用いられている図２に示した従来の
ＥＰＲＯＭ型ＦＲＡＭと基本的に同様の構成を有してお
り、シリコンウェハ１の表面にソース領域２及びドレイ
ン領域３が形成されており、ソース領域２とドレイン領
域３との間の部分がチャンネル領域となっている。チャ
ンネル領域の上にはＳｉＯ2ゲート絶縁膜４が形成さ
れ、このゲート絶縁膜４中に多結晶シリコンからなるフ
ローティングゲート６が埋め込まれている。
を用いて蓄積された分極電荷を破壊読み出しによって読
み出し再書き込みを行うＥＰＲＯＭ型ＦＲＡＭに本願発
明を適用した実施例の構造模式図である。このＥＰＲＯ
Ｍ型ＦＲＡＭは通常用いられている図２に示した従来の
ＥＰＲＯＭ型ＦＲＡＭと基本的に同様の構成を有してお
り、シリコンウェハ１の表面にソース領域２及びドレイ
ン領域３が形成されており、ソース領域２とドレイン領
域３との間の部分がチャンネル領域となっている。チャ
ンネル領域の上にはＳｉＯ2ゲート絶縁膜４が形成さ
れ、このゲート絶縁膜４中に多結晶シリコンからなるフ
ローティングゲート６が埋め込まれている。
【００２３】ゲート絶縁膜５の上にはアルミニウム等の
導電性金属からなるゲート電極であるメモリ電極１０が
紙面表裏方向に延在して形成されており、ゲート電極Ｇ
を覆って強誘電体層４が形成されている。これらのソー
ス領域２及びドレイン領域３の上に各々ソース電極Ｓ及
びドレイン電極Ｄが形成されている。従来のＦＲＡＭの
メモリ電極１０は他のソース電極Ｓ及びドレイン電極Ｄ
と同様に例えばアルミニウム等の導電性金属により形成
されているが、図５に示した本願発明実施例のＦＲＡＭ
のメモリ電極１０は発熱用抵抗材料により形成されてい
る。そして、このメモリ電極１０には間隔を開けて加熱
電流供給用電極１１及び１２が設けられている。
導電性金属からなるゲート電極であるメモリ電極１０が
紙面表裏方向に延在して形成されており、ゲート電極Ｇ
を覆って強誘電体層４が形成されている。これらのソー
ス領域２及びドレイン領域３の上に各々ソース電極Ｓ及
びドレイン電極Ｄが形成されている。従来のＦＲＡＭの
メモリ電極１０は他のソース電極Ｓ及びドレイン電極Ｄ
と同様に例えばアルミニウム等の導電性金属により形成
されているが、図５に示した本願発明実施例のＦＲＡＭ
のメモリ電極１０は発熱用抵抗材料により形成されてい
る。そして、このメモリ電極１０には間隔を開けて加熱
電流供給用電極１１及び１２が設けられている。
【００２４】このような構成を有するＦＲＡＭを長期間
使用して、強誘電体材料の中に残留分極が生じたことに
よりデータの記憶に障害が発生したときには、加熱電流
供給用電極１１及び１２を用いて発熱用抵抗材料で構成
されているメモリ電極１０に電流を流して発熱させる。
このようにして強誘電体材料をキュリー点温度以上に加
熱すると、強誘電体材料中の残留分極が消滅し、データ
記憶に対する障害が除去される。
使用して、強誘電体材料の中に残留分極が生じたことに
よりデータの記憶に障害が発生したときには、加熱電流
供給用電極１１及び１２を用いて発熱用抵抗材料で構成
されているメモリ電極１０に電流を流して発熱させる。
このようにして強誘電体材料をキュリー点温度以上に加
熱すると、強誘電体材料中の残留分極が消滅し、データ
記憶に対する障害が除去される。
【００２５】ＥＰＲＯＭ型ＦＲＡＭの記憶ゲート電極Ｇ
は紙面表裏方向に延在して形成されている。したがっ
て、この記憶ゲート電極の長さ方向に加熱電流供給用電
極１１及び１２を設ければ、複数の記憶素子においてそ
のメモリ電極１０を覆っている強誘電体層４を一括して
加熱することができ、ＥＰＲＯＭ型ＦＲＡＭの構造及び
そのための制御回路を簡素化することができる。
は紙面表裏方向に延在して形成されている。したがっ
て、この記憶ゲート電極の長さ方向に加熱電流供給用電
極１１及び１２を設ければ、複数の記憶素子においてそ
のメモリ電極１０を覆っている強誘電体層４を一括して
加熱することができ、ＥＰＲＯＭ型ＦＲＡＭの構造及び
そのための制御回路を簡素化することができる。
【００２６】なお、以上説明した実施例におけるメモリ
装置はシリコン単結晶半導体基板を用いたものについて
説明したが、半導体基板としてはガラス等に多結晶ある
いは非結晶シリコンを形成したものを用いることもでき
る。
装置はシリコン単結晶半導体基板を用いたものについて
説明したが、半導体基板としてはガラス等に多結晶ある
いは非結晶シリコンを形成したものを用いることもでき
る。
【００２７】発熱手段としてはゲート電極を抵抗発熱性
材料として構成したが、他の電極を抵抗発熱性材料とし
て加熱することも可能である。また、シリコン単結晶基
板ではなくガラス等を基板として単結晶あるいは非結晶
シリコンを形成したものを用いる場合にはガラス等の基
板とシリコン層との間に抵抗発熱層を形成することも可
能である。
材料として構成したが、他の電極を抵抗発熱性材料とし
て加熱することも可能である。また、シリコン単結晶基
板ではなくガラス等を基板として単結晶あるいは非結晶
シリコンを形成したものを用いる場合にはガラス等の基
板とシリコン層との間に抵抗発熱層を形成することも可
能である。
【００２８】
【発明の効果】以上の説明から明らかなように、本発明
の構成によれば制限があるＦＲＡＭの書き込み・読み出
しの回数を大幅に増すことができ、ひいてはＦＲＡＭの
長寿命化を実現することができる。
の構成によれば制限があるＦＲＡＭの書き込み・読み出
しの回数を大幅に増すことができ、ひいてはＦＲＡＭの
長寿命化を実現することができる。
【図１】従来のＦＭＩＳ型ＦＲＡＭの構成模式図及び回
路図。
路図。
【図２】従来のＥＰＲＯＭ型ＦＲＡＭの構成模式図及び
回路図。
回路図。
【図３】強誘電体における残留分極の説明図。
【図４】本願発明をＦＭＩＳ型ＦＲＡＭに適用した実施
例の構成模式図及び回路図。
例の構成模式図及び回路図。
【図５】本願発明をＥＰＲＯＭ型ＦＲＡＭに適用した実
施例の構成模式図及び回路図。
施例の構成模式図及び回路図。
１ シリコン基板 ２ ソース領域 ３ ドレイン領域 ４ 強誘電体薄層 ５ ゲート絶縁膜 ６ フローティングゲート １０ メモリ電極 １１，１２ 加熱電流供給用電極 Ｓ ソース電極 Ｇ ゲート電極 Ｄ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108 29/788 29/792
Claims (6)
- 【請求項１】 電界効果トランジスタとキャパシタとを
組み合わせてなるメモリ装置の該キャパシタの誘電体が
強誘電性材料である不揮発性メモリ装置であって、前記
強誘電体を加熱する手段を具えている不揮発性メモリ装
置。 - 【請求項２】 加熱手段が電界効果トランジスタのゲー
ト電極であり該ゲート電極に加熱用電極が設けられてい
る請求項１記載の不揮発性メモリ装置。 - 【請求項３】 加熱用電極が各電界効果トランジスタ毎
に設けられている請求項１又は請求項２記載の不揮発性
メモリ装置。 - 【請求項４】 加熱用電極が複数の電界効果トランジス
タ毎に設けられている請求項１又は請求項２記載の不揮
発性メモリ装置。 - 【請求項５】 メモリ装置を構成する電界効果トランジ
スタがＭＯＳＦＥＴであって、強誘電体が該ＭＯＳＦＥ
Ｔのゲート絶縁膜とゲート電極の間に設けられている請
求項１、請求項２、請求項３又は請求項４記載の不揮発
性メモリ装置。 - 【請求項６】 メモリ装置がフローティングゲートを有
するＥＰＲＯＭであって、強誘電体がゲート絶縁膜上に
設けられている請求項１請求項２、請求項３又は請求項
４記載の不揮発性メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16203793A JP3322723B2 (ja) | 1993-06-30 | 1993-06-30 | 不揮発性メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16203793A JP3322723B2 (ja) | 1993-06-30 | 1993-06-30 | 不揮発性メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758224A true JPH0758224A (ja) | 1995-03-03 |
| JP3322723B2 JP3322723B2 (ja) | 2002-09-09 |
Family
ID=15746886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16203793A Expired - Fee Related JP3322723B2 (ja) | 1993-06-30 | 1993-06-30 | 不揮発性メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322723B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004107466A1 (ja) * | 2003-05-08 | 2004-12-09 | Matsushita Electric Industrial Co. Ltd. | 電気スイッチおよびそれを用いた記憶素子 |
-
1993
- 1993-06-30 JP JP16203793A patent/JP3322723B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004107466A1 (ja) * | 2003-05-08 | 2004-12-09 | Matsushita Electric Industrial Co. Ltd. | 電気スイッチおよびそれを用いた記憶素子 |
| EP1628352A1 (en) * | 2003-05-08 | 2006-02-22 | Matsushita Electric Industrial Co., Ltd. | Electric switch and storage device using same |
| JPWO2004107466A1 (ja) * | 2003-05-08 | 2006-07-20 | 松下電器産業株式会社 | 電気スイッチおよびそれを用いた記憶素子 |
| US7304880B2 (en) | 2003-05-08 | 2007-12-04 | Matsushita Electric Industrial Co., Ltd. | Electric switch and memory device using the same |
| EP1628352A4 (en) * | 2003-05-08 | 2009-07-22 | Panasonic Corp | ELECTRIC SWITCH AND MEMORY BLOCK WITH THIS |
| JP4856950B2 (ja) * | 2003-05-08 | 2012-01-18 | パナソニック株式会社 | 電気スイッチおよびそれを用いた記憶素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3322723B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5959896A (en) | Multi-state flash memory cell and method for programming single electron differences | |
| KR930002470B1 (ko) | 전기적인 독출/기록동작이 가능한 불휘발성 반도체기억장치 및 그 정보독출방법 | |
| US5031144A (en) | Ferroelectric memory with non-destructive readout including grid electrode between top and bottom electrodes | |
| US5511020A (en) | Pseudo-nonvolatile memory incorporating data refresh operation | |
| KR100276850B1 (ko) | 전계 효과 트랜지스터 | |
| JP2596695B2 (ja) | Ｅｅｐｒｏｍ | |
| US7407856B2 (en) | Method of manufacturing a memory device | |
| EP0295935A1 (en) | Electrically erasable programmable read only memory | |
| US6285586B1 (en) | Nonvolatile static random access memory | |
| US7864558B2 (en) | Method for nondestructively reading information in ferroelectric memory elements | |
| JP3585674B2 (ja) | 半導体記憶装置 | |
| US5963466A (en) | Ferroelectric memory having a common plate electrode | |
| JP2838196B2 (ja) | 単一トランジスタ型強誘電体メモリへのデータ書込み方法 | |
| JPH11120797A (ja) | 強誘電体メモリ及びそのスクリーニング方法 | |
| US20030235066A1 (en) | Ferroelectric write once read only memory for archival storage | |
| US6900064B2 (en) | Method for manufacturing NAND type nonvolatile ferroelectric memory cell | |
| US5373462A (en) | Non-volatile storage cell of the metal - ferroelectric - semiconductor type | |
| JP3720983B2 (ja) | 強誘電体メモリ | |
| JPH04303964A (ja) | 半導体不揮発性ｒａｍ | |
| JP3159152B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のデータ消去方法 | |
| US5796670A (en) | Nonvolatile dynamic random access memory device | |
| JPH0154796B2 (ja) | ||
| JP3322723B2 (ja) | 不揮発性メモリ装置 | |
| JPH06244384A (ja) | Ｄｒａｍセルと不揮発性メモリセルが複合された複合メモリセル及びその作製方法 | |
| US8709891B2 (en) | Method and system for utilizing Perovskite material for charge storage and as a dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
| LAPS | Cancellation because of no payment of annual fees |