JP3585674B2

JP3585674B2 - 半導体記憶装置

Info

Publication number: JP3585674B2
Application number: JP30982496A
Authority: JP
Inventors: 清西村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1996-11-21
Filing date: 1996-11-21
Publication date: 2004-11-04
Anticipated expiration: 2016-11-21
Also published as: JPH10150157A; US5953245A

Description

【０００１】
【発明の属する技術分野】
本発明は、強誘電体を用いた半導体記憶装置に関するものである。
【０００２】
【従来の技術】
記憶装置には、読出し動作及び書込み動作の観点から、任意の番地（アドレス）に自由に読出し及び書込み可能なＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）と読出しのみ可能なＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）に分けられる。すなわち、ＲＡＭは、必要なとき自由に読出し書込みをすることが可能で、そのために読出し速度及び書込み速度が同程度に設定されている。また、ＲＯＭは、読出しは必要なときは自由にできるが、書込みは全くできないか又はできたとしても読出し速度に比べ非常に遅く設定されている。そして、こうした特性を考慮して、ＲＡＭはひんぱんに書換が必要なデータの記憶用に、ＲＯＭは書換があまり必要でないプログラムの記憶用に用いられてきている。
【０００３】
例えば、磁気記憶装置としては、ハードディスク及びフロッピィディスクなどのディスクメモリが挙げられるが、自由に読出し及び書込み可能な点ではＲＡＭといえるが、書込み禁止手段を設けることにより読出し専用になるとＲＯＭとしての機能も備えており、１つの記憶装置でどちらにでも使い分けが可能になっている。また、光記憶装置では、例えばＣＤ−ＲＯＭ等は、読出し専用のＲＯＭとしての機能を持っている。
【０００４】
一方、半導体記憶装置では、ＲＡＭとしては、ＤＲＡＭ、ＳＲＡＭといったものが挙げられる。また、ＲＯＭとしては、マスクＲＯＭ、フューズ型バイポーラＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）及びダイオード破壊型ＰＲＯＭがあり、不揮発性半導体記憶装置としてＥＰＲＯＭ（ＥｒａｓａｂｌｅＰＲＯＭ）及びＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰＲＯＭ）が挙げられる。ところが、ＤＲＡＭ及びＳＲＡＭは、ＲＯＭのような不揮発性を有しておらず物性的な書込み禁止もできず、上述した半導体記憶装置のＲＯＭは、自由な書込みができずＲＡＭとして用いることができない。すなわち、半導体記憶装置においては、磁気記憶装置のディスクメモリのような、１つの記憶装置でＲＡＭとしての機能と共に書込み禁止手段により容易にＲＯＭとしての機能も果たすような記憶装置はまだ開発されていない。
【０００５】
【発明が解決しようとする課題】
ところで、半導体記憶装置として、近年強誘電体メモリが開発されてきている。強誘電体メモリは、強誘電体の残留分極を利用してデータを記憶するもので、不揮発性を有すると共にＤＲＡＭと同様に高速で読出し書込みができる。したがって、強誘電体メモリはＲＡＭとしての機能を有するが、書込み禁止ができないため、上述した半導体記憶装置と同様ＲＯＭとしての機能を有していない。
【０００６】
強誘電体メモリに関する技術分野では、従来よりインプリント（ｉｍｐｒｉｎｔ）特性という技術的課題が挙げられている。インプリント特性とは、例えば”０”を示すデータをメモリセルに長期間（例えば数年間）保持したままにしておき、その後”１”のデータを書き込んでも”０”のデータを保持した状態に戻ってしまい、”１”のデータを保持することが困難となる現象である。こうした現象は、同一極性のパルス状電圧を連続して印加したり、分極状態で熱を印加したりすることで、生じることが知られている。したがって、これまでは、こうしたパルス状電圧の連続印加及び熱の印加という負荷をかけてインプリント特性を検査することが行われてきていた。
【０００７】
上述したようにデータの書込みが困難となる状態−すなわちインプリント状態は、強誘電体の有するヒステリシス特性が歪んだりシフトしたりする結果生じるものとして理解されている。図８（Ａ）〜（Ｃ）には、初期状態（Ａ）では実線のようなヒステリシス曲線を有するものが、（Ｂ）、（Ｃ）へ進むにつれてヒステリシス曲線が歪んでいく様子が示されている。
【０００８】
図８（Ａ）の初期状態において、例えば特開平８−３６８８８号公報に記載されているように、”１”及び”０”のデータを識別するために、それぞ正及び負の分極状態に対応して電圧Ｖ_１及びＶ_２のマージンをとり、電圧Ｖ_１及びＶ_２の間にリファレンス電圧Ｖｒｅｆ（図示せず）を設定する。検出時に検出電位Ｖｄをリファレンス電圧Ｖｒｅｆと比較し、Ｖｄ＞Ｖｒｅｆであれば”１”、Ｖｄ＜Ｖｒｅｆであれば”０”として識別する。
【０００９】
ところが、図８（Ｂ）、（Ｃ）のようにヒステリシス曲線の歪みが進むにつれて、電圧Ｖ_１及びＶ_２のマージンが小さくなり、（Ｃ）の状態では電圧Ｖ_１及びＶ_２の大きさが逆転してしまうことになる。この状態では、”１”のデータに対応すべき電圧Ｖ_１はリファレンス電圧Ｖｒｅｆより小さい値となっているため、”０”のデータから”１”のデータに書き換えたとしても、必ず”０”のデータとして識別されることになる。すなわち、結果として書き換える前の状態に戻ってしまい、インプリント状態が生じることになる。
【００１０】
また、インプリント状態は、データ記憶状態のまま不可逆的に固定化してしまうということではなく、データ記憶状態とは逆のデータに対応する極性（正又は負）のパルス状電圧を連続して印加しても同様に初期状態に回復する（インプリント状態のキャンセル）ことが確かめられている。
上述したインプリント特性は、これまで記憶装置の性能劣化の１つとしてとらえられてきていたが、書込み動作があったとしてもデータ記憶状態をそのまま保持するという特性は、観点を変えれば上述した磁気記憶装置のディスクメモリにおける書込み禁止と同様の作用を果たすものと考えることができる。
【００１１】
本発明は、こうしたインプリント特性の性質を積極的に記憶装置に活用して、ＲＡＭとしての機能を有する半導体記憶装置をＲＯＭとしての機能も併せて持たせようとするものである。
【００１２】
【課題を解決するための手段】
本発明に係る半導体記憶装置は、強誘電体を有する複数のメモリセルを備え、該強誘電体の残留分極によりデータを記憶状態に保持する半導体記憶装置において、複数の前記メモリセルの強誘電体のインプリント状態を個別に制御するインプリント制御手段を備えたことを特徴とする。
【００１３】
さらに、前記インプリント制御手段は、前記メモリセルにパルス状電圧を所定時間連続して印加する電圧印加手段からなる。さらに、前記電圧印加手段は、前記メモリセルに該メモリセルの記憶状態を示す極性と同一の極性の前記パルス状電圧を印加することでインプリント状態とするものであり、また、前記メモリセルに該メモリセルの記憶状態を示す極性と逆極性の前記パルス状電圧を印加することでインプリント状態をキャンセルさせるものである。
【００１６】
そして、本発明に係る半導体記憶装置は、インプリント制御手段を備えることにより、メモリセルにインプリント状態を発生させることで、メモリセルに保持されたデータの書換を禁止し、また、発生させたインプリント状態をキャンセルすることでデータの書込みを可能とするものである。すなわち、ＲＡＭとＲＯＭとの切り換えをインプリント制御手段により必要に応じ行うことが可能になる。
【００１８】
【発明の実施の形態】
以下本発明の実施例について、詳述する。
図１は、本発明に係る半導体記憶装置の第１実施例を示している。ここで、半導体記憶装置とは、メモリセル以外にメモリセルのデータ処理機能等の記憶に関する情報処理全般を含むものであるが、以下の実施例の説明では、特徴部分の説明に重点を置いているため、他の部分を省略している。したがって、具体的には、メモリだけのもの及びシステムＬＳＩのように一部にメモリを有するもの等様々の態様のものが含まれる。
【００１９】
図１（ａ）は平面図であり、図１（ｂ）はその断面図を示している。１は、例えばシリコン基板に、従来の半導体プロセス（エピタキシャル成長、パターニング、不純物注入等）によりメモリ部分１を形成する。メモリ部分１は、例えば図４に示すようなメモリセル構造を有している。
図４のメモリセルは、図４（ｂ）に示すような回路構成をとっており、ＭＯＳ型ＦＥＴの選択トランジスタＴＲ及び強誘電体を有する記憶用キャパシタＣを備え、選択用トランジスタＴＲのソースはビットラインＢＬに、ゲートはワードラインＷＬに、ドレインは記憶用キャパシタＣの一方の電極にそれぞれ接続されている。また、記憶用キャパシタＣの他方の電極は、プレートラインＰＬに接続される。そして、ワードラインＷＬから選択用トランジスタＴＲに信号が加えられることにより、ビットラインＢＬ及び記憶用キャパシタＣが接続され、記憶されているデータを読み出したり、書き込んだりすることが行われる。
【００２０】
図４（ａ）は、メモリセル構造を示しており、Ｐ型シリコン基板１００にＮ型のソース１０１及びドレイン１０２を形成し、その間のＮチャネル部分上にポリシリコンゲート１０３を積層することで、選択用トランジスタＴＲを形成している。そして、その上にシリコン酸化膜からなる絶縁膜１０４を積層し、さらにその上にＰＺＴからなる強誘電体膜１０５を下部電極１０６及び上部電極１０７で挟んで構成した記憶用トランジスタＣが形成されている。上部電極１０７はＡｌ等からなる配線層１０８によりドレイン１０２と接続されている。
【００２１】
図１のメモリ部分１には、以上のようなメモリセルが多数形成されているが、メモリ部分１は、シリコン基板にアイランド状に形成されており、それを囲むように発熱部分２がある。この発熱部分２に表面に形成した電極３から電流を流すと、発熱部分２が発熱しメモリ部分１に熱を印加することになる。すなわち、図１に記載の実施例は、インプリント手段として熱印加手段を用い、さらにこの熱印加手段を内蔵したものとなっている。例えば熱の印加は、メモリ部分を１５０〜２００℃で数時間行うことで、メモリをインプリント状態にすることができる。また、図５に示すようなパルス状電圧を図４に示したビットラインＢＬから数時間（１０^７回程度）連続的に印加して同じデータを連続して書き込むことでもメモリにインプリント状態を生じさせることができる。この際に、パルス状電圧の極性は、記憶用キャパシタＣの強誘電体の分極状態が負の場合には負の極性の電圧を、分極状態が正の場合には正の極性の電圧を印加する−すなわち記憶されたデータと同一のデータを書き込むことが必要である。さらに、１５０℃程度に熱印加した状態でパルス状電圧を数分程度印加すれば効率よくインプリント状態を生じさせることができる。つまり、熱印加及び電圧印加の一方だけでもインプリント状態を発生させることができるが、両方同時に印加すれば相乗効果により短時間でインプリント状態が発生可能となる。
【００２２】
こうして、インプリント状態にされたメモリは、外部からの書き込みに対しては、インプリントされたデータと逆のデータが書き込まれても、データを逆データと読まないため、ＲＯＭとして機能することになる。
インプリントされたメモリを再び書き込み可能なＲＡＭとして用いるためには、インプリント状態をキャンセルすればよい。インプリント状態をキャンセルするには、インプリントされたデータと反対のデータに対応するパルス状電圧（例えば、図５記載のもの）を連続して印加しながら、発熱部分２に再び電流を流し、メモリ部分の温度を高温にすればよい。例えば、ＰＺＴ場合には、１５０〜２００℃でインプリント状態がキャンセルされる。
【００２３】
このようなメモリのインプリント状態を制御する方法は、上述のような熱印加やパルス状電圧印加により生じるインプリント状態のキャンセル以外にも、例えばデータの長期間（数年）の保持によるインプリント状態にも適用可能である。この場合、インプリント状態が発生してしまったメモリを上述のような熱印加手段及びパルス状電圧印加手段を備えたインプリント状態制御装置にセットして、メモリのインプリント状態をキャンセルし、再びデータを書き込んでメモリとして再利用する。
【００２４】
以上のようなインプリント手段によるインプリント状態の発生またはキャンセルを検出するために、メモリ部分１には検出用キャパシタＣｄが内蔵されている。検出用キャパシタＣｄは１つでもよいが、分散して複数設ければより精度の高い検出が可能となる。検出用キャパシタＣｄは、メモリセルの記憶用キャパシタと同様の構造を有し、かつメモリセルと同じ環境下に置かれているので、メモリセルとほぼ同じようにインプリント状態となり、またインプリント状態がキャンセルされる。したがって、検出用キャパシタＣｄのヒステリシス特性を検出することによりメモリセルの記憶用キャパシタの状態をモニタすることが可能となる。
【００２５】
例えば、図６に示すような検出装置を用いることで検出用キャパシタＣｄのヒステリシス特性を検出できる。この検出装置は、ソーヤ・タワー回路と呼ばれているもので、キャパシタＣｓは、検出用キャパシタＣｄに比べて十分大きな容量を持つように設定される。そして、入力電圧Ｖｉｎとして、例えば以下のような電圧を加えると、
Ｖｉｎ＝Ｖ・ｓｉｎωｔ
図８に示すようなヒステリシス特性曲線がＣＲＴ上に得られる。
【００２６】
図７に、以上のようなインプリント状態の発生及びキャンセルを行うための処理フローを示す。インプリントフローは、インプリント状態を発生させるための処理フローである。Ｓ１で、ＣＰＵ等のデータ処理装置からメモリへ必要なデータが書き込まれる。Ｓ２では、書き込まれたメモリのうち消去したくないデータを書き込んだメモリを特定する。Ｓ３では、書込み時間を示すパラメータＴｗ及び時間をカウントするためのパラメータｔを０（ゼロ）にリセットする。そして、Ｓ４で、上述した熱印加及びパルス状電圧印加−同一データの書き込みを開始し、時間ｔ１が経過したとき、すなわちｔ＝ｔ１になったとき（Ｓ５）、Ｔｗにｔ１を加えてｔをリセットする（Ｓ６）。ここで、上述した検出装置により検出用キャパシタＣｄのヒステリシス特性曲線を検出し、図８で述べた電圧Ｖ_１が電圧Ｖ_２以下となったか否かをチェックする（Ｓ７）。電圧Ｖ_１が電圧Ｖ_２より大きければＳ４に戻り書込みを継続するが、ヒステリシス曲線の変形が進み電圧Ｖ_１が電圧Ｖ_２以下となった場合には、Ｓ８に進む。Ｓ８以降もＳ４と同じ熱印加及びパルス状電圧印加が行われるが、Ｔｗのダウンカウントが開始され（Ｓ９）、Ｔｗが０になった時点で終了する。
【００２７】
すなわち、上記のフローでは、熱印加及びパルス状電圧印加開始後インプリント状態に入る（Ｖ_１≦Ｖ_２となった状態）までの時間とほぼ同じ時間継続して熱印加及びパルス状電圧印加を行っている。これは、インプリント状態に入った後すぐに終了すると、インプリント状態が元に戻る場合があることから、上記のように十分印加を行うようにしている。
【００２８】
上記のフローでは、熱印加及びパルス状電圧印加の両方を印加しているが、いずれか一方だけでもインプリント状態を生じさせることは可能である。また、検出用キャパシタＣｄのヒステリシス特性の検出を時間ｔ１のインターバルで行っているが、常時検出することも可能であり、インプリント状態が近づいた時点で行うようにすることも可能である。さらに、インプリント状態に入った後の継続時間についてもさらに増加することも可能である。
【００２９】
キャンセルフローは、インプリント状態をキャンセルさせるためのフローである。Ｓ１１でキャンセルュするメモリを特定し、Ｓ１２で特定したメモリに上述した熱印加及びパルス状電圧印加−反対データの書き込みが行われる。そして、検出装置により検出用キャパシタＣｄのヒステリシス特性が検出され、電圧Ｖ_１及び電圧Ｖ_２が初期値に戻ったか否かチェックされる（Ｓ１３）。初期値に戻っていなければＳ１２に戻り、熱印加及びパルス状電圧印加が継続されるが、初期値に戻れば終了する。Ｓ１２では、熱印加又はパルス状電圧印加のいずれか一方だけでもキャンセルは可能である。検出用キャパシタＣｄのヒステリシス特性は、インプリントフローと同様に常時検出してもよいし、あるインターバルで検出することも可能である。
【００３０】
インプリントフロー及びキャンセルフローを交互に組み合わせることでＲＯＭ→ＲＡＭ→ＲＯＭといったふうに必要に応じて切り換えることが可能となる。また、こうしたフローを繰り返したとしても、特に強誘電体の性能が大きく劣化することなく実用性は維持される。
図２は、本発明に係る半導体記憶装置の第２実施例を示している。この実施例では、熱印加手段を基板に内蔵せず、基板に外部から付加している例である。４は、図１のメモリ部分を形成したシリコン基板であり、５は、基板４に密着して設けられたフレームである。フレーム５は、銅系合金又はニッケル系合金が用いられているが、接続部６から電流が供給されることでそれ自体が発熱する発熱体となる。そして、フレーム５に電流を供給することで基板４のメモリ部分に熱を印加する。パルス状電圧印加等その他の部分については、第１実施例と同様である。
【００３１】
図３は、本発明に係る半導体記憶装置の第３実施例を示している。この実施例では、第１、２実施例のようにメモリ部分全体に熱印加するのではなく、メモリ部分の一部のみ熱印加を行う場合の例である。メモリ部分１の上部にはシリコン酸化膜９が形成されており、シリコン酸化膜上にはアルミニウム等で配線８が形成され、電極７と接続されている。そして、メモリ部分１の一部のメモリセルに対応するシリコン酸化膜９の部分（斜線部分）６が発熱体として機能するように配線８と接続されている。発熱体６は、シリコン酸化膜以外にポリシリコン又はアルミニウム等の材料を用いても良いし、不純物の拡散によるウェル部分として形成しても良い。発熱体６は、配線により表面に設けられた電極７と接続され、電極７から電流が供給されることで発熱し、一部のメモリセルに熱が印加されてインプリント状態になる。この実施例の場合は、予めＲＯＭ化するメモリセルが決まっている半導体記憶装置に用いると有効である。
【００３２】
図３では、メモリ部分の上部に発熱体を形成しているが、発熱体はメモリ部分の下部に設けてもよく、その場合にはメモリ部分の下部に上述したポリシリコン又はアルミニウム等をパターニングして積層すればよい。
【００３３】
【発明の効果】
以上説明したように、本発明に係る半導体記憶装置は、
（１）メモリセルのデータをインプリント状態に置くことで、データを誤操作等による書換から効果的に保護することが可能となる。
（２）いったんインプリント状態としたデータもリフレッシュにより容易に書換可能となるため、メモリを交換することなくデータ修正を効率よく行うことができる。
（３）長期のデータ保持により発生したインプリント状態も簡単に消去することができるため、メモリの再利用が可能となり結果的に寿命が延びるようになる。
（４）熱印加手段を半導体記憶装置に内蔵することにより小電力化がはかれ、また、こうした手段を付加してもサイズが大型化することもない。
といった効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す平面および断面図
【図２】本発明の第２実施例を示す平面および断面図
【図３】本発明の第３実施例を示す平面および断面図
【図４】メモリセルの断面図
【図５】パルス状電圧を示す図
【図６】検出装置の回路図
【図７】インプリントフロー及びキャンセルフローを示す図
【図８】強誘電体のインプリント特性の説明図
【符号の説明】
１・・・・メモリ部分
２・・・・発熱部分
３、７・・電極
４・・・・基板
５・・・・フレーム
６・・・・発熱体
８・・・・配線

Claims

強誘電体を有する複数のメモリセルを備え、該強誘電体の残留分極によりデータを記憶状態に保持する半導体記憶装置において、複数の前記メモリセルの強誘電体のインプリント状態を個別に制御するインプリント制御手段を備えたことを特徴とする半導体記憶装置。
前記インプリント制御手段は、前記メモリセルにパルス状電圧を所定時間連続して印加する電圧印加手段からなる請求項１記載の半導体記憶装置。
前記電圧印加手段は、前記メモリセルに該メモリセルの記憶状態を示す極性と同一の極性の前記パルス状電圧を印加することでインプリント状態とする手段である請求項２記載の半導体記憶装置。
前記電圧印加手段は、前記メモリセルに該メモリセルの記憶状態を示す極性と逆極性の前記パルス状電圧を印加することでインプリント状態をキャンセルさせる請求項２又は３記載の半導体記憶装置。
前記メモリセルの強誘電体のヒステリシス特性を検出する検出手段を備えた請求項１ないし４のいずれか１項に記載の半導体記憶装置。
前記インプリント制御手段は、該インプリント制御手段の作動開始時から前記検出手段がインプリント状態を示すヒステリシス特性を検出した時までの時間作動した後、少なくとも前記時間とほぼ同一の時間だけ継続して作動する請求項５記載の半導体記憶装置。