DE10056546C1 - Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher - Google Patents

Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher

Info

Publication number
DE10056546C1
DE10056546C1 DE10056546A DE10056546A DE10056546C1 DE 10056546 C1 DE10056546 C1 DE 10056546C1 DE 10056546 A DE10056546 A DE 10056546A DE 10056546 A DE10056546 A DE 10056546A DE 10056546 C1 DE10056546 C1 DE 10056546C1
Authority
DE
Germany
Prior art keywords
write
memory
storage
memory cell
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10056546A
Other languages
English (en)
Inventor
Michael Kund
Reinhard Salchner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10056546A priority Critical patent/DE10056546C1/de
Priority to US10/000,691 priority patent/US6661694B2/en
Application granted granted Critical
Publication of DE10056546C1 publication Critical patent/DE10056546C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Abstract

Die Erfindung betrifft eine Anordnung und ein Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher, bei der bzw. dem zur Erhöhung der remanenten Polarisation bzw. Magnetisierung unter Ausnutzung des Imprint-Effektes der Speicherinhalt in die jeweils gleichen Speicherzellen mehrmals eingeschrieben wird.

Description

Die vorliegende Erfindung betrifft eine Anordnung und ein Verfahren zur Erhöhung der Speicherdauer und der Speichersi­ cherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher (FeRAM bzw. MRAM) nach dem Oberbegriff des Patentanspruchs 1 bzw. 4.
Die Speicherdauer - auch Retention- oder Rückhaltezeit ge­ nannt - und die Speichersicherheit eines in einem Speicher­ chip realisierten ferroelektrischen oder ferromagnetischen Halbleiterspeichers sind für eine große Anzahl von Anwendun­ gen dieser Halbleiterspeicher kritische Parameter. Denn die Speicherdauer und letztlich auch die Speichersicherheit wer­ den in allen bisher eingesetzten Technologien durch die "Un­ zulänglichkeit" des jeweils verwendeten Materials bestimmt. Als Beispiel hierfür soll ein DRAM (Dynamischer RAM) ange­ führt werden, bei dem der begrenzende Faktor für die Spei­ cherdauer durch den Ladungsverlust des Speicherkondensators infolge verschiedener materialabhängiger Leckmechanismen ge­ geben ist. Zum Ausgleich dieses Ladungsverlustes sind bei DRAMs Refreshzyklen erforderlich.
Bei DRAMs ist dieser Ladungsverlust so groß, dass sie als flüchtige Halbleiterspeicher bezeichnet werden. Ohne die Re­ freshzyklen wäre die Speicherdauer in DRAMs für praktische Anwendungen nicht ausreichend.
Die Speicherdauer spielt aber auch bei den sogenannten nicht­ flüchtigen Halbleiterspeichern, wie den ferroelektrischen Halbleiterspeichern (FeRAMs) und den ferromagnetischen Halb­ leiterspeichern (MRAMs) eine nicht zu unterschätzende Rolle.
Denn auch bei FeRAMs und bei MRAMs sind über längere Zeiten Verluste an Polarisation (FeRAM) bzw. Magnetisierung (MRAM) zu beobachten.
Ferroelektrische und ferromagnetische Materialien haben die Eigenschaft, dass sich ihre Hystereseschleife, in der die Ab­ hängigkeit der Polarisation bzw. Magnetisierung vom elektri­ schen bzw. magnetischen Feld aufgetragen ist, bei häufig wie­ derholtem Durchfahren abhängig von der Richtung des angeleg­ ten elektrischen bzw. magnetischen Feldes verschiebt. Dies ist ein den ferroelektrischen und ferromagnetischen Materia­ lien intrinsischer Effekt (Imprint).
In der US 5,912,835 ist ein nichtflüchtiger ferroelek­ trischer Speicher der eingangs genannten Art beschrie­ ben, bei dem eine Refresh-Schaltung einen Zähler hat, der die seit einem vorangehenden Daten-Refresh abgelau­ fene Zeit zählt. Überschreitet der Zählwert eine vorbe­ stimmte Zeitdauer, so wird eine erneute Daten-Refresh- Sequenz eingeleitet.
Weiterhin ist aus der US 5,953,245 eine Halbleiterspei­ chervorrichtung bekannt, bei der eine Steuereinrichtung Wärme oder gepulste Spannung für eine bestimmte Zeitdau­ er an Speicherzellen anlegt, um so einen Einschreibvor­ gang zu beschleunigen.
Es ist nun Aufgabe der vorliegenden Erfindung, eine Anordnung und ein Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferroma­ gnetischen Halbleiterspeicher zu schaffen, bei der bzw. dem die Speicherdauer und die Speichersicherheit mittels einfa­ cher Maßnahmen erheblich gesteigert werden können.
Diese Aufgabe wird erfindungsgemäß durch eine Anordnung mit den Merkmalen des Patentanspruches 1 bzw. durch ein Verfahren mit den Merkmalen des Patentanspruches 4 gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die erfindungsgemäße Anordnung und das erfindungsgemäße Ver­ fahren nutzen in vorteilhafter Weise den oben erwähnten in­ trinsischen Effekt der ferroelektrischen und ferromagneti­ schen Materialien aus: da durch häufig wiederholtes Durchfah­ ren der jeweiligen Hystereseschleife sich diese abhängig von der Richtung des angelegten elektrischen oder magnetischen Feldes verschiebt, können auf diese Weise die remanente Pola­ risation bzw. die remanente Magnetisierung, d. h. die Größe des gespeicherten digitalen Signales, und damit auch die Speicherdauer erhöht werden. Wird beispielsweise an ein fer­ roelektrisches Material häufig ein positives elektrisches Feld angelegt, so verschiebt sich dessen Hystereseschleife in der Richtung dieses elektrischen Feldes, wodurch sich die ne­ gative remanente Polarisation infolge des intrinsischen Ef­ fektes vergrößert, was eine Steigerung der Speicherdauer be­ deutet.
Die erfindungsgemäße Anordnung kann ohne weiteres in die Speicherchips von FeRAMs bzw. MRAMs integriert werden. Beson­ ders vorteilhaft ist die Anwendung der Erfindung dann, wenn von einem Speicherchip mit einem FeRAM oder MRAM eine hohe Speicherdauer bzw. Speichersicherheit eingehalten werden muss, was beispielsweise dann gilt, wenn die Speicherchips in Karten für Zugangskontrollen eingesetzt werden oder die Spei­ cherchips allgemein personenbezogene Informationen enthalten.
Die erfindungsgemäße Anordnung bzw. das erfindungsgemäße Ver­ fahren ermöglicht so eine Kombination der Vorteile eines schnellen Schreibens, einer niedrigen verwendeten Spannung und einer hohen Wiederbeschreibbarkeit von FeRAMs oder MRAMs mit einer langen Speicherdauer und damit Speichersicherheit eines FLASH-Speichers.
Die erfindungsgemäße Anordnung ist relativ einfach aufgebaut, da sie im wesentlichen lediglich ein Rückschreibregister und einen Rückschreib-Controller benötigt: in das Rückschreibre­ gister wird der Inhalt von Speicherzellen eines Speicherzel­ lenfeldes n-fach (n ≧ 1) rückgeschrieben. Vorzugsweise gilt dabei n << 1, wobei n beispielsweise zwischen 100 und 1000 liegen oder aber auch größer als 1000 sein kann. Der Rück­ schreib-Controller lässt den in das Rückschreibregister rück­ geschriebenen Inhalt von Speicherzellen des Speicherzellen­ feldes über den ohnehin vorhandenen Zeilendecodierer bzw. Spaltendecodierer erneut in das Speicherzellenfeld einschrei­ ben.
Das erfindungsgemäße Verfahren lässt sich in wenigen Verfah­ rensschritten ausführen:
Zunächst wird ein Speicherzellenfeld mit der zu speichernden Information beschrieben. Sodann wird ein spezieller Rück­ schreibemodus eingeleitet, wobei festgelegt wird, wie oft das jeweilige Datum der einzelnen Speicherzellen zurückgeschrie­ ben werden soll, was beispielsweise n-fach geschehen kann (n . 1). Mittels des Rückschreib-Controllers wird dann in das Rückschreibregister jede Speicherzelle ausgelesen, ihr Inhalt bewertet und dieselbe Speicherzelle wieder n-fach nach n-ma­ ligem Bewerten beschrieben. Die Anzahl n des Auslesens und Wiederbeschreibens kann in einem Rückschreibzähler gesetzt werden. Die für das Zurückschreiben erforderliche Zeit kann reduziert werden, indem mehrere Speicherzellen gleichzeitig beschrieben werden.
Durch Angabe von Start- und Stoppadressen eines zu schreiben­ den Bereiches des Speicherzellenfeldes ist es möglich, nur einen Teil des jeweiligen Speicherchips mit der erfindungsge­ mäßen Anordnung zu versehen bzw. dem erfindungsgemäßen Ver­ fahren zu unterwerfen, so dass ausschließlich in diesem Teil die Polarisation bzw. Magnetisierung und damit sowohl die Speicherdauer als auch die Speichersicherheit, beispielsweise gegenüber einer erhöhten Temperatur, gesteigert wird.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Darstellung des Normalzustandes einer Hysterese bei einer ferroelektrischen Spei­ cherzelle,
Fig. 2 den Zustand einer Hysterese nach häufigem Anlegen eines positiven elektrischen Feldes an eine fer­ roelektrische Speicherzelle,
Fig. 3 den Zustand einer Hysterese nachhäufigem Anlegen eines negativen elektrischen Feldes an eine fer­ roelektrische Speicherzelle und
Fig. 4 ein Blockschaltbild der erfindungsgemäßen Anord­ nung.
In den Fig. 1 bis 3 sind Hysteresekurven für ein ferroelek­ trisches Material gezeigt. Dabei ist jeweils die Polarisation P in Abhängigkeit von dem angelegten elektrischen Feld E auf­ getragen.
Entsprechende Hysteresekurven werden für magnetisches Mate­ rial erhalten, wenn deren Magnetisierung M in Abhängigkeit von einem angelegten Magnetfeld H ausgewertet wird. Demgemäß sind auf den Achsen der Hysteresekurven der Fig. 1 bis 3 zu­ sätzlich zu der Polarisation P und dem elektrischen Feld E noch die Magnetisierung M und das Magnetfeld H in Klammern eingetragen.
Fig. 1 zeigt den Normalzustand der Hysterese P(E), also den Verlauf der Polarisation P in Abhängigkeit von dem angelegten elektrischen Feld E. Die remanente Polarisation Pr ist dabei unabhängig von der Richtung des angelegten elektrischen Fel­ des E gleich groß, d. h. |Pr| = |-Pr|.
In Fig. 2 ist der Verlauf der Hystereseschleife P(E) darge­ stellt, wie dieser nach häufigem Anlegen eines positiven elektrischen Feldes +E auftritt. Ein solches positives elek­ trisches Feld +E wird beispielsweise zum Schreiben einer "1" benötigt. In diesem Fall ist aber |-Pr| erheblich größer als |Pr|, was auf den eingangs erläuterten intrinsischen Effekt (Imprint) zurückzuführen ist. Mit anderen Worten, die Polari­ sation ist nach häufigem Anlegen eines positiven elektrischen Feldes +E erheblich größer, was eine Steigerung der Speicher­ dauer und zusätzlich eine Vergrößerung der Speichersicherheit bedeutet.
Fig. 3 zeigt die aus dem Normalzustand von Fig. 1 nach links verschobene Hystereseschleife P(E), wie diese nach häufigem Anlegen eines negativen elektrischen Feldes -E erhalten wird. Ein solches negatives elektrisches Feld -E kann dem Schreiben einer "0" zugeordnet werden. In diesem Fall ist die positive Polarisation |Pr| erheblich größer als die negative Polarisa­ tion |-Pr|. Mit anderen Worten, durch mehrfaches Anlegen des negativen elektrischen Feldes lässt sich die Polarisation zum Schreiben beispielsweise eines "0"-Signales verstärken und damit die Speicherdauer und Speichersicherheit erhöhen.
Der Vollständigkeit halber sind in den Fig. 1 bis 3 auch die Sättigungspolarisation Psat und -Psat sowie das Koerzitivfeld Ec und -Ec für den Fall eines ferroelektrischen Materials eingetragen.
Fig. 4 zeigt ein Blockschaltbild der erfindungsgemäßen Anord­ nung. Ein Speicherzellenfeld 1 ist mit einem Zeilendecoder 2 und über einen Bewerter 3 mit einem Spaltendecoder 4 verbun­ den. Der Zeilendecoder 2 und der Spaltendecoder 4 sind jeweils an einen Rückschreib-Controller 6 angeschlossen, der über ein Rückschreibregister 5 mit dem Bewerter 3 in Verbin­ dung steht. Der Rückschreib-Controller 6 ist mit einem Rück­ schreibzähler 7 verbunden. Außerdem sind noch ein Start-/Stopp-Adress-Puffer 8 und ein Rückschreibzähler-Puffer 9 vorgesehen, die zwischen Eingängen In und dem Rückschreib- Controller 6 bzw. dem Rückschreibzähler 7 liegen.
Der Bewerter 3 kann anstelle mit dem Spaltendecoder 4 auch mit dem Zeilendecoder 2 verbunden sein, wie dies durch ein Bezugszeichen 3 1 angedeutet ist.
Über den Start-/Stopp-Adress-Puffer 8 werden Adressen in den Rückschreib-Controller 6 eingegeben, welche einen bestimmten Bereich im Speicherzellenfeld festlegen, in welchem die Spei­ cherzellen einem mehrmaligen Rückschreiben zur Erhöhung ihrer Polarisation unterworfen werden sollen. Dieser Bereich kann gegebenenfalls auch das gesamte Speicherzellenfeld 1 umfas­ sen.
Der Rückschreibzähler-Puffer 9 dient zur Eingabe einer Zahl n, mit welcher die einzelnen Speicherzellen zurückgeschrieben werden sollen.
Wenn das Speicherzellenfeld 1 in normaler Weise mit der zu speichernden Information beschrieben ist und zur Steigerung der Speicherzeit bzw. Speichersicherheit die remanente Pola­ risation erhöht werden soll, wird der Speicherchip in den Rückschreibmodus versetzt, indem in den Rückschreibzähler- Puffer 9 die Anzahl n für das Rückschreiben und in den Start-/Stopp-Adress-Puffer 8 die Adressen der rückzuschrei­ benden Speicherzellen des Speicherzellenfeldes 1 eingegeben werden. Der Rückschreib-Controller 6 liest dann über die De­ coder 2 und 4 sowie den Bewerter 3 jede Speicherzelle - gege­ benenfalls mehrere Speicherzellen gleichzeitig - aus, bewer­ tet deren Inhalt und übernimmt den Inhalt in das Rückschreibregister 5. Nach jedem Auslesen des Inhaltes der jeweiligen Speicherzellen des Speicherzellenfeldes 1 in das Rück­ schreibregister 5 wird dieser Inhalt wieder in die entspre­ chenden Speicherzellen eingeschrieben. Mit anderen Worten, in die mehrmals zu beschreibenden Speicherzellen wird jeweils ein Speicherinhalt "0" oder "1" eingegeben, so dass in dieser Speicherzelle der Hysteresezustand der Fig. 2 bzw. 3 mit ei­ ner jeweils erhöhten Polarisation vorliegt.
Die erfindungsgemäße Anordnung und das erfindungsgemäße Ver­ fahren nutzen so in vorteilhafter Weise den intrinsischen Ef­ fekt "Imprint" aus, um in dem Speicherchip mit ferroelektri­ schen oder ferromagnetischen Materialien, also einem FeRAM bzw. einem MRAM, die Speicherdauer und damit auch die Spei­ chersicherheit zu erhöhen.
Der Aufwand für die erfindungsgemäße Anordnung ist äußerst gering, wie sich aus dem Beispiel von Fig. 4 ergibt. Da das Rückschreiben der Speicherzellen über den Rückschreib-Con­ troller 6 und das Rückschreibregister 5 sehr rasch vorgenom­ men werden kann, lässt sich das erfindungsgemäße Verfahren in kurzer Zeit ausführen, so dass insgesamt der schaltungstech­ nische und zeitliche Aufwand zur Realisierung der erhöhten Polarisation bzw. Magnetisierung für einen FeRAM bzw. MRAM äußerst gering sind.
Die Erfindung kann bei allen Speichermaterialien angewandt werden, die Hystereseeigenschaften haben. Sie ist also inso­ weit nicht auf FeRAMs und MRAMs beschränkt.

Claims (4)

1. Anordnung zur Erhöhung der Speicherdauer und der Speicher­ sicherheit in einem ferromagnetischen oder ferroelektrischen Halbleiterspeicher, umfassend:
ein Speicherzellenfeld (1) mit einer Vielzahl von in Zeilen und Spalten angeordneten Speicherzellen (10),
einen Zeilendecoder (2) und einen Spaltendecoder (4) zum Beschreiben der Speicherzellen (10),
einen Bewerter (3) zum Bewerten der Inhalte der Speicher­ zellen (10),
ein Rückschreibregister (5), in das der Inhalt des Spei­ cherzellenfeldes (1) wenigstens teilweise n-fach (n ≧ 1) rückschreibbar ist und
einen Rückschreib-Controller (6), der den in das Rück­ schreibregister (5) rückgeschriebenen Inhalt des Speicher­ zellenfeldes (1) über den Zeilendecoder (2) und den Spal­ tendecoder (4) erneut in das Speicherzellenfeld (1) ein­ schreiben lässt,
gekennzeichnet durch
einen mit dem Rückschreib-Controller (6) verbundenen Rück­ schreibzähler (7), der die Anzahl des Rückschreibens des In­ halts des Speicherzellenfeldes (1) in das Rückschreibregister (5) zählt.
2. Anordnung nach Anspruch 1, gekennzeichnet durch einen Start-/Stopp-Adress-Puffer (8) zum Festlegen ei­ nes Bereiches des Speicherzellenfeldes (10) in welchem ein n- faches Rückschreiben der Speicherzellen (10) in das Rück­ schreibregister (5) erfolgen soll.
3. Anordnung nach einem der Ansprüche 1 bis 2, gekenn­ zeichnet durch einen Rückschreibzähler-Puffer (9) zur Eingabe der Anzahl (n), in welcher das Rückschreiben des Speicherzellenfeldes (1) in das Rückschreibregister (5) vor­ zunehmen ist.
4. Verfahren zur Erhöhung der Speicherdauer und der Speicher­ sicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher, dadurch gekennzeichnet, dass zur Vergrößerung der remanenten Polarisation (Pr, -Pr) bzw. der remanenten Magnetisierung der Speicherinhalt n-fach (n ≧ 1) in den Halbleiterspeicher eingeschrieben, bewertet, zwi­ schengespeichert und erneut in die jeweils gleichen Speicher­ zellen eingeschrieben und dabei gezahlt wird.
DE10056546A 2000-11-15 2000-11-15 Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher Expired - Fee Related DE10056546C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10056546A DE10056546C1 (de) 2000-11-15 2000-11-15 Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher
US10/000,691 US6661694B2 (en) 2000-11-15 2001-11-15 Configuration and method for increasing the retention time and the storage security in a ferroelectric or ferromagnetic semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056546A DE10056546C1 (de) 2000-11-15 2000-11-15 Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher

Publications (1)

Publication Number Publication Date
DE10056546C1 true DE10056546C1 (de) 2002-06-20

Family

ID=7663357

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10056546A Expired - Fee Related DE10056546C1 (de) 2000-11-15 2000-11-15 Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher

Country Status (2)

Country Link
US (1) US6661694B2 (de)
DE (1) DE10056546C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350168B4 (de) * 2003-10-28 2008-07-03 Qimonda Ag Speicheranordnung und Verfahren zum Betreiben einer solchen

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1942883A (zh) * 2004-05-25 2007-04-04 松下电器产业株式会社 半导体存储卡
US7770027B2 (en) * 2004-11-15 2010-08-03 Nintendo Co., Ltd. Semiconductor memory device
US20060190678A1 (en) * 2005-02-22 2006-08-24 Butler Douglas B Static random access memory (SRAM) compatible, high availability memory array and method employing synchronous dynamic random access memory (DRAM) in conjunction with a single DRAM cache and tag
US7506100B2 (en) * 2005-02-23 2009-03-17 United Memories, Inc. Static random access memory (SRAM) compatible, high availability memory array and method employing synchronous dynamic random access memory (DRAM) in conjunction with a data cache and separate read and write registers and tag blocks
US7656700B2 (en) * 2007-09-17 2010-02-02 Seagate Technology Llc Magnetoresistive sensor memory with multiferroic material
US10964748B1 (en) 2019-11-18 2021-03-30 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same
US11069741B2 (en) 2019-11-18 2021-07-20 Western Digital Technologies, Inc. Electric field controllable spin filter tunnel junction magnetoresistive memory devices and methods of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912835A (en) * 1996-06-06 1999-06-15 Nec Corporation Non-volatile ferroelectric memory device for storing data bits restored upon power-on and intermittently refreshed
US5953245A (en) * 1996-11-21 1999-09-14 Rohm Co., Ltd. Semiconductor memory device and method of controlling imprint condition thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245529A (ja) * 1987-03-31 1988-10-12 Toshiba Corp レジスタ退避復元装置
JPH10269784A (ja) * 1997-03-28 1998-10-09 Rohm Co Ltd 強誘電体メモリ
JP3429977B2 (ja) 1997-05-16 2003-07-28 富士通株式会社 スキュー低減回路及び半導体装置
DE19950581A1 (de) * 1999-10-20 2001-04-26 Infineon Technologies Ag Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912835A (en) * 1996-06-06 1999-06-15 Nec Corporation Non-volatile ferroelectric memory device for storing data bits restored upon power-on and intermittently refreshed
US5953245A (en) * 1996-11-21 1999-09-14 Rohm Co., Ltd. Semiconductor memory device and method of controlling imprint condition thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350168B4 (de) * 2003-10-28 2008-07-03 Qimonda Ag Speicheranordnung und Verfahren zum Betreiben einer solchen

Also Published As

Publication number Publication date
US6661694B2 (en) 2003-12-09
US20020071303A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
DE602006000579T2 (de) Verfahren für den Betrieb eines PMC-Speichers und CBRAM-Schaltung
DE60108636T2 (de) Adressierung einer speichermatrix
DE60109472T2 (de) Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens
DE112018003001T5 (de) Ferroelektrische 2T1C-Direktzugriffsspeicherzelle
DE60109307T2 (de) Nichtfluechtige passive speicherarray und sein leseverfahren
DE102006003933A1 (de) Integrierte Speichereinrichtung und Verfahren zum Betreiben einer integrierten Speichereinrichtung
DE19954845B4 (de) Nichtflüchtige ferroelektrische Speicherzelle vom NAND-Typ, sowie nichtflüchtiger ferroelektrischer Speicher unter Verwendung einer solchen
DE19832994C2 (de) Ferroelektrische Speicheranordnung
DE10056546C1 (de) Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher
DE10038228B4 (de) Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers
DE60107174T2 (de) Halbleiterspeicheranordnung
DE10223711A1 (de) Ferroelektrischer Speicher und Verfahren zu dessen Ansteuerung
DE60213869T2 (de) Verfahren zum lesen einer passiven matrixadressierbaren einrichtung und einrichtung zur durchführung des verfahrens
DE69920306T2 (de) Ferroelektrische Speicheranordnung
DE60021939T2 (de) Ferroelektrische Speicheranordnung die Festwertdaten festhält
EP0991079A2 (de) Integrierter Speicher
DE10034699B4 (de) Leseverstärker in einem nichtflüchtigen ferroelektrischen Speicher
EP1102168B1 (de) Integrierter Speicher mit Speicherzellen und Referenzzellen
DE19919360C2 (de) Integrierter Speicher mit Bitleitungen, Wortleitungen und Plattenleitungen sowie Betriebsverfahren für einen entsprechenden Speicher
EP1163675B1 (de) Integrierter speicher mit speicherzellen und referenzzellen sowie betriebsverfahren für einen solchen speicher
DE102004059035A1 (de) Einprägeunterdrückungs-Schaltungsschema
DE10046051A1 (de) Nichtflüchtiger ferroelektrischer Speicher und Schaltung zum Betreiben desselben
DE10035108B4 (de) Nichtflüchtiger ferroelektrischer Speicher
DE10310779B4 (de) Integrierte Speicherschaltung mit erhöhter Zuverlässigkeit
EP1166276B1 (de) Integrierter ferroelektrischer speicher, dessen plattenleitungen vom spaltendecoder selektiert werden

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee