DE60109472T2 - Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens - Google Patents

Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens Download PDF

Info

Publication number
DE60109472T2
DE60109472T2 DE60109472T DE60109472T DE60109472T2 DE 60109472 T2 DE60109472 T2 DE 60109472T2 DE 60109472 T DE60109472 T DE 60109472T DE 60109472 T DE60109472 T DE 60109472T DE 60109472 T2 DE60109472 T2 DE 60109472T2
Authority
DE
Germany
Prior art keywords
memory cells
cells
memory
polarization
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60109472T
Other languages
English (en)
Other versions
DE60109472D1 (de
Inventor
Per-Erik Nordal
Per BRÖMS
Mats Johansson
Gude Hans GUDESEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ensurge Micropower ASA
Original Assignee
Thin Film Electronics ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thin Film Electronics ASA filed Critical Thin Film Electronics ASA
Publication of DE60109472D1 publication Critical patent/DE60109472D1/de
Application granted granted Critical
Publication of DE60109472T2 publication Critical patent/DE60109472T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Shift Register Type Memory (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Durchführen von Schreib- und Leseoperationen in einem matrixadressierten Speicherarray von Speicherzellen mit einem elektrisch polarisierbaren Material, das Polarisationsremanenz aufweist, insbesondere einem Elektret- oder ferroelektrischen Material, wobei ein in einer Speicherzelle gespeicherter Logikwert durch einen tatsächlichen Polarisationszustand in der Speicherzelle repräsentiert und durch Detektieren eines Ladungsflusses zu oder von der Zelle als Reaktion auf das Anlegen von Spannungen an Wortleitungen und Bitleitungen zum Adressieren der Speicherzellen des Arrays bestimmt wird, wobei die Ladungsflußdetektion insbesondere auf dem Detektieren einer durch eine Polarisationsänderung in dem polarisierbaren Material verursachten Ladungsflußkomponente basiert und wobei Schreib- und Leseoperationen unter der Kontrolle einer Steuerschalteinrichtung durchgeführt werden. Außerdem betrifft die vorliegende Erfindung eine Vorrichtung zum Durchführen des Verfahrens, wobei die Vorrichtung mindestens ein matrixadressiertes Speicherarray von Speicherzellen mit einem elektrisch polarisierbaren Material, das Polarisationsremanenz aufweist, insbesondere einem ferroelektrischen Material, enthält, wobei ein in einer Speicherzelle gespeicherter Logikwert durch den Polarisationszustand in einzelnen, separat wählbaren Speicherzellen repräsentiert und durch Detektieren eines Ladungsflusses zu oder von den Speicherzellen als Reaktion auf das Anlegen von Spannungen an die Wort- und Bitleitungen zum Adressieren der Speicherzellen eines Arrays bestimmt wird, wobei die Ladungsflußdetektion insbesondere auf einer durch eine Polarisationsänderung in dem polarisierbaren Material verursachten Ladungsflußkomponente basiert.
  • Auf ferroelektrischen Dünnfilmen basierende Speicherbausteine nähern sich zur Zeit einem Grad der Reife, bei dem die Implementierung in praktischen Bausteinen möglich wird. Es sind zwei Haupttypen von Bausteinarchitekturen relevant, bei denen entweder eine aktive oder passive Matrixadressierung der gespeicherten Daten erfolgt.
  • In adressierten Aktivmatrixarchitekturen wird jedes Bit in einer Speicherzelle gespeichert, die aus einer ferroelektrisch gefüllten Kondensatorstruktur mit einer zugeordneten eigenen Mikroschaltung besteht. Das ferroelektrische Material wird typischerweise in einem von zwei stabilen Zuständen polarisiert, wodurch ein Informationsbit repräsentiert wird. Der Speicherbaustein umfaßt eine große Anzahl solcher Zellen, die in einer Matrix von Leitern angeordnet werden. Die in solchen Bausteinen verwendeten ferroelektrischen Materialien sind typischerweise anorganische Keramiken, z. B. Perowskite.
  • In passiven matrixadressierten Architekturen, die für die vorliegende Erfindung die primär relevanten sind, wird das ferroelektrische Dünnfilmmaterial zwischen zwei orthogonalen Mengen von Elektroden dergestalt geschichtet, daß in jeder Überlappungsregion zwischen kreuzenden Elektroden eine kondensatorartige Struktur gebildet wird. Ein Bit wird als ein Polarisationszustand in der Kondensatorstruktur gespeichert, wodurch eine elementare Speicherzelle gebildet wird. In Verbindung mit jeder Zelle sind keine aktiven Schaltkreise beteiligt, daher der Begriff passive Matrixadressierung. Diese Architektur hängt im allgemeinen von Ferroelektrika mit bestimmten Hystereseeigenschaften ab und zur Zeit wurden nur einige wenige Ferroelektrika auf organischer Basis als für die Praxis potentiell nützlich identifiziert. Die Informationen werden typischerweise destruktiv gelesen, d. h. durch Auferlegen eines elektrischen Feldes, das eine Polarisationsausrichtung in den Speicherzellen entlang der Lesefeldrichtung verursacht.
  • Bei vielen Anwendungen ist es erwünscht, Lese-/Schreiboperationen in einer gegebenen Speicherzelle eine große Anzahl von Malen durchzuführen, und in diesem Fall wird das polarisierbare Material wiederholten Polarisationsumkehrungen unterzogen und ermüdet letztendlich. Ermüdung manifestiert sich auf verschiedene Weisen, hauptsächlich als vergrößertes Koerzitivfeld, langsamere remanente Polarisation und langsameres Umwechseln, und all dies ist in Speicherbausteinen sehr unerwünscht. Ein weiteres Phänomen, das den Ausleseprozeß verkompliziert, ist Einprägung. Wenn eine Zelle für einen großen Zeitraum in demselben Polarisationszustand (d. h. Logikzustand) gelassen wird, kann sie eine Tendenz entwickeln, in diesem Zustand "eingefroren" zu werden, so daß die Ansteuerspannung erhöht und/oder länger angelegt werden muß, um sie zu lösen und sie auf die andere Polarisationsrichtung umzuschalten.
  • Vorbekannte Leseprotokolle, die Leseimpulse fester Länge verwenden, müssen die große Streuung der Zellenumschaltgeschwindigkeiten und des Polarisationsansprechverhaltens berücksichtigen, die sich aufgrund der Ermüdung und/oder Einprägung entwickelt. Somit müssen die Impulse eine hohe Spannung und lange Dauer aufweisen, um sicherzustellen, daß das ungünstigste Szenario gehandhabt werden könnte. Dies ist aus mehreren Gründen unerwünscht. Eine hohe Spannung bedeutet höhere Kosten und mehr Platz beanspruchende Ansteuerschaltkreise, einen größeren Stromverbrauch und erhöhtes Übersprechen. Längere Impulse bedeuten niedrigere Datenzugriffs- und Transfergeschwindigkeiten. Das Verwenden langer Impulse mit hoher Spannung sogar für Zellen, die in einwandfreiem Zustand oder nur mäßig ermüdet sind, trägt schließlich selbst zu einer beschleunigten Ermüdung bei.
  • Für konkrete Beispiele für relevante vorbekannte betreffende Verfahren zum Auslesen von Daten aus ferroelektrischen Speicherbausteinen wird auf die EP-Patentanmeldung Nr. 0 767 464 A2 (Tamura & al.) verwiesen, die, um Störungen der Leserate einer ferroelektrischen Speicherzelle zu minimieren, ein Impulsspannungsprotokoll anwendet, das große Spannungsauslenkungen über die Speicherzellen hinweg vermeidet, und das Auslesespannungsprotokoll ist darüberhinaus in bezug auf zeitliche und auch Amplitudenaspekte der anzulegenden Spannungsimpulse statisch. Ferner wird auf das US-Patent Nr. 5 487 0129 verwiesen (Kuroda), worin die Verwendung einer Auffrischprozedur offengelegt wird, nachdem eine bestimmte Anzahl von Lese-/Schreiboperationen an einer Speicherzelle ausgeführt worden ist, wobei die Auffrischprozedur darin besteht, eine Polarisationsspannung Vp anzulegen, die höher als die Schreibspannung V0 ist. Dies stellt sicher, eine durch Ermüdung verursachte Reduktion der ferroelektrischen Polarisation zu beseitigen und einen höheren Polarisationswert der Speicherzelle wiederherzustellen. Eine solche Auffrischprozedur ist jedoch bestenfalls nur in speziellen Fällen anwendbar, z. B. falls Ermüdung auf Ladungsakkumulation und Domänen-Pinning aufgrund seichter Ladungsfallen zurückzuführen ist, wäre aber nicht sehr hilfreich in komplizierteren Fällen, bei denen tiefe Ladungsfallen, Leerstellenmigration oder eine unumkehrbare Chemie an den Elektroden auftreten. Ferner ist zu beachten, daß beide oben erwähnten Publikationen nur aktiv-matrixadressierbare Speicherbausteine betreffen, während es wünschenswert wäre, daß die Schreib-/Leseprotokolle auch auf passiv-matrixadressierbare Speicherbausteine anwendbar sind.
  • Eine Hauptaufgabe der vorliegenden Erfindung ist die Bereitstellung neuer Verfahren zum Lesen und Schreiben von Daten in Speicherbausteinen auf der Basis von elektrisch polarisierbarem Material, insbesondere von Ferroelektrika, wodurch die Polarisation durch Verfahren, die weniger anfällig für die Erzeugung von Ermüdung sind, größere Datengeschwindigkeiten ergeben und weniger Ansprüche an die Ansteuerschaltkreise als derzeitige Alternativen stellen, sondiert und gesteuert werden kann.
  • Die obige Zielsetzung sowie weitere Vorteile und Merkmale werden mit einem Verfahren erreicht, das gemäß der Erfindung dadurch gekennzeichnet ist, daß eine dynamische Ladungsantwort einer oder mehrerer der Speicherzellen während einer Leseoperation aufgezeichnet wird, wobei ein Polarisationsgrad in dem polarisierbaren Material während jeder Leseoperation auf einen Wert begrenzt wird, der von der aufgezeichneten dynamischen Ladungsantwort abhängt und durch die Steuerschaltungseinrichtung definiert wird, wobei der Wert in dem Bereich von größer als Null bis zu einer Obergrenze kleiner als der Sättigungsbetrag der Polarisation liegt und mit vorbestimmten Kriterien für eine zuverlässige Detektion eines Logikzustands einer Speicherzelle vereinbar ist, und daß die Schreib- und Leseoperationen gemäß Informationen über eine tatsächliche momentane Ladungsantwort gesteuert werden.
  • Bei einer vorteilhaften Ausführungsform des erfindungsgemäßen Verfahrens wird der gespeicherte Logikwert einer Speicherzelle durch Anlegen eines oder mehrerer Spannungsimpulse bestimmt, deren Eigenschaften durch die Steuerschaltungseinrichtung gesteuert werden.
  • In dieser Verbindung wird bevorzugt, für den Speicher im Hinblick auf das aufgezeichnete Aussetzen der Speicherzellen gegenüber Ermüdungs- und Einprägungsverursachungsfaktoren verursachenden Faktoren eine Adressierungsvorgeschichte einzurichten und/oder dynamische Ladungsantwortinformationen von einer oder mehreren Referenzzellen oder Paaren von Referenzzellen und/oder einer oder mehreren Speicherzellen oder Paaren von Speicherzellen in der Matrix zu erfassen und die vorbestimmten Detektionskriterien und/oder die erfaßten Ladungsantwortinformationen einzurichten, um die Eigenschaften des Spannungsimpulses bzw. der Spannungsimpulse einzustellen, und die Adressierungsvorgeschichte kann dann die akkumulierte Anzahl von Schreib- und/oder Leseoperationen und/oder die Einprägezeit in spezifischen Speicherzeilen oder Gruppen von spezifischen Speicherzellen umfassen oder die dynamischen Ladungsantwortinformationen können Informationen über ein zuvor aufgezeichnetes Ladungsantwortverhalten der Speicherzellen umfassen. Außerdem ist es dann vorzuziehen, daß die dynamischen Ladungsantwortinformationen von mindestens einem Paar Referenzzellen in der Matrix erfaßt werden, wobei eine Zelle in jedem Paar eine logische Null und die andere eine logische 1 repräsentiert.
  • Bei dem erfindungsgemäßen Verfahren wird bevorzugt, daß die Steuerschaltungseinrichtung eine kontinuierliche oder periodische Analyse zufälliger und systematischer Rauschbeiträge zu der aufgezeichneten dynamischen Ladungsantwort von den Referenzzellen oder adressierten Speicherzellen durchführt, wobei die Ergebnisse aus der Analyse als Eingangsdaten für den Algorithmus zur Steuerung des Lese-/Schreibprotokolls verwendet werden. Zusätzlich wird dann auch bevorzugt, daß die Analyse von Rauschbeiträgen auf einer statistischen Streuung von dynamischen Ladungsantworten basiert, die aus Zeiten in bekannten Logikzuständen, aus einzelnen, eine Anzahl von Malen adressierten Zellen und/oder aus einer Menge ähnlicher aber physikalisch verschiedener Speicherzellen aufgezeichnet werden.
  • Bei einer Ausführungsform des erfindungsgemäßen Verfahrens, bei der die Steuerkriterien auf dynamischen Ladungsantwortinformationen basieren, ist es vorteilhaft, daß mindestens einer der Spannungsimpulse ein Schrittspannungsimpuls variabler Länge ist, wobei die Länge durch die Schaltungssteuereinrichtung gesteuert wird und/oder daß die Steuerschaltungseinrichtung die Plateauwerte σSATURATION und σBACKGROUND der Ladungsantworten in Zellen aufzeichnet, die eine logische "0" bzw. eine logische "1" repräsentieren (zu verschiedenen Zeitpunkten während der Lebensdauer des Speicherbausteins), und/oder daß die Steuerschaltungseinrichtung einen Schwellenwert für die Entscheidung bezüglich Logikzustand in den Speicherzellen in der Matrix des Betrags σTH = (σSATURATION + σBACKGROUND)/2 erzeugt : und bei einer anderen Ausführungsform, daß die Steuerschaltungseinrichtung Ladungsantwortinformationen verwendet, die aus einer Aufzeichnung der dynamischen Ladungsantwort einer Gruppe von Speicherzellen, die an zufällig gewählten Stellen in dem Speicherarray gewählt werden, erfaßt werden.
  • Die obige Zielsetzung sowie weitere Vorteile und Merkmale werden auch mit einer Vorrichtung erreicht, die gemäß der Erfindung dadurch gekennzeichnet ist, daß sie folgendes umfaßt: Schaltkreise zum Aufzeichnen einer dynamischen Ladungsantwort einer oder mehrerer Speicherzellen während einer Leseoperation und zum Einstellen des Anlegens von Spannungen, um einen Polarisationsänderungsgrad in dem polarisierbaren Material während jeder Leseoperation auf einen definierten Wert zu begrenzen, wobei der Wert in einem Bereich von größer als Null bis zu einer Obergrenze von weniger als dem Sättigungsbetrag der Polarisation liegt, und eine Schaltung zum Steuern der Schreib- und Leseoperationen für die Speicherzellen gemäß einer in einer Leseoperation detektierten tatsächlichen momentanen Ladungsantwort.
  • Bei einer vorteilhaften Ausführungsform der erfindungsgemäßen Vorrichtung umfaßt das Speicherarray Referenzzellen mit bekannten Logikzuständen, und es wird dann bevorzugt, daß die Referenzzellen in Paaren lokalisiert sind, wobei eine eine logische "0" und die andere eine logische "1" repräsentiert, oder daß die Referenzzellen über das Array verteilt sind.
  • In beiden Fällen wird gemäß der Erfindung bevorzugt, daß gewählte Zellen unter den Referenzzellen zugewiesen werden, um die Ermüdungs- und Einprägeentwicklung spezifizierter Gruppen von Speicherzellen in dem Array zu verfolgen, indem sie demselben Muster der Polarisationsvorgeschichte und Umschaltereignissen ausgesetzt werden und die Gruppen von Speicherzellen können dann auf einer oder mehreren Wort- oder Bitleitungen in dem Array lokalisiert werden.
  • Die Erfindung wird nun ausführlich unter Bezugnahme auf die beigefügten Zeichnungsfiguren erläutert. Es zeigen:
  • 1a eine allgemeine Polarisationshysteresekurve für ein ferroelektrisches Material,
  • 1b schematische Speicherzellen, die in einer Passiv-Matrixkonfiguration mit Wort- und Bitleitungen verbunden sind,
  • 2a und 2b die Schrittantwort-Zeitentwicklung bei niedriger bzw. hoher zeitlicher Auflösung der Polarisation in Testzellen, die ferroelektrische Materialien in einwandfreiem und ermüdetem Zustand enthalten, und
  • 3 ein schematisches Beispiel für eine Schaltung zum Lesen von Daten aus Speicherzellen gemäß der vorliegenden Erfindung.
  • Um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen, folgt unten eine kurze Beschreibung des allgemeinen Hintergrunds und der allgemeinen physikalischen Prinzipien, die für die Realisierung der Erfindung relevant sind, bevor spezifische Ausführungsbeispiele angegeben werden.
  • 1a zeigt eine allgemeine Polarisationskurve, die das Polarisationsansprechverhalten einer ferroelektrischen Speicherzelle d. h. in ihrem Logikzustand "0" oder "1" definiert und den Hintergrund für die folgende Besprechung dieser liefert.
  • Mit Bezug auf 1a wird angenommen, daß die zu lesende Speicherzelle sich anfänglich in einem Ruhezustand ohne auferlegtes elektrisches Feld befindet und daß sich das ferroelektrische Material in der Zelle, abhängig von dem der Zelle zugewiesenen Logikzustand, in einem Polarisationszustand befindet, der durch eine der Positionen +PR oder –PR entlang der Polarisationsachse charakterisiert ist. Gemäß dem Stand der Technik soll eine Leseoperation zur Bestimmung, in welchem dieser Zustände sich die Zelle befindet, das Anlegen eines Leseimpulses an die Zelle mit einer Spannung +VSWITCH umfassen. Die letztere Spannung übersteigt VC, die Spannung, die dem Koerzitivfeld in dem Speichermaterial entspricht, um eine Reserve, die ausreicht, um das Speichermaterial in das Sättigungsregime zu steuern, d. h. in die Region der Hysteresekurve, die geschlossen und nahezu linear ist. Wenn die Zelle zuvor in dem Zustand +PR verankert war, fließt nur eine kleine Ladung zu/von der Zelle, so daß die Zelle wie zuvor in dem Zustand +PR zurückbleibt. In 1a wird dieser kleine Ladungsfluß durch die Größe P^ angegeben. Wenn die Zelle jedoch anfänglich in dem Zustand –PR verankert war, wird die Polarisation einer Umkehrung mit einhergehendem signifikantem Ladungstransfer zwischen der Zelle und den Elektroden unterzogen. In 1a wird dieser Ladungsfluß durch die Größe P* angegeben. Durch Überwachen der Menge an transferierter Ladung wird also der Logikzustand der Zelle bestimmt. Da diese Prozedur den Speicherinhalt der Zelle zerstört, muß ein separater Impulszyklus auf dieselbe oder eine andere gewählte Zelle in dem Speicherbaustein auferlegt werden, wodurch der Logikzustand dieser Zelle auf den ursprünglichen Wert (vor dem Lesen) der Zelle, die gelesen wurde, gesetzt wird.
  • Obwohl die vorliegende Erfindung allgemeine Anwendbarkeit auf alle elektrisch polarisierbaren Materialien, die Hysterese oder Remanenz besitzen, besitzt, soll die folgende Besprechung der Explizitheit und Einfachheit halber ferroelektrische Materialien betreffen, die in Passiv-Matrixadressierungsarchitekturen verwendet werden.
  • Gemäß der vorliegenden Erfindung wird der Stromfluß zu einer gegebenen Speicherzelle so gesteuert, daß die Polarisationsänderung während einer Leseoperation kleiner als der Sättigungspolarisationsbetrag ist, aber für eine Entscheidung über den Logikzustand der Zelle ausreicht. Typischerweise wird eine Schrittspannung an die fragliche Speicherzelle angelegt und die Polarisationsantwort in der Zelle wird über den Stromtransport zu dieser Zelle überwacht. Die Spannung wird ausgeschaltet, wenn eine der folgenden Bedingungen zutrifft:
    • a) eine bestimmte Ladungsakkumulationszeit ist abgelaufen oder
    • b) eine bestimmte akkumulierte Ladung wurde detektiert.
  • Dies soll typischerweise an einem Zeitpunkt auftreten, an dem nur ein Teil der umwechselbaren Polarisation umgewechselt worden ist. Auf diese Weise werden mehrere Vorteile realisiert:
    • – das ferroelektrische Material wird nur einer teilweisen Polarisationsumkehrung unterzogen, so daß weniger Ermüdung entsteht.
    • – Da jedes Leseereignis nur teilweise destruktiv ist, kann eine gegebene Zelle mehrere Lesevorgänge erfahren, bevor eine Restaurierung von Daten notwendig wird.
    • – Es kann eine frühe Entscheidung bezüglich des Logikzustands getroffen werden, wodurch der Leseprozeß beschleunigt wird.
    • – Die Restaurierung der Polarisationsverluste aufgrund von Leseoperationen ("Rückschreiben") erfordert viel weniger Ladungstransfer pro gelesenem Bit, gleichgültig, ob die Restauration nach jedem Lesevorgang oder nach mehreren Lesevorgängen erfolgt.
  • Ein entscheidendes Element in dem hier beschriebenen Schema ist die korrekte Wahl der Ladungsakkumulationszeit im Lesemodus. Für eine gegebene Zelle wird diese Zeit in der Regel zunehmen, wenn die Zelle ermüdet, und es wird notwendig, das Leseimpulsprotokoll entsprechend einzustellen. Es kann entweder ein prädiktiver oder ein Überwachungsmodus zum Definieren der Akkumulationszeit verwendet werden.
  • Bei ersterem wird die Akkumulationszeit gemäß einem Programm eingestellt, das den Ermüdungsgrad aus Daten bezüglich der aufgezeichneten Benutzung des Bausteins vorhersagt. Dazu müssen Fehlerreserven gehören, um alle wichtigen Parameter zu berücksichtigen, die sich auf die Ermüdungsentwicklung auswirken, z. B. Temperaturvorgeschichte sowie Herstellungstoleranzen von Zelle zu Zelle und von Baustein zu Baustein.
  • Bei letzterem wird die Entwicklung der Zellenantwort (Umschaltgeschwindigkeit) über die Lebensdauer des Bausteins hinweg überwacht und die Ergebnisse dienen zum Einstellen des Impulsprotokolls, insbesondere der Ladungsakkumulationszeit. Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung wird ein Selbstdiagnoseschema hinzugefügt, bei dem der Zustand und die Zeitentwicklung der Speicherzellen kontinuierlich durch Referenzzellen überwacht werden, die Umgebungs- und Betriebsbedingungen unterzogen werden, die gut mit denen der Speicherzellen selbst übereinstimmen.
  • In der obigen Beschreibung des allgemeinen Hintergrunds der Erfindung wurde stillschweigend angenommen, daß der Ladungstransfer innerhalb jeder Lese- oder Schreiboperation nahezu abgeschlossen ist, und der dynamische Aspekt des Lese-/Schreibprozesses wurde ignoriert. Abhängig von dem verwendeten Ferroelektrikum kann die Geschwindigkeit der Polarisationsumkehr innerhalb großer Grenzen variieren, wobei anorganische Ferroelektrika typischerweise mehrere Größenordnungen schneller als die organischen oder Polymertypen umschalten. Der Stand der Technik hat sich in hohem Maße auf anorganische Ferroelektrika konzentriert, mit primärer Betonung der Gesamtumschaltzeit, während den Einzelheiten der Schalttransienten in Verbindung mit der möglichen Ausnutzung bei Lese-/Schreiboperationen nur wenig oder keine Aufmerksamkeit geschenkt wurde. Mit dem Aufkommen von Speicherbausteinen mit organischen und polymerischen Ferroelektrika, die typischerweise wesentlich langsamer als ihre anorganischen Gegenstücke umschalten, wird das dynamische Verhalten zu einem wichtigen Faktor, der sich auf die Gesamtbausteingeschwindigkeit auswirkt. Zur selben Zeit ergibt das langsamere Umschalten Gelegenheiten für neuartige Lese-/Schreibverfahren, da die Zeitmaßstäbe länger sind und es leichter ist, während der Transientenphase einzuschreiten.
  • In 2a und 2b ist das dynamische Ansprechverhalten für Speicherzellen gezeigt, die ein polymerisches Ferroelektrikum enthalten. Die Zellen wurden einer Schrittspannung VS = 20 V unterzogen, und die Zeitentwicklung wurde für die kumulative Ladungsdichte σ, d. h. transferierte Ladung pro Einheitsfläche der Grenzfläche zwischen Ferroelektrikum und Elektroden, nach Einleitung des Schrittimpulses aufgezeichnet. Es sind zwei Kurvensätze gezeigt. In dem ersten Satz, der die oberen drei Kurven in jeder Figur umfaßt, wird die Zelle von einem Logikzustand "1" zu einem Logikzustand "0" umgeschaltet und wird einer Polarisationsumkehr mit großem Ladungstransfer unterzogen. in dem zweiten Satz, der die dichtgruppierten unteren drei Kurven in jeder Figur umfaßt, ist die Zelle bereits vor dem Anlegen der Schrittspannung in einem Logikzustand "0" verankert und es wurde nur ein geringfügiges dielektrisches Verschiebungsladungsansprechverhalten beobachtet. Jeder Satz Kurven umfaßte Zellen, die sich entweder in einwandfreiem Zustand befanden, d. h. ohne Ermüdung, oder durch 106 oder 107 Lese-/Auffrischoperationen mit vollständiger Polarisationsumkehr in jeder Operation ermüdet wurden.
  • Es ist ersichtlich, daß einer anfänglichen Stromspitze ein asymptotischer Abfall des Stroms in Richtung Null folgt, d. h. die Ladungsdichte σ nimmt schnell von Null zu und erreicht ein Plateau. Die Transiente ist im Nicht-Umschalt-Fall (d. h. Logikzustand "0" → "0") viel schneller als im Umschaltfall (d. h. Logikzustand "1" → "0"), und die asymptotischen Werte der Ladungsdichte σ sind im ersteren Fall (σBACKGROUND) kleiner als im letzteren (σSATURATION). Ermüdung manifestiert sich als ein niedrigerer Plateauwert σSATURATION (d. h. niedrigeres PR) und eine langsamere Transiente und herrscht offensichtlich im Umschaltfall am meisten vor. Die Zeit zum Erreichen von 50% der maximalen Polarisation in einer neuen Zelle beträgt ~1 μs, kann aber bei einer ermüdeten Zelle 100 μs betragen.
  • Gemäß der vorliegenden Erfindung wird das Lesen von Daten durch Anlegen eines Spannungsimpulses (typischerweise eines Spannungsschritts) und durch Detektieren, ob die Ladungsdichte σ eine bestimmte definierte Schwelle an einem bestimmten Zeitpunkt nach dem Einleiten des Impulses übersteigt, durchgeführt. Diese Schwelle soll nicht erreicht werden (auch nach einer langen Verzögerung), wenn sich die Zelle anfänglich in dem Logikzustand "0" befindet, soll aber überschritten werden, wenn sich die Zelle anfänglich in einem Logikzustand "1" befin det. Im letzteren Fall wird die Leseimpulsspannung an der Speicherzelle weggenommen, sobald dieser Pegel erreicht wird.
  • Dies kann durch das folgende Beispiel veranschaulicht werden. Man nehme an, daß der fragliche Baustein einzelne Speicherzellen mit Kurven, wie in 2a und 2b gezeigt, enthält. Es ist ersichtlich, daß für eine Zelle im Zustand "0" die akkumulierte transferierte Ladung schnell (in weniger als 0,5 μs) auf ungefähr σBACKGROUND = 2 μC/cm2 ansteigt und von diesem Punkt an praktisch unverändert bleibt. Für eine Zelle im Zustand "1" steigt die akkumulierte transferierte Ladung jedoch nach diesem Punkt weiter schnell an und erreicht ungefähr σSATURATION = 8,5 μC/cm2 nach ungefähr 8 μs im Fall einer neuen Zelle. Für eine ermüdete Zelle ist dieser Anstieg weniger schnell und der Endwert niedriger, der Unterschied zu einer Zelle im Zustand "0" ist jedoch klar.
  • Als das Unterscheidungskriterium kann man vorschreiben, daß eine Zelle als sich in einem Zustand "1" befindend definiert wird, wenn σ zu einem bestimmten Zeitpunkt τTH nach dem Einleiten des Leseimpulses eine bestimmte Schwelle von z. B. σ ≥ σTH = 7 μC/cm2 übersteigt. Diese Schwelle sollte reichlich über dem Maximalwert gewählt werden, der von Zellen erreicht wird, die sich zu Anfang in dem Zustand "0" befinden (in diesem Fall gilt σBACKGROUND = 2 μC/cm2). Aus 2b sieht man, daß die Ladungsakkumulationszeit τTH zum Erreichen von σTH von einem Zustand "1" für eine einwandfreie Zelle ungefähr 4 μs betragen soll, für die 106 mal ermüdete Zelle 8 μs und für die mit 107 Operationen ermüdete Zelle 80–100 μs. Gemäß dem Stand der Technik, der ein vollständiges Umschalten und eine feste Ladungsakkumulationszeit verwendet, müßte letztere ausreichend lang definiert werden, um einen Abschluß der Schalttransiente im ungünstigsten Fall, d. h. mit ermüdeten Zellen, zu gestatten. Der Leseimpuls müßte also in dem Bereich von 50–100 μs anstelle von 1 μs gewählt werden. Gemäß der vorliegenden Erfindung wird der Ausleseimpuls jedoch gestoppt, wenn die akkumulierte Ladungsdichte den Schwellenwert σTH erreicht, und der Zelle wird der Logikzustand "1" zugewiesen. Wenn diese Schwelle während einer bestimmten definierten Zeitspanne τ >> τTH nicht erreicht wird, befindet sich die fragliche Zelle in einem Logikzustand "0".
  • Das obige Schema hat zur Folge, daß der Leseimpuls automatisch verlängert wird, wenn das Ansprechverhalten der Zelle aufgrund von Ermüdung verlangsamt wird, und wird dabei immer so kurz wie möglich und mit dem definierten Schwellenkriterium vereinbar gehalten. Dadurch entstehen die folgenden Vorteile:
    • – Erstens gibt es einen Gewinn der Lesegeschwindigkeit gegenüber dem vorbekannten Vollumschaltschema.
    • – Wenn Daten in dieselbe Zelle zurückgeschrieben werden, kommt es zweitens zu weniger Polarisationsumkehr und die Rückschreiboperationen können vergleichbar mit dem Leseoperationsfall verkürzt werden. Einprägeeffekte (d. h. die Tendenz des ferroelektrischen Materials in der Zelle, sich in einem Logikzustand zu verriegeln, in dem es eine lange Zeit verankert war) können die Rückschreibzeit abhängig von Materialien und Betriebsbedingungen weiter verkürzen.
    • – Da der Polarisationswechsel und das Aussetzen gegenüber dem elektrischen Feld minimiert werden, schreitet drittens die Ermüdung im allgemeinen wesentlich langsamer als in dem Vollumschaltschema voran. Tests an bausteinrelevanten polymerischen Ferroelektrika haben demonstriert, daß das dynamische Auslesen gemäß der vorliegenden Erfindung die Ermüdungsbeständigkeit (d. h. die Anzahl von Lese-/Rückschreiboperationen mit akzeptablem Konfidenzniveau) im Vergleich zu vorbekannten Umschaltprotokollen, die eine volle Polarisationsumkehr verwenden, um mehrere Größenordnungen vergrößert.
    • – Viertens sind mehrfache Leseoperationen zwischen jeder Rückschreiboperation möglich, wenn σSATURATION >> σBACKGROUND gilt.
  • Es soll nun eine bevorzugte Ausführungsform, nämlich eine selbstdiagnostische Bestimmung des Speicherzellenansprechverhaltens, ausführlicher besprochen werden. Wie oben beschrieben, muß die Ladungsakkumulationszeit vergrößert werden, wenn die Zellen ermüden. Im Idealfall sollte jede Zelle in dem Speicherbaustein mit einer Leseimpulslänge gelesen werden, die optimal für diese Zelle eingestellt ist. Dies ist schwierig, da Ansprecheigenschaften aufgrund von Herstellungstoleranzen und der Ermüdungs-/Einprägevorgeschichte von Zelle zu Zelle variieren werden. Insbesondere kann letzteres zu sehr großen Variationen von Zelle zu Zelle führen, die sich über die Zeit hinweg entwickeln, da Ermüdung und Einprägung nicht nur die Anzahl von von den einzelnen Zellen erfahrenen Lese-/Schreiboperationen betreffen, sondern auch den kombinierten Effekt von Spannungsbelastung (Amplitude/Polarität/Dauer) und anderen Faktoren, wie zum Beispiel die von der Zelle während ihrer Lebensdauer erfahrenen Temperaturen.
  • Folglich wird ein prädiktiver Ansatz für die Leseimpulseinstellung im allgemeinen relativ grob sein, so daß eine Streuung der Zelleneigenschaften berücksichtigt wird, die mit der Zeit und Benutzung zunimmt. Als Alternative muß man in dem Baustein signifikante Betriebsmittel zuteilen, die dafür zugeordnet werden, die kumulative Ermüdung an Zellen zu verfolgen. Diese Aufgabe kann durch Protokolle vereinfacht werden, die die Abnutzung über die Gesamtzahl von Speicherzellen in dem Baustein so verteilen, daß Zellen mit vergleichbarer Ermüdungsvorgeschichte in Gruppen oder Blöcken identifiziert werden können.
  • In den meisten Fällen wird ein Überwachungs- oder Selbstdiagnoseansatz vorzuziehen sein. Das Grundprinzip kann folgendermaßen mit Bezug auf 3 exemplifiziert werden. Für jede Zeile oder jedes Cluster von Speicherzellen verwendet man zwei Referenzzellen, wobei eine in dem Zustand "1" und die andere in dem Zustand "0" polarisiert ist. Diese beiden Zellen werden Ermüdung verursachenden Einflüssen ausgesetzt, insbesondere Polarisationswechseln, die für die Zeile oder das Cluster von Speicherzellen, der bzw. dem sie zugewiesen sind, repräsentativ sind. Es können zwei Arten von Leseoperationen, die die Referenzzellen verwenden, hier spezifisch erwähnt werden:
    • i) Während der gesamten betriebsfähigen Lebensdauer des Speicherbausteins wird mit den Referenzzellen die Entwicklung von σSATURATION und σBACKGROUND verfolgt, woraus der Schwellenwert σTH definiert, gespeichert und aktualisiert wird. Zusätzlich wird die relevante Ladungsakkumulationszeit τTH zum Erreichen von σTH für Zellen in dem Zustand bestimmt. Während der Ausleseoperation werden Signale aus den Speicherzellen mit dem Schwellenpegel σTH zum Zeitpunkt τTH verglichen und der Logikzustand der Zelle wird bestimmt. Bei einer Klasse von Ausführungsformen unter diesem Schema wird der Medianwert als ein Schwellenwert verwendet, d. h. σTH = (σSATURATION + σBACKGROUND)/2.Da dieser Modus das Steuern der Referenzzellen in die Sättigung bedingt, sollen sie typischerweise periodisch entweder in einer separaten Abtastoperation oder in einer Leseoperation mit einem erweiterten Leseimpuls periodisch abgetastet werden.
    • ii) Während jeder Leseoperation werden sowohl die "0"- als auch die "1"-Referenzzelle einem Leseimpuls unterzogen und die jeweiligen Ladungsdichten σ0(τ) und σ1(τ), die zu jeder transferiert werden, werden als Funktion der nach der Einleitung des Leseimpulses vergangenen Zeit τ überwacht. Wie aus 2 ersichtlich ist, nimmt die Differenz (σ0(τ) – σ1(τ)) zwischen den beiden mit der Zeit zu, beginnt mit Null und erreicht letztendlich einen Wert (σSATURATION – σBACKGROUND). Zu einem bestimmten Zeitpunkt τTH hat diese Differenz einen bestimmten Wert erreicht, bei dem er zuverlässig bei Anwesenheit von Rauschen und Variabilität von Zelle zu Zelle detektiert werden kann, und zu diesem Zeitpunkt wird der Leseimpuls beendet und die Leseverstärker der Zeile oder des Clusters von Speicherzellen, die diesen Referenzzellen zugeordnet sind, werden gelesen. Die aufgezeichneten Werte σ0TH) und σ1TH) sind an diesem Punkt als Eingangsparameter für den Prozeß der Bestimmung des Logikzustands verfügbar.
  • In beiden obigen Fällen i) und ii) nimmt die Leseimpulslänge τTH automatisch zu, wenn die Zellen ermüden, und wird gleichzeitig so kurz gehalten, wie es mit bestimmten vordefinierten Detektions- und Unterscheidungskriterien vereinbar ist. Die letzteren können so gewählt werden, daß gemäß der beabsichtigten Verwendung des Bausteins verschiedene Konfidenzniveaus erreicht werden.
  • Die Fälle i) und ii) liefern verschiedene Vorteile und Nachteile, die folgendermaßen festgestellt werden können.
  • Fall i)
  • Vorteil: Es werden direkte Informationen über die Entwicklung der Parameter σSATURATION und σBACKGROUND erhalten.
  • Nachteil: Es ist ein separater Impulszyklus erforderlich.
  • Fall ii)
  • Vorteil: Kann ohne separaten Impulszyklus implementiert werden (aber die Referenzzellen müssen sich bei der Einleitung der Leseoperation in dem korrekten Logikzustand befinden) und erlegt den Referenzzellen eine repräsentative Impulsermüdung auf.
  • Nachteil: Erfordert Schaltkreise, die Schwellenwert-/Diskriminationsparameter in Echtzeit erzeugen können. Im "Singleshot"-Verfahren, d. h. wenn die Daten in dem fraglichen Cluster bzw. in der fraglichen Zeile von Zellen nur einmal oder in langen Intervallen gelesen werden, werden die in diesem Modus abgeleiteten Unterscheidungsparameter das volle Rauschen in dem erfaßten Einzelprobeereignis widerspiegeln.
  • Die physische Implementierung von Ausleseschaltkreisen, die Referenzzellen verwenden, kann auf vielerlei, Fachleuten offensichtlichen Weisen erzielt werden. Eine Vorrichtung mit einem matrixadressierbaren Array von Speicherzellen und der Fähigkeit zur Durchführung von Schreib- und Leseoperationen daran gemäß dem Verfahren der Erfindung ist in 3 gezeigt. Es versteht sich, daß die Vorrichtung in 3 zwar prima face als ein passiv-matrixadressierbares Array dargestellt ist, aber nicht darauf beschränkt ist, und daß das matrixadressierbare Array von Speicherzellen genausogut auf Aktiv-Matrixadressierung basieren kann, d. h. mit Speicherzellen ausgestattet, die einen Schalttransistor enthalten. Das in 3 gezeigte, einfache Schema kann in Verbindung mit beiden oben besprochenen Betriebsmodi i) und ii) verwendet werden. Hierbei befinden sich Referenzzellen auf zwei eigenen Vertikal-Adressierungsleitungen ("Bitleitungen"), eine mit den "0"-Zellen und die andere mit "1"-Zellen. Bei einer Leseoperation wird eine Horizontalleitung ("Wortleitung") auf einmal einem Leseimpuls unterzogen und die Ladung, die zu den Zellen an dem Kreuzpunkt zwischen der adressierten Horizontalleitung und den kreuzenden Vertikalleitungen, fließt wird durch im unteren Teil der Matrix gezeigte Schaltkreise überwacht. Somit ist den Speicherzellen auf jeder gegebenen Horizontalleitung ein Referenzzellenpaar auf dieser selben Leitung zugeordnet.
  • Es können natürlich weitere Bitleitungen mit Referenzzellen in Intervallen über die gesamte Speichermatrix hinweg hinzugefügt werden. In bestimmten Fällen kann es vorteilhaft sein, anstelle von Paaren einzelne "1"- oder "0"-Referenzbitleitungen zu verwenden, oder Referenzzellen können weniger als die gesamte Länge einer Bitleitung (sogar bis herab zu einer einzigen Zelle) einnehmen. Letzteres soll der Fall sein, wenn sich Referenzzellen anstatt entlang von Bitleitungen entlang von Wortleitungen befinden, wobei es sich um eine Variante der vorliegenden Erfindung handelt.
  • Das in 3 gezeigte Diagramm zeigt eine Festverdrahtung zwischen den Referenzbitleitungen und den Referenzsignaldetektoren. Durch Multiplexen und Signalrouting können jedoch Referenzbitleitungen an beliebiger Stelle in der Matrix definiert werden. In vielen Fällen wird es also vorteilhaft sein, Referenzzellen in Regionen der Speichermatrix einzurichten, die während der regulären Benutzung des Speicherbausteins einer Ermüdung und Einprägung unterzogen wurden, mit der Möglichkeit des Verlagerns von Stelle zu Stelle in der Matrix über die gesamte Lebensdauer des Speicherbausteins hinweg. Auf diese Weise werden immer realistische Daten für den Ausleseentscheidungsprozeß verfügbar sein.
  • Der Einfachheit halber sind in 3 keine Schaltkreise zum Schreiben von Daten in die Zellen in der Matrix gezeigt. Das Rückschreiben zum Erhalten der destruktiv gelesenen Daten kann sofort nach der Leseoperation mit einem Impuls ungefähr derselben Länge, wie bei der Leseoperation bestimmt, erfolgen oder kann zurückgestellt werden, bis das Polarisationsniveau in der Zelle als Folge mehrfacher Lesevorgänge einen niedrigeren Wert erreicht hat. Im letzteren Fall ist ein längerer Rückschreibeimpuls erforderlich.
  • Um zuverlässige Referenzdaten zu erhalten, sollte die Anzahl von Referenzzellen in dem Speicherbaustein offensichtlich groß genug sein, um das Benutzungsmuster der tatsächlichen fraglichen Speicherzellen mit kleiner statistischer Streuung gut nachahmen zu können. Mit den anderen Speicher- und Verarbeitungsfunktionen in dem Baustein wird jedoch eine große Zuteilung von Grundfläche und eigenen Schaltkreisen für Referenzzellen konkurrieren, und in der Praxis wird eine begrenzte Anzahl von Referenzzellen mit einer viel größeren Anzahl von Speicherzellen assoziiert sein, die sich in nächster physischer Nähe der Referenzzellen (z. B. in einem Cluster) befinden können oder mit einer Menge von Speicherzellen verknüpft sein können, die gegenseitig eine ähnliche Art von Lese- und Schreibaussetzung erfahren. Bei letzterem kann es sich z. B. um einen gegebenen Sektor in dem Speicherbaustein handeln, der Zellen nicht unbedingt in gegenseitiger physischer Nähe umfaßt, oder um eine Zeile von Zellen in einer Adressierungsmatrix, wobei die gesamte Zeile aufeinmal gelesen wird.

Claims (18)

  1. Verfahren zum Durchführen von Schreib- und Leseoperationen in einem matrixadressierten Speicherarray von Speicherzellen mit einem elektrisch polarisierbaren Material, das Polarisationsremanenz aufweist, insbesondere einem Elektret- oder ferroelektrischen Material, wobei ein in einer Speicherzelle gespeicherter Logikwert durch einen tatsächlichen Polarisationszustand in der Speicherzelle repräsentiert und durch Detektieren eines Ladungsflusses zu oder von der Speicherzelle als Reaktion auf das Anlegen von Spannungen an Wortleitungen und Bitleitungen zum Adressieren der Speicherzellen des Arrays bestimmt wird, wobei die Ladungsflußdetektion insbesondere auf dem Detektieren einer durch eine Polarisationsänderung in dem polarisierbaren Material verursachten Ladungsflußkomponente basiert und wobei Schreib- und Leseoperationen unter der Kontrolle einer Steuerschaltungseinrichtung durchgeführt werden, gekennzeichnet durch Aufzeichnen einer dynamischen Ladungsantwort einer oder mehrerer der Speicherzellen während einer Leseoperation, Begrenzen eines Polarisationsgrades in dem polarisierbaren Material während jeder Leseoperation auf einen Wert, der von der aufgezeichneten dynamischen Ladungsantwort abhängt und durch die Steuerschaltungseinrichtung definiert wird, wobei der Wert in dem Bereich von größer als Null bis zu einer Obergrenze kleiner als der Sättigungsbetrag der Polarisation liegt und mit vorbestimmten Kriterien für eine zuverlässige Detektion eines Logikzustands einer Speicherzelle vereinbar ist, und Steuern der Schreib- und Leseoperationen gemäß Informationen über eine tatsächliche momentane Ladungsantwort.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der gespeicherte Logikwert einer Speicherzelle durch ein Anlegen eines oder mehrerer Spannungsimpulse bestimmt wird, deren Eigenschaften durch die Steuerschaltungseinrichtung gesteuert werden.
  3. Verfahren nach Anspruch 2, gekennzeichnet durch Erstellen einer Adressierungsvorgeschichte für den Speicher im Hinblick auf das aufgezeichnete Aussetzen der Speicherzellen gegenüber Ermüdungs- und Einprägungsverursachungsfaktoren und/oder Beschaffen der dynamischen Ladungsantwortinformationen von einer oder mehreren Referenzzellen oder Paaren von Referenzzellen und/oder einer oder mehreren Speicherzellen oder Paaren von Speicherzellen in der Matrix und Herstellen der vorbestimmten Detektionskriterien und/oder der beschafften dynamischen Ladungsantwortinformationen als Basis für Steuerkriterien, um die Eigenschaften des Spannungsimpulses bzw. der Spannungsimpulse einzustellen.
  4. Verfahren nach Anspruch 3, gekennzeichnet durch Aufnehmen einer akkumulierten Anzahl von Schreib- und/oder Leseoperationen und/oder der Einprägzeit in spezifischen Speicherzellen oder Gruppen spezifischer Speicherzellen in die Adressierungsvorgeschichte.
  5. Verfahren nach Anspruch 3, gekennzeichnet durch Aufnehmen von Informationen über zuvor aufgezeichnetes Ladungsantwortverhalten der Speicherzellen in die dynamischen Ladungsantwortinformationen.
  6. Verfahren nach Anspruch 3, gekennzeichnet durch Beschaffen der dynamischen Ladungsantwortinformationen durch Aufzeichnen der dynamischen Ladungsantwort mindestens eines Referenzzellenpaars in der Matrix, wobei eine Zelle jedes Paars eine logische 0 und die andere eine logische 1 repräsentiert.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Steuerschaltungseinrichtung eine kontinuierliche oder periodische Analyse zufälliger und systematischer Rauschbeiträge zu der aufgezeichneten dynamischen Ladungsantwort von den Referenzzellen oder adressierten Speicherzellen durchführt und die Ergebnisse der Analyse als Eingangsdaten eines Algorithmus zur Steuerung eines Lese-/Schreibprotokolls verwendet.
  8. Verfahren nach Anspruch 7, gekennzeichnet durch Basieren der Analyse von Rauschbeiträgen auf einer statistischen Streuung von aus Speicherzellen in bekannten Logikzuständen aufgezeichneten dynamischen Ladungsantworten, und zwar aus einzelnen Speicherzellen, die mehrmals adressiert werden, und/oder aus einer Menge ähnlicher, aber physikalisch verschiedener Speicherzellen.
  9. Verfahren nach Anspruch 3, wobei die Steuerkriterien auf dynamischen Ladungsantwortinformationen basieren, dadurch gekennzeichnet, daß mindestens einer des Spannungsimpulses bzw. der Spannungsimpulse ein Spannungssprungimpuls variabler Länge ist, wobei die Länge durch die Steuerschaltungseinrichtung gesteuert wird.
  10. Verfahren nach Anspruch 3, wobei die Steuerkriterien auf dynamischen Ladungsantwortinformationen basieren, dadurch gekennzeichnet, daß die Steuerschaltungseinrichtung zu verschiedenen Zeitpunkten über die gesamte Lebensdauer des Speicherbausteins hinweg Plateauwerte σSATURATION und σBACKGROUND der Ladungsantworten in Zellen, die eine logische "0" bzw. eine logische "1" repräsentieren, aufzeichnet.
  11. Verfahren nach Anspruch 3, wobei die Steuerkriterien auf dynamischen Ladungsantwortinformationen basieren, dadurch gekennzeichnet, daß die Steuerschaltungseinrichtung einen Schwellenwert zur Entscheidung über Logikzustände in den Speicherzellen in der Matrix des Betrags σTH = (σSATURATION + σBACKGROUND)/2 erzeugt.
  12. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Steuerschaltungseinrichtung dynamische Ladungsantwortinformationen verwendet, die aus dem Aufzeichnen der dynamische Ladungsantwort einer an zufällig gewählten Stellen in dem Speicherarray gewählten Gruppe von Speicherzellen beschafft werden.
  13. Vorrichtung zum Durchführen von Schreib- und Leseoperationen, wobei die Vorrichtung mindestens ein matrixadressiertes Speicherarray von Speicherzellen mit einem elektrisch polarisierbaren Material, das Polarisationsremanenz aufweist, insbesondere einem ferroelektrischen Material, enthält, wobei ein in einer Speicherzelle gespeicherter Logikwert durch den Polarisationszustand in einzelnen, separat wählbaren Speicherzellen repräsentiert und durch Detektieren eines Ladungsflusses zu oder von den Speicherzellen als Reaktion auf das Anlegen von Spannungen an die Wort- und Bitleitungen zum Adressieren der Speicherzellen eines Arrays bestimmt wird, wobei die Ladungsflußdetektion insbesondere auf einer durch eine Polarisationsänderung in dem polarisierbaren Material verursachten Ladungsflußkomponente basiert und wobei die Vorrichtung da durch gekennzeichnet, ist daß sie Schaltkreise zum Aufzeichnen einer dynamischen Ladungsantwort einer oder mehrerer Speicherzellen während einer Leseoperation und zum Einstellen des Anlegens von Spannungen zum Begrenzen eines Polarisationsänderungsgrades in dem polarisierbaren Material während jeder Leseoperation auf einen definierten Wert, wobei der Wert in dem Bereich von größer als Null bis zu einer Obergrenze kleiner als der Sättigungsbetrag der Polarisation liegt, und eine Schaltung zum Steuern von Schreib- und Leseoperationen an den Speicherzellen gemäß einer tatsächlichen momentanen Ladungsantwort bei der Leseoperation enthält.
  14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß das Speicherarray Referenzzellen mit bekannten Logikzuständen umfaßt.
  15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die Referenzzellen in Paaren lokalisiert sind, wobei eine eine logische "0" und die andere eine logische "1" repräsentiert.
  16. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die Referenzzellen über das gesamte Array verteilt sind.
  17. Vorrichtung nach Anspruch 15 oder Anspruch 16, dadurch gekennzeichnet, daß gewählte Zellen unter den Referenzzellen dafür zugewiesen werden, die Ermüdungs- und Einprägeentwicklung spezifizierter Gruppen von Speicherzellen in dem Array zu verfolgen, indem sie einem ähnlichen Muster von Polarisationsvorgeschichte und Schaltereignissen wie letztere ausgesetzt werden.
  18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß die Gruppen von Speicherzellen auf einer oder mehreren Wort- oder Bitleitungen in dem Array lokalisiert sind.
DE60109472T 2000-07-07 2001-07-06 Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens Expired - Lifetime DE60109472T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO20003507A NO312698B1 (no) 2000-07-07 2000-07-07 Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
NO20003507 2000-07-07
PCT/NO2001/000290 WO2002005288A1 (en) 2000-07-07 2001-07-06 A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method

Publications (2)

Publication Number Publication Date
DE60109472D1 DE60109472D1 (de) 2005-04-21
DE60109472T2 true DE60109472T2 (de) 2005-08-11

Family

ID=19911358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60109472T Expired - Lifetime DE60109472T2 (de) 2000-07-07 2001-07-06 Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens

Country Status (13)

Country Link
US (1) US6606261B2 (de)
EP (1) EP1323167B1 (de)
JP (1) JP4542744B2 (de)
KR (1) KR100522286B1 (de)
CN (1) CN1440554B (de)
AT (1) ATE291272T1 (de)
AU (2) AU2001290357B2 (de)
CA (1) CA2415661C (de)
DE (1) DE60109472T2 (de)
ES (1) ES2237599T3 (de)
NO (1) NO312698B1 (de)
RU (1) RU2239888C1 (de)
WO (1) WO2002005288A1 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US20030039233A1 (en) * 2001-08-14 2003-02-27 Aharon Satt Estimation of resources in cellular networks
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP4282951B2 (ja) * 2002-05-31 2009-06-24 パイオニア株式会社 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体
NO317905B1 (no) 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
NO320017B1 (no) 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
NO324607B1 (no) * 2003-11-24 2007-11-26 Thin Film Electronics Asa Fremgangsmate for a betjene et datalagringsapparat som benytter passiv matriseadressering
NO322040B1 (no) 2004-04-15 2006-08-07 Thin Film Electronics Asa Bimodal drift av ferroelektriske og elektrete minneceller og innretninger
NO324029B1 (no) * 2004-09-23 2007-07-30 Thin Film Electronics Asa Lesemetode og deteksjonsanordning
JP4148210B2 (ja) * 2004-09-30 2008-09-10 ソニー株式会社 記憶装置及び半導体装置
US20060215437A1 (en) * 2005-03-28 2006-09-28 Trika Sanjeev N Recovering from memory imprints
US20070041233A1 (en) * 2005-08-19 2007-02-22 Seagate Technology Llc Wake-up of ferroelectric thin films for probe storage
US7554832B2 (en) * 2006-07-31 2009-06-30 Sandisk 3D Llc Passive element memory array incorporating reversible polarity word line and bit line decoders
US8279704B2 (en) * 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
EP1944763A1 (de) 2007-01-12 2008-07-16 STMicroelectronics S.r.l. Leseschaltung und Leseverfahren für Datenspeichersystem
US7420836B1 (en) * 2007-02-13 2008-09-02 International Business Machines Corporation Single-ended memory cell with improved read stability and memory using the cell
US7778098B2 (en) * 2007-12-31 2010-08-17 Cypress Semiconductor Corporation Dummy cell for memory circuits
CN101222686B (zh) * 2008-01-25 2011-08-10 中兴通讯股份有限公司 一种移动终端的状态报告方法
JP4626832B2 (ja) * 2008-07-10 2011-02-09 セイコーエプソン株式会社 強誘電体記憶装置の駆動方法、強誘電体記憶装置および電子機器
KR100934159B1 (ko) * 2008-09-18 2009-12-31 한국과학기술원 강유전체 또는 일렉트렛 메모리 장치
DE102011010946B4 (de) * 2011-02-10 2014-08-28 Texas Instruments Deutschland Gmbh Halbleitervorrichtung und Verfahren zum Identifizieren und Korrigieren eines Bitfehlers in einer FRAM-Speichereinheit einer Halbleitervorrichtung
US9886571B2 (en) 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
US9697913B1 (en) * 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US10978169B2 (en) 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
US10497521B1 (en) 2018-10-29 2019-12-03 Xerox Corporation Roller electric contact
KR102634809B1 (ko) * 2018-11-23 2024-02-08 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법
JP2022052154A (ja) 2020-09-23 2022-04-04 キオクシア株式会社 半導体記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206829A (en) * 1990-10-24 1993-04-27 Sarita Thakoor Thin film ferroelectric electro-optic memory
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JP3279025B2 (ja) * 1993-12-22 2002-04-30 株式会社日立製作所 半導体メモリ
US5898607A (en) * 1994-09-14 1999-04-27 Hitachi, Ltd. Recording/reproducing method and recording/reproducing apparatus
JPH098247A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体記憶装置
JPH0963294A (ja) * 1995-08-28 1997-03-07 Olympus Optical Co Ltd 強誘電体メモリ及びそれを用いた記録装置
EP0767464B1 (de) * 1995-09-08 2003-11-19 Fujitsu Limited Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher
JP3875416B2 (ja) * 1998-11-11 2007-01-31 富士通株式会社 強誘電体記憶装置

Also Published As

Publication number Publication date
RU2239888C1 (ru) 2004-11-10
NO312698B1 (no) 2002-06-17
NO20003507L (no) 2002-01-08
CN1440554B (zh) 2012-03-21
DE60109472D1 (de) 2005-04-21
ATE291272T1 (de) 2005-04-15
EP1323167B1 (de) 2005-03-16
CN1440554A (zh) 2003-09-03
AU2001290357B2 (en) 2005-03-03
US6606261B2 (en) 2003-08-12
KR100522286B1 (ko) 2005-10-19
NO20003507D0 (no) 2000-07-07
US20020027794A1 (en) 2002-03-07
EP1323167A1 (de) 2003-07-02
JP2004503052A (ja) 2004-01-29
CA2415661A1 (en) 2002-01-17
WO2002005288A1 (en) 2002-01-17
JP4542744B2 (ja) 2010-09-15
KR20030041954A (ko) 2003-05-27
ES2237599T3 (es) 2005-08-01
AU9035701A (en) 2002-01-21
CA2415661C (en) 2006-03-28

Similar Documents

Publication Publication Date Title
DE60109472T2 (de) Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens
DE602006000579T2 (de) Verfahren für den Betrieb eines PMC-Speichers und CBRAM-Schaltung
DE69824293T2 (de) Ferroelektrische datenverarbeitungsanordnung
DE60108636T2 (de) Adressierung einer speichermatrix
DE10337855B4 (de) Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
DE4025151C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung
DE60213070T2 (de) Zerstörungsfreies auslesen
DE60109307T2 (de) Nichtfluechtige passive speicherarray und sein leseverfahren
DE112018003001T5 (de) Ferroelektrische 2T1C-Direktzugriffsspeicherzelle
DE2727419A1 (de) Matrixspeicher
DE10257429A1 (de) FeRAM mit einer Einzelzugriffs-/Mehrfachvergleichsoperation
DE1946815C3 (de) Anordnung zur elektrostatischen Aufzeichnung
DE2707456C3 (de)
DE10323052B4 (de) Ferroelektrisches Speicherbauelement
DE60213869T2 (de) Verfahren zum lesen einer passiven matrixadressierbaren einrichtung und einrichtung zur durchführung des verfahrens
DE19921259A1 (de) Ansteuerschaltung für einen nichtflüchtigen ferroelektrischen Speicher
DE60021939T2 (de) Ferroelektrische Speicheranordnung die Festwertdaten festhält
DE102008011091A1 (de) Verfahren und Vorrichtung zur Steuerung eines Speicherzugriffs sowie entsprechend ausgestalteter Halbleiterspeicher
DE19963417A1 (de) Nichtflüchtiger ferroelektrischer Speicher
DE69833326T2 (de) Speicher mit verarbeitungsfunktion
DE10056546C1 (de) Anordnung und Verfahren zur Erhöhung der Speicherdauer und der Speichersicherheit in einem ferroelektrischen oder ferromagnetischen Halbleiterspeicher
DE10124742C1 (de) Verfahren und Einrichtung zum Testen einer Speicherschaltung
DE10393791T5 (de) Verringern der Auswirkungen von Rauschkopplung in integrierten Schaltungen mit Speicherfeldern
DE2235969A1 (de) Ferroelektrischer speicher und verfahren zu seinem betrieb
DE60225739T2 (de) Lesen von Speicherzellen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition