RU2239888C1 - Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа - Google Patents

Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа Download PDF

Info

Publication number
RU2239888C1
RU2239888C1 RU2003103297/09A RU2003103297A RU2239888C1 RU 2239888 C1 RU2239888 C1 RU 2239888C1 RU 2003103297/09 A RU2003103297/09 A RU 2003103297/09A RU 2003103297 A RU2003103297 A RU 2003103297A RU 2239888 C1 RU2239888 C1 RU 2239888C1
Authority
RU
Russia
Prior art keywords
memory cells
polarization
control
cells
specified
Prior art date
Application number
RU2003103297/09A
Other languages
English (en)
Other versions
RU2003103297A (ru
Inventor
Пер-Эрик НОРДАЛ (NO)
Пер-Эрик НОРДАЛ
Пер БРЁМС (SE)
Пер БРЁМС
Матс ЙОХАНССОН (SE)
Матс ЙОХАНССОН
Ханс Гуде ГУДЕСЕН (BE)
Ханс Гуде Гудесен
Original Assignee
Тин Филм Электроникс Аса
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тин Филм Электроникс Аса filed Critical Тин Филм Электроникс Аса
Publication of RU2003103297A publication Critical patent/RU2003103297A/ru
Application granted granted Critical
Publication of RU2239888C1 publication Critical patent/RU2239888C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Shift Register Type Memory (AREA)

Abstract

Изобретение относится к способу выполнения операций записи и считывания в памяти с пассивной матричной адресацией, образованной набором ячеек памяти, содержащих электрически поляризуемый материал, обладающий свойством остаточной поляризации, и к устройству для осуществления указанного способа. Его использование позволяет получить технический результат в виде определения и контроля поляризации методами, в меньшей степени способствующими усталости, обеспечивающими большие скорости работы с данными и менее требовательными в отношении драйверных контуров. Технический результат достигается за счет того, что при выполнении операций записи и считывания в памяти с пассивной матричной адресацией, образованной набором ячеек памяти, содержащих электрически поляризуемый материал, обладающий свойством остаточной поляризации, предпочтительно электрет или ферроэлектрик, причем логическое значение, хранящееся в ячейке памяти, выражается действительным состоянием поляризации в данной ячейке, степень поляризации во время каждого цикла записи или считывания ограничивают значением, определяемым контуром управления операциями считывания и записи. Данное значение находится в интервале между уровнем, превышающим нулевой, и верхним пределом, который выбирают меньшим, чем уровень насыщения поляризации, и соответствующим заданному критерию надежности определения логического состояния ячейки памяти. 2 н. и 16 з.п. ф-лы, 5 ил.

Description

Область техники, к которой относится изобретение
Настоящее изобретение относится к способу выполнения операций записи и считывания в памяти с пассивной матричной адресацией, образованной набором ячеек памяти, содержащих электрически поляризуемый материал, обладающий свойством остаточной поляризации (таким материалом предпочтительно является электрет или ферроэлектрик). Логическое значение, хранящееся в ячейке памяти, выражается действительным состоянием поляризации в данной ячейке. Оно определяется по потоку зарядов в ячейку или из нее в ответ на подачу напряжений к числовым (управляющим) шинам и разрядным шинам (шинам данных), служащим для адресации ячеек памяти, образующих указанный набор. Определение (детектирование) потока зарядов предпочтительно основывается на детектировании компонента потока заряда, обусловленного изменением поляризации в указанном поляризуемом материале, при этом операции записи и считывания осуществляются под управлением соответствующего контура управления.
Настоящее изобретение относится также к устройству для осуществления указанного способа. Устройство по изобретению содержит, по меньшей мере, один набор ячеек памяти с пассивной матричной адресацией, содержащих электрически поляризуемый материал, обладающий свойством остаточной поляризации, предпочтительно ферроэлектрический материал. Логическое значение, хранящееся в ячейке памяти, выражается действительным состоянием поляризации ячейки. Оно определяется путем детектирования потока зарядов в ячейку или из нее в ответ на приложение напряжений к числовым и разрядным шинам, служащим для адресации ячеек памяти, образующих указанный набор. Детектирование потока зарядов предпочтительно основывается на детектировании компонента потока заряда, обусловленного изменением поляризации в указанном поляризуемом материале.
Уровень техники
Запоминающие устройства (устройства памяти) на основе тонких ферроэлектрических пленок в настоящее время приближаются к уровню зрелости, когда становится возможным их встраивание в реальные устройства. В контексте изобретения релевантными являются устройства, имеющие архитектуру одного из двух основных типов, предусматривающих либо активную, либо пассивную матричную адресацию записанных данных.
В архитектурах с активной матричной адресацией каждый бит запоминается в ячейке памяти, состоящей из конденсаторной структуры, заполненной ферроэлектриком и снабженной ассоциированным с ней специализированным микроконтуром. Ферроэлектрический материал, как правило, находится в одном из двух состояний поляризации, что соответствует одному биту информации. Запоминающее устройство (устройство памяти) содержит большое количество подобных ячеек, помещенных в матрицу проводников. Ферроэлектрические материалы, используемые в подобных устройствах, как правило, представляют собой неорганические керамики, в частности перовскиты.
В архитектурах с пассивной матричной адресацией, по отношению к которым настоящее изобретение представляет особенный интерес, тонкопленочный ферроэлектрический материал находится между двумя ортогональными наборами электродов, так что в каждой зоне взаимного пространственного наложения, т.е. скрещивания электродов (далее для простоты понимания используется термин "пересечение"), образуется ячейка, подобная конденсатору. Бит хранится как состояние поляризации в конденсаторной структуре, которая составляет первичную ячейку памяти. С каждой ячейкой памяти не связано никакого активного контура или компонента, чем и объясняется выбор термина "пассивная матричная адресация". Данная архитектура, как правило, требует использования ферроэлектриков с особыми гистерезисными свойствами. К настоящему моменту только немногие ферроэлектрики на органической основе были идентифицированы в качестве потенциально полезных в практических приложениях. Обычно считывание информации производится деструктивным методом, т.е. наложением электрического поля, которое приводит к ориентированию поляризаций ячеек по направлению считывающего электрического поля.
Во многих приложениях представляется желательным многократно производить операции записи и считывания в заданной ячейке памяти. В этом случае поляризуемый материал должен подвергаться многократной смене состояний поляризации, в результате чего наступает его усталость. Усталость проявляется различными путями, наиболее заметными из которых являются увеличение коэрцитивного поля, снижение уровня остаточной поляризации и замедление переключения. Все эти эффекты крайне нежелательны для запоминающих устройств. К другим явлениям, осложняющим процесс считывания, относится предпочтение диэлектриком значения сигнала (imprint - далее для краткости это свойство будет обозначаться специальным термином "импринтинг"). Когда ячейка находится в одном и том же состоянии поляризации (т.е. логическом состоянии) в течение длительного времени, в ней может развиться тенденция к "замораживанию" в этом состоянии. В таком случае для того чтобы вывести ее из этого состояния и переключить на другую ориентацию поляризации, необходимо увеличить управляющее напряжение и/или прикладывать его в течение более длительного времени.
Известные из уровня техники протоколы считывания, которые используют считывающие импульсы фиксированной длительности, должны учитывать значительный разброс между ячейками в отношении скоростей считывания и поляризационных характеристик под влиянием усталости и/или импринтинга. Для того чтобы обеспечить работу даже в условиях наихудшего сценария, указанные импульсы должны иметь высокое напряжение и большую длительность. Это представляется нежелательным по многим причинам. Высокое напряжение влечет повышенные затраты, увеличение размеров драйверных контуров, повышение потребления энергии и возрастание перекрестных помех. Импульсы большей длительности означают замедление доступа к данным и скорости переноса данных. Наконец, использование импульсов большой длительности и высокого напряжения даже применительно к новым ячейкам или к ячейкам с умеренным уровнем усталости само по себе способствует ускоренному развитию усталости.
В качестве конкретных примеров уровня техники в отношении способов считывания данных из ферроэлектрических запоминающих устройств можно сослаться на заявку ЕР 0767464 А2. Согласно данной заявке, для того чтобы минимизировать возмущения логического состояния ферроэлектрической ячейки памяти, используется протокол подачи импульсного напряжения, который исключает значительный разброс напряжения по ячейке памяти. При этом протокол подачи считывающего напряжения является статическим по отношению к временным и амплитудным аспектам подаваемых импульсов напряжения.
Можно также сослаться на патент США № 5487129, в котором описано применение после выполнения определенного количества операций записи/считывания в ячейке процедуры регенерации. Указанная процедура регенерации заключается в подаче поляризующего напряжения VР, более высокого, чем V0 записи. Тем самым достигается устранение ослабления ферроэлектрической поляризации, вызванное усталостью, и регенерация более высокого уровня поляризации в ячейке памяти. Однако подобная процедура регенерации в лучшем случае будет применима только в специальных случаях, например в случае, когда усталость обусловлена накоплением заряда и закреплением доменов в связи с наличием неглубоких ловушек заряда. Вместе с тем она будет малоэффективной в более сложных случаях, связанных с глубокими ловушками заряда, миграцией вакансий, а также в ситуации необратимых химических процессов на электродах. Следует также отметить, что обе названные публикации относятся только к устройствам с активной матричной адресацией, тогда как желательно, чтобы протоколы записи/считывания были применимы также и к запоминающим устройствам с пассивной матричной адресацией.
Сущность изобретения
Основная задача, на решение которой направлено настоящее изобретение, состоит в создании новых способов считывания и записи данных в запоминающих устройствах на основе электрически поляризуемых материалов, особенно ферроэлектриков, с использованием которых поляризация может определяться и контролироваться методами, в меньшей степени способствующими усталости, обеспечивающими большие скорости работы с данными и менее требовательными в отношении драйверных контуров, чем существующие варианты.
Решение данной задачи, а также другие преимущества и особенности обеспечиваются благодаря способу, который в соответствии с изобретением характеризуется тем, что регистрируют динамический зарядный отклик в форме изменения потока заряда для одной или более ячеек памяти во время операции записи или считывания с ограничением степени поляризации поляризуемого материала во время каждого цикла записи или считывания значением, зависящим от зарегистрированного динамического отклика, определенного контуром управления. При этом управление операциями считывания и записи осуществляют в соответствии с информацией о действительных мгновенных значениях указанного отклика при нахождении указанного значения в интервале от уровня, превышающего нулевой, до верхнего предела. Указанный верхний предел выбирают меньшим, чем уровень насыщения поляризации, и соответствующим заданному критерию надежности определения логического состояния ячейки памяти.
В предпочтительном варианте осуществления способа по изобретению логическое состояние ячейки памяти определяют путем подачи одного или более импульсов напряжения, характеристиками которого (которых) управляют посредством контура управления.
При реализации данного варианта желательно определить историю адресации к памяти по зарегистрированному воздействию на ячейки памяти факторов, способствующих развитию усталости и импринтинга, и/или по информации об указанном динамическом отклике, получаемой от одной или более контрольных ячеек или пар контрольных ячеек и/или от одной или более ячеек памяти или пар ячеек памяти в матрице. Кроме того, желательно определить заданные критерии определения и/или информацию об указанном динамическом отклике в качестве основы выработки критериев управления с целью настроить характеристики указанного импульса или импульсов напряжения. В этом варианте в историю адресации включают накопленное количество циклов считывания-записи и/или длительность состояния импринтинга для конкретных ячеек памяти или групп конкретных ячеек памяти. Альтернативно, в информацию о динамическом отклике может быть включена информация о зарегистрированной характеристике указанного отклика ячеек памяти. Кроме того, предпочтительно, чтобы информация о динамическом отклике была получена, по меньшей мере, от одной пары контрольных ячеек в матрице. Одна контрольная ячейка в каждой такой паре должна соответствовать логическому нулю, а вторая - логической единице.
Предпочтительно далее, чтобы в способе по настоящему изобретению производился с использованием контура управления непрерывный или периодический анализ статистической или систематической шумовой составляющей в зарегистрированном динамическом отклике указанных контрольных ячеек или адресуемых ячеек памяти. Результаты такого анализа используют в качестве данных, подаваемых на вход алгоритма управления протоколом считывания-записи. В этой связи предпочтительно также, чтобы анализ шумовых составляющих производился на основе статистического разброса динамических откликов, полученных от ячеек памяти, находящихся в известных логических состояниях, от единичных, многократно адресуемых ячеек памяти и/или от набора аналогичных, но физически различных ячеек памяти.
В том случае, когда при реализации способа в соответствии с изобретением используют критерии управления, основанные на информации о динамическом отклике, целесообразно придать одному или более импульсам напряжения форму ступени с изменяющейся длительностью, которая задается указанным контуром управления. Одновременно или альтернативно регистрируют посредством указанного контура управления уровни плато, соответствующих значениям σНАСЫЩ и σФОН откликов в форме изменения потока заряда в ячейках, представляющих логический ноль и логическую единицу соответственно в различные моменты времени на протяжении жизненного цикла запоминающего устройства, и/или генерируют посредством контура управления пороговое значение для принятия решения о логическом состоянии указанных ячеек памяти в указанной матрице, соответствующее σПОР=(σНАСЫЩФОН)/2. В соответствии с другим вариантом в контуре управления используют информацию о динамическом отклике, приобретаемую в результате регистрации динамического отклика группы ячеек памяти, расположенных в случайно выбранных местах матричной памяти.
Решение задачи, поставленной перед настоящим изобретением, а также другие преимущества и особенности обеспечиваются, кроме того, благодаря созданию устройства, которое характеризуется тем, что содержит контур регистрации динамического отклика в форме изменения потока заряда от одной или более ячеек памяти во время операции записи или считывания и регулировки указанных напряжений и для ограничения степени изменения поляризации в указанном поляризуемом материале до заданного значения. Далее, устройство содержит контур управления указанными операциями считывания и записи в соответствии с действительными мгновенными значениями динамического отклика. Указанное заданное значение находится в интервале между уровнем, превышающим нулевой, и верхним пределом, который выбран меньшим, чем уровень насыщения поляризации.
В предпочтительном варианте выполнения устройства по изобретению набор ячеек памяти содержит контрольные ячейки с известными логическими состояниями. Далее, желательно, чтобы контрольные ячейки были локализованы парами таким образом, что одна контрольная ячейка в паре соответствует логическому нулю, а вторая - логической единице. Альтернативно, контрольные ячейки распределены по объему указанного набора.
Применительно к обоим этим вариантам желательно, чтобы из числа указанных контрольных ячеек были выбраны ячейки, предназначенные для отслеживания эволюции усталости и импринтинга конкретных групп ячеек памяти в наборе. С этой целью на выбранные ячейки воздействуют с историей изменения поляризации и операций переключения, сходной с историей у указанных групп ячеек памяти. Выбранные для отслеживания группы ячеек памяти локализованы предпочтительно на одной числовой или разрядной шине или на нескольких числовых или разрядных шинах.
Перечень фигур чертежей
Далее изобретение будет описано подробно, со ссылками на прилагаемые чертежи.
На фиг.1а представлена типичная кривая гистерезиса поляризации для ферроэлектрического материала.
Фиг.1b схематично иллюстрирует ячейки памяти, присоединенные к числовым и разрядным шинам в конфигурации с пассивной матричной адресацией.
На фиг.2а и 2b представлено, соответственно с низким и высоким временным разрешением, развитие во времени ступенчатого отклика в испытуемых ячейках, содержащих ферроэлектрический материал в свежем состоянии и в состоянии усталости.
На фиг.3 приведен схематичный пример контура для считывания данных из ячеек памяти согласно настоящему изобретению.
Сведения, подтверждающие возможность осуществления изобретения
Для того чтобы облегчить понимание настоящего изобретения, перед рассмотрением конкретных примеров его реализации будет дано краткое изложение основных принципов, связанных с его осуществлением.
На фиг.1а изображена типичная кривая поляризации, определяющая поляризационный отклик ферроэлектрической ячейки памяти, т.е. ее логические состояния "0" и "1". На фиг.1b, в сечении, показана подобная ячейка памяти, содержащая поляризуемый материал, обладающий свойством памяти, и включенная между электродом, который связан с числовой шиной WL, и электродом, который связан с разрядной шиной BL. На фиг.1b схематично представлен также набор ячеек памяти рассматриваемого типа, присоединенных к числовым WL и разрядным BL шинам в конфигурации с пассивной матричной адресацией.
При рассмотрении кривой поляризации, представленной на фиг.1, принимается, что ячейка памяти, подлежащая считыванию, первоначально находится в состоянии покоя, т.е. на нее не наложено электрическое поле, а ферроэлектрический материал в ячейке имеет поляризацию, характеризующуюся одним из двух положений, +РR или -PR вдоль оси поляризации, в зависимости от логического состояния, приписанного ячейке. В соответствии с уровнем техники операция считывания, заключающаяся в установлении состояния, в котором находится ячейка, состоит в приложении к ячейке считывающего импульса с напряжением +VSWITCH. Это напряжение превосходит напряжение VC, соответствующее коэрцитивному полю в запоминающем материале, на величину, которой достаточно для перевода материала в режим насыщения, т.е. в ту область кривой гистерезиса, где ее ветви сближаются и являются почти линейными.
Если ячейка перед этим находилась в состоянии +РR, то только небольшой заряд будет течь в ячейку или из нее, так что ячейка будет оставаться в том же состоянии, что и раньше. На фиг.1а этот слабый поток зарядов обозначен как P^. Однако, если ячейка первоначально находилась в состоянии –РR, поляризация изменит свое состояние на противоположное, и этому будет соответствовать значительный перенос заряда между ячейкой и электродами. На фиг.1а соответствующее количество заряда обозначено как Р*. Таким образом, отслеживая количество перенесенного заряда, можно определить состояние ячейки. Поскольку данная процедура разрушает состояние запоминания, в котором находилась ячейка, на эту или на какую-либо другую ячейку в запоминающем устройстве должен быть подан отдельный цикл импульсов, в результате чего логическое состояние ячейки станет таким же, как первоначальное (предшествующее считыванию) состояние ячейки, с которой было произведено считывание.
Хотя настоящее изобретение может быть использовано применительно к любым поляризуемым материалам, обладающим гистерезисом или остаточной поляризацией, в целях большей наглядности и простоты изложения дальнейшее обсуждение будет проведено со ссылкой на ферроэлектрические материалы, используемые в архитектурах с пассивной матричной адресацией.
В соответствии с настоящим изобретением управление током через выбранную ячейку памяти осуществляется таким образом, чтобы изменение поляризации в течение операции считывания было меньшим, чем это требуется для насыщения поляризации, но достаточным для того, чтобы можно было принять решение о логическом состоянии ячейки. В типичном случае к интересующей ячейке прикладывают ступенчатое напряжение и отслеживают поляризационный отклик ячейки по переносу заряда к ячейке. Поданное напряжение снимают, когда:
а) истечет заданное время накопления заряда или
б) будет обнаружено накопление заданного заряда.
В типичном случае снятие напряжения произойдет в момент времени, когда имеет место только частичное изменение переключаемой поляризации. Благодаря этому достигаются следующие преимущества.
- Поскольку ферроэлектрический материал претерпевает только частичное обращение поляризации, он будет иметь меньшую усталость.
- Поскольку каждый акт считывания является лишь частично деструктивным, данная ячейка может выдержать несколько считываний до того, как станет необходимым восстановление данных.
Решение в отношении логического состояния может быть принято раньше, с соответствующим ускорением процесса считывания.
Восстановление потерянной поляризации в результате операций считывания ("обратная запись", "write-back") требует переноса меньшего количества заряда в расчете на каждый считанный бит независимо от того, производится ли регенерация после каждого считывания или после нескольких считываний.
Критическим фактором в описанной схеме является правильный выбор времени накопления заряда в режиме считывания. Для конкретной ячейки это время должно в типичном случае возрастать по мере накопления усталости в ячейке. Как следствие, необходимо соответствующим образом настраивать протокол подачи считывающих импульсов. При этом могут быть использованы либо прогнозирующий, либо следящий режимы определения требуемого времени накопления.
В первом случае время накопления регулируется в соответствии с программой, которая прогнозирует степень усталости на основе данных о зарегистрированном использовании запоминающего устройства. Этот прогноз должен делать допуск на возможные погрешности с тем, чтобы учесть все важные параметры, которые влияют на развитие усталости. К учитываемым факторам относятся, в частности, характер прошлых изменений температуры, а также допуски на воспроизводимость характеристик от ячейки к ячейке и от устройства к устройству.
Во втором случае эволюция отклика ячейки (скорости переключения) отслеживается на протяжении жизненного цикла устройства, с использованием результатов для настройки протокола подачи импульсов, прежде всего, времени накопления заряда. В предпочтительном варианте осуществления изобретения предусматривается также схема самодиагностики. С ее помощью отслеживаются текущее состояние и эволюция во времени ячеек памяти. Для этого используются контрольные ячейки, которые находятся в таких же окружающих и рабочих условиях, что и ячейки памяти.
В приведенном выше описании уровня техники молчаливо принималось, что перенос заряда в каждом цикле считывания или записи завершается практически полностью, тогда как динамический аспект процесса считывания-записи игнорировался. В зависимости от применяемого ферроэлектрика скорость обращения поляризации может варьировать в широких пределах, причем для неорганических ферроэлектриков эта скорость на несколько порядков выше, чем для органических (полимерных). Известные устройства в значительной степени основывались на неорганических ферроэлектриках, причем внимание концентрировалось на полном времени переключения. Что касается деталей переходного процесса при переключении, им уделялось мало внимания или они вообще игнорировались в аспекте возможного использования при выполнении операций считывания-записи. С появлением запоминающих устройств, включающих в себя органические или полимерные ферроэлектрики, которые в типичном случае переключаются намного медленнее, чем их неорганические аналоги, динамическая характеристика становится важным фактором, влияющим на быстродействие устройства в целом. Одновременно более медленное переключение открывает возможности для новых схем считывания-записи, поскольку временные шкалы приобретают больший масштаб, что облегчает вмешательство в течение переходной фазы.
На фиг.2а и 2b представлены динамические отклики для ячеек памяти, содержащих полимерный ферроэлектрик. На ячейки подавали ступенчатое напряжение Vs=20 В и регистрировали эволюцию во времени накопленной плотности σ заряда, т.е. заряд, перенесенный через единичную площадь границы между ферроэлектриком и электродами после инициирования ступенчатого импульса. Приведены две группы кривых. Первая группа, включающая три верхние кривые на каждой фигуре, соответствует переключению ячейки из логического состояния "1" в логическое состояние "0", с обращением поляризации, сопровождающимся переносом значительного заряда. Вторая группа, включающая три плотно сгруппированные кривые на каждой фигуре, соответствует ситуации, когда перед подачей ступенчатого напряжения ячейка уже находилась в логическом состоянии "0", так что наблюдался отклик лишь в виде малого заряда, соответствующего диэлектрическому смещению. Каждая группа кривых относилась к ячейкам, которые либо были свежими (т.е. не испытавшими усталости), либо были подвергнуты усталостным процессам под действием от 106 до 107 циклов считывания/регенерации, включавших полное обращение поляризации в каждом цикле.
Можно видеть, что имеется резкий начальный рост тока, за которым следует его падение с асимптотическим приближением к нулю. Соответственно, плотность σ заряда быстро возрастает от нуля, достигая плато. Переходный процесс является наиболее быстрым в случае без переключения поляризации (логическое состояние "0"→"0"), чем в случае переключения (логическое состояние "1"→"0"), при этом асимптотические значения плотности σ заряда ниже в первом случае (σФОН), чем во втором (σНАСЫЩ). Усталость проявляется в более низком уровне плато для σНАСЫЩ (т.е. в уменьшении РR) и в замедлении переходного процесса. При этом проявление усталости наиболее заметно в случае переключения поляризации. Время достижения 50% уровня от максимальной поляризации в новой (свежей) ячейке составляет около 1 мкс, но в "уставшей" ячейке оно может составить 100 мкс.
В соответствии с настоящим изобретением считывание данных осуществляется путем подачи импульса напряжения, преимущественно ступенчатого, и определения того, превысила ли плотность σ заряда заданное пороговое значение в какой-то момент времени после подачи импульса. Этот порог не будет превышен, даже в случае длительной задержки, если ячейка первоначально имела логическое состояние "0", и будет превышен, если ячейка первоначально имела логическое состояние "1". В последнем случае напряжение, соответствующее считывающему импульсу, снимается, как только будет достигнут указанный заданный уровень.
Сказанное может быть проиллюстрировано следующим примером. Предположим, что рассматриваемое устройство содержит индивидуальные ячейки памяти с характеристиками, подобными представленным на фиг.2а и 2b. Можно видеть, что для ячейки в состоянии "0" накопленный перенесенный заряд быстро (примерно за 0,5 мкс) возрастает примерно до уровня σФОН=2 мкКл/см2 и далее остается практически неизменным. Однако для ячейки в состоянии "1" накопленный перенесенный заряд продолжает быстро возрастать также после завершения заданного интервала, достигая уровня, близкого к σНАСЫЩ=8 мкКл/см2 в течение примерно 8 мкс в случае новой ячейки. Для "уставшей" ячейки указанное возрастание является менее быстрым, а достигнутое конечное значение более низким; тем не менее отличие от ячейки в состоянии "0" очевидно.
В качестве критерия различения можно задать, что ячейка принимается находящейся в состоянии "1", если через некоторый временной интервал τПОР после подачи считывающего импульса значение σ превысит определенный порог, т.е. σ≥σПОР=7 мкКл/см2. Значение порога должно быть выбрано существенно большим, чем максимальное значение, достигаемое в ячейках, первоначально находившихся в состоянии "0", и соответствующим в данном случае σФОН=2 мкКл/см2. На фиг.2b можно видеть, что временной интервал τПОР накопления заряда, в течение которого достигается значение σПОР из состояния "1" составит около 4 мкс для новой (свежей) ячейки, 8 мкс для ячейки после 106 циклов и 80-100 мкс для ячейки после 107 циклов.
Согласно известным решениям, которые основаны на достижении полного переключения поляризации в течение фиксированного времени накопления заряда, это время должно быть выбрано достаточно большим для того, чтобы обеспечить завершение переходного процесса переключения в худшем случае, т.е. при наличии усталости ячеек. Таким образом, длительность считывающего импульса следует выбрать в интервале 50-100 мкс, а не порядка 1 мкс. В отличие от этого, согласно изобретению считывающий импульс снимают, когда плотность накопленного заряда достигнет порогового значения σПОР, с приписыванием ячейке состояния "1". Если заданное пороговое значение не достигается в течение заданного временного интервала τ>>τПОР, рассматриваемой ячейке приписывается логическое состояние "0".
Рассмотренный подход подразумевает, что длительность считывающего импульса автоматически увеличивается по мере замедления отклика ячейки, обусловленного усталостью. При этом эта длительность поддерживается максимально короткой, насколько это совместимо с заданным пороговым критерием. В результате обеспечиваются следующие преимущества.
Во-первых, достигается выигрыш в скорости считывания по сравнению с известными решениями, основанными на принципе полного переключения поляризации.
Во-вторых, если данные записываются обратно в ту же ячейку, уменьшается требуемый диапазон изменения поляризации, благодаря чему длительность циклов обратной записи уменьшается в степени, соизмеримой с сокращением цикла считывания. Эффекты импринтинга (т.е. предпочтение ферроэлектрического материала ячейки к фиксации в логическом состоянии, в котором он находился в течение некоторого времени) могут дополнительно сократить длительность обратной записи в степени, зависящей от используемых материалов и рабочих параметров.
В-третьих, поскольку имеет место минимизация степени переключения поляризации и воздействия электрического поля, усталость будет развиваться намного медленнее, чем в схеме с полным переключением. Испытания на полимерных ферроэлектриках, пригодных для запоминающих устройств, продемонстрировали, что динамическое считывание в соответствии с настоящим изобретением увеличивает сопротивление усталости (т.е. количество циклов считывания-записи с допустимым уровнем надежности) на несколько порядков по сравнению с известными протоколами переключения, применяющими полное обращение поляризации.
В-четвертых, если σНАСЫЩ>>σФОН, становится возможным многократно осуществлять циклы считывания перед каждым циклом обратной записи.
Далее будет более подробно описан предпочтительный вариант осуществления изобретения, предусматривающий определение отклика ячейки памяти в режиме самодиагностики. Как было описано ранее, длительность накопления заряда должна быть увеличена по мере накопления усталости в ячейках. В идеальном случае считывание в каждой ячейке запоминающего устройства должно производиться посредством считывающего импульса, длительность которого подобрана оптимальным образом именно для данной ячейки. Такое условие трудно выполнить, поскольку параметры отклика могут варьироваться от ячейки к ячейке в связи с допусками, установленными на их изготовление, а также в связи с конкретной историей ячейки в отношении усталости/импринтинга. Последний фактор может приводить к очень большим вариациям характеристик от ячейки к ячейке, которые накапливаются во времени. Дело в том, что усталость и импринтинг зависят не только от количества циклов считывания-записи, которым были подвергнуты индивидуальные ячейки, но и от комбинированного эффекта нагрузки под напряжением (зависящей от ее амплитуды, полярности и длительности), а также от других факторов, таких как температуры, воздействию которых подвергались ячейки на протяжении срока службы.
Как следствие, прогнозный подход к настройке длительности считывающего импульса в общем случае будет относительно грубым, т.к. он должен учитывать разброс характеристик ячеек, возрастающий со временем и в зависимости от объема использования. Альтернативно, необходимо выделить значительные ресурсы, имеющиеся в устройстве, для того чтобы отслеживать накапливающуюся усталость в ячейках. Эта задача может быть упрощена с помощью протокола, который распределяет износ по всему количеству ячеек памяти в устройстве таким образом, чтобы ячейки со сравнимыми историями в отношении усталости могли быть идентифицированы в виде групп или блоков.
В большинстве случаев предпочтительным представляется отслеживание (т.е. мониторинг, или автоматическая диагностика). Основной принцип этого подхода может быть пояснен со ссылкой на фиг.3, на которой представлен вариант устройства для выполнения операций записи и считывания с информации из матричной памяти с использованием единственного драйверного контура (обозначенного для краткости на фиг.3, как "драйвер") числовых шин. Данный драйверный контур, работающий в режиме мультиплексирования, связан со схемой синхронизации и управления, на вход которой поступает двоичный управляющий сигнал "ВКЛ./ВЫКЛ."
Для каждой строки или кластера ячеек памяти используется пара контрольных ячеек, одна из которых находится в состоянии "1", а вторая - в состоянии "0". Эти пары ячеек, которые находятся на пересечении двух специализированных вертикальных контрольных разрядных шин "1" и "0" с числовыми шинами, подвергаются воздействиям, вызывающим усталость, прежде всего переключению поляризации. Воздействия, которым подвергаются контрольные ячейки, являются репрезентативными для строки или кластера ячеек, к которым они приписаны.
Далее будут упомянуты два режима выполнения операций считывания при использовании контрольных ячеек.
А. На протяжении всего срока службы запоминающего устройства контрольные ячейки используют для отслеживания изменений значения σНАСЫЩ (соответствующего сигналу А, снимаемому с контрольной ячейки, находящейся на пересечении активной разрядной шины и контрольной разрядной шины "1") и значения σФОН (соответствующего сигналу В, снимаемому со второй контрольной ячейки, находящейся на пересечении активной разрядной шины и контрольной разрядной шины "0"). Указанные значения σНАСЫЩ и σФОН используются для определения порогового значения опор, которое хранится и обновляется. Дополнительно определяют длительность τПОР накопления заряда, требующуюся для достижения опор в контрольных ячейках. Во время выполнения цикла считывания сигналы из контрольных ячеек сравнивают с пороговым значением σПОР в момент τПОР и на основании этого определяют логическое состояние ячейки. В одном классе вариантов, соответствующих описанной схеме, в качестве порогового значения используют медианное значение (А+В)/2, т.е.
σПОР=(σНАСЫЩФОН)/2.
Поскольку подобные режимы предусматривают достижение насыщения в контрольных ячейках, их опрашивание в типичном случае будет производиться периодически, с использованием либо отдельного цикла опроса, либо цикла считывания с увеличенной длительностью считывающего импульса.
Б. Во время каждой операции считывания на обе контрольные ячейки с состоянием "0" и "1" подают считывающий импульс и отслеживают соответствующие значения σ0(τ) и σ1(τ) плотности заряда, переносимые к каждой ячейке, как функцию времени, прошедшего после начала подачи считывающего импульса. Как можно видеть из фиг.2, разность значений А-В=(σ0(τ)-σ1(τ)) между двумя этими значениями со временем увеличивается, начиная от нулевой и в конечном итоге достигающей значения (σНАСЫЩФОН). В некоторый момент τПОР времени эта разность достигает некоторого уровня, когда она может быть легко обнаружена при наличии шумов и вариаций от ячейки к ячейке. В этот момент подачу считывающего импульса завершают и производят считывание сигналов с усилителей в строке (кластере) ячеек, ассоциированной (ассоциированном) с рассматриваемыми контрольными ячейками. Зарегистрированные значения σ0ПОР) и σ1ПОР) в этой точке используются в качестве входных параметров для процесса определения логического состояния.
В обоих рассмотренных вариантах А и Б длительность τПОР считывающего импульса автоматически возрастает по мере развития усталости в ячейках, но в то же время она удерживается настолько короткой, насколько это совместимо с заданными критериями обнаружимости и различимости. Последний критерий может быть выбран таким образом, чтобы обеспечить различные уровни надежности, отвечающие конкретному применению запоминающего устройства.
Варианты А и Б обладают различными достоинствами и недостатками, которые могут быть описаны следующим образом.
Вариант А
Достоинство: позволяет получать прямую информацию об эволюции параметров σНАСЫЩ и σФОН.
Недостаток: требуется отдельный цикл подачи импульсов.
Вариант Б
Достоинство: может быть реализован без применения отдельного цикла подачи импульсов (однако в момент подачи импульса контрольные ячейки должны находиться в нужных логических состояниях); при этом контрольные ячейки подвергаются репрезентативному импульсному воздействию, вызывающему усталость.
Недостаток: необходимо наличие контура, способного в реальном времени генерировать параметры, соответствующие критериям обнаружимости и различимости. При работе в "разовом" режиме, когда данные из кластера или строки ячеек считываются только один раз или через длительные промежутки времени, параметры различимости, определенные в данном режиме, должны полностью включать в себя шум, имеющий место в единственном акте отбора информации.
Физическое осуществление считывающего контура, включающего в себя контрольные ячейки, может быть реализовано многими различными путями, известными специалисту в данной области. Выполненное согласно изобретению устройство, содержащее набор ячеек памяти с матричной адресацией и способное производить над этим набором операции записи и считывания в представленном на фиг.3 варианте, использует принцип пассивной адресации ячеек памяти. Однако оно не ограничивается таким вариантом, а с равным успехом применимо и к устройствам, основанным на активной матричной адресации, т.е. содержащим ячейки памяти, снабженные переключающим транзистором. Базовая схема, изображенная на фиг.3, может использоваться в сочетании с любым из описанных выше вариантов А и Б. В цикле считывания считывающий импульс поочередно подают на горизонтальные (числовые) шины и с помощью контура, показанного в нижней части фиг.3 и включающего в себя усилители считываемых сигналов, работающие в режиме мультиплексирования, отслеживают заряд, текущий к ячейкам, в точках пересечения между адресуемой (активной) горизонтальной (т.е. числовой) шиной и пересекающими ее вертикальными (разрядными) шинами. Как уже упоминалось, в данном варианте с ячейками памяти, расположенными на каждой горизонтальной шине, ассоциирована пара контрольных ячеек, находящихся на той же шине. Сигналы с выхода усилителей поступают на выходную шину данных. Применение режима мультиплексирования позволяет сократить число используемых усилителей, т.е. конструктивно упростить устройство по изобретению.
Разумеется, по объему матрицы можно разместить с заданным интервалом, также дополнительные разрядные шины с контрольными ячейками. В некоторых случаях может оказаться предпочтительным применить не пары разрядных шин с этими ячейками, а отдельные шины с ячейками в состоянии "0" и "1". Кроме того, контрольные ячейки могут занимать только часть длины разрядной шины и ограничиваться единственной ячейкой на шине. Последний вариант осуществления изобретения соответствует случаю, когда контрольные ячейки расположены преимущественно вдоль числовых, а не разрядных шин.
На представленной на фиг.3 диаграмме показаны также линии (провода), проложенные между контрольными разрядными шинами и детекторами контрольных сигналов. Однако при использовании мультиплексирования и маршрутизации сигналов контрольные разрядные шины могут быть заданы в любой части матрицы. Например, во многих случаях предпочтительно иметь контрольные ячейки в тех зонах матричной памяти, которые подвергались воздействиям, вызывающим усталость и импринтинг в процессе регулярного использования запоминающего устройства, и обеспечить возможность изменять их положение в матрице на протяжении жизненного цикла запоминающего устройства.
Для простоты понимания контур записи данных в ячейки матрицы на фиг.3 не изображен. Обратная запись с целью сохранения данных, считанных деструктивным методом, может производиться немедленно по завершении цикла считывания с помощью импульса примерно той же длительности, которая была определена в цикле считывания. Альтернативно, обратная запись может быть отложена до того, как уровень поляризации в ячейке достиг, как следствие многократного считывания, определенного, более низкого уровня. В последнем случае должен быть использован более длинный импульс обратной записи.
Для того чтобы получить надежные данные от контрольных ячеек, количество контрольных ячеек в запоминающем устройстве должно быть, очевидно, достаточно большим, чтобы позволить точно воспроизвести картину использования реальных ячеек памяти при небольшом статистическом разбросе. Однако выделение для контрольных ячеек пространства и вспомогательных компонентов будет конкурировать с другими задачами устройства в отношении хранения данных и других функций.
Поэтому на практике ограниченное количество контрольных ячеек должно быть ассоциировано с намного большим количеством ячеек памяти, которые могут находиться в непосредственной физической близости к контрольным ячейкам (т.е. в одном с ними кластере), либо сопряжено с набором ячеек памяти, которые используются в сходном режиме считывания-записи. Последний вариант может, например, относиться к определенному сектору запоминающего устройства, содержащему ячейки, необязательно находящиеся в непосредственной взаимной физической близости, или к строке ячеек адресуемой матрицы, когда вся строка считывается одновременно.

Claims (18)

1. Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией, образованной набором ячеек памяти, содержащих электрически поляризуемый материал, обладающий свойством остаточной поляризации, предпочтительно электрет или ферроэлектрик, причем логическое значение, хранящееся в ячейке памяти, выражается действительным состоянием поляризации в данной ячейке и определяется по потоку зарядов в ячейку или из нее в ответ на подачу напряжений к числовым и разрядным шинам, служащим для адресации ячеек памяти, образующих указанный набор, а определение потока зарядов предпочтительно основывается на детектировании компонента потока заряда, обусловленного изменением поляризации в указанном поляризуемом материале, тогда как операции записи и считывания осуществляются под управлением контура управления, отличающийся тем, что регистрируют динамический отклик в форме изменения потока заряда для одной или более ячеек памяти во время операции записи или считывания с ограничением степени поляризации поляризуемого материала во время каждого цикла записи или считывания значением, зависящим от зарегистрированного динамического отклика, определенного контуром управления, при этом управление операциями считывания и записи осуществляют в соответствии с информацией о действительных мгновенных значениях указанного отклика при нахождении указанного значения в интервале между уровнем, превышающим нулевой, и верхним пределом, который выбирают меньшим, чем уровень насыщения поляризации, и соответствующим заданному критерию надежности определения логического состояния ячейки памяти.
2. Способ по п.1, отличающийся тем, что логическое состояние ячейки памяти определяют путем подачи одного или более импульсов напряжения, характеристиками которого (которых) управляют посредством контура управления.
3. Способ по п.2, отличающийся тем, что определяют историю адресации к памяти по зарегистрированному воздействию на ячейки памяти факторов, способствующих развитию усталости и импринтинга и/или по информации об указанном динамическом отклике, получаемой от одной или более контрольных ячеек или пар контрольных ячеек и/или от одной или более ячеек памяти или пар ячеек памяти в матрице, и определяют заданные критерии определения и/или информацию об указанном динамическом отклике в качестве основы выработки критериев управления для того, чтобы настроить характеристики указанного импульса или импульсов напряжения.
4. Способ по п.3, отличающийся тем, что в историю адресации включают накопленное количество циклов считывания-записи и/или длительность состояния импринтинга для конкретных ячеек памяти или групп конкретных ячеек памяти.
5. Способ по п.3, отличающийся тем, что в информацию о динамическом отклике включают информацию о зарегистрированной характеристике указанного отклика ячеек памяти.
6. Способ по п.3, отличающийся тем, что информацию о динамическом отклике получают путем регистрации динамического отклика для, по меньшей мере, одной пары контрольных ячеек в матрице, причем одна контрольная ячейка в каждой такой паре соответствует логическому нулю, а вторая - логической единице.
7. Способ по п.5 или 6, отличающийся тем, что производят, с использованием контура управления, непрерывный или периодический анализ статистической или систематической шумовой составляющей в зарегистрированном динамическом отклике указанных контрольных ячеек или адресуемых ячеек памяти и используют результаты указанного анализа в качестве данных, подаваемых на вход алгоритма управления протоколом считывания-записи.
8. Способ по п.7, отличающийся тем, что указанный анализ шумовых составляющих производят на основе статистического разброса динамических откликов, полученных от ячеек памяти, находящихся в известных логических состояниях, от единичных, многократно адресуемых ячеек памяти и/или от набора аналогичных, но физически различных ячеек памяти.
9. Способ по п.3, отличающийся тем, что при использовании критериев управления, основанных на информации о динамическом отклике, придают одному или более импульсам напряжения форму ступени с изменяющейся длительностью, которая задается указанным контуром управления.
10. Способ по п.3, отличающийся тем, что при использовании критериев управления, основанных на информации о динамическом отклике, регистрируют, посредством указанного контура управления, уровни плато, соответствующих значениям σНАСЫЩ и σФОН откликов в форме изменения потока заряда в ячейках, представляющих логический ноль и логическую единицу соответственно в различные моменты времени на протяжении жизненного цикла запоминающего устройства.
11. Способ по п.3, отличающийся тем, что при использовании критериев управления, основанных на информации о динамическом отклике, генерируют посредством контура управления пороговое значение для принятия решения о логических состояниях указанных ячеек памяти в указанной матрице, которое соответствует σПОР=(σНАСЫЩФОН)/2.
12. Способ по п.3, отличающийся тем, что в контуре управления используют информацию о динамическом отклике, приобретаемую в результате регистрации динамического отклика группы ячеек памяти, расположенных в случайно выбранных местах матричной памяти.
13. Устройство для выполнения операций записи и считывания, содержащее, по меньшей мере, одну память с матричной адресацией, образованную набором ячеек памяти, содержащих электрически поляризуемый материал, обладающий свойством остаточной поляризации, предпочтительно ферроэлектрик, причем логическое значение, хранящееся в ячейке памяти, выражается состоянием поляризации в индивидуальных, по отдельности выбираемых ячейках памяти и определяется по потоку зарядов в ячейку или из нее в ответ на подачу напряжений на числовые и разрядные шины, служащие для адресации ячеек памяти, образующих указанный набор, а определение потока зарядов предпочтительно основано на детектировании компонента потока заряда, обусловленного изменением поляризации в указанном поляризуемом материале, отличающееся тем, что содержит контур регистрации динамического отклика в форме изменения потока заряда от одной или более ячеек памяти во время операции записи или считывания и регулировки указанных напряжений для ограничения степени изменения поляризации в указанном поляризуемом материале до заданного значения и контур управления указанными операциями считывания и записи в соответствии с действительными мгновенными значениями динамического отклика, причем указанное заданное значение находится в интервале между уровнем, превышающим нулевой, и верхним пределом, который выбран меньшим, чем уровень насыщения поляризации.
14. Устройство по п.13, отличающееся тем, что указанный набор ячеек памяти содержит контрольные ячейки с известными логическими состояниями.
15. Устройство по п.14, отличающееся тем, что указанные контрольные ячейки локализованы парами, причем одна контрольная ячейка в паре соответствует логическому нулю, а вторая - логической единице.
16. Устройство по п.14, отличающееся тем, что указанные контрольные ячейки распределены по объему указанного набора.
17. Устройство по п.15 или 16, отличающееся тем, что из числа указанных контрольных ячеек выбраны ячейки, предназначенные для отслеживания эволюции усталости и импринтинга конкретных групп ячеек памяти в указанном наборе путем оказания на них воздействия с историей изменения поляризации и операций переключения, сходной с аналогичной историей для указанных групп ячеек памяти.
18. Устройство по п.17, отличающееся тем, что указанные группы ячеек памяти локализованы на одной числовой или разрядной шине или на нескольких числовых или разрядных шинах.
RU2003103297/09A 2000-07-07 2001-07-06 Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа RU2239888C1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20003507A NO312698B1 (no) 2000-07-07 2000-07-07 Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
NO20003507 2000-07-07

Publications (2)

Publication Number Publication Date
RU2003103297A RU2003103297A (ru) 2004-08-20
RU2239888C1 true RU2239888C1 (ru) 2004-11-10

Family

ID=19911358

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2003103297/09A RU2239888C1 (ru) 2000-07-07 2001-07-06 Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа

Country Status (13)

Country Link
US (1) US6606261B2 (ru)
EP (1) EP1323167B1 (ru)
JP (1) JP4542744B2 (ru)
KR (1) KR100522286B1 (ru)
CN (1) CN1440554B (ru)
AT (1) ATE291272T1 (ru)
AU (2) AU2001290357B2 (ru)
CA (1) CA2415661C (ru)
DE (1) DE60109472T2 (ru)
ES (1) ES2237599T3 (ru)
NO (1) NO312698B1 (ru)
RU (1) RU2239888C1 (ru)
WO (1) WO2002005288A1 (ru)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US20030039233A1 (en) * 2001-08-14 2003-02-27 Aharon Satt Estimation of resources in cellular networks
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP4282951B2 (ja) * 2002-05-31 2009-06-24 パイオニア株式会社 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体
NO317905B1 (no) 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
NO320017B1 (no) 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
NO324607B1 (no) * 2003-11-24 2007-11-26 Thin Film Electronics Asa Fremgangsmate for a betjene et datalagringsapparat som benytter passiv matriseadressering
NO322040B1 (no) 2004-04-15 2006-08-07 Thin Film Electronics Asa Bimodal drift av ferroelektriske og elektrete minneceller og innretninger
NO324029B1 (no) * 2004-09-23 2007-07-30 Thin Film Electronics Asa Lesemetode og deteksjonsanordning
JP4148210B2 (ja) * 2004-09-30 2008-09-10 ソニー株式会社 記憶装置及び半導体装置
US20060215437A1 (en) * 2005-03-28 2006-09-28 Trika Sanjeev N Recovering from memory imprints
US20070041233A1 (en) * 2005-08-19 2007-02-22 Seagate Technology Llc Wake-up of ferroelectric thin films for probe storage
US7554832B2 (en) * 2006-07-31 2009-06-30 Sandisk 3D Llc Passive element memory array incorporating reversible polarity word line and bit line decoders
US8279704B2 (en) * 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
EP1944763A1 (en) 2007-01-12 2008-07-16 STMicroelectronics S.r.l. Reading circuit and method for data storage system
US7420836B1 (en) * 2007-02-13 2008-09-02 International Business Machines Corporation Single-ended memory cell with improved read stability and memory using the cell
US7778098B2 (en) * 2007-12-31 2010-08-17 Cypress Semiconductor Corporation Dummy cell for memory circuits
CN101222686B (zh) * 2008-01-25 2011-08-10 中兴通讯股份有限公司 一种移动终端的状态报告方法
JP4626832B2 (ja) * 2008-07-10 2011-02-09 セイコーエプソン株式会社 強誘電体記憶装置の駆動方法、強誘電体記憶装置および電子機器
KR100934159B1 (ko) * 2008-09-18 2009-12-31 한국과학기술원 강유전체 또는 일렉트렛 메모리 장치
DE102011010946B4 (de) * 2011-02-10 2014-08-28 Texas Instruments Deutschland Gmbh Halbleitervorrichtung und Verfahren zum Identifizieren und Korrigieren eines Bitfehlers in einer FRAM-Speichereinheit einer Halbleitervorrichtung
US9886571B2 (en) 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US10978169B2 (en) 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
US10497521B1 (en) 2018-10-29 2019-12-03 Xerox Corporation Roller electric contact
KR102634809B1 (ko) * 2018-11-23 2024-02-08 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법
JP2022052154A (ja) 2020-09-23 2022-04-04 キオクシア株式会社 半導体記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206829A (en) * 1990-10-24 1993-04-27 Sarita Thakoor Thin film ferroelectric electro-optic memory
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JP3279025B2 (ja) * 1993-12-22 2002-04-30 株式会社日立製作所 半導体メモリ
US5898607A (en) * 1994-09-14 1999-04-27 Hitachi, Ltd. Recording/reproducing method and recording/reproducing apparatus
JPH098247A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体記憶装置
JPH0963294A (ja) * 1995-08-28 1997-03-07 Olympus Optical Co Ltd 強誘電体メモリ及びそれを用いた記録装置
DE69630758T2 (de) * 1995-09-08 2004-05-27 Fujitsu Ltd., Kawasaki Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher
JP3875416B2 (ja) * 1998-11-11 2007-01-31 富士通株式会社 強誘電体記憶装置

Also Published As

Publication number Publication date
NO312698B1 (no) 2002-06-17
AU9035701A (en) 2002-01-21
ATE291272T1 (de) 2005-04-15
KR100522286B1 (ko) 2005-10-19
EP1323167A1 (en) 2003-07-02
US20020027794A1 (en) 2002-03-07
EP1323167B1 (en) 2005-03-16
NO20003507L (no) 2002-01-08
KR20030041954A (ko) 2003-05-27
NO20003507D0 (no) 2000-07-07
JP2004503052A (ja) 2004-01-29
CN1440554B (zh) 2012-03-21
ES2237599T3 (es) 2005-08-01
US6606261B2 (en) 2003-08-12
DE60109472T2 (de) 2005-08-11
DE60109472D1 (de) 2005-04-21
AU2001290357B2 (en) 2005-03-03
CA2415661C (en) 2006-03-28
WO2002005288A1 (en) 2002-01-17
CA2415661A1 (en) 2002-01-17
JP4542744B2 (ja) 2010-09-15
CN1440554A (zh) 2003-09-03

Similar Documents

Publication Publication Date Title
RU2239888C1 (ru) Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа
AU2001290357A1 (en) A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method
RU2003103297A (ru) Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа
US7768811B2 (en) Ferroelectric memory apparatus and control method of the same
CN101345083B (zh) 可变电阻存储器器件、参考电压产生方法和存储器系统
EP1727151B1 (en) Method for operating a PMC memory and CBRAM memory circuit
KR102405054B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US5950224A (en) Electrically modifiable non-volatile memory circuit having means for autonomous refreshing dependent upon on periodic clock pulses
KR20080011080A (ko) 상 변화 메모리용 판독 방해 센서
JP2008234832A (ja) 強誘電体又はエレクトレット・メモリ・デバイスを作動する方法及びこの種の装置
RU2006139054A (ru) Бимодальный режим функционирования ферроэлектрических и электретных ячеек памяти и запоминающих устройств на их основе
US7215565B2 (en) Method for operating a passive matrix-addressable ferroelectric or electret memory device
US6522570B1 (en) System and method for inhibiting imprinting of capacitor structures of a memory
RU2275698C2 (ru) Устройство с пассивной матричной адресацией и способ считывания информации из этого устройства
CN101089992A (zh) 存储器
US6456098B1 (en) Method of testing memory cells with a hysteresis curve
KR20060101503A (ko) 메모리 성능 개선 방법, 장치, 시스템 및 물품
US5140548A (en) Ferroelectric space charge capacitor memory
KR100478225B1 (ko) 강유전 메모리 커패시터로부터 판독된 신호의 평가 장치
EP1834336A1 (en) Method for operating a passive matrix-addressable ferroelectric or electret memory device
US6639825B2 (en) Data memory
US20230368831A1 (en) Memory cell sensing using two step word line enabling
KR20070094646A (ko) 수동 매트릭스-어드레스 가능한 강유전체 또는 일렉트렛메모리 장치를 동작하기 위한 방법
JP2002197887A (ja) 不揮発性メモリ
JP3022792B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20090707