CN101089992A - 存储器 - Google Patents

Abstract

一种存储器，包括；访问控制部，其基于外部访问动作进行内部访问动作；刷新控制部，其进行刷新动作；刷新分割控制部，其将刷新动作分割为读出动作和再次写入动作；和地址判定部，其判定作为刷新动作的对象的地址、与作为刷新动作中进行的外部访问动作的对象的地址是否一致。

Description

存储器

技术领域

本发明涉及存储器，尤其涉及对所存储的数据进行刷新动作的存储器。

背景技术

以往，作为非易失性存储器的一个例子，公知强电介质存储器(FeRAM：Ferroelectric Random AccessMemory)。强电介质存储器利用强电介质的极化方向引起的虚拟的电容变化作为存储元件。在该强电介质存储器中，公知产生存储在存储器单元中的数据的干扰的单纯矩阵型以及单晶体管型的强电介质存储器。即，在这些单纯矩阵型以及单晶体管型的强电介质存储器中，公知：在对包括强电介质电容器的存储器单元进行读出动作后的再次写入动作以及写入动作时，由于对与选择的字线以外的字线连接的存储器单元施加规定的电压，强电介质电容器的极化量减少使得数据消失，产生所谓的干扰。为了抑制这样的干扰，在单纯矩阵型以及单晶体管型的强电介质存储器中进行刷新动作。

另外，以往公知下述的技术：在进行刷新动作的存储器中，按照内部访问动作和刷新动作不冲突的方式进行各刷新动作。例如提出了一种DRAM(Dynamic Random Access Memory)，与内部时钟同步地进行内部访问动作(读出动作或写入动作)，该内部时钟具有比具有规定周期的外部时钟短的周期。一般，在DRAM中，在经过了一定期间的情况下，必须进行刷新动作。另外，在该DRAM中，由于内部时钟的周期比外部时钟的周期短，所以在一定期间内生成的内部时钟的时钟数比在该一定期间内生成的外部时钟的时钟数多。由此，即使未进行与外部时钟同步的外部访问动作的情况下，由于会周期地生成内部时钟，所以周期地发生不进行与外部访问动作对应的内部访问动作的内部时钟。在该DRAM中，被构成为进行刷新动作，该刷新动作由同步于不进行内部访问动作的内部时钟的读出动作和再次写入动作构成。由此，能够以不妨碍内部访问动作的方式进行刷新动作。

但是，在以往的DRAM中，由于同步于比外部时钟短规定比例周期的内部时钟来连续进行读出动作以及再次写入动作，所以相应地存在内部时钟的周期变长的不良情况。由此，由于需要使长于内部时钟的周期而设定的外部时钟的周期变长，所以存在外部访问动作的期间变长的问题。

发明内容

本发明一方式中的存储器包括；访问控制部，其基于外部访问动作进行内部访问动作；刷新控制部，其进行刷新动作；刷新分割控制部，其将刷新动作分割为读出动作和再次写入动作；和地址判定部，其判定作为刷新动作的对象的地址、与作为刷新动作中进行的外部访问动作的对象的地址是否一致。

附图说明

图1是表示本发明的第一实施方式的单纯矩阵型的强电介质存储器的整体构成的框图。

图2是说明图1所示的第一实施方式的单纯矩阵型的强电介质存储器的存储器单元阵列的构成的示意图。

图3是用于说明图1所示的第一实施方式的单纯矩阵型的强电介质存储器的动作控制电路的构成的框图。

图4是用于说明本发明的第一实施方式的单纯矩阵型的强电介质存储器的动作的电压波形图。

图5是用于说明本发明的第一实施方式的单纯矩阵型的强电介质存储器的内部访问动作的电压波形图。

图6是用于说明本发明的第一实施方式的单纯矩阵型的强电介质存储器的内部访问动作的电压波形图。

图7是用于说明本发明的第一实施方式的单纯矩阵型的强电介质存储器的被分割的刷新动作的电压波形图。

图8是用于说明本发明的第二实施方式的单纯矩阵型的强电介质存储器的动作的电压波形图。

图9是用于说明本发明的第三实施方式的单纯矩阵型的强电介质存储器的动作控制电路的构成的框图。

图10是用于说明本发明的第三实施方式的单纯矩阵型的强电介质存储器的动作的电压波形图。

图11是用于说明本发明的第四实施方式的单纯矩阵型的强电介质存储器的动作控制电路的构成的框图。

图12是用于说明本发明的第四实施方式的单纯矩阵型的强电介质存储器的动作的电压波形图。

具体实施方式

下面基于附图对本发明的实施方式进行说明。

(第一实施方式)

首先，参照图1～图3，对本发明的第一实施方式的单纯矩阵型的强电介质存储器的整体构成进行说明。其中，在该第一实施方式中，作为本发明的存储器的一例，对由配置于字线和位线交叉的位置的仅1个强电介质电容器构成存储器单元的单纯矩阵型的强电介质存储器进行说明。

如图1所示，第一实施方式的单纯矩阵型的强电介质存储器包括：存储器单元阵列1；动作控制电路2；行地址缓冲器3；行译码器4；写放大器5；读放大器(read amplifier)6；输入缓冲器7；输出缓冲器8；列地址缓冲器9；列译码器10；字线源驱动器11；电压生成电路12；感测放大器(sense amplifier)13锁存列14；和位线源驱动器15。另外，锁存列14是本发明的“锁存部”的一例。

如图2所示，存储器单元阵列1例如按照128根字线WL和128根位线BL交叉的方式配置而成，并且在各交叉位置以矩阵状配置仅由单个的强电介质电容器16构成的存储器单元17。另外，强电介质电容器16包括：字线WL；位线BL；和在字线WL与位线BL之间配置的强电介质膜(未图示)。另外，行译码器4与字线WL连接。行地址缓冲器3与行译码器4连接。

这里，在第一实施方式中，动作控制电路2是为了控制对存储器单元17的数据的内部访问动作以及刷新动作而设置的。如图3所示，该动作控制电路2包括：外部访问检测电路20；访问计数电路(计数器)21；刷新控制电路22；刷新分割控制电路23；地址判定电路24；和具有内部时钟生成电路25的访问控制电路26。另外，外部访问检测电路20、访问计数电路21和内部时钟生成电路25分别是本发明的“外部访问检测部”、“外部访问计数部”和“内部时钟生成部”的一例。另外，刷新控制电路22是本发明的“刷新控制部”以及“刷新控制单元”的一例，刷新分割控制电路23是本发明的“刷新分割控制部”以及“刷新分割控制单元”的一例。另外，地址判定电路24是本发明的“地址判定部”以及“地址判定单元”的一例，访问控制电路26是本发明的“访问控制部”以及“访问控制单元”的一例。

外部访问检测电路20具有下述功能：当通过外部访问动作输入了外部时钟ECLK时，将外部访问检测脉冲CMD输出到访问计数电路(计数器)21和访问控制电路26。另外，向外部访问检测电路20输入指令，该指令包括进行内部访问动作用的内部地址信号所对应的外部地址信号等。另外，外部访问检测电路20具有判定外部访问动作是读出动作还是写入动作的功能。访问计数电路21具有下述功能：在接通电源时被复位，并且每当从外部访问检测电路20输入外部访问检测脉冲CMD时便将访问次数增加+1，并将该外部访问次数输出到刷新控制电路22。

刷新控制电路22具有下述功能：当外部访问次数达到一定次数(例如10⁶次)时，为了请求存储器单元阵列1的刷新动作，而向访问控制电路26输出刷新请求信号。另外，刷新控制电路22具有下述功能：当从访问控制电路26收到刷新信号时，将进行刷新动作的刷新地址信号输出到行地址缓冲器3。另外，刷新控制电路22具有下述功能：将请求进行第一再次写入动作RFRS1以及第二再次写入动作RFRS2的锁存信号输出到锁存列14。进而，访问控制电路26具有将用于激活感测放大器13的感测放大器激活信号输出到感测放大器13的功能。另外，刷新分割控制电路23具有下述功能：将刷新动作分割为读出动作RFRD、第一再次写入动作RFRS1以及第二再次写入动作RFRS2，并向刷新控制电路22输出请求任一动作的分割信号。

另外，在第一实施方式中，地址判定电路24具有下述功能：判定作为刷新动作对象的字线WL所对应的行地址、与作为刷新动作中进行的外部访问动作的对象的字线WL所对应的行地址是否一致。具体而言，地址判定电路24被构成为：当判定作为刷新动作对象的字线WL所对应的行地址、与作为刷新动作中进行的外部访问动作的对象的字线WL所对应的行地址一致时，向刷新控制电路22输出H电平的地址判定信号AEQF。另外，当从地址判定电路24向刷新控制电路22供给了H电平的地址判定信号AEQF时，刷新控制电路22在不进行第一再次写入动作RFRS1以及第二再次写入动作RFRS2的情况下，将刷新地址信号增加+1。

访问控制电路26具有下述功能：当从外部访问检测电路20输入了外部访问检测脉冲CMD时，通过内部时钟生成电路25生成用于内部访问动作的内部时钟ICLK1。另外，也具有下述功能：在内部访问动作结束后进行刷新动作的情况下，通过内部时钟生成电路25生成分割后的刷新动作用的内部时钟ICLK2。另外，外部时钟ECLK的周期(例如50nsec)被设定得比内部时钟ICLK1的周期(例如30nsec)或内部时钟ICLK2的周期(例如10nsec)长。另外，内部时钟ICLK1是具有至少使内部访问动作完成用的时间以上的周期。另外，内部时钟ICLK2的周期约为内部时钟ICLK1的周期的1/3左右。另外，访问控制电路26具有下述功能：生成内部访问动作用的内部访问动作信号，并将该内部访问动作信号输出到读放大器6或写放大器5。另外，访问控制电路26还具有下述功能：将进行内部访问动作的内部地址信号的行地址信号输出到行地址缓冲器3，且将内部地址信号的列地址信号输出到列地址缓冲器9。另外，访问控制电路26还具有下述功能：当内部访问动作状态结束时，若从刷新控制电路22输出了刷新请求信号，则向刷新控制电路22输出刷新信号。

另外，行地址缓冲器3是为了将从访问控制电路26送出的内部地址信号的行地址信号以及从刷新控制电路22送出的刷新地址信号所对应的规定的行地址信号供给到行译码器4而设置的。行译码器4被构成为：在内部访问动作以及刷新动作中，激活从行地址缓冲器3供给的规定的行地址信号所对应的字线WL。另外，行地址缓冲器3包括切换电路31。另外，切换电路31是本发明的“切换部”的一例。而且，通过该切换电路31，行地址缓冲器3能够切换进行内部访问动作的内部地址信号所对应的行地址信号、和进行刷新动作的刷新地址信号所对应的行地址信号，并供给到行译码器4。

另外，如图1所示，输入缓冲器7以及输出缓冲器8分别与写放大器5以及读放大器6连接。另外，列译码器10与列地址缓冲器9连接。另外，字线源驱动器11与行译码器4连接。电压生成电路12与字线源驱动器11连接，并且字线源驱动器11也与动作控制电路2连接。另外，列译码器10经感测放大器13与存储器单元阵列1的位线BL连接。另外，写放大器5、读放大器6以及位线源驱动器15与感测放大器13连接，并且电压生成电路12与位线源驱动器15连接。

接着，参照图1～图7，对本发明的第一实施方式的单纯矩阵型的强电介质存储器的动作进行说明。另外，在该动作说明中，在进行图4中的外部访问动作A之前的外部访问动作中，由访问计数电路21计数的外部访问次数达到了通过刷新能够抑制数据的干扰的规定次数(例如10⁶次)，从刷新控制电路22向访问控制电路26输出刷新请求信号。

首先，如图3和图4所示，若外部访问检测电路20检测到外部访问动作A的外部时钟ECLK，外部访问检测电路20则生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问计数电路21以及访问控制电路26。然后，在检测到外部访问动作A时，向访问计数电路21供给了外部访问检测脉冲CMD后，访问计数电路21将外部访问次数增加+1，并将该外部访问次数的数据供给到刷新控制电路22。

然后，在检测到外部访问动作A时，向访问控制电路26供给外部访问检测脉冲CMD后，访问控制电路26通过内部时钟生成电路25生成一周期的具有比外部访问动作期间(例如60nsec)短的周期(例如30nsec)的内部时钟ICLK1。然后，在该内部时钟ICLK1的一周期期间，访问控制电路26进行内部访问动作A。

在该内部访问动作中，访问控制电路26将内部地址信号的行地址信号供给到行地址缓冲器3，行地址缓冲器3将该供给的内部地址信号的行地址信号供给到行译码器4。另外，在内部访问动作中，访问控制电路26将内部地址信号的列地址信号供给到列地址缓冲器9，列地址缓冲器9将所供给的内部地址信号的列地址信号供给到列译码器10。

另外，如图5和图6所示，当内部访问动作是读出动作时，被分割的读出动作IARD、第一再次写入动作IARS 1以及第二再次写入动作IARS2的三个循环(cycle)连续进行。具体而言，如图5和图6所示，首先，在没有向位线BL施加电压的状态下，通过向与内部地址信号的行地址信号对应的选择字线WL施加+Vcc的电压，由此与选择字线WL相连的所有的存储器单元17(参照图2)中存储的数据经位线BL通过感测放大器13一并读出。

然后，如图5所示，对于与选择字线WL相连的存储器单元17中被读出的数据为数据“H”的存储器单元17，在第一再次写入动作IARS1中，在没有向位线BL施加电压的状态下，通过向选择字线WL施加+Vcc的电压，而将数据“L”写入存储器单元17。之后，在第二再次写入动作IARS2中，在没有向选择字线WL施加电压的状态下，通过向读出了数据“H”的位线BL施加+Vcc的电压，而将数据“H”写入存储器单元17。另外，在对读出的数据为数据“H”的存储器单元17进行的第一再次写入动作IARS1中，在没有对读出了数据“H”的位线BL施加电压的状态下，向非选择字线WL施加+1/3Vcc的电压。由此，在第一再次写入动作IARS1中，向非选择字线WL和读出了数据“H”的位线BL上连接的存储器单元17施加-1/3Vcc的电压。然后，在第二再次写入动作IARS2中，在对读出了数据“H”的位线BL施加+Vcc的电压的状态下，向非选择字线WL施加+2/3Vcc的电压。由此，在第二再次写入动作IARS2中，向非选择字线WL和读出了数据“H”的位线BL上连接的存储器单元17施加+1/3Vcc的电压。由此，在与非选择字线WL以及读出了数据“H”的位线BL连接的存储器单元17中，作为绝对值没有施加1/3Vcc以上的电压，并且以相互抵消的方式施加第一再次写入动作IARS1中产生的-1/3Vcc的电压和第二再次写入动作IARS2中产生的+1/3Vcc的电压。

另一方面，如图6所示，对于与选择字线WL相连的存储器单元17中被读出的数据为数据“L”的选择字线WL的存储器单元17，通过上述的读出动作IARD读出存储器单元17的数据，并且将数据“L”写入存储器单元17中。因此，按照不对存储器单元17施加破坏写入存储器单元17中的数据“L”的绝对值在1/3Vcc以上的电压的方式，进行第一再次写入动作IARS1和第二再次写入动作IARS2。具体而言，对于选择字线WL的存储器单元17，在第一再次写入动作IARS1中，在向读出了数据“L”的位线BL施加+2/3Vcc的状态下，向选择字线WL施加+Vcc。然后，在第二再次写入动作IARS2中，在向读出了数据“L”的位线BL施加+1/3Vcc的状态下，不向选择字线WL施加电压。另外，在对读出的数据为数据“L”的存储器单元17进行的第一再次写入动作IARS1中，在对读出了数据“L”的位线BL施加+2/3Vcc的电压的状态下，向非选择字线WL施加+1/3Vcc的电压。由此，在第一再次写入动作IARS1中，在非选择字线WL以及读出了数据“L”的位线BL上连接的存储器单元17中只产生+1/3Vcc的电压。然后，在第二再次写入动作IARS2中，在对读出了数据“L”的位线BL施加+1/3Vcc的电压的状态下，向非选择字线WL施加+2/3Vcc的电压。由此，在第二再次写入动作IARS2中，向非选择字线WL以及读出了数据“L”的位线BL上连接的存储器单元17施加-1/3Vcc的电压。因此，在与非选择字线WL以及读出了数据“L”的位线BL连接的存储器单元17中，没有施加绝对值在1/3Vcc以上的电压，并且以相互抵消的方式施加第一再次写入动作IARS1中产生的+1/3Vcc的电压和第二再次写入动作IARS2中产生的-1/3Vcc的电压。

接着，若内部访问动作A结束，则从刷新控制电路22向访问控制电路26供给刷新请求信号，所以访问控制电路26在结束内部访问动作A后生成用于进行刷新动作的内部时钟ICLK2，并且将刷新信号输出到刷新控制电路22。其结果，成为刷新动作状态。另外，设该刷新动作是在输出刷新请求信号后第127次的刷新动作。即，字线WL1～字线WL126的刷新动作已经结束，然后刷新字线WL127。

然后，在内部访问动作A结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL127进行的刷新动作即读出动作RFRD、第一再次写入动作IARS1和第二再次写入动作IARS2这三个动作中作为第一个循环的读出动作RFRD。由此，刷新控制电路22为了进行刷新动作的读出动作RFRD，向行地址缓冲器3输出包括与字线WL127对应的行地址的刷新地址信号。如图7所示，刷新动作的读出动作RFRD在没有向位线BL施加电压的状态下，向字线WL127施加+Vcc的电压。由此，由于与字线127相连的存储器单元17的数据被输出到锁存列14，所以锁存列14保持该被输出的数据。然后，若对字线WL127进行的读出动作RFRD结束，则访问控制电路26成为待机状态，直到下一外部访问动作B开始为止。

接着，外部访问检测电路20检测到外部访问动作B(参照图4)的外部时钟ECLK后，外部访问检测电路20生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问计数电路21以及访问控制电路26。然后，在检测到外部访问动作B时，外部访问检测脉冲CMD被供给到访问计数电路21后，访问计数电路21将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作B通过外部访问检测电路20而被判断为向与字线WL127相连的存储器单元17写入数据的动作。

然后，在检测到外部访问动作B时，外部访问检测脉冲CMD被供给到访问控制电路26后，访问控制电路26通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期内，访问控制电路26对字线WL127进行内部访问动作B。由此，与字线WL127相连的存储器单元17的数据通过刷新动作的读出动作RFRD而由保持在锁存列14中的数据改写。另外，在通过外部访问检测电路20判断外部访问动作B是读出与字线WL127相连的存储器单元17的数据的动作的情况下，当再次将保持于锁存列14的数据写入字线WL127后，进行读出与字线WL127相连的存储器单元17的数据的动作。由此，通过对上述字线WL127进行的刷新动作的读出动作RFRD，为了对存储有数据“H”的存储器单元17进行破坏读出而写入了数据“L”的情况下，由于在对应于外部访问动作B的读出动作之前保持于锁存列14中的数据“H”被再次写入字线WL127所对应的存储器单元17，所以当进行与外部访问动作B对应的读出动作时，能够抑制在为了破坏读出而将存储器单元17的数据“H”改写为数据“L”的状态下进行读出。

这里，在第一实施方式中，由于作为外部访问动作B的对象的字线WL127所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL127所对应的行地址一致，所以从地址判定电路24向刷新控制电路22供给H电平的地址判定信号AEQF。因此，刷新控制电路22在不进行第一再次写入动作RFRS1的情况下将刷新地址信号增加+1。即，字线WL127的刷新动作结束的同时，过渡到下一字线WL128的刷新动作。

接着，在对字线WL127进行的内部访问动作B结束后，从刷新控制电路22向访问控制电路26供给刷新请求信号，所以访问控制电路26在内部访问动作B结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在对字线WL127进行的内部访问动作B结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对下一字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第一个循环的读出动作RFRD。由此，刷新控制电路22为了进行刷新动作的读出动作RFRD，而向行地址缓冲器3输出包括与字线WL128对应的行地址的刷新地址信号。如图7所示，刷新动作的读出动作RFRD在没有向位线BL施加电压的状态下，向字线WL128施加+Vcc的电压。由此，由于与字线128相连的存储器单元17的数据被输出到锁存列14，所以锁存列14保持该被输出的数据。然后，若对字线WL128进行的读出动作RFRD结束，则访问控制电路26成为待机状态，直到下一外部访问动作C开始为止。

接着，外部访问检测电路20检测到外部访问动作C(参照图4)的外部时钟ECLK后，外部访问检测电路20生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问计数电路21以及访问控制电路26。然后，在检测到外部访问动作C时，外部访问检测脉冲CMD被供给到访问计数电路21后，访问计数电路21将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作C是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

然后，在检测到外部访问动作C时，外部访问检测脉冲CMD被供给到访问控制电路26后，访问控制电路26通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26进行内部访问动作C。

这里，在第一实施方式中，由于作为外部访问动作C的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL128所对应的行地址不一致，所以从地址判定电路24向刷新控制电路22供给L电平的地址判定信号AEQF。因此，在刷新信号不被增加计数的情况下继续字线WL128的刷新动作。

接着，若内部访问动作C结束，则从刷新控制电路22向访问控制电路26供给刷新请求信号，所以访问控制电路26在内部访问动作C结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在内部访问动作C结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第二个循环的第一再次写入动作RFRS1。因此，刷新控制电路22为了进行刷新动作的第一再次写入动作RFRS1，而向行地址缓冲器3输出包括与字线WL128对应的行地址的刷新地址信号。如图7所示，刷新动作的第一再次写入动作RFRS1在没有向读出了数据“H”的位线BL施加电压、而向读出了数据“L”的位线BL施加了+2/3Vcc电压的状态下，向字线WL128施加+Vcc的电压。然后，若对字线WL128进行的第一再次写入动作RFRS1结束，则访问控制电路26成为待机状态，直到下一外部访问动作D开始为止。

接着，外部访问检测电路20检测到外部访问动作D(参照图4)的外部时钟ECLK后，外部访问检测电路20生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问计数电路21以及访问控制电路26。然后，在检测到外部访问动作D时，外部访问检测脉冲CMD被供给到访问计数电路21后，访问计数电路21将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作D是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

然后，在检测到外部访问动作D时，外部访问检测脉冲CMD被供给到访问控制电路26后，访问控制电路26通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26进行内部访问动作D。

这里，在第一实施方式中，由于作为外部访问动作D的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL128所对应的行地址不一致，所以从地址判定电路24向刷新控制电路22供给L电平的地址判定信号AEQF。因此，在刷新地址信号不被增加计数的情况下继续字线WL128的刷新动作。

接着，若内部访问动作D结束，则从刷新控制电路22向访问控制电路26供给刷新请求信号，所以访问控制电路26在内部访问动作D结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在内部访问动作D结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第三个循环的第二再次写入动作RFRS2。由此，刷新控制电路22为了进行刷新动作的第二再次写入动作RFRS2，而向行地址缓冲器3输出包括与字线WL128对应的行地址的刷新地址信号。如图7所示，刷新动作的第二再次写入动作RFRS2在没有向字线WL128施加电压的状态下，向读出了数据“H”的位线BL施加+Vcc的电压，并且向读出了数据“L”的位线BL施加+1/3Vcc的电压。然后，若对字线WL128进行的第二再次写入动作RFRS2结束，则对全部的字线WL1～字线WL128进行刷新动作，所以刷新控制电路22将刷新请求信号下降到L电平。此后，访问控制电路26成为待机状态，直到下一外部访问动作开始为止。

此后，不进行刷新动作，仅反复进行内部访问动作。然后，当外部访问动作从对应于前次刷新请求信号而开始刷新动作之后进行计数并进行了规定次数(例如10⁶次)时，基于由访问计数电路21供给的外部访问次数，刷新控制电路22向访问控制电路26供给刷新请求信号。然后，再次通过同样的动作对全部的字线WL1～字线WL128进行按照每三个循环划分的刷新动作。

在第一实施方式中，如上所述，设置将刷新动作分割为读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2的刷新分割控制电路23，并且在与不同的外部访问动作对应的不同的内部访问动作之后分别进行读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2，从而与连续进行刷新动作的读出动作和写入动作的情况相比，可以缩短在一次外部访问动作的期间进行的刷新动作的期间，所以可以相应地缩短外部访问动作的期间(外部时钟ECLK的周期)。其结果，可以提高数据的传输速度。

另外，在第一实施方式中，通过设置锁存列14，可以不使由刷新动作的读出动作RFRD读出的数据消失而通过锁存列14对其进行保持，所以即使将刷新动作分割为读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2，在进行后面的刷新动作的第一再次写入动作RFRS1和第二再次写入动作RFRS2时，也可以复原在锁存列14中保持的数据并再次写入。另外，通过设置访问计数电路21，从而在进行比干扰产生次数少的一定次数的外部访问动作的情况下，可以进行刷新动作，所以可以进行适于因一定次数的外部访问动作而数据劣化的如第一实施方式的单纯矩阵型强电介质存储器等的刷新动作。另外，在与非选择字线WL连接的存储器单元17中，由于在第一再次写入动作IARS1中产生的电压和在第二再次写入动作IARS2中产生的电压相互抵消，所以通过内部访问动作可以抑制与非选择字线WL连接的存储器单元17的数据的劣化。

另外，在第一实施方式中，通过设置地址判定电路24，其用来判定作为刷新动作对象的字线WL所对应的行地址、与作为在刷新动作中进行的外部访问动作对象的字线WL所对应的行地址是否一致，当通过地址判定电路24判断作为刷新动作对象的字线WL所对应的行地址、与作为在刷新动作中进行的外部访问动作对象的字线WL所对应的行地址一致的情况下，通过刷新控制电路22，按照不进行刷新动作的第一再次写入动作RFRS1和第二再次写入动作RFRS2的方式进行动作控制，从而可以抑制下述不良情况，即：由外部访问动作的写入动作写入的数据，通过刷新动作的第一再次写入动作RFRS1和第二再次写入动作RFRS2，而被改写为刷新动作的读出动作RFRD时的前一个的老的数据。另外，此时，通过不进行第一再次写入动作RFRS1和第二再次写入动作RFRS2，从而可以相应地减少刷新动作的耗电，并且能够缩短刷新动作所需的期间。

(第二实施方式)

参照图2、图3、图7以及图8，关于该第二实施方式说明：在上述第一实施方式的构成中，当作为刷新动作对象的字线WL所对应的行地址与作为刷新动作中进行的外部访问动作对象的字线WL所对应的行地址一致时，将保持于锁存列14中的数据置换为通过外部访问动作写入的数据的动作。另外，在该第二实施方式的动作说明中，与上述第一实施方式同样，在进行图8中的外部访问动作A之前的外部访问动作中，通过访问计数电路21计数的外部访问次数，达到由刷新能够抑制数据干扰的规定次数(例如10⁶次)，从刷新控制电路22向访问控制电路26输出刷新请求信号。

首先，如图3以及图8所示，外部访问检测电路20一旦检测到外部访问动作A的外部时钟ECLK后，外部访问检测电路20生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问计数电路21以及访问控制电路26。然后，当检测到外部访问动作A时，将外部访问检测脉冲CMD供给到访问计数电路21后，访问计数电路21将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。

然后，当检测到外部访问动作A时，将外部访问检测脉冲CMD供给到访问控制电路26后，访问控制电路26通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该一个周期的内部时钟ICLK1期间，访问控制电路26进行内部访问动作A。

接着，若内部访问动作A结束，则从刷新控制电路22向访问控制电路26供给刷新请求信号，所以访问控制电路26在内部访问动作A结束后生成用于进行刷新动作的内部时钟ICLK2，并且将刷新信号输出到刷新控制电路22。其结果，成为刷新动作状态。其中，该刷新动作是在输出刷新请求信号后第127次的刷新动作。即，字线WL1～字线WL126为止的刷新动作已经结束，然后刷新字线WL127。

然后，在内部访问动作A结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL127进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第一个循环的读出动作RFRD。由此，刷新控制电路22为了进行刷新动作的读出动作RFRD，而向行地址缓冲器3输出包括与字线WL127对应的行地址的刷新地址信号。如图7所示，刷新动作的读出动作RFRD在没有向位线BL施加电压的状态下，向字线WL127施加+Vcc的电压。由此，由于与字线WL127相连的存储器单元17(参照图2)的数据“P”被输出到锁存列14，所以锁存列14保持该被输出的数据“P”。然后，若对字线WL127进行的读出动作RFRD结束，则访问控制电路26成为待机状态，直到下一外部访问动作B开始为止。

接着，外部访问检测电路20检测到外部访问动作B(参照图8)的外部时钟ECLK后，外部访问检测电路20生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问计数电路21以及访问控制电路26。然后，在检测到外部访问动作B时，外部访问检测脉冲CMD被供给到访问计数电路21后，访问计数电路21将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作B通过外部访问检测电路20而被判断为向与字线WL127相连的存储器单元17写入数据“B”的动作。

然后，在检测到外部访问动作B时，外部访问检测脉冲CMD被供给到访问控制电路26后，访问控制电路26通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26对字线WL127进行内部访问动作B。由此，与字线WL127相连的存储器单元17的数据，由刷新动作的读出动作RFRD时的数据“P”改写为数据“B”。另外，在通过外部访问检测电路20判断外部访问动作B是读出与字线WL127相连的存储器单元17的数据的动作的情况下，当再次将保持于锁存列14的数据“P”写入字线WL127后，进行读出与字线WL127相连的存储器单元17的数据“P”的动作。由此，通过对上述字线WL127进行的刷新动作的读出动作RFRD，为了对存储有数据“H”的存储器单元17进行破坏读出而写入了数据“L”的情况下，由于在对应于外部访问动作B的读出动作之前保持于锁存列14中的数据“H”被再次写入到字线WL127的对应的存储器单元17，所以当进行与外部访问动作B对应的读出动作时，能够抑制为了破坏读出而将存储器单元17的数据“H”改写为数据“L”的状态下进行读出。

这里，在第二实施方式中，由于作为外部访问动作B的对象的字线WL127所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL127所对应的行地址一致，所以从地址判定电路24向刷新控制电路22供给H电平的地址判定信号AEQF。因此，刷新控制电路22通过访问控制电路26，将通过刷新动作的读出动作RFRD保持在锁存列14中的数据“P”改写为由外部访问动作B写入的数据“B”。

接着，在对字线WL127进行的内部访问动作B结束后，从刷新控制电路22向访问控制电路26供给刷新请求信号，所以访问控制电路26在内部访问动作B结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在对字线WL127进行的内部访问动作B结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL127进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第二个循环的第一再次写入动作RFRS1。由此，刷新控制电路22为了进行刷新动作的第一再次写入动作RFRS1，而向行地址缓冲器3输出包括与字线WL127对应的行地址的刷新地址信号。如图7所示，刷新动作的第一再次写入动作RFRS1在没有向读出了数据“H”的位线BL施加电压、而向读出了数据“L”的位线BL施加了+2/3Vcc电压的状态下，向字线WL127施加+Vcc的电压。然后，若对字线WL127进行的第一再次写入动作RFRS1结束，则访问控制电路26成为待机状态，直到下一外部访问动作C开始为止。

接着，外部访问检测电路20检测到外部访问动作C(参照图8)的外部时钟ECLK后，外部访问检测电路20生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问计数电路21以及访问控制电路26。然后，在检测到外部访问动作C时，外部访问检测脉冲CMD被供给到访问计数电路21后，访问计数电路21将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作C是访问与字线WL127以外的字线WL相连的存储器单元17的动作。

然后，在检测到外部访问动作C时，外部访问检测脉冲CMD被供给到访问控制电路26后，访问控制电路26通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26进行内部访问动作C。

这里，在第二实施方式中，由于作为外部访问动作C的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL127所对应的行地址不一致，所以从地址判定电路24向刷新控制电路22供给L电平的地址判定信号AEQF。因此，刷新控制电路22不通过访问控制电路26进行保持于锁存列14中的数据“B”的置换。

接着，若内部访问动作C结束，则从刷新控制电路22向访问控制电路26供给刷新请求信号，所以访问控制电路26在内部访问动作C结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在内部访问动作C结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL127进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第三个循环的第二再次写入动作RFRS2。由此，刷新控制电路22为了进行刷新动作的第二再次写入动作RFRS2，而向行地址缓冲器3输出包括与字线WL127对应的行地址的刷新地址信号。如图7所示，刷新动作的第二再次写入动作RFRS2在没有向字线WL127施加电压的状态下，向读出了数据“H”的位线BL施加+Vcc电压，并且向读出了数据“L”的位线BL施加+1/3Vcc电压。然后，若对字线WL127进行的第二再次写入动作RFRS2结束，则通过访问控制电路将刷新地址信号增加+1。然后，访问控制电路26成为待机状态，直到下一外部访问动作D开始为止。

接着，外部访问检测电路20检测到外部访问动作D的外部时钟ECLK后，外部访问检测电路20生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问计数电路21以及访问控制电路26。然后，在检测到外部访问动作D时，外部访问检测脉冲CMD被供给到访问计数电路21后，访问计数电路21将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。

然后，在检测到外部访问动作D时，外部访问检测脉冲CMD被供给到访问控制电路26后，访问控制电路26通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26进行内部访问动作D。

接着，若内部访问动作D结束，则从刷新控制电路22向访问控制电路26供给刷新请求信号，所以访问控制电路26在内部访问动作D结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在内部访问动作D结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第一个循环的读出动作RFRD。由此，刷新控制电路22为了进行刷新动作的读出动作RFRD，而向行地址缓冲器3输出包括与字线WL128对应的行地址的刷新地址信号。如图7所示，刷新动作的读出动作RFRD在没有向位线BL施加电压的状态下，向字线WL127施加+Vcc的电压。由此，与字线WL128相连的存储器单元17的数据“Q”被输出到锁存列14，所以锁存列14保持该输出的数据“Q”。然后，若对字线WL128进行的读出动作RFRD结束，则访问控制电路26成为待机状态，直到下一外部访问动作开始为止。

以上，通过与上述同样的动作对字线WL128进行刷新动作的第一再次写入动作RFRS1和第二再次写入动作RFRS2。然后，通过刷新全部的字线WL1～字线WL128，而结束刷新动作。此后仅反复进行内部访问动作。然后，当外部访问动作从对应于前次刷新请求信号而开始刷新动作之后进行计数并进行了规定次数(例如10⁶次)时，基于由访问计数电路21供给的外部访问次数，刷新控制电路22向访问控制电路26供给刷新请求信号。然后，再次通过同样的动作对全部的字线WL1～字线WL128进行刷新动作。

另外，第二实施方式的效果与上述第一实施方式的效果相同。

(第三实施方式)

参照图9，关于第三实施方式说明：与上述第一实施方式不同，将本发明应用于非周期地进行访问动作的单纯矩阵型强电介质存储器时的构成。

在该第三实施方式的强电介质存储器中，如图9所示，动作控制电路2a包括：外部访问检测电路20a；访问计数电路(计数器)21a；刷新控制电路22；刷新分割控制电路23；地址判定电路24；具有内部时钟生成电路25的访问控制电路26a；刷新判定电路27。另外，外部访问检测电路20a、访问计数电路21a以及刷新判定电路27分别是本发明的“外部访问检测部”、“外部访问计数部”和“刷新判定部”的一例。另外，访问控制电路26a是本发明的“访问控制部”以及“访问控制单元”的一例。

外部访问检测电路20a具有下述功能：在进行外部访问动作时，供给外部地址信号后，将外部访问检测脉冲ATD输出到访问计数电路21a、访问控制电路26a和刷新判定电路27。另外，外部访问检测电路20a也具有判定外部访问动作是读出动作还是写入动作的功能。访问计数电路21a具有下述功能：在接通电源时被复位，并且每当从外部访问检测电路20a输入外部访问检测脉冲ATD时便将外部访问次数增加+1，并将该外部访问次数输出到刷新控制电路22。

访问控制电路26a具有下述功能：当从外部访问检测电路20a输入了外部访问检测脉冲ATD时，通过内部时钟生成电路25生成内部时钟ICLK1。另外，访问控制电路26a还具有下述功能：接受来自刷新控制电路22的刷新请求信号以及来自刷新判定电路27的刷新判定信号RefE，在内部访问动作结束后进行刷新动作的情况下，通过内部时钟生成电路25生成用于刷新动作的内部时钟ICLK2。另外，关于上述以外的功能，访问控制电路26a具有与第一实施方式的访问控制电路26同样的功能。

另外，刷新判定电路27被构成为：在检测到外部访问动作时，从外部访问检测电路20a供给外部访问检测脉冲ATD后，基于访问控制电路26a的动作状态，输出H电平或L电平的刷新判定信号RefE。另外，刷新控制电路22、刷新分割控制电路23以及地址判定电路24具有与第一实施方式同样的构成。另外，外部访问动作的最短的循环的期间(例如70nsec)被设定得比内部时钟ICLK1的周期(例如60nsec)以及内部时钟ICLK2的周期(例如20nsec)长。

另外，第三实施方式的其他的构成与上述第一实施方式同样。

接着，参照图2、图9以及图10，对本发明的第三实施方式的单纯矩阵型的强电介质存储器的动作进行说明。另外，在该动作说明中，在进行图10的外部访问动作A之前的外部访问动作中，由访问计数电路21a计数的外部访问次数已达到通过刷新动作能够抑制数据的干扰的规定次数(例如10⁶次)，从刷新控制电路22向访问控制电路26a输出刷新请求信号。

首先，如图9和10所示，若外部访问检测电路20a检测到外部访问动作A的外部地址信号，外部访问检测电路20a则生成外部访问检测脉冲ATD，并且将该外部访问检测脉冲ATD供给到访问计数电路21a、访问控制电路26a以及刷新判定电路27。然后，在检测到外部访问动作A时，向访问计数电路21a供给了外部访问检测脉冲ATD后，访问计数电路21a将外部访问次数增加+1，并将该外部访问次数的数据供给到刷新控制电路22。另外，在检测到外部访问动作A时，若将外部访问检测脉冲ATD供给到刷新判定电路27，刷新判定电路27则判定访问控制电路26a是处于内部访问动作状态还是刷新动作状态。

这里，在第三实施方式中，当供给了外部访问检测脉冲ATD时，访问控制电路26a既不是内部访问动作状态也不是刷新动作状态的情况下，为了允许在外部访问动作间进行刷新动作，刷新判定电路27将刷新判定信号RefE设定为H电平。另一方面，当从外部访问检测电路20a供给了外部访问检测脉冲ATD时，访问控制电路26a是内部访问动作状态或刷新动作状态的情况下，在外部访问动作间进行刷新动作后，与下一外部访问动作对应的内部访问动作相对于外部访问动作大幅延迟的可能性较高。由此，刷新判定电路27将刷新判定信号RefE设定为L电平，以使在外部访问动作间不进行刷新动作。

这里，在检测到外部访问动作A的时刻，由于访问控制电路26a既不是内部访问动作状态也不是刷新动作状态，所以刷新判定电路27将刷新判定信号RefE提高到H电平。而且，该刷新判定信号RefE在通过外部访问检测电路20a检测到下一外部访问动作B为止，保持在H电平。

然后，在检测到外部访问动作A时，向访问控制电路26a供给外部访问检测脉冲ATD后，由于访问控制电路26a既不是内部访问动作状态也不是刷新动作状态，所以通过内部时钟生成电路25生成一周期的具有比外部访问动作的最短期间(例如70nsec)短的周期(例如60nsec)的内部时钟ICLK1。然后，在该内部时钟ICLK1的一周期期间，访问控制电路26a进行与第一实施方式同样的内部访问动作A。

接着，在内部时钟ICLK1的一个周期结束，内部访问动作A结束的时刻，刷新判定信号RefE被保持在H电平。另外，从刷新控制电路22向访问控制电路26a供给刷新请求信号。由此，访问控制电路26a通过内部时钟生成电路25生成一个周期的刷新动作用的内部时钟ICLK2，并且将刷新信号供给到刷新控制电路22。其结果，成为刷新动作状态。另外，该刷新动作为输出刷新请求信号之后第127次的刷新动作。即，字线WL1～字线WL126为止的刷新动作已经结束，然后刷新字线WL127。

然后，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL127进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第一个循环的读出动作RFRD。由此，刷新控制电路22对字线WL127进行刷新动作的读出动作RFRD。然后，与字线WL127相连的存储器单元17(参照图2)的数据被输出到锁存列14，所以锁存列14保持该被输出的数据。然后，若对字线WL127进行的读出动作RFRD结束，则访问控制电路26a成为待机状态，直到下一外部访问动作B开始为止。

接着，若开始外部访问动作B(参照图10)，外部地址信号被外部访问检测电路20a检测。由此，外部访问检测电路20a生成外部访问检测脉冲ATD，并且将该外部访问检测脉冲ATD供给到访问计数电路21a、刷新判定电路27以及访问控制电路26a。然后，在检测到外部访问动作B时，外部访问检测脉冲ATD被供给到访问计数电路21后，访问计数电路21a将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作B通过外部访问检测电路20而被判断为向与字线WL127相连的存储器单元17写入数据的动作。

另外，在检测到外部访问动作B时，外部访问检测脉冲ATD被供给到刷新判定电路27后，刷新判定电路27判定访问控制电路26a是内部访问动作状态还是刷新动作状态。在检测到外部访问动作B的时刻，由于既未进行内部访问动作也未进行刷新动作，所以刷新判定电路27在使刷新判定信号RefE上升到H电平的状态下对该信号进行保持。

然后，在检测到外部访问动作B时，外部访问检测脉冲ATD被供给到访问控制电路26a后，访问控制电路26a由于既不是内部访问动作状态也不是刷新动作状态，所以通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26a对字线WL127进行内部访问动作B。由此，与字线WL127相连的存储器单元17的数据通过刷新动作的读出动作RFRD而由保持在锁存列14中的数据改写。另外，在通过外部访问检测电路20a判断外部访问动作B是读出与字线WL127相连的存储器单元17的数据的动作的情况下，当再次将保持于锁存列14的数据写入字线WL127后，进行读出与字线WL127相连的存储器单元17的数据的动作。由此，通过对上述字线WL127进行的刷新动作的读出动作RFRD，为了对存储有数据“H”的存储器单元17进行破坏读出而写入了数据“L”的情况下，由于在对应于外部访问动作B的读出动作之前保持于锁存列14中的数据“H”被再次写入字线WL127的对应的存储器单元17，所以当进行与外部访问动作B对应的读出动作时，能够抑制为了破坏读出而将存储器单元17的数据“H”改写为数据“L”的状态下进行读出。

这里，在第三实施方式中，由于作为外部访问动作B的对象的字线WL127所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL127所对应的行地址一致，所以从地址判定电路24向刷新控制电路22供给H电平的地址判定信号AEQF。因此，刷新控制电路22在不进行第一再次写入动作RFRS1的情况下将刷新地址信号增加+1。即，字线WL127的刷新动作结束的同时，过渡到下一字线WL128的刷新动作。另外，该地址判定信号AEQF到成为刷新动作状态为止保持在H电平。

接着，在对字线WL127进行的内部访问动作B结束后，从刷新控制电路22供给刷新请求信号，并且从刷新判定电路27供给H电平的刷新判定信号RefE，所以访问控制电路26a在内部访问动作B结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在对字线WL127进行的内部访问动作B结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对下一字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第一个循环的读出动作RFRD。由此，刷新控制电路22对字线WL128进行刷新动作的读出动作RFRD。然后，由于与字线128相连的存储器单元17的数据被输出到锁存列14，所以锁存列14保持该被输出的数据。然后，若对字线WL128进行的读出动作RFRD结束，则访问控制电路26a成为待机状态，直到下一外部访问动作C开始为止。

接着，若开始外部访问动作C(参照图10)，外部地址信号被外部访问检测电路20a检测。由此，外部访问检测电路20a生成外部访问检测脉冲ATD，并将该外部访问检测脉冲ATD供给到访问计数电路21a、刷新判定电路27以及访问控制电路26a。然后，在检测到外部访问动作C时，外部访问检测脉冲ATD被供给到访问计数电路21a后，访问计数电路21a将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作C是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

另外，在检测到外部访问动作C时，外部访问检测脉冲ATD被供给到刷新判定电路27，刷新判定电路27判定访问控制电路26a是内部访问动作状态还是刷新动作状态。在检测到外部访问动作C的时刻，由于既未进行内部访问动作也不进行刷新动作，所以刷新判定电路27在使刷新判定信号RefE上升到H电平的状态下对该信号进行保持。

然后，在检测到外部访问动作C时，外部访问检测脉冲ATD被供给到访问控制电路26a后，由于访问控制电路26a既不是内部访问动作状态也不是刷新动作状态，因此通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26a进行内部访问动作C。

这里，在第三实施方式中，由于作为外部访问动作C的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL128所对应的行地址不一致，所以从地址判定电路24向刷新控制电路22供给L电平的地址判定信号AEQF。因此，在刷新地址信号不被增加计数的情况下继续进行字线WL128的刷新动作。

接着，若内部访问动作C结束，则从刷新控制电路22供给刷新请求信号，并且从刷新判定电路27供给H电平的刷新判定信号RefE，所以访问控制电路26a在内部访问动作C结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在内部访问动作C结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第二个循环的第一再次写入动作RFRS1。由此，刷新控制电路22对字线WL128进行刷新动作的第一再次写入动作RFRS1。

接着，若开始外部访问动作D(参照图10)，外部地址信号被外部访问检测电路20a检测。由此，外部访问检测电路20a生成外部访问检测脉冲ATD，并将该外部访问检测脉冲ATD供给到访问计数电路21a、刷新判定电路27以及访问控制电路26a。然后，在检测到外部访问动作D时，外部访问检测脉冲ATD被供给到访问计数电路21a后，访问计数电路21a将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作D是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

另外，在检测到外部访问动作D时，外部访问检测脉冲ATD被供给到刷新判定电路27，刷新判定电路27判定访问控制电路26a是内部访问动作状态还是刷新动作状态。在检测到外部访问动作D的时刻，通过刷新控制电路22进行刷新动作的第一再次写入动作RFRS1，从而访问控制电路26a为刷新动作状态，所以刷新判定电路27使刷新判定信号RefE下降到L电平。

然后，在检测到外部访问动作D时，外部访问检测脉冲ATD即使被供给到访问控制电路26a，在前一个外部访问动作C的期间开始的刷新动作的第一再次写入动作RFRS1还未结束。由此，访问控制电路26a由于不生成内部时钟ICLK1，所以也不进行内部访问动作D。若在外部访问动作C的期间开始的第一再次写入动作RFRS1结束，则访问控制电路26a生成1个周期的内部时钟ICLK1并开始内部访问动作D。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26a进行内部访问动作D。这里，在该第三实施方式中，即使内部时钟ICLK1结束1周期，内部访问动作D结束的情况下，由于刷新判定信号RefE为L电平，所以访问控制电路26a在不进行刷新动作的状态下成为待机状态，直到下一外部访问动作E。

接着，若开始外部访问动作E(参照图10)，外部地址信号被外部访问检测电路20a检测。由此，外部访问检测电路20a生成外部访问检测脉冲ATD，并将该外部访问检测脉冲ATD供给到访问计数电路21a、刷新判定电路27以及访问控制电路26a。然后，在检测到外部访问动作E时，外部访问检测脉冲ATD被供给到访问计数电路21a后，访问计数电路21a将外部访问次数增加+1，并且将该外部访问次数的数据供给到刷新控制电路22。另外，该外部访问动作E是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

另外，在检测到外部访问动作E时，外部访问检测脉冲ATD被供给到刷新判定电路27后，刷新判定电路27判定访问控制电路26a是内部访问动作状态还是刷新动作状态。在检测到外部访问动作E的时刻，由于既未进行内部访问动作也不进行刷新动作，所以刷新判定电路27使刷新判定信号RefE上升到H电平。

然后，在检测到外部访问动作E时，外部访问检测脉冲ATD被供给到访问控制电路26a后，由于访问控制电路26a既不是内部访问动作状态也不是刷新动作状态，所以通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26a进行内部访问动作E。

这里，在第三实施方式中，由于作为外部访问动作D以及E的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL128所对应的行地址不一致，所以从地址判定电路24向刷新控制电路22供给L电平的地址判定信号AEQF。因此，在刷新信号不被增加计数的情况下继续进行字线WL128的刷新动作。

接着，若内部访问动作E结束，则从刷新控制电路22供给刷新请求信号，并且从刷新判定电路27供给H电平的刷新判定信号RefE，所以访问控制电路26a在内部访问动作E结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22输出刷新信号。其结果是成为刷新动作状态。

然后，在内部访问动作E结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22输出分割信号，该分割信号仅请求对字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第三个循环的第二再次写入动作RFRS2。由此，刷新控制电路22对字线WL128进行刷新动作的第二再次写入动作RFRS2。然后，若对字线WL128进行的第二再次写入动作RFRS2结束，则访问控制电路26a成为待机状态，直到下一外部访问动作开始。

此后，不进行刷新动作，仅反复内部访问动作。然后，当外部访问动作从对应于前次刷新请求信号而开始刷新动作之后进行计数并进行了规定次数(例如10⁶次)时，基于由访问计数电路21a供给的外部访问次数，刷新控制电路22向访问控制电路26a供给刷新请求信号。然后，再次通过同样的动作对全部的字线WL1～字线WL128进行按照每三个循环划分的刷新动作。

在第三实施方式中，如上所述，由外部访问检测电路20a检测外部访问动作，并设置基于访问控制电路26a的动作状态来判定是否进行刷新动作的刷新判定电路27，从而即使在不周期地进行外部访问动作的情况下，当进行外部访问动作时，通过刷新判定电路27，基于访问控制电路26a的动作状态，进行是否进行刷新动作的判定。由此，不仅是周期进行外部访问动作的存储器，即使在非周期地进行第三实施方式中的外部访问动作的存储器，通过访问控制电路26a，基于刷新判定电路27的判定，能够不与内部访问动作冲突地进行被分割的刷新动作。

另外，在第三实施方式中，通过按照下述方式构成，即在检测到外部访问动作时访问控制电路26a既未进行内部访问动作也未进行刷新动作的情况下进行刷新动作，从而在进行刷新动作的情况下，由于在检测到外部访问动作时与前次的外部访问动作对应的内部访问动作以及刷新动作结束，所以能够实质地与检测到外部访问动作时同时地进行内部访问动作。由此，能够抑制刷新动作在下一外部访问动作开始后继续的可能性。

另外，第三实施方式的其他的效果与上述第一实施方式同样。

(第四实施方式)

参照图11，关于第四实施方式说明：与上述第一实施方式不同，不依赖于外部访问次数来进行刷新动作的单纯矩阵型的强电介质存储器的情况的构成。

在该第四实施方式的强电介质存储器中，如图11所示，动作控制电路2b包括：外部访问检测电路20b；刷新控制电路22a；刷新分割控制电路23；地址判定电路24；具有内部时钟生成电路25的访问控制电路26b；和刷新判定电路27a。另外，外部访问检测电路20b和刷新判定电路27a分别是本发明的“外部访问检测部”和“刷新判定部”的一例。另外，刷新控制电路22a是本发明的“刷新控制部”和“刷新控制单元”的一例，访问控制电路26b是本发明的“访问控制部”以及“访问控制单元”的一例。另外，在进行外部访问动作时，若供给外部时钟ECLK，则外部访问检测电路20b具有将外部访问检测脉冲CMD输出到访问控制电路26b和刷新判定电路27a的功能。

另外，访问控制电路26b具有下述功能：接受来自刷新判定电路27a的刷新判定信号RefE，在内部访问动作结束后进行刷新动作的情况下，通过内部时钟生成电路25生成用于刷新动作的内部时钟ICLK2。另外，关于上述以外的功能，外部访问检测电路20b和访问控制电路26b分别具有与第一实施方式的外部访问检测电路20以及访问控制电路26同样的功能。另外，在该第四实施方式中，与第一实施方式不同，从刷新控制电路22a向访问控制电路26b不输入刷新请求信号。另外，刷新判定电路27a被构成为：在检测到外部访问动作时，从外部访问检测电路20b供给外部访问检测脉冲CMD后，基于访问控制电路26b的动作状态，输出H电平或L电平的刷新判定信号RefE。另外，刷新分割控制电路23以及地址判定电路24具有与第一实施方式同样的构成。

另外，第四实施方式的其他的构成与上述第一实施方式同样。

接着，参照图2、图11以及图12，对本发明的第四实施方式的单纯矩阵型的强电介质存储器的动作进行说明。

首先，如图11以及12所示，若外部访问检测电路20b检测到外部访问动作A的外部时钟ECLK，则外部访问检测电路20b生成外部访问检测脉冲CMD，并将该外部访问检测脉冲CMD供给到访问控制电路26以及刷新判定电路27a。另外，在检测到外部访问动作A时，将外部访问检测脉冲CMD供给到刷新判定电路27a后，刷新判定电路27a判定访问控制电路26b是内部访问动作状态还是刷新动作状态。

这里，在检测到外部访问动作A的时刻，由于访问控制电路26a既不是内部访问动作状态也不是刷新动作状态，所以刷新判定电路27a将刷新判定信号RefE提高到H电平。然后，该刷新判定信号RefE到通过外部访问检测电路20b检测到下一外部访问动作B为止保持在H电平。

然后，在检测到外部访问动作A时，向访问控制电路26b供给外部访问检测脉冲CMD后，由于访问控制电路26b既不是内部访问动作状态也不是刷新动作状态，所以访问控制电路26b通过内部时钟生成电路25生成一周期的具有比外部访问动作的周期(例如64nsec)短的周期(例如60nsec)的内部时钟ICLK1。然后，在该内部时钟ICLK1的一周期期间，访问控制电路26b进行与第一实施方式同样的内部访问动作A。

接着，在内部时钟ICLK1结束1周期，内部访问动作A结束的时刻，刷新判定信号RefE被保持在H电平。由此，访问控制电路26b通过内部时钟生成电路25生成一周期的用于刷新动作的内部时钟ICLK2，并且将刷新信号供给到刷新控制电路22a。其结果成为刷新动作状态。另外，该刷新动作刷新字线WL127。

然后，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22a输出分割信号，该分割信号仅请求对字线WL127进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第一个循环的读出动作RFRD。由此，刷新控制电路22a为了进行刷新动作的读出动作RFRD，而向行地址缓冲器3输出包括与字线WL127对应的行地址的刷新地址信号。然后，由于与字线127相连的存储器单元17(参照图2)的数据被输出到锁存列14，所以锁存列14保持该被输出的数据。

接着，若开始外部访问动作B(参照图12)，外部时钟ECLK被外部访问检测电路20b检测。由此，外部访问检测电路20b生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问控制电路26b以及刷新判定电路27a。然后，在检测到外部访问动作B时，外部访问检测脉冲CMD被供给到刷新判定电路27a后，刷新判定电路27a判定访问控制电路26b是内部访问动作状态还是刷新动作状态。在检测到外部访问动作B的时刻，由于访问控制电路26b进行刷新动作的读出动作RFRD，所以刷新判定电路27a将刷新判定信号RefE下降到L电平。另外，该外部访问动作B是访问与字线WL127以外的字线WL相连的存储器单元17的动作。

然后，在检测到外部访问动作B时，即使外部访问检测脉冲CMD被供给到访问控制电路26b，在前一个外部访问动作A的期间开始的刷新动作的读出动作RFRD还未结束。由此，访问控制电路26b由于不生成内部时钟ICLK1，所以也不进行内部访问动作B。若在外部访问动作A的期间开始的读出动作RFRD结束，则访问控制电路26b通过内部时钟生成电路25生成1个周期的内部时钟ICLK1并开始内部访问动作B。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26b进行内部访问动作B。这里，在该第四实施方式中，由于作为外部访问动作B的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL127所对应的行地址不一致，所以地址判定信号AEQF保持在L电平。另外，由于刷新判定信号RefE是L电平，所以在内部访问动作B结束后不进行刷新动作。

接着，若开始外部访问动作C(参照图12)，外部时钟ECLK被外部访问检测电路20b检测。由此，外部访问检测电路20b生成外部访问检测脉冲CMD，并将该外部访问检测脉冲CMD供给到刷新判定电路27a以及访问控制电路26b。然后，在检测到外部访问动作C时，外部访问检测脉冲CMD被供给到刷新判定电路27a后，刷新判定电路27a判定访问控制电路26b是内部访问动作状态还是刷新动作状态。在检测到外部访问动作C的时刻，由于访问控制电路26b进行内部访问动作B，所以刷新判定电路27a以L电平保持刷新判定信号RefE。另外，该外部访问动作C是访问与字线WL127以外的字线WL相连的存储器单元17的动作。

然后，在检测到外部访问动作C时，即使外部访问检测脉冲CMD被供给到访问控制电路26b，内部访问动作B也还未结束。由此，访问控制电路26b由于不生成内部时钟ICLK1，所以也不进行内部访问动作C。若内部访问动作B结束，则访问控制电路26b通过内部时钟生成电路25生成1个周期的内部时钟ICLK1并开始内部访问动作C。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26b进行内部访问动作C。这里，在该第四实施方式中，由于作为外部访问动作C的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL127所对应的行地址不一致，所以地址判定信号AEQF维持在L电平。另外，由于刷新判定信号RefE是L电平，所以在内部访问动作C结束后不进行刷新动作。

接着，在外部访问动作D和E(参照图12)中，与上述外部访问动作C同样地分别进行内部访问动作D和E。另外，该外部访问动作D和E是访问与字线WL127以外的字线WL相连的存储器单元17的动作。这里，在第四实施方式中，由于作为外部访问动作D和E的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL127所对应的行地址不一致，所以地址判定信号AEQF维持在L电平。

接着，若开始外部访问动作F(参照图12)，外部时钟ECLK被外部访问检测电路20b检测。由此，外部访问检测电路20b生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问控制电路26b以及刷新判定电路27a。另外，在检测到外部访问动作F时，外部访问检测脉冲CMD被供给到刷新判定电路27a后，刷新判定电路27a判定访问控制电路26b是内部访问动作状态还是刷新动作状态。这里，在检测到外部访问动作F的时刻，由于访问控制电路26b既不是内部访问动作状态也不是刷新动作状态，所以刷新判定电路27a将刷新判定信号RefE提高到H电平。然后，该刷新判定信号RefE到通过外部访问检测电路20b检测到下一外部访问动作G为止保持在H电平。另外，该外部访问动作F被判断为通过外部访问检测电路20b将数据写入与字线WL127相连的存储器单元17的动作。

然后，在检测到对字线WL127进行的外部访问动作F时，外部访问检测脉冲CMD被供给到访问控制电路26b后，访问控制电路26b由于既不是内部访问动作状态也不是刷新动作状态，所以通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26b对字线WL127进行内部访问动作F。由此，与字线WL127相连的存储器单元17的数据通过刷新动作的读出动作RFRD而由保持在锁存列14中的数据改写。另外，在通过外部访问检测电路20b判断外部访问动作F是读出与字线WL127相连的存储器单元17的数据的动作的情况下，当再次将保持于锁存列14的数据写入字线WL127后，进行读出与字线WL127相连的存储器单元17的数据的动作。由此，通过对上述字线WL127进行的刷新动作的读出动作RFRD，为了对存储有数据“H”的存储器单元17进行破坏读出而写入了数据“L”的情况下，由于在对应于外部访问动作F的读出动作之前保持在锁存列14中的数据“H”被再次写入字线WL127的对应的存储器单元17，所以当进行与外部访问动作F对应的读出动作时，能够抑制为了破坏读出而将存储器单元17的数据“H”改写为数据“L”的状态下进行读出。

这里，在第四实施方式中，由于作为外部访问动作F的对象的字线WL127所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL127所对应的行地址一致，所以从地址判定电路24向刷新控制电路22a供给H电平的地址判定信号AEQF。因此，刷新控制电路22a在不进行第一再次写入动作RFRS1的情况下将刷新地址信号增加+1。即，字线WL127的刷新动作结束的同时，过渡到下一字线WL128的刷新动作。另外，该地址判定信号AEQF到成为刷新动作状态为止保持在H电平。

接着，若内部访问动作F结束，则从刷新判定电路27a供给H电平的刷新判定信号RefE，所以访问控制电路26b在内部访问动作F结束后生成用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22a输出刷新信号。其结果是成为刷新动作状态。

然后，在对字线WL127进行的内部访问动作F结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22a输出分割信号，该分割信号仅请求对下一字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第一个循环的读出动作RFRD。由此，刷新控制电路22a为了进行刷新动作的读出动作RFRD，而向行地址缓冲器3输出包括与字线WL128对应的行地址的刷新地址信号。然后，由于与字线128相连的存储器单元17的数据被输出到锁存列14，所以锁存列14保持该被输出的数据。

接着，在外部访问动作G～J(参照图12)中，与上述外部访问动作B～E的情况同样，分别进行内部访问动作G～J。另外，该外部访问动作G～J是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

而后，若开始外部访问动作K(参照图12)，外部时钟ECLK被外部访问检测电路20b检测。由此，外部访问检测电路20b生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问控制电路26b以及刷新判定电路27a。另外，在检测到外部访问动作K时，外部访问检测脉冲CMD被供给到刷新判定电路27a后，刷新判定电路27a判定访问控制电路26b是内部访问动作状态还是刷新动作状态。这里，在检测到外部访问动作K的时刻，由于访问控制电路26b既不是内部访问动作状态也不是刷新动作状态，所以刷新判定电路27a将刷新判定信号RefE提高到H电平。然后，该刷新判定信号RefE到通过外部访问检测电路20b检测到下一外部访问动作L为止保持在H电平。另外，该外部访问动作K是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

然后，在检测到外部访问动作K时，外部访问检测脉冲CMD被供给到访问控制电路26b后，访问控制电路26b由于既不是内部访问动作状态也不是刷新动作状态，所以通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26b进行内部访问动作K。

这里，在第四实施方式中，由于作为外部访问动作G～K的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL128所对应的行地址不一致，所以从地址判定电路24向刷新控制电路22a供给L电平的地址判定信号AEQF。因此，在刷新信号不被增加计数的情况下继续进行字线WL128的刷新动作。

接着，在内部时钟ICLK结束1周期而内部访问动作K结束的时刻，刷新判定信号RefE保持在H电平。由此，访问控制电路26b通过内部时钟生成电路25生成1个周期的用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22a输出刷新信号。其结果是成为刷新动作状态。

然后，在内部访问动作K结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22a输出分割信号，该分割信号仅请求对字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第二个循环的第一再次写入动作RFRS1。由此，刷新控制电路22a对字线WL128进行刷新动作的第一再次写入动作RFRS1。

接着，在外部访问动作L～O(参照图12)中，与上述外部访问动作B～E的情况同样，分别进行内部访问动作L～O。另外，该外部访问动作L～O是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

接着，若开始外部访问动作P(参照图12)，外部时钟ECLK被外部访问检测电路20b检测。由此，外部访问检测电路20b生成外部访问检测脉冲CMD，并且将该外部访问检测脉冲CMD供给到访问控制电路26b以及刷新判定电路27a。另外，在检测到外部访问动作P时，外部访问检测脉冲CMD被供给到刷新判定电路27a后，刷新判定电路27a判定访问控制电路26b是内部访问动作状态还是刷新动作状态。这里，在检测到外部访问动作P的时刻，由于访问控制电路26b既不是内部访问动作状态也不是刷新动作状态，所以刷新判定电路27a将刷新判定信号RefE提高到H电平。然后，该刷新判定信号RefE到通过外部访问检测电路20b检测到下一外部访问动作为止保持在H电平。另外，该外部访问动作P是访问与字线WL128以外的字线WL相连的存储器单元17的动作。

然后，在检测到外部访问动作P时，外部访问检测脉冲CMD被供给到访问控制电路26b后，访问控制电路26b由于既不是内部访问动作状态也不是刷新动作状态，所以通过内部时钟生成电路25生成一个周期的内部时钟ICLK1。然后，在该内部时钟ICLK1的一个周期期间，访问控制电路26b进行内部访问动作P。

这里，在第四实施方式中，由于作为外部访问动作L～P的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL128所对应的行地址不一致，所以从地址判定电路24向刷新控制电路22a供给L电平的地址判定信号AEQF。因此，在刷新信号不被增加计数的情况下继续进行字线WL128的刷新动作。

接着，在内部时钟ICLK结束1周期而内部访问动作P结束的时刻，刷新判定信号RefE保持在H电平。由此，访问控制电路26b通过内部时钟生成电路25生成1个周期的用于进行刷新动作的内部时钟ICLK2，并且向刷新控制电路22a输出刷新信号。其结果是成为刷新动作状态。

然后，在内部访问动作P结束的时刻，从刷新分割控制电路23向被供给了刷新信号的刷新控制电路22a输出分割信号，该分割信号仅请求对字线WL128进行的刷新动作即读出动作RFRD、第一再次写入动作RFRS1和第二再次写入动作RFRS2这三个动作中作为第三个循环的第二再次写入动作RFRS2。由此，刷新控制电路22a对字线WL128进行刷新动作的第二再次写入动作RFRS2。

这样，在对字线WL128进行了刷新动作之后，通过同样的动作从字线WL1开始按照顺序进行按每三个循环划分的刷新动作。

在第四实施方式中，如上所述，由于不输出刷新请求信号，始终是每进行5次外部访问动作便进行被分割的刷新动作，所以能进一步抑制由干扰引起的数据的破坏。另外，在第四实施方式中，由于可以省略对外部访问动作的外部访问次数进行计数的访问计数电路21(参照图3)，所以可使电路结构简单。

另外，第四实施方式的其他效果与上述第一实施方式同样。

另外，本次公开的实施方式所有的点都只是例示，不应认为限定本发明的范围。本发明的范围通过权利要求的范围来表示而并非上述的实施方式的说明，而且还包括与权利要求的范围相同意思以及范围内的所有的变更。

例如，在上述第一～第四实施方式中记述了下述例子，即：设置地址判定电路，其在作为刷新动作对象的字线WL与作为刷新动作中进行的外部访问动作对象的字线WL一致的情况下，向刷新控制电路供给H电平的地址判定信号AEQF，但本发明并非限定于此，也可以是：设置地址判定电路，其在作为刷新动作对象的字线WL与作为刷新动作中进行的外部访问动作对象的字线WL一致，并且外部访问动作是写入动作的情况下，向刷新控制电路供给H电平的地址判定信号AEQF。

另外，在上述第一～第四实施方式中记载了分别设置刷新控制电路22和地址判定电路24的例子，但本发明并非限定于此，也可以是设置包括地址判定电路的刷新控制电路。

另外，在上述第一、第三和第四实施方式中记载了下述例子，即：在进行了刷新动作的读出动作RFRD后，从地址判定电路向刷新控制电路供给H电平的地址判定信号AEQF的情况下，刷新控制电路不进行第一再次写入动作RFRS1和第二再次写入动作RFRS2，而将刷新地址信号增加+1，但本发明并非限定于此，也可在进行了刷新动作的第一再次写入动作RFRS1后，从地址判定电路向刷新控制电路供给H电平的地址判定信号AEQF的情况下，刷新控制电路不进行第二再次写入动作RFRS2，而将刷新地址信号增加+1。若这样构成，能抑制以下不良情况：通过外部访问动作的写入动作写入的数据，通过刷新动作的第二再次写入动作RFRS2而被部分改写为刷新动作的读出动作RFRD时的前一个的老的数据。

另外，在上述第一～第四实施方式中记载了在内部访问动作结束后进行刷新动作的例子，但本发明并非限定于此，也可以在内部访问动作之前进行刷新动作。另外，可以是在内部访问动作之前进行刷新动作、在内部访问动作之后进行刷新动作的情况、在内部访问动作的前后进行刷新动作的情况。

另外，在上述第一～第四实施方式中记载了供给外部地址信号的外部访问动作的例子，但本发明并非限定于此，也可以应用于如下进行外部访问动作的存储器中，该外部访问动作是指将外部地址信号以外的数据作为指令提供给外部访问检测电路。

另外，，在上述第一～第四实施方式中说明了对与所选择的字线WL相连的全部存储器单元一并进行刷新动作的情况，但本发明并非限定于此，即使是对规定的字线WL和规定的位线BL交叉位置上的规定的每一个存储器单元进行刷新动作的情况下，也同样能应用。此时，地址判定电路不仅判断行地址，而且还判断列地址是否一致。

另外，在上述第一～第四实施方式中记载了应用于通过字线WL、位线BL、以及配置于字线WL以及位线BL之间的强电介质膜形成存储器单元的单纯矩阵型强电介质存储器的例子，但本发明并非限定于此，同样也可以应用于产生干扰的单晶体管型的强电介质存储器。另外，也能够应用于需要刷新的DRAM等强电介质存储器以外的其他的存储器。

另外，在上述第四实施方式中，记载了每进行5次外部访问动作后进行被分割的刷新动作的例子，但本发明并非限定于此，也可以每进行规定次数的外部访问动作后进行被分割的刷新动作。例如，可以是每进行6次外部访问动作后进行被分割的刷新动作，也可以是每进行4次外部访问动作后进行被分割的刷新动作。

另外，在上述第四实施方式中，记载了下述例子，即：作为外部访问动作F的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL所对应的行地址一致，并且作为外部访问动作B～E的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL所对应的行地址不一致，但本发明并非限定于此，也可在作为外部访问动作B～F中至少一个外部访问动作的对象的字线WL所对应的行地址、与作为刷新动作的读出动作RFRD的对象的字线WL所对应的行地址一致的情况下，从地址判定电路向刷新控制电路供给H电平的地址判定信号AEQF。

Claims (20)

1.一种存储器，包括：

访问控制部，其基于外部访问动作进行内部访问动作；

刷新控制部，其进行刷新动作；

刷新分割控制部，其将所述刷新动作分割为读出动作和再次写入动作；和

地址判定部，其判定作为所述刷新动作的对象的地址、与作为所述刷新动作中进行的所述外部访问动作的对象的地址是否一致。

2.根据权利要求1所述的存储器，其特征在于，

所述刷新控制部基于所述地址判定部的输出来控制是否进行所述刷新动作的再次写入动作。

3.根据权利要求2所述的存储器，其特征在于，

在通过所述地址判定部判定作为所述刷新动作的对象的地址、与作为所述刷新动作中进行的所述外部访问动作的对象的地址一致的情况下，所述刷新控制部对于一致的所述地址，不进行所述刷新动作的再次写入动作而结束所述刷新动作。

4.根据权利要求2所述的存储器，其特征在于，

在通过所述地址判定部判定作为所述刷新动作的对象的地址、与作为所述刷新动作中进行的所述外部访问动作的对象的地址不一致的情况下，所述刷新控制部进行所述刷新动作的再次写入动作。

5.根据权利要求1所述的存储器，其特征在于，

还具备对通过所述刷新动作的读出动作读出的数据进行保持的锁存部，

所述刷新控制部基于所述地址判定部的输出，控制是否将所述锁存部中保持的数据置换为通过所述外部访问动作写入的数据。

6.根据权利要求5所述的存储器，其特征在于，

在通过所述地址判定部判定作为所述刷新动作的对象的地址、与作为所述刷新动作中进行的所述外部访问动作的对象的地址一致的情况下，所述刷新控制部对于一致的所述地址，将所述锁存部中保持的数据置换为通过所述外部访问动作写入的数据，进行所述刷新动作的再次写入动作。

7.根据权利要求5所述的存储器，其特征在于，

在通过所述地址判定部判定作为所述刷新动作的对象的地址、与作为所述刷新动作中进行的所述外部访问动作的对象的地址不一致的情况下，所述刷新控制部不将所述锁存部中保持的数据置换为通过所述外部访问动作写入的数据，而进行所述刷新动作的再次写入动作。

8.根据权利要求1所述的存储器，其特征在于，

所述刷新分割控制部将所述再次写入动作分割为第一再次写入动作和第二再次写入动作，

所述读出动作、所述第一再次写入动作以及所述第二再次写入动作，分别在不同的所述外部访问动作所对应的不同的所述内部访问动作之前和之后的至少任一方进行。

9.根据权利要求1所述的存储器，其特征在于，

还包括：外部访问检测部，其检测所述外部访问动作；和刷新判定部，其基于通过所述外部访问检测部检测到所述外部访问动作、以及所述访问控制部的动作状态，判定是否进行刷新动作；

所述访问控制部基于所述刷新判定部的判定结果，在所述内部访问动作之前和之后的至少任一方进行刷新动作。

10.根据权利要求9所述的存储器，其特征在于，

在通过所述外部访问检测部检测到所述外部访问动作时，所述访问控制部既未进行所述内部访问动作也未进行所述刷新动作的情况下，所述刷新判定部输出进行所述刷新动作的信号。

11.根据权利要求9所述的存储器，其特征在于，

在通过所述外部访问检测部检测到所述外部访问动作时，正在进行所述内部访问动作或所述刷新动作的情况下，所述刷新判定部输出按照不进行所述刷新动作的方式进行控制的信号。

12.根据权利要求1所述的存储器，其特征在于，

还包括对所述外部访问动作的外部访问次数进行计数的外部访问计数部，

所述访问控制部基于由所述外部访问计数部计数的外部访问次数来进行所述刷新动作。

13.根据权利要求1所述的存储器，其特征在于，

不依赖于所述外部访问动作的外部访问次数地进行所述刷新动作。

14.根据权利要求1所述的存储器，其特征在于，

还包括由强电介质电容器构成的存储器单元，

对由所述强电介质电容器构成的存储器单元进行刷新动作。

15.根据权利要求1所述的存储器，其特征在于，

所述访问控制部包括内部时钟生成部，该内部时钟生成部生成用于所述内部访问动作的内部时钟、和用于所述刷新动作的内部时钟。

16.根据权利要求1所述的存储器，其特征在于，

还包括：相互交叉配置的字线和位线；和存储器单元，其配置于所述字线和所述位线交叉的位置；

对与所述字线相连的存储器单元，按照每条所述字线一并进行所述刷新动作。

17.根据权利要求1所述的存储器，其特征在于，

还包括切换部，其切换与进行所述内部访问动作的内部地址信号对应的行地址信号、和与进行所述刷新动作的刷新地址信号对应的行地址信号。

18.根据权利要求1所述的存储器，其特征在于，

所述外部访问动作包括写入动作，

在所述外部访问动作是写入动作的情况下，所述刷新控制部基于所述地址判定部的输出来进行所述刷新动作的再次写入动作。

19.根据权利要求1所述的存储器，其特征在于，

所述刷新动作的读出动作以及再次写入动作分别在不同的所述外部访问动作所对应的不同的所述内部访问动作之后进行。

20.一种存储器，包括：

访问控制单元，其基于外部访问动作进行内部访问动作；

刷新控制单元，其进行刷新动作；

刷新分割控制单元，其将所述刷新动作分割为读出动作和再次写入动作；和

地址判定单元，其判定作为所述刷新动作的对象的地址、与作为所述刷新动作中进行的所述外部访问动作的对象的地址是否一致。

Images