CN103578526A - 刷新地址产生器、存储器装置以及刷新存储器装置的方法 - Google Patents

刷新地址产生器、存储器装置以及刷新存储器装置的方法 Download PDF

Info

Publication number
CN103578526A
CN103578526A CN201310325887.7A CN201310325887A CN103578526A CN 103578526 A CN103578526 A CN 103578526A CN 201310325887 A CN201310325887 A CN 201310325887A CN 103578526 A CN103578526 A CN 103578526A
Authority
CN
China
Prior art keywords
refresh
address
memory
sequence
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310325887.7A
Other languages
English (en)
Other versions
CN103578526B (zh
Inventor
郑扶日
金昭映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103578526A publication Critical patent/CN103578526A/zh
Application granted granted Critical
Publication of CN103578526B publication Critical patent/CN103578526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention

Abstract

本发明公开了刷新地址产生器、存储器装置以及刷新存储器装置的方法。刷新地址产生器包括刷新序列缓冲器和刷新地址产生单元。所述刷新序列缓冲器存储多个存储器组的序列，每个存储器组包括多个存储器单元行。所述刷新地址产生单元响应于刷新信号根据存储在所述刷新序列缓冲器中的存储器组的所述序列来产生多个刷新行地址。

Description

刷新地址产生器、存储器装置以及刷新存储器装置的方法
相关申请的交叉引用
本申请要求于2012年7月30日在韩国知识产权局提交的韩国专利申请No.2012-0082889的优先权，其内容通过引用全部并入本文。
技术领域
本发明涉及存储器装置，更具体地涉及易失性存储器装置、存储器控制器、存储器系统、以及刷新易失性存储器装置的方法。
背景技术
诸如动态随机存取存储器（DRAM）之类的易失性存储器执行刷新操作以保持存储在存储器单元中的数据。如果存储器单元具有比某一刷新周期（通常为预定义的标准）短的保持时间，包括这样的存储器单元的存储器单元行应该用冗余单元行来代替。随着存储器单元的尺寸的减小，具有比预定义的或标准的刷新周期短的保持时间的存储器单元的数量增加。因此，传统易失性存储器装置的冗余单元的行数应增加。
发明内容
一些示例实施例提供了刷新地址产生器。所述刷新地址产生器能够减小刷新开销。
一些示例实施例提供了包括能够减小刷新开销的所述刷新地址产生器的易失性存储器装置。
一些示例实施例提供了包括所述易失性存储器装置的存储系统。
一些示例实施例提供了刷新易失性存储器装置的方法。所述方法能够减小刷新开销。
在一些示例实施例中，刷新地址产生器包括刷新序列缓冲器和刷新地址产生单元。所述刷新序列缓冲器存储多个存储器组的序列，每个存储器组包括多个存储器单元行。所述刷新地址产生单元响应于刷新信号根据存储在所述刷新序列缓冲器中的存储器组的所述序列来产生多个刷新行地址。
在一些实施例中，所述刷新序列缓冲器包括具有多个行的刷新序列表，所述多个行中的每一行包括刷新序列节点，所述刷新序列节点存储包括在每个存储器组中的刷新地址以及刷新定时。
每个存储器组的所述刷新地址通过存储器组各自的开始地址和结束地址来被指定，或者通过代表各个存储器组的代表刷新地址来被指定。
在一些实施例中，所述刷新地址产生单元可以包括：控制单元，其响应于所述刷新信号进行操作，其中所述控制单元构造为基于所述刷新行地址并基于刷新定时来提供时钟信号和代表每个存储器组的代表刷新地址；以及刷新地址输出单元，其响应于所述代表刷新地址和所述刷新定时来按照所述刷新定时将每个存储器组的刷新地址作为所述刷新行地址而输出。
所述刷新序列节点中的至少一个还可以包括对至少一个其他存储器组的至少一个存储器单元行进行指定的附加刷新地址。
所述附加刷新地址所指定的存储器单元行可以具有与原始存储器组的数据保持特性不同的数据保持特性。
可以通过使用布隆过滤器将所述附加刷新地址存储在对应刷新序列节点中。
所述刷新地址产生单元可以包括：控制单元，其响应于所述刷新信号进行操作，其中所述控制单元构造为基于所述刷新地址和所述刷新定时来提供时钟信号和代表每个存储器组的代表刷新地址；刷新地址输出单元，其响应于所述代表刷新地址和所述刷新定时来按照所述刷新定时将每个再排列的存储器组的刷新地址作为所述刷新行地址而输出；以及缓冲器，其存储所述附加刷新地址并且根据所述控制单元的控制将所述附加刷新地址作为附加刷新行地址而输出。
在存储了所述附加刷新地址的序列节点的刷新地址被输出的同时，可以输出所述附加刷新地址。
在一些实施例中，所述刷新序列缓冲器可以包括：组表，其包括多个行；以及刷新序列表，其包括多个行。所述组表的多个行中的每一行可以包括针对每个存储器组的组索引和包括在该存储器组中的刷新地址，每个组索引表示其各自的存储器组。所述刷新序列表的多个行中的每一行可以包括针对每个存储器组的组索引和每个组索引的定时信息。
至少一个表还可以存储对至少一个其他存储器组的至少一个存储器单元行进行指定的附加刷新地址。
所述刷新地址产生器还可以包括指示是否对各自的存储器组执行刷新操作的动态刷新标志。
所述刷新地址产生单元可以不考虑所述动态刷新标志而执行与附加刷新地址相对应的刷新地址操作。
所述刷新地址产生器还可以包括指示是否对每个存储器组执行刷新操作的动态刷新标志，其中所述刷新地址产生单元构造为基于所述动态刷新标志来动态地改变至少一个存储器组的刷新周期。
在一些实施例中，一种存储器装置包括：易失性存储器单元阵列，其包括多个存储器单元，所述存储器单元排列成多个存储器单元行，利用行地址可寻址每个存储器单元行；刷新序列缓冲器，其构造为存储多个存储器单元组的序列，每个存储器单元组包括多个存储器单元行中的至少两个存储器单元行的集；刷新地址产生单元，其构造为根据存储在所述刷新序列缓冲器中的存储器单元组的所述序列来产生多个刷新行地址；以及译码器，其构造为对由所述刷新地址产生单元所产生的所述刷新行地址进行译码，以实施与所述刷新行地址相对应的存储器单元行的刷新操作。
在一些实施例中，所述存储器单元组的第一组包括具有第一数据保持特性的存储器单元，所述存储器单元组的第二组包括具有与所述第一数据保持特性不同的第二数据保持特性的存储器单元。
可以利用静态存储器装置来实现所述刷新序列缓冲器。
可以利用动态存储器装置来实现所述刷新序列缓冲器，要存储在所述刷新序列缓冲器中的内容可以在所述存储器装置的上电序列期间从非易失性存储器装置加载到所述刷新序列缓冲器。
可以利用非易失性存储器装置来实现所述刷新序列缓冲器。
在一些实施例中，所述存储器装置还可以包括：温度传感器，其检测所述易失性存储器装置的操作温度并基于所检测到的操作温度来向所述刷新地址产生单元提供操作模式信号；以及刷新配置存储单元，其包括多个刷新配置表，每个刷新配置表根据所述操作温度来存储表示所述存储器单元组的刷新序列的刷新配置，并且所述刷新配置存储单元向所述刷新序列缓冲器提供与所述操作模式信号相对应的刷新配置表的刷新序列。
在一些实施例中，一种存储器系统包括：存储器模块，其包括多个易失性存储器装置；以及存储器控制器，其构造为控制所述易失性存储器装置。每一个所述易失性存储器装置包括：存储器单元阵列，其包括多个存储器单元行；刷新地址产生器；以及地址多路复用器。所述刷新地址产生器根据多个存储器单元组的序列来产生多个刷新行地址，每一个存储器单元组包括基于多个存储器单元行的数据保持特性被组合成所述存储器单元组的多个存储器单元行。所述存储器系统包括译码器，其构造为对由所述刷新地址产生器所产生的所述刷新行地址进行译码，以实施与所述刷新行地址相对应的存储器单元行的刷新操作。
在一些实施例中，一种刷新具有多个存储器单元行的易失性存储器装置的方法包括步骤：将第一刷新率分配给至少包括所述多个存储器单元行中的第一行和第二行的第一行集，并将第二刷新率分配给至少包括所述多个存储器单元行中的第三行和第四行的第二行集，所述第一刷新率不同于所述第二刷新率；以及根据刷新序列来产生用于所述第一行集的第一刷新行地址和用于所述第二行集的第二刷新行地址。
在一些实施例中，所述刷新序列可以存储在所述易失性存储器装置所包括的刷新序列缓冲器的刷新序列表中。
在一些实施例中，所述方法还可以包括步骤更新所述刷新序列。更新所述刷新序列的步骤可以包括：在所述刷新序列表中准备新的刷新序列；以及根据所述新的刷新序列来执行刷新操作。
因此，多个存储器单元行基于所述多个存储器单元行的数据保持特性来被组合成多个存储器组，所述存储器组根据所述数据保持特性而被再排列，产生刷新序列并且根据所述刷新序列来执行刷新操作。因此，可以执行最优化的刷新操作，可以减小电流消耗并可以减小刷新开销。
附图说明
根据下面结合附图进行的详细描述会更清楚地理解到示意性的非限制性的示例实施例。
图1是示出根据一些示例实施例的电子系统的框图。
图2是示出根据实施例的图1中的存储器系统的一个示例的框图。
图3是示出根据一些示例实施例的图2中的存储器装置的一个示例的框图。
图4是示出根据一些实施例的刷新地址产生器的一个示例的框图。
图5是示出根据一些实施例的图4中的刷新序列缓冲器的一个示例的框图。
图6示出了根据一些实施例的图5中的组表的一个示例。
图7示出了根据一些实施例的图5中的刷新序列表的一个示例。
图8示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图9是示出根据图7的刷新序列表来刷新各存储器单元行的定时图。
图10是示出根据一些实施例的图4中的刷新地址定序器的一个示例的框图。
图11示出了根据一些实施例的图5中的组表的另一个示例。
图12示出了根据一些实施例的图5中的刷新序列表的一个示例。
图13是示出根据一些实施例的图4中的刷新地址定序器的另一个示例的框图。
图14是示出根据图12的刷新序列表来刷新各存储器单元行的定时图。
图15示出了根据一些实施例的图5中的组表的另一个示例。
图16示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图17是示出响应于一个刷新信号而同时刷新的各存储器单元行的关系的表。
图18示出了根据一些实施例的图5中的组表的另一个示例。
图19示出了根据一些实施例的图17的刷新位置表的一个示例。
图20示出了图3中的存储器单元阵列的数据保持特性。
图21示出了根据一些实施例的图5中的组表的另一个示例。
图22示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图23示出了根据一些实施例的图5中的组表的另一个示例。
图24示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图25和图26分别示出了根据一些实施例的图5中的刷新序列表的示例。
图27是示出根据一些示例实施例的图2中的存储器装置的另一个示例的框图。
图28是示出根据一些实施例的图27中的刷新地址产生器的一个示例的框图。
图29是示出根据一些实施例的刷新易失性存储器装置的方法的流程图。
图30是示出根据一些实施例的更新刷新序列的方法的流程图。
图31是示出根据一些实施例的测试易失性存储器装置的方法的流程图。
图32是示出根据一些示例实施例的存储器模块的框图。
图33是示出根据一些示例实施例的移动系统的框图。
图34是示出根据一些示例实施例的计算系统的框图。
具体实施方式
下文中将参照附图来更全面地描述各种示例实施例，其中示出了一些示例实施例。然而，本发明构思可以按照不同形式实施，并且不应被理解为限制于本文中阐述的示例实施例。这些示例实施例只是示例，并且本文中无需提供细节的许多实现和变形是可能的。应该强调的是，本公开提供了可替换示例的细节，但是这样的替换的列出并不是穷举的。此外，各种示例之间的任何细节的一致性不应被解释为要求这样的细节，针对本文中描述的每个特征列出每个可能的变型是不切实际的。在确定本发明的要求时应参照权利要求的语言。在附图中，为了清楚起见，各层和各区域的尺寸和相对尺寸可能被夸大。相同的标记始终指代相同的元件。
应当理解，虽然本文中术语第一、第二、第三等可以用来描述各种元件，但这些元件不应受这些术语限制。这些术语是用来区分一个元件与另一个元件。因此，在不背离本发明构思的教导的情况下，下面讨论的第一元件可以是第二元件。本文中使用的术语“和/或”包括一个或更多相关列出项的任意组合和所有组合。
应当理解，当一个元件被称为“连接到”或“耦合到”另一个元件时，其可以直接连接或耦合到另一个元件，或者可以存在中间元件。相比之下，当一个元件被称为“直接连接到”或“直接耦合到”另一个元件时，不存在中间元件。用来描述各元件之间的关系的其他词语应以类似的方式解释（例如，“之间”与“直接之间”、“相邻”与“直接相邻”等）。
本文中使用的术语是为了描述特定示例实施例的目的，不旨在限制本发明构思。本文中使用的单数形式“一个”旨在也包括复数形式，除非上下文另有清楚地指出。还应当理解，当在说明书中使用术语“包括”时，其指定记载的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组合的存在或附加。
除非另有定义，否则本文中使用的所有术语（包括技术和科学术语）具有与本发明构思所属领域普通技术人员所通常理解的含义相同的含义。还应当理解的是，诸如在通常使用的词典中定义的术语之类的术语应被解释为具有与现有技术的上下文中的含义一致的含义，而不应被理想化地或过于正式地解释，除非本文中有明确定义。
图1是示出根据一些示例实施例的电子系统的框图。
参照图1，电子系统10包括主机20和存储器系统30。存储器系统30包括存储器控制器100和多个存储器装置200a～200n。
主机20可以通过诸如高速外设部件互连（PCI-E）、高级技术附件（ATA）、串行ATA（SATA）、并行ATA（PATA）、或串行连接SCSI（SAS）之类的接口协议与存储器系统30通信。另外，主机20可以通过诸如通用串行总线（USB）、多媒体卡（MMC）、增强小型磁盘接口（ESDI）、或电子集成驱动器（IDE）之类的接口协议与存储器系统30通信。
存储器控制器100控制存储器系统30的操作。存储器控制器100控制主机20与存储器装置200a～200n之间的数据交换。例如，存储器控制器100响应于来自主机20的请求而将数据写入存储器装置200a～200n或从存储器装置200a～200n读出数据。
另外，存储器控制器100向存储器装置200a～200n发出操作命令以控制存储器装置200a～200n。
在一些实施例中，存储器装置200a～200n的每一个可以是动态随机存取存储器（DRAM），例如双倍数据速率同步动态随机存取存储器（DDR SDRAM）、低功耗双倍数据速率同步动态随机存取存储器（LPDDR SDRAM）、图像双倍数据速率同步动态随机存取存储器（GDDRSDRAM）、存储器总线动态随机存取存储器（RDRAM）等，或者可以是需要刷新操作的其他易失性存储器装置。
图2是示出根据实施例的图1中的存储器系统的一个示例的框图。
在图2以及剩下的大部分描述中，为了方便仅示出了连接到存储器控制器100的一个存储器装置200a。然而，存储器装置200a的细节、其操作、控制等相对于图1的其他存储器装置200来说可以是相同的。
参照图2，存储器系统30包括存储器控制器100和存储器装置200a。存储器控制器100和存储器装置200a可以通过对应命令引脚101和201、对应地址引脚102和202、以及对应数据引脚103和203彼此相连。命令引脚101和201通过命令传输线TL1传输命令信号CMD，地址引脚102和202通过地址传输线TL2传输地址信号ADDR，并且数据引脚103和203通过数据传输线TL3交换数据DQ。
参照图1和图2，存储器控制器100可以基于来自主机20的请求通过数据引脚103和203来向存储器装置200a输出数据或者从存储器装置200a输入数据。另外，存储器控制器100可以通过地址引脚102和202将地址输出至存储器装置200a。存储器控制器100通过命令引脚101和201将命令发送到存储器装置200a。
图3是示出根据一些示例实施例的图2中的存储器装置的一个示例的框图。
参照图3，存储器装置200a包括控制逻辑电路210、地址寄存器220、区块（bank）控制逻辑电路230、行地址多路复用器240、列地址锁存器250、行译码器260a～260d、列译码器270a～270d、存储器单元阵列280a～280d、检测放大器285a～285d、输入/输出门电路290、数据输入/输出缓冲器295、以及刷新地址产生器300。
存储器单元阵列可以包括第一至第四区块阵列280a、280b、280c、280d。行译码器可以包括分别耦合到第一至第四区块阵列280a、280b、280c、280d的第一至第四区块行译码器260a、260b、260c、260d，列译码器可以包括分别耦合到第一至第四区块阵列280a、280b、280c、280d的第一至第四区块列译码器270a、270b、270c、270d，检测放大器单元可以包括分别耦合到第一至第四区块阵列280a、280b、280c、280d的第一至第四区块检测放大器285a、285b、285c、285d。第一至第四区块阵列280a、280b、280c、280d，第一至第四区块行译码器260a、260b、260c、260d，第一至第四区块列译码器270a、270b、270c、270d，第一至第四区块检测放大器285a、285b、285c、285d可以形成第一至第四区块。虽然图3示出的易失性存储器装置200a包括四个区块，但易失性存储器装置200a可以包括任意数量的区块（例如，八个区块、十六个区块等）。
地址寄存器220可以从存储器控制器（未示出）接收包括区块地址BANK_ADDR、行地址ROW_ADDR、列地址COL_ADDR的地址ADDR。地址寄存器220可以向区块控制逻辑电路230提供接收到的区块地址BANK_ADDR，可以向行地址多路复用器240提供接收到的行地址ROW_ADDR，以及可以向列地址锁存器250提供接收到的列地址COL_ADDR。
区块控制逻辑电路230可以响应于区块地址BANK_ADDR而产生区块控制信号。与区块地址BANK_ADDR相对应的第一至第四区块行译码器260a、260b、260c、260d中的一个可以响应于区块控制信号而被激活，与区块地址BANK_ADDR相对应的第一至第四区块列译码器270a、270b、270c、270d中的一个可以响应于区块控制信号而被激活。
行地址多路复用器240可以从地址寄存器220接收行地址ROW_ADDR，并且可以从刷新地址产生器300接收刷新行地址REF_ADDR。行地址多路复用器240可以向行译码器选择性地输出行地址ROW_ADDR或刷新行地址REF_ADDR中的一个。从行地址多路复用器240输出的行地址可以施加到第一至第四区块行译码器260a、260b、260c、260d。
第一至第四区块行译码器260a、260b、260c、260d中的被激活的一个可以对从行地址多路复用器240输出的行地址进行译码，并可以激活对应于该行地址的字线。例如，被激活的区块行译码器可以将字线驱动电压施加到对应于行地址的字线。
列地址锁存器250可以从地址寄存器220接收列地址COL_ADDR，并且可以暂时地存储接收到的列地址COL_ADDR。在一些实施例中，在触发模式下，列地址锁存器250可以产生比接收到的列地址COL_ADDR递增的列地址。列地址锁存器250可以将暂时存储的或产生的列地址施加到第一至第四区块列译码器270a、270b、270c、270d。
第一至第四区块列译码器270a、270b、270c、270d中的被激活的一个可以对从列地址锁存器250输出的列地址COL_ADDR进行译码，并且可以控制输入/输出门电路290以输出对应于列地址COL_ADDR的数据。
输入/输出门电路290可以包括用于选通输入/输出数据的电路。输入/输出门电路290还可以包括输入数据掩蔽逻辑、用于存储从第一至第四区块阵列280a、280b、280c、280d输出的数据的读取数据锁存器、以及用于将数据写入第一至第四区块阵列280a、280b、280c、280d的写入驱动器。
将要从第一至第四区块阵列280a、280b、280c、280d当中的一个区块阵列读取的数据DQ可以被耦合到该一个区块阵列的检测放大器检测，并且可以存储在读取数据锁存器中。存储在读取数据锁存器中的数据DQ可以经由数据输入/输出缓冲器295提供至存储器控制器。将要写入第一至第四区块阵列280a、280b、280c、280d当中的一个区块阵列的数据DQ可以从存储器控制器提供至数据输入/输出缓冲器295。提供至数据输入/输出缓冲器295的数据DQ可以经由输入/输出门电路290的写入驱动器被写入该一个区块阵列。
控制逻辑电路210可以控制存储器装置200a的操作。例如，控制逻辑电路210可以产生用于存储器装置200a的控制信号以执行写入操作或读取操作。控制逻辑电路210可以包括命令译码器211和模式寄存器212，命令译码器211对从存储器控制器接收到的命令CMD进行译码，模式寄存器212设置易失性存储器装置200a的操作模式。例如，命令译码器211可以产生对应于命令CMD的控制信号。命令CMD可以以各种方式从存储器控制器100发送到存储器装置200a。例如，可以经由传输线TL1发送命令CMD，该传输线TL1提供写入使能信号（/WE）、行地址选通信号（/RAS）、列地址选通信号（/CAS）、芯片选择信号（/CS）等，并且可以通过对命令CMD进行译码来产生由命令译码器211所产生的控制信号。命令译码器211还可以接收用于以同步方式操作易失性存储器装置200a的时钟信号（CLK）和时钟使能信号（/CKE）。另外，控制逻辑电路210可以控制刷新地址产生器300以产生刷新行地址REF_ADDR。
刷新地址产生器300包括刷新序列缓冲器，刷新序列缓冲器根据多个存储器组各自的数据保持特性（例如，形成存储器组的存储器单元行的数据保持特性）来存储这些存储器组的排列。刷新地址产生器300根据存储器组的排列来产生刷新行地址。存储器组的排列可以被存储在刷新序列缓冲器中。可以响应于刷新命令REF来产生刷新行地址。可以基于多个存储器单元行的数据保持特性将存储器单元行组合成存储器组。可替换地，可以基于存储器单元行的行地址来组合存储器单元行，并且可用基于存储器单元组的数据保持特性来排列各组。刷新地址产生器300的刷新行地址REF_ADDR的产生可以开始易失性存储器装置的刷新操作。例如，在完成上电序列之后，或者终止断电模式之后，可以开始刷新操作。在一些实施例中，刷新操作可以是自动刷新操作，其响应于从存储器控制器100周期性施加的刷新命令（REF）而产生刷新行地址。存储器控制器100可以按诸如每3.9毫秒或每7.8毫秒之类的定期刷新间隔来周期性地产生刷新命令REF。存储器装置200a的自动刷新操作的定时可以凭借所产生的刷新命令REF的定时而响应于控制100。响应于刷新命令REF，存储器装置200a可以刷新与内部产生的刷新行地址相对应的一个或多个存储器单元行。在自动刷新操作中，从存储器控制器100发送的刷新命令REF可以不包括刷新地址，存储器装置200a可以负责确定要刷新的一个或多个存储器单元行并且负责产生对应的刷新行地址REF_ADDR。存储器装置200a可以负责确保存储器单元行在对应刷新时间内被刷新。在其他实施例中，刷新操作可以是自刷新操作，在自刷新模式下，其实质上使用内置定时器来周期性地刷新存储器单元行，易失性存储器装置响应于自刷新进入命令（SRE）而进入自刷新模式。在一些实施例中，刷新操作可以采用分布式刷新方案，其中各刷新循环被分布使得各刷新循环以预定周期刷新间隔（tREFI）而间隔开。在其他实施例中，刷新操作可以采用触发刷新方案，其中连续地执行一系列刷新循环。
图4是示出根据一些实施例的刷新地址产生器的一个示例的框图。
参照图4，刷新地址产生器包括刷新序列缓冲器400和刷新地址定序器（也被称为刷新地址产生单元）500。
在一些实施例中，刷新序列缓冲器400存储与存储器组的排列有关的排列信息，存储器组的排列是根据每个存储器组的数据保持特性（例如，根据包括在对应存储器组中的存储器单元行的数据保持特性）的。在一些实施例中，刷新序列缓冲器400的排列信息可以包括存储有存储器组的排列的表，在其他实施例中，排列信息可以包括指示出针对每个存储器组的期望刷新周期的定时信息。刷新地址定序器500响应于刷新命令通过参考刷新序列缓冲器400来根据存储器组的排列顺序产生刷新行地址。存储器单元行可以基于多个存储器单元行的数据保持特性来组合成存储器组。刷新地址定序器500响应于刷新命令REF通过参考刷新序列缓冲器400来根据排列的存储器组的顺序产生刷新行地址REF_ADDR。可以根据每个存储器组的多个存储器单元行的数据保持特性来设置存储在刷新序列缓冲器400中的排列信息，可以在测试期间确定该排列信息。例如，存储器组可包括低保持存储器组，低保持存储器组包括具有相对较短或较低保持时间的至少一个存储器单元行（低保持行）。存储器组可以包括正常保持存储器组，其存储器单元行都具有正常（或较高）保持时间。存储器组可以包括高保持存储器组，其存储器单元行（高保持行）都具有长于或高于正常保持时间的保持时间。刷新序列缓冲器400所具有的用于低保持存储器组的条目比用于正常保持存储器组的条目以及用于高保持存储器组的条目更多。在刷新序列缓冲器400中高保持存储器组的条目少于正常保持存储器组的条目（并且少于低保持存储器组的条目）。因此，在一个刷新周期期间，刷新地址定序器500产生包括低保持行的存储器组的刷新行地址比产生包括高保持行的存储器组的刷新行地址更为频繁。
在一些实施例中，可以利用不需要刷新的静态存储器（例如，SRAM）来实现刷新序列缓冲器400。在一些实施例中，可以利用应当要被刷新的动态存储器（例如，DRAM）来实现刷新序列缓冲器400。当利用静态存储器或动态存储器装置来实现刷新序列缓冲器400时，易失性存储器装置200a还可以包括非易失性存储器，其存储要被加载和存储在刷新序列缓冲器400中的内容。在易失性存储器装置200a的上电序列期间，非易失性存储器装置中存储的内容可以被加载到刷新序列缓冲器400。在一些实施例中，可以利用诸如闪存或一次可编程存储器（诸如熔丝阵列）之类的非易失性存储器来实现刷新序列缓冲器400。另外，在一些实施例中，控制逻辑电路210和/或存储器控制器100可以访问刷新序列缓冲器400，并且可以更新存储在刷新序列缓冲器400中的内容。
图5是示出根据一些实施例的图4中的刷新序列缓冲器400的一个示例的框图。
参照图5，刷新序列缓冲器400可以包括刷新序列表410和组表460。
刷新序列表410包括多个行411～41m（其中，m为大于1的整数），行411～41m的每一个可以对应于刷新序列节点RSN1～RSNm的每一个。刷新序列节点RSN1～RSNm的每一个可以包括识别对应存储器组的一个或多个刷新地址作为条目。刷新序列表410的每一行可以包括与对应刷新序列节点RSN1～RSNm相关联的刷新定时。可替换地，刷新序列表410内的行位置（或条目位置）可以指示与对应刷新序列节点RSN1～RSNm相关联的刷新定时。
组表460包括多个行461～46q（其中，q是大于1的整数），行461～46q中的每一个可以构成组表460的条目并且针对每个存储器组存储了组信息节点GIN1～GINq中的一个（461a）以及组索引GN1～GNq中对应的一个（461b）。组信息节点GIN1～GINq中的每一个可以识别每个存储器组，例如借助包括有对应存储器组的刷新地址。与关联的组信息节点（GIN1～GINq中的一个）相对应的组索引GN1～GNq中的每一个确认针对与该组信息节点相对应的存储器组的刷新周期。
在一些实施例中，刷新序列缓冲器400不包括组表460。在一些实施例中，刷新序列缓冲器400可以将组表460实现在诸如一次可编程存储器（例如，熔丝阵列）或闪存之类的非易失性存储器中。刷新序列表410可以实现在易失性存储器中，并且（例如在上电序列期间）可以通过参考存储在组表460中的信息来产生和加载其信息。当刷新序列缓冲器400只包括刷新序列表410但不包括组表460时，刷新序列节点RSN1～RSNm条目中的每一个可以包括对应存储器组的刷新地址和相关刷新定时。当刷新序列节点RSN1～RSNm中的每一个包括指示每一个再排列存储器组的组索引、以及刷新定时时，刷新序列缓冲器400可以包括刷新序列表410和组表460。
图6示出了根据一些实施例的图5中的组表的一个示例。
参照图6，组表460a包括多个行，每一行构成组表460a的一个条目。每一行存储识别各个存储器组（MG）G0、G1、G2、G3的地址RA0～RA99、RA100～RA199、RA200～RA299、RA300～RA399。每一行存储与组表460a条目相对应的存储器组G0、G1、G2、G3中的一个所需的最小刷新周期（MRRP）2X、0.5X、1X、2X。存储在组表460a中的存储器组G0、G1、G2、G3的每个最小刷新周期（MRRP）可以通过在易失性存储器装置200a的制造过程期间测试易失性存储器装置200a来确定。可替换地和/或另外地，易失性存储器装置200a的测试可以在制造之后执行，例如通过自测试或系统测试（使用存储器控制器100）以确认存储器组G0、G1、G2、G3的适当最小刷新周期MRRP。
在图6中，组表460a的第一条目识别出存储器组G0包括由行地址RA0～RA99所识别的存储器单元行。组表460a的第一条目也指示当利用两倍于标准刷新周期的刷新周期来刷新存储器组G0时，该存储器组G0适当保持存储的数据。标准刷新周期可以是预定刷新周期，例如由规格或标准定义的刷新周期。存储器组G1包括存储器单元行的地址RA100～RA199，并且当利用作为标准刷新周期的一半的刷新周期来刷新存储器组G1时，指示该存储器组G1适当保持存储的数据。存储器组G2包括存储器单元行的地址RA200～RA299，并且当利用标准刷新周期来刷新存储器组G2时，指示该存储器组G2适当保持存储的数据。存储器组G3包括存储器单元行的地址RA300～RA399，并且当利用两倍于标准刷新周期的刷新周期来刷新存储器组G3时，指示该存储器组G3适当保持存储的数据。
图7示出了根据一些实施例的图5中的刷新序列表的一个示例。
图7示出了当存储器单元行如图6所示地组合成存储器组G0～G3时的图5中的刷新序列表的一个示例。
参照图7，当存储器单元行根据如图6所示的数据保持特性来组合成存储器组G0～G3时，刷新序列表410a根据刷新定时T1～T100、T101～T200、T201～T300、T301～T400、T401～T500、T501～T600、T601～T700、T701～T800、T801～T900来分别存储再排列存储器组G0、G1、G2、G1、G3、G1、G2、G1、G0。刷新地址定序器500可以产生按照图7所示的存储器组的排列顺序的刷新行地址REF_ADDR。例如，可以按序列信息SI的序列来产生刷新行地址REF_ADDR，从而针对定时T1～T100产生RA0、RA1...RA99的刷新行地址REF_ADDR，针对定时T101～T200产生RA100、RA101...RA199的刷新行地址REF_ADDR，针对定时T201～T300产生RA200、RA201...RA299的刷新行地址REF_ADDR，针对定时T301～T400产生RA100、RA101...RA199的刷新行地址REF_ADDR等。针对整个器件（和/或针对组G0～G3）的一个刷新周期内的刷新序列可以在定时T800处完成，并且刷新序列可以在定时T801处开始重复（即，在定时T801～T1600处产生的刷新行地址可以分别与在定时T1～T800处产生的刷新行地址REF_ADDR相同）。应当注意，定时T1～T900可以不均匀地隔开。例如，在定时T1～T100处产生的刷新行地址RA0～RA99可以在存储器装置200a从存储器控制器100接收了刷新命令REF之后以触发方式产生。然后，会存在用于产生刷新行地址RA100的延时，直到从存储器控制器接收到第二刷新命令REF（从而在定时T101～T200期间以触发方式产生刷新行地址RA100～RA199）。当以触发方式产生刷新行地址时，按序列的刷新行地址的产生之间的间隔可以是几十纳秒（例如，小于等于60ns，或小于等于90ns）数量级，与按序列的刷新操作之间的所需最小时间延迟相对应，以在开始后续刷新操作之间完成先前刷新操作。响应于不同刷新命令REF而产生的按序列的刷新地址的产生之间的延迟（例如，刷新地址RA99与RA100之间的延迟）可以是几微妙的数量级，例如3.9μs或7.8μs（例如，2至10μs之间）。存储器装置200a定时地接收在存储器装置200a的刷新周期（例如，64毫秒，或96毫秒）内分发的刷新命令REF。每个接收到的刷新命令REF可以产生多个刷新行地址以引起刷新。可替换地，存储器装置可以接收自刷新条目命令（SRE）。响应于自刷新条目命令（SRE），存储器装置200a可以根据序列信息SI来产生刷新行地址，（其产生可以具有类似于上述的定时或者均可以按固定间隔在刷新周期内均匀分布）。在图7中，为了解释的方便而示出了每个存储器组所需的刷新定时RP，但刷新定时RP的一列可以不包括在刷新序列表410a中。存储器组G0、G1、G2、G1、G3、G1、G2、G1、G0对应于一个刷新序列，在一个刷新序列期间存储器组G0～G3中的每一个至少被刷新一次。在图7中，SI表示序列信息。
在图6和图7中，刷新序列表410a的序列节点的顺序包括了图6中的存储器组G0～G3的刷新周期信息，图6的组表460a可以不包括存储器组G0、G1、G2、G3所需的最小刷新周期（MRRP）的一列，这在下述组表中也一样。
图8示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图8示出了当存储器单元行如图6所示地组合成存储器组G0～G3时的图5中的刷新序列表的一个示例。
参照图8，刷新序列表410b存储了再排列的存储器组，当存储器单元行根据图6所示的数据保持特性来组合成存储器组G0～G3时，存储器组中的每一个分别根据刷新定时T1～T100、T101～T200、T201～T300、T301～T400、T401～T500、T501～T600、T601～T700、T701～T800、T801～T900来通过开始地址SA和结束地址EA指定。开始地址RA0和结束地址RA99指定了存储器组G0，开始地址RA100和结束地址RA199指定了存储器组G1，以及开始地址RA200和结束地址RA299指定了存储器组G3。在图8，为了解释的方便而示出了再排列的存储器组中的每一个的组尺寸GS，但组尺寸GS的一列可以不包括在刷新序列表410b中。另外，当每个存储器组的组尺寸GS具有固定值时，可以通过存储器组G0～G3中的每一个的地址的代表地址来指定存储器组G0～G3中的每一个。每个存储器组的组尺寸GS的固定值可以是预定的。每个存储器组的组尺寸GS的固定值是可编程的。
图9是示出根据图7的刷新序列表来刷新各存储器单元行的定时图。
参照图9，需要注意的是，根据图7的刷新序列表410a中的再排列的存储器组G0、G1、G2、G1、G3、G1、G2、G1、G0的顺序来刷新包括在存储器组中的存储器单元行的地址。在第一标准刷新周期tREF期间，按序刷新存储器组G0、G1、G2、G1，以及在下一标准刷新周期tREF期间，按序刷新存储器组G3、G1、G2、G1。当时钟信号从CLK1递增到CLK800时，其刷新周期为标准刷新周期tREF的一半的存储器组G1被刷新四次，其刷新周期为标准刷新周期tREF的存储器组G2被刷新两次，以及其刷新周期为标准刷新周期tREF的两倍的存储器组G0和G3各被刷新一次。因此，根据示例实施例的易失性存储器装置可以通过基于数据保持特性将存储器单元行组合成存储器组、根据数据保持特性排列存储器组、以及根据排列的存储器组的顺序刷新存储器单元行来减小电流消耗和刷新开销。
图10是根据一些实施例的图4中的刷新地址定序器的一个示例的框图。
参照图10，刷新地址定序器500a包括控制单元510和刷新地址输出单元电路（RAOU）520。
控制单元510接收存储在刷新序列表410的刷新序列节点RSN中的内容，并且提供存储器单元行的初始行地址IADDR或代表行地址RADDR以及基于存储在刷新序列节点RSN中的刷新定时的时钟信号CLK。这里，初始行地址IADDR指示存储在刷新序列节点RSN中的存储器组的存储器单元行的开始地址，代表行地址RADDR表示对应存储器组。RAOU520与时钟信号CLK同步地输出以初始行地址IADDR开始逐渐递增的刷新行地址REF_ADDR。另外，控制单元510提供用于重置RAOU520的复位信号RST。利用复位信号RST来重置RAOU520可以将初始行地址IADDR加载至RAOU520，即一旦复位信号RST施加到RAOU520，则利用由控制单元510当前施加到RAOU520的初始行地址IADDR的值来加载RAOU520的计数器。复位信号RST和更新的初始行地址IADDR可以通过控制单元510施加到RAOU520，以开始对新存储器组的刷新。另外，当组索引存储在刷新序列节点时，控制单元510可以接收组信息节点GIN的内容至初始行地址IADDR。控制单元510将时钟信号CLK提供至RAOU520。可以利用计数器或查阅表来实现RAOU520。
图11示出了根据一些实施例的图5中的组表的另一个示例。
参照图11，组表460b包括多个行。组表460b的各行存储了存储器组G0、G1、G2、G3的地址RA0～RA99、RA100～RA199、RA200～RA299、RA300～RA399，存储器组G0、G1、G2、G3所需的最小刷新周期（MRRP）2X、0.5X、1X、2X，以及至少一个存储器组的例外存储器单元行的例外地址RA20、RA50、RA60（这里，RA20、RA50、RA60均为存储器组G0的存储器单元行），以作为条目。至少一个存储器组G0的例外存储器单元行的例外地址RA20、RA50、RA60不满足存储器组G0的对应MRRP。例如，地址RA20、RA50、RA60的存储器单元行可能需要比存储器组G0的其余存储器单元行的刷新操作更为频繁的刷新操作。在此示例中，存储器组G1、G2、G3不包括例外存储器单元行，但可根据（例如制造期间的）测试结果。虽然例外存储器单元行的例外地址RA20、RA50、RA60属于其刷新周期为标准刷新周期（1X）的两倍的存储器组G0，但是例外存储器单元行的地址RA20需要以标准刷新周期（1X）来刷新，例外存储器单元行的地址RA50需要以标准刷新周期（1X）来刷新，以及例外存储器单元行的地址RA60需要以标准刷新周期（1X）的一半的刷新周期（0.5X）来刷新。
图12示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图12示出了当存储器单元行如图11所示地组合成存储器组G0～G3时的图5中的刷新序列表的一个示例。在一些示例中，刷新序列表410c可以实现在存储器装置200a的非易失性存储器中，以作为图11的组表460b的替代。在其他示例中，刷新序列表410c可以实现在存储器装置200a的易失性存储器中，并且可以用组表460b（其可以实现在非易失性存储器中）的信息来构造刷新序列表410c。
参照图12，当存储器单元行根据图11所示的数据保持特性来组合成存储器组G0～G3时，刷新序列表410c根据刷新定时T1～T100、T101～T200、T201～T300、T301～T400、T401～T500、T501～T600、T601～T700、T701～T800、T801～T900分别存储G0、G1、G2、G1、G3、G1、G2、G1、G0的存储器组的排列。存储器组G1的条目还包括属于存储器组G0的存储器单元行的例外地址RA60作为附加行地址ARA，存储器组G2的条目还包括属于存储器组G0的存储器单元行的例外地址RA20、RA50作为附加行地址ARA。当至少一个例外存储器单元行的至少一个地址在刷新序列表410c中被写入为ARA时，至少一个例外存储器单元行的至少一个地址和与不同于该例外存储器单元行所属的存储器组的存储器组同时被刷新。在该示例中，例外存储器单元行（经由刷新序列表410c条目）与其数据保持特性相同于该例外存储器单元行的不同存储器组相关联。因此，可以减小刷新开销。刷新地址定序器500可以在产生刷新序列表410c的条目的存储器组（即，由与附加行地址ARA相关联的刷新序列表410c条目的序列信息SI部分所指定的存储器组）的刷新行地址REF_ADDR的同时，产生与在刷新序列表410c的对应条目的附加行地址ARA部分中提供的例外存储器单元行相对应的附加刷新行地址。例如，由刷新序列表410c条目的序列信息SI指定的存储器组的所有行地址的刷新行地址REF_ADDR产生之后，可以产生该刷新序列表410c条目的附加行地址。将刷新序列表410c的第二条目作为示例，图10的控制单元510可以利用复位信号RST向RAOU520提供行地址RA100作为初始行地址IADDR，以使行地址RA100加载至RAOU520的计数器。此后，控制单元510可以向RAOU520施加时钟信号CLK，以使RAOU520输出行地址RA100～RA199作为刷新行地址REF_ADDR。控制单元510随后可以检测刷新序列表410c的第二条目是否存在附加行地址ARA（这里为RA60）的列表。控制单元510随后可以利用复位信号RST向RAOU520提供行地址RA60作为初始刷新地址IADDR，以使行地址RA60被加载并且从RAOU520输出（从控制单元510输出至RAOU520的RA60可以简单地被认为是一个刷新地址，因为该附加行地址ARA不与RAOU520的任何增加相关联）。如果在刷新序列表410c中提供了多个附加行地址ARA，则控制单元510可以继续执行将这些附加行地址ARA加载至RAOU520以输出为刷新行地址REF_ADDR的处理，从而使关联存储器单元行被刷新。向RAOU520提供附加行地址ARA的顺序可以不同于本示例中描述的顺序，控制单元510可以在提供刷新序列表410c的关联条目的存储器组的初始行地址IADDR之前向RAOU520提供这些附加行地址。另外，应当注意，刷新序列表410c的定时可以不反映附加行地址的刷新操作的定时。例如，RA60存储器单元行的刷新（或刷新地址的产生）可以在T100和T101之间的时间发生。在图12中，为了解释的方便而示出了每个再排列存储器组所需的刷新定时RP，但刷新定时RP的一列可以不包括在刷新序列表410c中。再排列存储器组G0、G1、G2、G1、G3、G1、G2、G1的顺序可以对应于一个刷新序列，并且存储器组G0～G3中的每一个在一个刷新序列期间至少被刷新一次。随着生成存储器组G0的刷新地址，刷新序列可以在定时T801～T900处再次开始。可以按固定间隔周期性地重复刷新序列。
当使用布隆过滤器（bloom filter）BF时，组索引GI和附加刷新地址ARA通过布隆过滤器BF，并且布隆过滤器BF的输出被存储在附加刷新地址ARA的一列中。当对每个存储器组执行刷新操作时，在布隆过滤器BF的输出为正时，确定存储器组包括至少一个附加刷新地址ARA。
图13是示出根据一些实施例的图4中的刷新地址定序器的另一个示例的框图。
参照图13，刷新地址定序器500b包括控制单元510、RAOU520、以及缓冲器530。
控制单元510接收在图12的刷新序列表410c的刷新序列节点RSN中存储的内容，并且提供存储器单元行的初始行地址IADDR或代表行地址RADDR和基于存储在刷新序列节点RSN中的刷新定时的时钟信号CLK。RAOU520与时钟信号CLK同步地输出从初始行地址IADDR开始逐渐递增的刷新行地址REF_ADDR或者将基于代表行地址RADDR属于每个存储器组的行地址输出为刷新行地址REF_ADDR。另外，当组索引存储在刷新序列节点中时，控制单元510可以接收组信息节点GIN的内容到即将提供给RAOU520的初始行地址IADDR和时钟信号CLK。缓冲器530存储附加刷新地址ARA，并且可以在其数据保持时间与附加刷新地址ARA的存储器单元行的数据保持时间相等的存储器组的刷新行地址输出时响应于输出控制信号OCS而将附加刷新地址ARA输出为附加刷新行地址A_REF_ADDR。另外，当RAOU520输出再排列存储器组中的存储器组的最后刷新行地址时，控制单元510提供用于重置RAOU520的复位信号RST。另外，当组索引存储在刷新序列节点中时，控制单元510可以接收组信息节点GIN的内容到即将提供给RAOU520的初始行地址IADDR和时钟信号CLK。
图14是示出根据图12的刷新序列表来刷新各存储器单元行的定时图。
参照图14，应当注意，根据图12的刷新序列表410c中的再排列存储器组G0、G1、G2、G1、G3、G1、G2、G1、G0的顺序来刷新存储器组中包括的存储器单元行的地址。在第一标准刷新周期tREF期间，按序刷新存储器组G0、G1、G2、G1，以及在下一标准刷新周期tREF期间，按序刷新存储器组G3、G1、G2、G1。当存储器组G1被刷新时，与附加刷新地址RA60相对应的存储器单元行也被刷新，以及当存储器组G2被刷新时，与附加刷新地址RA20和RA50相对应的存储器单元行也被刷新。当时钟信号从CLK1递增至CLK800时，其刷新周期为标准刷新周期tREF的一半的存储器组G1被刷新四次，其刷新周期与标准刷新周期tREF相同的存储器组G2被刷新两次，以及其刷新周期为标准刷新周期tREF的两倍的存储器组G0和G3各被刷新一次。因此，根据示例实施例的易失性存储器装置可以通过基于数据保持特性将存储器单元行组合成存储器组、根据数据保持特性排列存储器组、以及根据再排列的存储器组的顺序刷新存储器单元行来减小电流消耗和刷新开销。另外，与其存储器组的其他存储器单元行相比需要附加刷新操作的例外存储器单元行可以在执行其他存储器组的刷新的同时被进行附加的刷新操作。
图15示出了根据一些实施例的图5中的组表的另一个示例。
参照图15，组表460c包括多个行，各行存储了存储器组G0、G1、G2、G3、G4、G5、G6、G7的地址RA0～RA49、RA50～RA99、RA100～RA149、RA150～RA199、RA200～RA249、RA250～RA299、RA300～RA349、RA350～RA399，存储器组G0、G1、G2、G3、G4、G5、G6、G7所需的最小刷新周期（MRRP）2X、4X、0.5X、1X、4X、4X、4X、4X，以及分别在存储器组G0、G1、G3中的至少一些存储器组G0、G1的例外存储器单元行的例外地址RA20、RA50、RA60、RA70，以作为条目。存储器组G2、G4～G7不包括例外存储器单元行。当与图11比较时，在图15中存储器组G0～G7中的每一个包括50个存储器单元行。虽然例外存储器单元行的例外地址RA20属于其刷新周期为标准刷新周期（1X）的两倍的存储器组G0，但是应利用标准刷新周期（1X）来刷新例外存储器单元行的例外地址RA20。虽然例外存储器单元行的例外地址RA50、RA60属于其刷新周期为标准刷新周期（1X）的四倍的存储器组G1，但是应利用标准刷新周期（1X）来刷新例外存储器单元行的例外地址RA50，并且应利用两倍于标准刷新周期（1X）的刷新周期来刷新例外存储器单元行的例外地址RA60。虽然例外存储器单元行的例外地址RA70属于其刷新周期与标准刷新周期（1X）相等的存储器组G3，但是应利用标准刷新周期（1X）的一半的刷新周期来刷新例外存储器单元行的例外地址RA70。
图16示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图16示出了当存储器单元行如图15所示地组合成存储器组G0～G7时的图5中的刷新序列表的一个示例。
参照图16，当存储器单元行根据数据保持特性如图15所示地组合成存储器组G0～G7时，刷新序列表410d分别在刷新定时T1～T50、T51～T100、T101～T150、T151～T200、T201～T250处存储再排列存储器组G2、G3、G1、G4、G2，在刷新定时T251～T300处存储附加刷新地址RA20和RA50，在刷新定时T301～T350、T351～T400处不存储存储器组，分别在刷新定时T401～T450、T451～T500、T501～T550、T551～T600、T601～T650处存储再排列存储器组G2、G3、G7、G0、G2，在刷新定时T651～T700处存储附加刷新地址RA20和RA50，在刷新定时T701～T750、T751～T800处不存储存储器组，分别在刷新定时T801～T850、T851～T900、T901～T950处存储再排列存储器组G2、G3、G6，在刷新定时T951～T1000处不存储存储器组，在刷新定时T1001～T1050处存储再排列存储器组G2，在刷新定时T1051～T1100处存储附加刷新地址RA20和RA50，在刷新定时T1101～T1150、T1151～T1200处不存储存储器组，分别在刷新定时T1201～T1250、T1251～T1300、T1301～T1350、T1351～T1400、T1401～T1450处存储再排列存储器组G2、G3、G5、G0、G2，在刷新定时T1451～T1500处存储附加刷新地址RA20和RA50，在刷新定时T1501～T1550、T1551～T1600处不存储存储器组。存储器组G2的条目还包括属于存储器组G3的存储器单元行的例外地址RA170作为附加行地址ARA，存储器组G0的条目还包括属于存储器组G1的存储器单元行的例外地址RA60作为ARA。在刷新序列表410d中至少一个例外存储器单元行的至少一个地址被写入为ARA，并且至少一个例外存储器单元行的至少一个地址跟数据保持特性与例外存储器单元行的数据保持特性相同的存储器组同时地被刷新。因此，可以减小刷新开销。
在根据再排列存储器组的顺序和刷新定时基于每个存储器组中的存储器单元行的地址来按照再排列存储器组的顺序产生刷新行地址REF_ADDR的同时，刷新地址定序器500可以产生与例外存储器单元行相对应的附加刷新行地址。在图16，为了解释的方便而示出了再排列存储器组中的每一个所需的刷新定时RP，但刷新定时RP的一列可以不包括在刷新序列表410d中。当与图12的刷新序列表比较时，在图16中存储器组G0～G7中的每一个包括50个存储器单元行，而在图12中存储器组G0～G3中的每一个包括100个存储器单元行。即，当一个存储器组中的存储器单元行的数量增加时，刷新序列表中存储的数据量也会增加。然而，当一个存储器组中的存储器单元行的数量增加时，针对与刷新定时T251～T300处的附加行地址相对应的存储器单元行执行了足够的刷新操作，并且由于在刷新定时T301～T350、T351～T400处不分配存储器组而减小了电流消耗。
在一些存储器电路中（例如当使用不同检测放大器区块来读取同一区块中的各行并且不共用位线时），存储器布局可以允许同时刷新不同存储器单元行（例如不同存储器区块中的各行可以同时操作）。在一些存储器布局中，不能同时刷新不同存储器单元行。然而，当响应于一个外部接收到的刷新命令REF（例如，参考图14中的组刷新周期tREFG）用于执行多个按序刷新操作的时间足够时，在响应于一个刷新命令REF执行刷新操作期间不同存储器单元行可以被连续刷新。另外，当与附加刷新地址相对应的存储器单元行以及具有该附加刷新地址作为条目的存储器组可以被并行地刷新时，诸如与附加刷新地址相对应的存储器单元行之类的不同存储器单元行以及具有该附加刷新地址作为条目的存储器组可以同时被刷新。例如，当与附加刷新地址相对应的存储器单元行以及具有该附加刷新地址作为条目的存储器组不共用位线检测放大器（例如当它们的字线并不在同一存储器单元阵列中时），它们可以被同时刷新。
图17是示出响应于一个刷新命令而同时刷新的存储器单元行的关系的表。
在图17，时间位置（slot）表示响应于一个刷新命令执行的连续刷新操作的数量，空间位置表示空间上分离的可同时刷新的存储器区块。
参照图17，可同时刷新的存储器单元行被表示为刷新位置RS[1,1]～RS[j,k]。
当根据数据保持特性组合的存储器组的组尺寸小于图17中的存储器块的尺寸时，与附加刷新地址相对应的存储器单元行以及具有该附加刷新地址作为条目的存储器组不共用位线检测放大器（例如当它们的字线并不在同一存储器单元阵列中和/或它们的字线在可以并行操作的不同存储器区块中时）。
图17的表还可以存储在图4的刷新序列缓冲器400中，或者图17的表可以包括在与刷新序列缓冲器400分离的图3的刷新地址产生器300中。
图18示出了根据一些实施例的图5中的组表的另一个示例。
参照图18，组表460d包括多个行，并且各行存储了分别指示存储器组G0～G3的组索引0～3，存储器组G0、G1、G2、G3的地址RA0～RA99、RA100～RA199、RA200～RA299、RA300～RA399，以及存储器组G0、G1、G2、G3分别所需的最小刷新周期（MRRP）2X、0.25X、4X、0.5X，以作为条目。
在图18，组索引0包括存储器单元行的地址RA0～RA99，当利用作为由规格定义的标准刷新周期的两倍的刷新周期来刷新具有组索引0的存储器单元行时，具有组索引0的存储器单元行保持所存储的数据。组索引1包括存储器单元行的地址RA100～RA199，当利用作为标准刷新周期的四分之一的刷新周期来刷新具有组索引1的存储器单元行时，具有组索引1的存储器单元行保持所存储的数据。组索引2包括存储器单元行的地址RA200～RA299，当利用作为标准刷新周期的四倍的刷新周期来刷新具有组索引2的存储器单元行时，具有组索引2的存储器单元行保持所存储的数据。组索引3包括存储器单元行的地址RA300～RA399，当利用作为标准刷新周期的一半的刷新周期来刷新具有组索引3的存储器单元行时，具有组索引3的存储器单元行保持所存储的数据。在图18，当组索引具有通过将存储器组的每个开始地址除以该存储器组的尺寸而获得的值时，可以减小要存储在组表460d或刷新序列表中的数据量。
图19示出了根据一些实施例的图17的刷新位置表的一个示例。
图19的刷新位置表图示出了当根据图18的组表来组合存储器单元行时在同一刷新周期期间刷新的刷新位置。由第一位置和第二位置中的索引表示的各组的行可以在关联时间周期期间被同时地或连续地刷新（例如，一个组接着一个组地刷新，或者针对每个组交替进行刷新操作）。
在图19，第一位置SLOT1和第二位置SLOT2表示图18中的可同时刷新的刷新位置，第一位置SLOT1和第二位置SLOT2的列项分别表示图18中的组索引。
参照图18，组索引1所表示的存储器组G1具有作为标准刷新周期的四分之一的刷新周期。因此，与组索引1和3相对应的存储器组在定时T1～T100处同时被刷新，与组索引1和0相对应的存储器组在定时T101～T200处同时被刷新，与组索引1和3相对应的存储器组在定时T201～T300处同时被刷新，与组索引1相对应的存储器组在定时T301～T400处被刷新。在定时T401～T1600处执行类似的刷新操作。组索引1所表示的存储器组G1每次都被刷新，这是因为组索引1所表示的存储器组G1具有最短刷新周期。另外，在定时T301～T400、T701～T800、T1101～T1200、T1301～T1400、T1501～T1600处只有索引1所表示的存储器组G1被刷新。
图20示出了图3中的存储器单元阵列的数据保持特性。
参照图20，与行地址RA100～RA149相对应的存储器单元行在以标准刷新周期1X的一半的刷新周期0.5X被刷新时保持所存储的数据，与行地址RA150～RA199（除RA170）相对应的存储器单元行在以标准刷新周期1X被刷新时保持所存储的数据，与行地址RA0～RA49（除RA20）相对应的存储器单元行在以标准刷新周期1X的两倍的刷新周期2X被刷新时保持所存储的数据，与行地址RA50～RA99（除RA50和RA60）、RA200～RA249、RA250～RA299、RA300～RA349、RA350～RA399相对应的存储器单元行在以标准刷新周期1X的四倍的刷新周期4X被刷新时保持所存储的数据。
图21示出了根据一些实施例的图5中的组表的另一个示例。
图21示出了当图3的存储器单元阵列中的存储器单元行具有图20所示的数据保持特性时的组表的一个示例。另外，图3的存储器单元阵列中的存储器单元行被组合成8个存储器组。
参照图21，组表460e包括多个行，各行存储以下各项作为条目：分别表示存储器组G0～G7的组索引0～7，存储器组G0～G7的地址RA0～RA49、RA50～RA99、RA100～RA149、RA150～RA199、RA200～RA249、RA250～RA299、RA300～RA349、RA350～RA399，以及存储器组G0～G7分别所需的最小刷新周期（MRRP）2X、4X、0.5X、1X、4X、4X、4X、4X。另外，一些行包括附加刷新地址RA60和RA170作为条目。另外，一个行包括组索引8以及附加刷新地址RA20和RA50作为条目。
图22示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图22示出了当图3中的存储器单元阵列中的存储器单元行具有如图20所示的数据保持特性并被存储在图21的组表460e中时的刷新序列表的示例。
参照图22，当存储器单元行被组合并存储在组表460e时，组索引根据刷新定时T1～T1600而被再排列并存储在图22所示的刷新序列表410e中。在此情况下，每个组索引可以表示对应存储器组的存储器单元行的行地址和存在的附加刷新地址。当如图22构成刷新序列表时，图13的刷新地址定序器500b可以基于存储在组信息节点GIN中的内容来输出刷新行地址REF_ADDR和附加刷新行地址A_REF_ADDR。另外，当如图21和图22构成组表和刷新序列表时，每个组信息节点可以包括不规则的附加刷新地址。在此情况下，可以利用指针阵列来实现附加刷新地址，指针可以指定能被包括在组信息节点中的至少一个附加刷新地址。
图23示出了根据一些实施例的图5中的组表的一个示例。
图23示出了当图3的存储器单元阵列中的存储器单元行具有图20所示的数据保持特性时的组表的一个示例。另外，图3的存储器单元阵列中的存储器单元行被组合成8个存储器组。
参照图23，组表460f包括多个行，各行存储以下各项作为条目：分别表示存储器组G0～G7的组索引0～7，存储器组G0～G7的地址RA0～RA49、RA50～RA99、RA100～RA149、RA150～RA199、RA200～RA249、RA250～RA299、RA300～RA349、RA350～RA399，以及分别指示每个存储器组是否被刷新的动态刷新标志DRF。另外，一些行包括附加刷新地址RA60和RA170作为条目。另外，一个行包括组索引8以及附加刷新地址RA20和RA50作为条目。在图23中，动态刷新标志DRF的逻辑电平确定对应存储器组是否被刷新。另外，在图23，与组索引0、3、7相对应的其动态刷新标志DRF为逻辑“0”的存储器组被假设为暂时不使用。例如，确定了在与组索引0、3、7相对应的存储器组中未存储有数据并且与这些存储器组相对应的动态刷新标志DRF可被设为0。当以另外的方式按刷新序列表安排存储器组时，存储器装置可跳过刷新这些存储器组的操作（例如，控制单元510可以检测0的标志设置并响应于该标志设置而在安排的组刷新期间（例如在图14的对应tREFG期间）未向RAOU520提供新的初始行地址IADDR和时钟信号CLK）。当用数据写入存储器组时可以改变动态刷新标志DRF（例如将0改变为1来指示数据存储在适当存储器组中），这可以通过存储器装置响应于接收对之前未存储有数据的存储器组进行写入的命令来执行，或者可以通过从存储器控制器接收命令来执行。当不再需要存储在存储器组中的数据时可以改变动态刷新标志DRF（例如，将1改变为0），这可以通过响应于从存储器控制器接收命令而指示存储器装置有关某一存储器组不再需要该数据来执行。
图24示出了根据一些实施例的图5中的刷新序列表的另一个示例。
图24示出了当图3的存储器单元阵列中的存储器单元行具有图20所示的数据保持特性并且存储在图23的组表460f中时的刷新序列表的一个示例。
参照图24，应当注意，对于与组索引0、3、7相对应的其动态刷新标志DRF为逻辑“0”的存储器组跳过了刷新操作。虽然对于与组索引0、3、7相对应的其动态刷新标志DRF为逻辑“0”的存储器组跳过了刷新操作，但是对于与附加刷新地址相对应的存储器单元行执行刷新操作。
图25和图26分别示出了根据一些实施例的图5中的刷新序列表的示例。
图25和图26是用于解释可以使用动态刷新标志DRF来改变存储器组的刷新周期。
在图25和图26的刷新序列表中，动态刷新标志DRF被添加到图22的刷新序列表410e。
参照图25和图26，在图25中组索引2的动态刷新标志DRF对应于逻辑高电平，然后在图26中在刷新定时T201～T250、T601～T650、T1001～T1050、T1401～T1450处被转变成逻辑低电平。当在刷新定时T201～T250、T601～T650、T1001～T1050、T1401～T1450处组索引2的动态刷新标志DRF被转变时，与组索引2相对应的存储器组G2的刷新周期从0.5X改变为标准刷新周期1X。
图27是示出根据一些示例实施例的图2中的存储器装置的另一个示例的框图。
参照图27，存储器装置200b包括控制逻辑电路210、地址寄存器220、区块控制逻辑电路230、行地址多路复用器240、列地址锁存器250、行译码器、列译码器、存储器单元阵列、检测放大器单元、输入/输出门电路290、数据输入/输出缓冲器295、温度传感器297、以及刷新地址产生器300a。
存储器单元阵列可以包括第一至第四区块阵列280a、280b、280c、280d。行译码器可以包括分别耦合到第一至第四区块阵列280a、280b、280c、280d的第一至第四区块行译码器260a、260b、260c、260d，列译码器可以包括分别耦合到第一至第四区块阵列280a、280b、280c、280d的第一至第四区块列译码器270a、270b、270c、270d，检测放大器单元可以包括分别耦合到第一至第四区块阵列280a、280b、280c、280d的第一至第四区块检测放大器285a、285b、285c、285d。第一至第四区块阵列280a、280b、280c、280d，第一至第四区块行译码器260a、260b、260c、260d，第一至第四区块列译码器270a、270b、270c、270d，第一至第四区块检测放大器285a、285b、285c、285d可以形成第一至第四区块。虽然图27示出的易失性存储器装置200b包括四个区块，但易失性存储器装置200b可以包括任意数量的区块。
在一些实施例中，易失性存储器装置200b可以是动态随机存取存储器（DRAM），例如双倍数据速率同步动态随机存取存储器（DDRSDRAM）、低功耗双倍数据速率同步动态随机存取存储器（LPDDRSDRAM）、图像双倍数据速率同步动态随机存取存储器（GDDR SDRAM）、存储器总线动态随机存取存储器（RDRAM）等，或者可以是需要刷新操作的其他易失性存储器装置。
地址寄存器220可以从存储器控制器（未示出）接收包括区块地址BANK_ADDR、行地址ROW_ADDR、列地址COL_ADDR的地址ADDR。地址寄存器220可以向区块控制逻辑电路230提供接收到的区块地址BANK_ADDR，可以向行地址多路复用器240提供接收到的行地址ROW_ADDR，以及可以向列地址锁存器250提供接收到的列地址COL_ADDR。
区块控制逻辑电路230可以响应于区块地址BANK_ADDR而产生区块控制信号。与区块地址BANK_ADDR相对应的第一至第四区块行译码器260a、260b、260c、260d中的一个可以响应于区块控制信号而被激活，与区块地址BANK_ADDR相对应的第一至第四区块列码器270a、270b、270c、270d中的一个可以响应于区块控制信号而被激活。
行地址多路复用器240可以从地址寄存器220接收行地址ROW_ADDR，以及可以从刷新地址产生器300a接收刷新行地址REF_ADDR。行地址多路复用器240可以选择性地输出行地址ROW_ADDR或刷新行地址REF_ADDR。从行地址多路复用器240输出的行地址可以施加到第一至第四区块行译码器260a、260b、260c、260d。
第一至第四区块行译码器260a、260b、260c、260d中的被激活的一个可以译码从行地址多路复用器240输出的行地址，以及可以激活对应于该行地址的字线。例如，激活的区块行译码器可以将字线驱动电压施加到对应于该行地址的字线。
列地址锁存器250可以从地址寄存器220接收列地址COL_ADDR，以及可以暂时地存储接收到的列地址COL_ADDR。在一些实施例中，在触发模式下，列地址锁存器250可以产生从接收到的列地址COL_ADDR开始递增的列地址。列地址锁存器250可以将暂时存储的或产生的列地址施加到第一至第四区块列译码器270a、270b、270c、270d。
第一至第四区块列译码器270a、270b、270c、270d中的被激活的一个可以译码从列地址锁存器250输出的列地址，以及可以控制输入/输出门电路290以输出对应于列地址COL_ADDR的数据。
输入/输出门电路290可以包括用于选通输入/输出数据的电路。输入/输出门电路290还可以包括输入数据掩蔽逻辑、用于存储从第一至第四区块阵列280a、280b、280c、280d输出的数据的读取数据锁存器、以及用于将数据写入第一至第四区块阵列280a、280b、280c、280d的写入驱动器。
将要从第一至第四区块阵列280a、280b、280c、280d中的一个区块阵列读取的数据DQ可以被耦合到该一个区块阵列的检测放大器检测，并且可以存储在读取数据锁存器中。存储在读取数据锁存器中的数据DQ可以经由数据输入/输出缓冲器295提供至存储器控制器。将要写入第一至第四区块阵列280a、280b、280c、280d中的一个区块阵列的数据DQ可以从存储器控制器提供至数据输入/输出缓冲器295。提供至数据输入/输出缓冲器295的数据DQ可以经由输入/输出门电路290的写入驱动器被写入该一个区块阵列。
控制逻辑电路210可以控制存储器装置200b的操作。例如，控制逻辑电路210可以产生用于存储器装置200b的控制信号以执行写入操作和读取操作。控制逻辑电路210可以包括命令译码器211和模式寄存器212，命令译码器211译码从存储器控制器接收的命令CMD，模式寄存器212设置易失性存储器装置200b的操作模式。例如，命令译码器211可以通过对写入使能信号（/WE）、行地址选通信号（/RAS）、列地址选通信号（/CAS）、芯片选择信号（/CS）等进行译码来产生对应于命令CMD的控制信号。命令译码器211还可以接收用于以同步方式操作易失性存储器装置200b的时钟信号（CLK）和时钟使能信号（/CKE）。另外，控制逻辑电路210可以控制刷新地址产生器300a以产生刷新行地址REF_ADDR。
温度传感器297检测易失性存储器装置200b的操作温度并且根据操作温度向刷新地址产生器300a提供操作模式信号OMS。
刷新地址产生器300a响应于操作模式信号OMS根据刷新配置（profiling）来产生刷新行地址REF_ADDR并且将刷新行地址REF_ADDR提供给行地址多路复用器240，其中刷新配置是根据易失性存储器装置200b的操作温度来预先存储的。即，易失性存储器装置200b可以基于操作温度根据不同刷新序列来产生刷新行地址REF_ADDR。
图28是示出根据一些实施例的图27中的刷新地址产生器的一个示例的框图。
参照图28，刷新地址产生器300a包括刷新配置存储单元305、刷新序列缓冲器400a、以及刷新地址定序器500a。
刷新配置存储单元305包括多个刷新配置表305a、305b、305c、305d。刷新配置表305a、305b、305c、305d中的每一个可以包括图5中的刷新序列表410和组表460，或者可以包括刷新序列表410所源自的组表。刷新配置表305a、305b、305c、305d中的每一个的刷新序列表410和/或组表460可以在以存储器装置的各自的操作温度对存储器装置进行测试之后产生。刷新配置表305a、305b、305c、305d中的每一个对应于不同操作温度。刷新配置表305a、305b、305c、305d中的每一个中的刷新序列表和组表可以包括刷新序列和组合信息，刷新序列和组合信息是基于在制造过程期间执行的测试中的相应操作温度来根据数据保持特性准备的。响应于存储器装置的当前操作温度，刷新配置存储单元305将与操作温度相对应的适当的刷新配置表305a、305b、305c、305d的内容REF_PROE加载至刷新序列缓冲器400a。刷新配置表305a、305b、305c、305d中的每一个可以对应于操作温度的范围，并且当存储器装置的温度落入其范围时可以选择刷新配置表305a、305b、305c、305d中的每一个来输出相应内容。可以响应于存储器装置的当前温度来产生操作模式信号OMS，并且操作模式信号OMS可以用来选择适当的刷新配置表305a、305b、305c、305d。刷新地址定序器500a可以根据与当前操作温度相对应的刷新序列通过参考存储在刷新序列缓冲器400a中的内容来输出刷新行地址REF_ADDR。除温度之外的其他操作条件（其可以包括其他环境因素和/或与由存储器控制器对存储器装置执行的操作的类型有关的因素）可以用于选择不同刷新配置表。
在一些实施例中，可以利用不需要刷新的静态存储器装置来实现刷新配置存储单元305。在一些实施例中，可以利用需要刷新的动态存储器装置（例如，DRAM）来实现刷新配置存储单元305。当利用易失性存储器装置来实现刷新配置存储单元305时，易失性存储器装置200b还可以包括非易失性存储器装置，非易失性存储器装置存储要被存储在刷新配置存储单元305中的内容。在易失性存储器装置200b的上电序列期间，要存储在非易失性存储器装置中的内容可以加载至刷新配置存储单元305。在一些实施例中，可以利用诸如闪存装置之类的非易失性存储器装置来实现刷新配置存储单元305。
图29是示出根据一些实施例的刷新易失性存储器装置的方法的流程图。
参照图29，在刷新易失性存储器装置的方法中，根据存储器单元行的数据保持特性来将多个存储器单元行组合成多个存储器组（S610）。一个存储器组中的各存储器单元行可以具有实质相同的数据保持特性。根据数据保持特性来排列各存储器组，并且产生刷新序列（S620）。存储器组的排列可以存储在提供刷新序列的图5的刷新序列表410中。根据刷新序列来产生每个存储器组中的存储器单元行的刷新行地址（S630）。
设置在刷新序列缓冲器400中的刷新序列可以根据易失性存储器装置200a的操作环境来被更新。例如，当存储器装置的温度改变以对应于刷新配置表305a、305b、305c、305d中的不同的一个时，图28的刷新序列缓冲器400a中的刷新序列可以被更新。在此情况下，应注意在更新期间对于每个存储器组必须保证最小刷新周期。
图30是示出根据一些实施例的更新刷新序列的方法的流程图。
参照图30，为了对刷新序列表410中写入的刷新序列进行更新，需要更新表示当前刷新序列的指针。因此，在刷新序列表410中准备新的刷新序列（S710）。通过对在多个序列表集中指示当前刷新序列的指针进行更新来准备新的刷新序列。当完成一个刷新序列时，根据当前的新的刷新序列来执行刷新操作（S720）。在完成一个刷新序列之后，根据新的刷新序列来执行刷新操作（S730）。
图31是示出了根据一些实施例的测试易失性存储器装置的方法的流程图。
参照图31，为了测试易失性存储器装置，设置第n个刷新率以用于测试各存储器单元的数据保持特性，其中n是大于0的整数（S810）。根据第n个刷新率来测试存储在存储器单元中的数据（S820）。确定附加刷新率是否应用来继续测试数据保持特性（例如，确定n是否增加到反映所有刷新率已用来测试存储器装置的最大值）（S830）。当还存在刷新率时，增加n并且该方法返回到步骤S810。当不存在其他刷新率时，固定刷新序列（S840）。当刷新序列固定时，测试存储器单元的整个项目，并根据测试结果来积累失效位（S850）。基于积累的失效位来对存储器单元执行修正操作（S860）。通过测试，可以修正除通过刷新来修正的失效位之外的其他失效位。在传统测试中，因为刷新率变化以及根据失效位单独地执行修正操作而要分析失效位的原因而使测试步骤增加。然而，根据示例实施例，在满足测试范围的同时可以使测试时间的增加最小化。
在根据各种实施例的刷新方案中，在刷新序列表410中编程写入了刷新序列。诸如刷新地址定序器500之类的硬件可以根据刷新序列表410来产生刷新地址，因此可以容易实现诸如刷新地址定序器500之类的硬件。系统和易失性存储器可以容易地共用这些刷新地址结构。当在易失性存储器装置的制造过程期间的测试之后在刷新序列表410中写入刷新序列时，存储器控制器可以通过访问刷新序列缓冲器400来把握各存储器单元行的刷新特性。在易失性存储器装置上市后可以更新刷新序列缓冲器400的内容。因此，在易失性存储器装置上市后，可以使由于可变保持时间导致的缺陷最小化，并且可以执行最优刷新操作，从而可以使电流消耗最小化。
图32是示出根据一些示例实施例的存储器模块的框图。
参照图32，存储器模块800可以包括多个易失性存储器装置200a。在一些实施例中，存储器模块800可以是无缓冲双列直插存储器模块（UDIMM）、注册双列直插式存储器模块（RDIMM）、全缓冲双列直插存储器模块（FBDIMM）、负载减少的双列直插式存储器模块LRDIMM等。
存储器模块800还可以包括缓冲器810，缓冲器810通过对经由多个传输线来自存储器控制器的命令/地址信号和数据进行缓冲来提供命令/地址信号和数据。在一些实施例中，缓冲器800与易失性存储器装置200a之间的数据传输线可以按点对点拓扑来进行耦合，缓冲器810与易失性存储器装置200a之间的命令/地址传输线可以按多点拓扑、菊花链拓扑、fly-by菊花链拓扑等来进行耦合。由于缓冲器810对命令/地址信号和数据两者进行缓冲，所以存储器控制器可以通过仅驱动缓冲器810的负载来与存储器模块800交互。因此，存储器模块800可以包括更多的易失性存储器装置和/或更多的存储器队列，并且存储器系统可以包括更多的存储器模块。
每个易失性存储器模块200a可以包括图3的刷新地址产生器300，刷新地址产生器300包括图4的刷新序列缓冲器400和刷新地址定序器500。每个易失性存储器装置200a可以分别根据其刷新序列缓冲器中存储的各个刷新序列来执行刷新操作。
图33是示出根据一些示例实施例的移动系统的框图。
参照图33，移动系统900包括应用处理器910、连接单元920、易失性存储器装置950、非易失性存储器装置940、用户接口930、以及电源960。在一些实施例中，移动系统900可以是移动电话、智能手机、个人数字助理（PDA）、便携式多媒体播放器（PMP）、数码相机、音乐播放器、便携式游戏控制台、导航系统等。
应用处理器910可以执行诸如网络浏览器、游戏应用程序、视频播放器之类的应用程序。在一些实施例中，应用程序处理器910可以包括单核或多核。例如，应用处理器910可以是诸如双核处理器、四核处理器、六核处理器之类的多核处理器。应用处理器910可以包括内部或外部缓存存储器。
连接单元920可以与外部装置执行有线或无线通信。例如，连接单元920可以执行以太网通信、近场通信（NFC）、射频识别（RFID）通信、移动通信、存储卡通信、通用串行总线（USB）通信等。在一些实施例中，连接单元920可以包括基带芯片，其支持诸如全球移动通信系统（GSM）、通用分组无线业务（GPRS）、宽带码分多址接入（WCDMA）、高速下行/上行链路分组接入（HSxPA）等之类的通信。
易失性存储器装置950可以存储由应用处理器910处理的数据，或者可以操作为工作存储器。例如，易失性存储器装置950可以是诸如DDR SDRAM、LPDDR SDRAM、GDDR SDRAM、RDRAM之类的动态随机存取存储器，或者可以是需要刷新操作的任何易失性存储器装置。易失性存储器装置950可以响应于刷新命令REF而执行刷新操作。易失性存储器装置950包括图3的刷新地址产生器300，其包括图4的刷新序列缓冲器400和刷新地址定序器500。易失性存储器装置950根据存储在刷新序列缓冲器中的刷新序列来执行刷新操作。
非易失性存储器装置940可以存储用于引导移动系统900的引导图像。例如，非易失性存储器装置940可以是电可擦除可编程只读存储器（EEPROM）、闪速存储器、相变随机存取存储器（PRAM）、电阻随机存取存储器（RRAM）、纳米浮栅存储器（NFGM）、聚合物随机存取存储器（PoRAM）、磁性随机存取存储器（MRAM）、铁电随机存取存储器（FRAM）等。
用户接口930可以包括至少一个输入装置（例如键盘、触摸屏等）和至少一个输出装置（例如扬声器、显示器装置等）。电源960可以将电源电压提供给移动系统900。在一些实施例中，移动系统900还可以包括相机图像处理器（CIS）和/或诸如存储卡、固态驱动器（SSD）、硬盘驱动器（HDD）、CD-ROM之类的存储装置。
在一些实施例中，移动系统900和/或移动系统900的组件可以按如下各种形式来封装，例如，叠层封装（PoP）、球栅阵列（BGAs）、芯片级封装（CSPs）、塑料式引线芯片载体（PLCC）、塑料双列直插式封装（PDIP）、晶圆中芯片封装（die in waffle pack）、晶圆中芯片形式（die in wafer form）、板上芯片封装（COB）、陶瓷双列直插式封装（CERDIP）、塑料度量方型扁平式封装（MQFP）、薄方型扁平封装（TQFP）、小外形封装（SOIC）、收缩型小外形封装（SSOP）、薄型小外形封装（TSOP）、系统级封装（SIP）、多芯片封装（MCP）、晶圆级制造封装（WFP,Wafer-level Fabricated Package）、或晶圆级处理堆叠封装（WSP,Wafer-Level Processed Stack Package）等。
图34是示出根据一些示例实施例的计算系统的框图。
参照图34，计算系统1100包括处理器1110、输入/输出集线器（IOH）1120、输入/输出控制器集线器（ICH）1130、至少一个存储器模块1140、以及图形卡1150。在一些实施例中，计算系统1100可以是个人计算机（PC）、服务器计算机、工作站、笔记本电脑、移动电话、智能手机、个人数字助理（PDA）、便携式多媒体播放器（PMP）、数码相机、数字电视、机顶盒、音乐播放器、便携式游戏控制台、导航系统等。
处理器1110可以执行各种功能，例如执行用于执行特定计算或任务的特定软件。例如，处理器1110可以是微处理器、中央处理单元（CPU）、数字信号处理器等。在一些实施例中，处理器1110可以包括单核或多核。例如，处理器1110可以是诸如双核处理器、四核处理器、六核处理器之类的多核处理器。虽然图34示出了包括一个处理器1110的计算系统1100，但在一些实施例中，计算系统1100可以包括多个处理器。处理器1110可以包括内部或外部缓存存储器。存储器模块1140可以包括多个易失性存储器装置，其存储从存储器控制器1111提供的数据。易失性存储器装置可以响应于刷新命令REF而执行刷新操作。易失性存储器装置可以包括图3的刷新地址产生器300，其包括图4的刷新序列缓冲器400和刷新地址定序器500。易失性存储器装置根据存储在刷新序列缓冲器中的刷新序列来执行刷新操作。
输入/输出集线器1120可以管理在处理器1110与诸如图形卡1150之类的装置之间的数据传输。输入/输出集线器1120可以经由各种接口耦合到处理器1110。例如，处理器1110与输入/输出集线器1120之间的接口可以是前端总线（FSB）、系统总线、HyperTransport、闪电数据传输（LDT）、快速通道互连（QPI）、通用系统接口（CSI）等。虽然图34示出了包括一个输入/输出集线器1120的计算系统1100，但在一些实施例中，计算系统1100可以包括多个输入/输出集线器。输入/输出集线器1120可以向各装置提供各种接口。例如，输入/输出集线器1120可以提供加速图形端口（AGP）接口、高速外设部件互连（PCIe）、通信流架构（CSA）接口等。
图形卡1150可以经由AGP或PCIe耦合到输入/输出集线器1120。图形卡1150可以控制用于显示图像的显示器装置（未示出）。图形卡1150可以包括用于处理图像数据的内部处理器和内部存储器装置。在一些实施例中，输入/输出集线器1120可以包括与在图形卡1150外部一起的或代替图形卡1150的内部图形装置。包括在输入/输出集线器1120中的图形装置可以称为集成图形卡。此外，包括内部存储器控制和内部图形装置的输入/输出集线器1120可以称为图形和存储器控制器集线器（GMCH）。
输入/输出控制器集线器1130可以执行数据缓冲和接口仲裁，以有效地操作各种系统接口。输入/输出控制器集线器1130可以经由诸如直接媒体接口（DMI）、集线器接口、企业南桥接口（ESI）、PCIe之类的内部总线来耦合到输入/输出集线器1120。输入/输出控制器集线器1130可以向外围装置提供各种接口。例如，输入/输出控制器集线器1130可以提供通用串行总线（USB）端口、串行高级技术附件（SATA）端口，通用输入/输出（GPIO），低引脚数（LPC）总线，串行外设接口（SPI）、PCI、PCIe等。
在一些实施例中，处理器1110、输入/输出集线器1120、以及输入/输出控制器集线器1130可以实现为分离的芯片或者独立集成电路。在其他实施例中，处理器1110、输入/输出集线器1120、以及输入/输出控制器集线器1130中的至少两个可以实现为单个芯片。
本发明构思可以应用于需要刷新操作的任何易失性存储器装置以及包括易失性存储器装置的系统。上述为示意性的示例实施例而不应被理解为限制实施例。虽然已描述了一些示例实施例，但本领域技术人员将容易理解到在实质上不背离本发明构思的新颖教导和优点的情况下许多变型是可能的。因此，所有这样的变型旨在包括在由权利要求定义的本发明构思的范围内。

Claims (25)

1.一种刷新地址产生器，包括：
刷新序列缓冲器，其构造为存储多个存储器组的序列，每个存储器组包括多个存储器单元行；以及
刷新地址产生单元，其构造为响应于刷新信号根据存储在所述刷新序列缓冲器中的存储器组的所述序列来产生多个刷新行地址。
2.根据权利要求1所述的刷新地址产生器，其中所述刷新序列缓冲器包括具有多个行的刷新序列表，所述多个行中的每一行包括刷新序列节点，所述刷新序列节点存储包括在每个存储器组中的刷新地址以及刷新定时。
3.根据权利要求2所述的刷新地址产生器，其中每个存储器组的所述刷新地址通过存储器组各自的开始地址和结束地址来被指定，或者通过代表各个存储器组的代表刷新地址来被指定。
4.根据权利要求2所述的刷新地址产生器，其中所述刷新地址产生单元包括：
控制单元，其响应于所述刷新信号进行操作，所述控制单元构造为基于所述刷新行地址并基于刷新定时来提供时钟信号和代表每个存储器组的代表刷新地址；以及
刷新地址输出单元，其构造为响应于所述代表刷新地址和所述刷新定时来按照所述刷新定时将每个存储器组的刷新地址作为所述刷新行地址而输出。
5.根据权利要求2所述的刷新地址产生器，其中所述刷新序列节点中的至少一个还包括对至少一个其他存储器组的至少一个存储器单元行进行指定的附加刷新地址。
6.根据权利要求5所述的刷新地址产生器，其中由所述附加刷新地址所指定的存储器单元行具有与原始存储器组的数据保持特性不同的数据保持特性。
7.根据权利要求5所述的刷新地址产生器，其中通过使用布隆过滤器将所述附加刷新地址存储在对应刷新序列节点中。
8.根据权利要求5所述的刷新地址产生器，其中所述刷新地址产生单元包括：
控制单元，其响应于所述刷新信号进行操作，所述控制单元构造为基于所述刷新地址和所述刷新定时来提供时钟信号和代表每个存储器组的代表刷新地址；
刷新地址输出单元，其构造为响应于所述代表刷新地址和所述刷新定时来按照所述刷新定时将每个再排列的存储器组的刷新地址作为所述刷新行地址而输出；以及
缓冲器，其构造为存储所述附加刷新地址并且根据所述控制单元的控制将所述附加刷新地址作为附加刷新行地址而输出。
9.根据权利要求8所述的刷新地址产生器，其中在存储了所述附加刷新地址的序列节点的刷新地址被输出的同时，输出所述附加刷新地址。
10.根据权利要求1所述的刷新地址产生器，其中所述刷新序列缓冲器包括：
组表，其包括多个行；以及
刷新序列表，其包括多个行，
其中所述组表的多个行中的每一行包括针对每个存储器组的组索引和包括在所述存储器组中的刷新地址，每个组索引表示其各自的存储器组，并且
其中所述刷新序列表的多个行中的每一行包括针对每个存储器组的组索引和每个组索引的定时信息。
11.根据权利要求10所述的刷新地址产生器，其中所述组表和所述刷新序列表中的至少一个还存储对至少一个其他存储器组的至少一个存储器单元行进行指定的附加刷新地址。
12.根据权利要求10所述的刷新地址产生器，还包括指示是否对各自的存储器组执行刷新操作的动态刷新标志。
13.根据权利要求12所述的刷新地址产生器，其中所述刷新地址产生单元构造为基于所述动态刷新标志来选择性地确定是否对每个存储器组执行刷新操作。
14.根据权利要求12所述的刷新地址产生器，其中所述刷新地址产生单元构造为不考虑所述动态刷新标志而执行与附加刷新地址相对应的刷新地址操作。
15.根据权利要求10所述的刷新地址产生器，还包括指示是否对每个存储器组执行刷新操作的动态刷新标志，其中所述刷新地址产生单元构造为基于所述动态刷新标志来动态地改变至少一个存储器组的刷新周期。
16.一种存储器装置，包括：
易失性存储器单元阵列，其包括多个存储器单元，所述存储器单元排列成多个存储器单元行，利用行地址对每个存储器单元行寻址；
刷新序列缓冲器，其构造为存储多个存储器单元组的序列，每个存储器单元组包括多个存储器单元行中的至少两个存储器单元行的集；
刷新地址产生单元，其构造为根据存储在所述刷新序列缓冲器中的存储器单元组的所述序列来产生多个刷新行地址；以及
译码器，其构造为对由所述刷新地址产生单元所产生的所述刷新行地址进行译码，以实施与所述刷新行地址相对应的存储器单元行的刷新操作。
17.根据权利要求16所述的存储器装置，其中所述存储器单元组的第一组包括具有第一数据保持特性的存储器单元，所述存储器单元组的第二组包括具有与所述第一数据保持特性不同的第二数据保持特性的存储器单元。
18.根据权利要求17所述的存储器装置，其中利用静态存储器装置来实现所述刷新序列缓冲器。
19.根据权利要求17所述的存储器装置，其中利用动态存储器装置来实现所述刷新序列缓冲器，要存储在所述刷新序列缓冲器中的内容在所述存储器装置的上电序列期间从非易失性存储器装置加载到所述刷新序列缓冲器。
20.根据权利要求17所述的存储器装置，其中利用非易失性存储器装置来实现所述刷新序列缓冲器。
21.根据权利要求16所述的存储器装置，还包括：
温度传感器，其构造为检测所述存储器装置的操作温度并基于所检测到的操作温度来向所述刷新地址产生单元提供操作模式信号；以及
刷新配置存储单元，其包括多个刷新配置表，每个刷新配置表根据所述操作温度来存储表示所述存储器单元组的刷新序列的刷新配置，并且所述刷新配置存储单元向所述刷新序列缓冲器提供与所述操作模式信号相对应的刷新配置表的刷新序列。
22.一种存储器系统，包括：
存储器模块，其包括多个易失性存储器装置；以及
存储器控制器，其构造为控制所述易失性存储器装置，
其中每一个所述易失性存储器装置包括：
存储器单元阵列，其包括多个存储器单元行；
刷新地址产生器，其构造为根据多个存储器单元组的序列来产生多个刷新行地址，每一个存储器单元组包括基于多个存储器单元行的数据保持特性被组合成所述存储器单元组的多个存储器单元行；以及
译码器，其构造为对由所述刷新地址产生器所产生的所述刷新行地址进行译码，以实施与所述刷新行地址相对应的存储器单元行的刷新操作。
23.一种刷新具有多个存储器单元行的易失性存储器装置的方法，包括步骤：
将第一刷新率分配给至少包括所述多个存储器单元行中的第一行和第二行的第一行集，并将第二刷新率分配给至少包括所述多个存储器单元行中的第三行和第四行的第二行集，所述第一刷新率不同于所述第二刷新率；以及
根据刷新序列来产生用于所述第一行集的第一刷新行地址和用于所述第二行集的第二刷新行地址。
24.根据权利要求23所述的方法，其中所述刷新序列存储在所述易失性存储器装置中所包括的刷新序列缓冲器的刷新序列表中。
25.根据权利要求23所述的方法，还包括步骤更新所述刷新序列，并且其中更新所述刷新序列的步骤包括：
在所述刷新序列表中准备新的刷新序列；以及
根据所述新的刷新序列来执行刷新操作。
CN201310325887.7A 2012-07-30 2013-07-30 刷新地址产生器、存储器装置以及刷新存储器装置的方法 Active CN103578526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120082889A KR101974108B1 (ko) 2012-07-30 2012-07-30 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
KR10-2012-0082889 2012-07-30

Publications (2)

Publication Number Publication Date
CN103578526A true CN103578526A (zh) 2014-02-12
CN103578526B CN103578526B (zh) 2018-02-02

Family

ID=49994781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310325887.7A Active CN103578526B (zh) 2012-07-30 2013-07-30 刷新地址产生器、存储器装置以及刷新存储器装置的方法

Country Status (3)

Country Link
US (1) US9275717B2 (zh)
KR (1) KR101974108B1 (zh)
CN (1) CN103578526B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851452A (zh) * 2015-05-06 2015-08-19 中国航天科技集团公司第九研究院第七七一研究所 一种基于功耗控制的存储体片上集成结构及其控制方法
CN104978998A (zh) * 2014-04-01 2015-10-14 北京兆易创新科技股份有限公司 一种非易失存储器的处理方法及装置
CN108600659A (zh) * 2017-03-08 2018-09-28 三星电子株式会社 事件检测装置
CN108694972A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 半导体存储器件
CN109634959A (zh) * 2018-11-30 2019-04-16 北京瑞卓喜投科技发展有限公司 一种区块索引方法及区块索引装置
CN111801736A (zh) * 2018-06-26 2020-10-20 拉姆伯斯公司 具有非均匀刷新的存储器设备
CN111816230A (zh) * 2019-04-10 2020-10-23 爱思开海力士有限公司 半导体存储器件及其操作方法
CN113223570A (zh) * 2020-01-21 2021-08-06 晶豪科技股份有限公司 目标行刷新方法及存储器装置中所采用的决策电路
WO2022160631A1 (zh) * 2021-01-29 2022-08-04 长鑫存储技术有限公司 刷新电路及存储器
US11817142B2 (en) 2021-01-29 2023-11-14 Changxin Memory Technologies, Inc. Refresh circuit and memory
WO2023231263A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 一种刷新地址产生电路
US11862222B2 (en) 2021-01-29 2024-01-02 Changxin Memory Technologies, Inc. Refresh circuit and memory

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911485B2 (en) 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
JP2015219927A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9349431B1 (en) * 2015-03-17 2016-05-24 Qualcomm Incorporated Systems and methods to refresh storage elements
US9472261B1 (en) 2015-04-17 2016-10-18 Qualcomm Incorporated Systems and methods to refresh DRAM based on temperature and based on calibration data
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
KR102321745B1 (ko) * 2015-08-27 2021-11-05 삼성전자주식회사 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
KR20180042488A (ko) 2016-10-17 2018-04-26 에스케이하이닉스 주식회사 메모리 장치
US11119852B2 (en) * 2017-03-09 2021-09-14 Research And Business Foundation Sungkyunkwan University Memory device having error correction function and error correction method for memory device
CN108806740B (zh) 2017-05-04 2020-11-24 华邦电子股份有限公司 非易失性存储器装置及其刷新方法
US10074436B1 (en) * 2017-06-13 2018-09-11 Winbound Electronics Corp. Memory device and data reading method thereof
US10572183B2 (en) * 2017-10-18 2020-02-25 Advanced Micro Devices, Inc. Power efficient retraining of memory accesses
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
US10497420B1 (en) * 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
US10535393B1 (en) * 2018-07-21 2020-01-14 Advanced Micro Devices, Inc. Configuring dynamic random access memory refreshes for systems having multiple ranks of memory
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger
KR20230099077A (ko) * 2021-12-27 2023-07-04 에스케이하이닉스 주식회사 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244655B (en) * 2002-08-12 2005-12-01 Samsung Electronics Co Ltd Semiconductor memory device and system outputting refresh flag
CN1839446A (zh) * 2003-07-01 2006-09-27 英特尔公司 Dram部分刷新的方法和装置
US20070030746A1 (en) * 2005-08-04 2007-02-08 Best Scott C Memory device testing to support address-differentiated refresh rates
CN101089992A (zh) * 2006-06-16 2007-12-19 三洋电机株式会社 存储器
CN101211653A (zh) * 2006-12-26 2008-07-02 尔必达存储器株式会社 半导体存储器件、半导体器件、存储系统和刷新控制方法
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009390B1 (ko) * 1992-04-22 1995-08-21 삼성전자주식회사 반도체 메모리장치의 리프레시 어드레스 테스트회로
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
KR100276386B1 (ko) * 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
KR100336838B1 (ko) * 1999-06-17 2002-05-16 윤종용 리프레시 주기 선택 회로 및 입/출력 비트 폭 선택 회로를 구비한 다이내믹 랜덤 액세스 메모리 장치
JP2003068076A (ja) * 2001-08-27 2003-03-07 Elpida Memory Inc 半導体記憶装置の電力制御方法及び半導体記憶装置
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
KR100482380B1 (ko) * 2002-11-11 2005-04-14 (주)실리콘세븐 메모리 뱅크별 기입 동작의 수행이 가능한 에스램 호환 메모리 및 그 구동방법
US7164615B2 (en) * 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
KR100652380B1 (ko) * 2004-10-25 2006-12-01 삼성전자주식회사 버퍼를 이용하여 리프레쉬하는 메모리 장치 및 그 방법
KR100614200B1 (ko) * 2004-11-03 2006-08-21 삼성전자주식회사 리얼 억세스 타임 측정을 위한 의사 스태틱 램의 셀프리프레쉬 회로 및 이를 위한 셀프 리프레쉬 회로의 동작방법
US7548908B2 (en) * 2005-06-24 2009-06-16 Yahoo! Inc. Dynamic bloom filter for caching query results
KR100660874B1 (ko) * 2005-07-25 2006-12-26 삼성전자주식회사 듀얼 포트를 갖는 디램에서의 리프레시 제어 방법
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7894282B2 (en) * 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
US20080016272A1 (en) 2006-07-03 2008-01-17 Stmicroelectronics Sa Method of refreshing dynamic random access memory, in particular in standby mode and in active operating mode, and corresponding dynamic random access memory device, for example incorporated into a cellular mobile telephone
KR20110004165A (ko) * 2009-07-07 2011-01-13 삼성전자주식회사 리플레시 피크 전류를 줄일 수 있는 멀티채널 반도체 메모리 장치 및 이 장치의 리플레시 방법
CN102081964B (zh) 2009-11-30 2014-12-10 国际商业机器公司 动态随机访问存储器刷新的方法和系统
KR101577721B1 (ko) 2010-07-09 2015-12-29 삼성전자주식회사 메모리 시스템 및 그것의 리프레쉬 방법
KR101798920B1 (ko) * 2010-11-30 2017-11-17 삼성전자주식회사 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244655B (en) * 2002-08-12 2005-12-01 Samsung Electronics Co Ltd Semiconductor memory device and system outputting refresh flag
CN1839446A (zh) * 2003-07-01 2006-09-27 英特尔公司 Dram部分刷新的方法和装置
US20070030746A1 (en) * 2005-08-04 2007-02-08 Best Scott C Memory device testing to support address-differentiated refresh rates
CN101089992A (zh) * 2006-06-16 2007-12-19 三洋电机株式会社 存储器
CN101211653A (zh) * 2006-12-26 2008-07-02 尔必达存储器株式会社 半导体存储器件、半导体器件、存储系统和刷新控制方法
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104978998A (zh) * 2014-04-01 2015-10-14 北京兆易创新科技股份有限公司 一种非易失存储器的处理方法及装置
CN104978998B (zh) * 2014-04-01 2019-05-31 北京兆易创新科技股份有限公司 一种非易失存储器的处理方法及装置
CN104851452B (zh) * 2015-05-06 2017-09-29 中国航天科技集团公司第九研究院第七七一研究所 一种基于功耗控制的存储体片上集成结构及其控制方法
CN104851452A (zh) * 2015-05-06 2015-08-19 中国航天科技集团公司第九研究院第七七一研究所 一种基于功耗控制的存储体片上集成结构及其控制方法
CN108600659B (zh) * 2017-03-08 2022-04-08 三星电子株式会社 事件检测装置
CN108600659A (zh) * 2017-03-08 2018-09-28 三星电子株式会社 事件检测装置
CN108694972A (zh) * 2017-04-11 2018-10-23 爱思开海力士有限公司 半导体存储器件
CN108694972B (zh) * 2017-04-11 2022-04-15 爱思开海力士有限公司 半导体存储器件
CN111801736A (zh) * 2018-06-26 2020-10-20 拉姆伯斯公司 具有非均匀刷新的存储器设备
CN109634959A (zh) * 2018-11-30 2019-04-16 北京瑞卓喜投科技发展有限公司 一种区块索引方法及区块索引装置
CN111816230A (zh) * 2019-04-10 2020-10-23 爱思开海力士有限公司 半导体存储器件及其操作方法
CN111816230B (zh) * 2019-04-10 2024-02-13 爱思开海力士有限公司 半导体存储器件及其操作方法
CN113223570A (zh) * 2020-01-21 2021-08-06 晶豪科技股份有限公司 目标行刷新方法及存储器装置中所采用的决策电路
CN113223570B (zh) * 2020-01-21 2024-03-26 晶豪科技股份有限公司 目标行刷新方法及存储器装置中所采用的决策电路
WO2022160631A1 (zh) * 2021-01-29 2022-08-04 长鑫存储技术有限公司 刷新电路及存储器
US11817142B2 (en) 2021-01-29 2023-11-14 Changxin Memory Technologies, Inc. Refresh circuit and memory
US11862222B2 (en) 2021-01-29 2024-01-02 Changxin Memory Technologies, Inc. Refresh circuit and memory
WO2023231263A1 (zh) * 2022-05-30 2023-12-07 长鑫存储技术有限公司 一种刷新地址产生电路

Also Published As

Publication number Publication date
US20140029367A1 (en) 2014-01-30
KR101974108B1 (ko) 2019-08-23
KR20140016004A (ko) 2014-02-07
CN103578526B (zh) 2018-02-02
US9275717B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
CN103578526A (zh) 刷新地址产生器、存储器装置以及刷新存储器装置的方法
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US9087614B2 (en) Memory modules and memory systems
US9558805B2 (en) Memory modules and memory systems
US9711487B2 (en) Method and device for controlling operation using temperature deviation in multi-chip package
US9685218B2 (en) Memory device and memory system having the same
CN103377695B (zh) 存储系统、存储器件、存储控制器及操作其的方法
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
US10062427B2 (en) Semiconductor memory device for controlling having different refresh operation periods for different sets of memory cells
US20130329491A1 (en) Hybrid Memory Module
CN107924705A (zh) 存储器装置错误校验和清除模式以及错误透明度
US9042194B2 (en) Refresh method, refresh address generator, volatile memory device including the same
CN114115749B (zh) 用于写零操作的技术
KR20140076741A (ko) 반도체 메모리 장치 및 메모리 시스템
KR20140076735A (ko) 휘발성 메모리 장치 및 메모리 시스템
US9064603B1 (en) Semiconductor memory device and memory system including the same
US20140237177A1 (en) Memory module and memory system having the same
KR102078562B1 (ko) 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
US9449673B2 (en) Memory device and memory system having the same
KR102076067B1 (ko) 메모리 모듈 및 메모리 시스템
CN114115715A (zh) 执行存储器的低时延存取的设备和方法
US20140149652A1 (en) Memory system and method of mapping address using the same
Tschirhart Multi-Level Main Memory Systems: Technology Choices, Design Considerations, and Trade-off Analysis

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant