KR100522286B1 - 패시브 매트릭스 메모리에서 판독 및 기록 동작을 수행하는 방법 및 이를 수행하는 장치 - Google Patents

패시브 매트릭스 메모리에서 판독 및 기록 동작을 수행하는 방법 및 이를 수행하는 장치 Download PDF

Info

Publication number
KR100522286B1
KR100522286B1 KR10-2003-7000189A KR20037000189A KR100522286B1 KR 100522286 B1 KR100522286 B1 KR 100522286B1 KR 20037000189 A KR20037000189 A KR 20037000189A KR 100522286 B1 KR100522286 B1 KR 100522286B1
Authority
KR
South Korea
Prior art keywords
memory cells
memory
cell
polarization
cells
Prior art date
Application number
KR10-2003-7000189A
Other languages
English (en)
Other versions
KR20030041954A (ko
Inventor
퍼-에릭 노르달
퍼 브룀스
매츠 조한슨
한스 구드 구데센
Original Assignee
띤 필름 일렉트로닉스 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 띤 필름 일렉트로닉스 에이에스에이 filed Critical 띤 필름 일렉트로닉스 에이에스에이
Publication of KR20030041954A publication Critical patent/KR20030041954A/ko
Application granted granted Critical
Publication of KR100522286B1 publication Critical patent/KR100522286B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Shift Register Type Memory (AREA)

Abstract

잔류 분극을 나타내는 전기적으로 분극가능한 재료, 특히 일렉트릿 또는 강유전체 재료를 포함하는 메모리 셀의 패시브 매트릭스 어드레스 메모리 어레이에서 기록 및 판독 동작을 수행하는 방법에 있어서, 메모리 셀에 저장된 논리 값은 메모리 셀에서의 실제 분극 상태에 의해 표시되며, 분극가능한 재료에서의 분극도는 각각의 기록 및 판독 주기 동안 기록 및 판독 동작을 제어하는 회로 장치에 의해 정의되는 값으로 제한되며, 상기 값은 메모리 셀의 논리 상태의 신뢰성있는 검출을 위해 예정된 기준과 일치하며, 0으로부터 분극 포화상태에 해당하는 상한 범위 사이에 있다.
잔류 분극을 나타내는 전기적으로 분극가능한 재료, 특히 강유전체 재료를 포함하는 메모리 셀을 포함하고 패시브 매트릭스 어드레스 메모리 어레이를 포함하는 장치에서 기록 및 판독 동작을 수행하기 위해, 상기 장치는 상기 기록 및 판독 동작을 제어하는 회로에 의해 정의된 값으로 각각의 기록 및 판독 주기 동안 분극가능한 재료에서의 분극 변화도를 제한하기 위해 메모리 셀을 어드레싱하기 위한 인가 전압을 조절하는 회로를 포함한다.

Description

패시브 매트릭스 메모리에서 판독 및 기록 동작을 수행하는 방법 및 이를 수행하는 장치{A METHOD FOR PERFORMING WRITE AND READ OPERATIONS IN A PASSIVE MATRIX MEMORY, AND APPARATUS FOR PERFORMING THE METHOD}
본 발명은 잔류 분극(polarization remanence)을 나타내는 전기적으로 분극가능한 재료, 특히 일렉트릿(electret) 또는 강유전체 재료를 포함하는 메모리 셀의 매트릭스-어드레스 메모리 어레이에서 기록 및 판독 동작을 수행하는 방법에 관한 것으로, 메모리 셀에 저장된 논리값은, 메모리 셀에서의 실제 분극 상태에 의해 표시되며 어레이의 메모리 셀을 어드레싱하기 위해 워드 및 비트 라인으로의 인가 전압에 응답하여 셀로 또는 셀로부터 전하 흐름을 검출함으로써 결정되고, 특히 전하 흐름 검출은 상기 분극가능한 재료에서의 분극 변화에 의해 야기된 전하 흐름 성분의 검출에 기초하며, 기록 및 판독 동작은 제어 회로 장치의 제어 하에서 수행된다. 또한 본 발명은 상기 방법을 수행하는 장치에 관한 것으로, 상기 장치는, 잔류 분극을 나타내는 전기적으로 분극가능한 재료, 특히 강유전체 재료를 포함하는 메모리 셀의 적어도 하나의 매트릭스 어드레스 메모리 어레이를 포함하며, 메모리 셀에 저장된 논리값은 각각이 개별적으로 선택가능한 메모리 셀에서의 분극 상태에 의해 표시되며 어레이의 메모리 셀을 어드레싱하기 위해 워드 및 비트 라인으로의 인가 전압에 응답하여 상기 메모리 셀로 또는 상기 메모리 셀로부터 전하를 검출함으로써 결정되고, 특히 상기 전하 흐름 검출은 상기 분극가능한 재료에서 분극 변화에 의해 야기된 전하 흐름 성분에 기초한다.
강유전체 박막에 기초한 메모리 장치는 현재 실제 장치에서 실시가 가능한 완성 단계에 도달했다. 장치 아키텍처의 2가지 주요한 형태는 저장된 데이터의 액티브 또는 패시브 매트릭스 어드레싱과 관련된다.
액티브 매트릭스 어드레스 아키텍처에서, 각각의 비트는 관련된 전용 마이크로회로를 갖는 강유전체로 채워진 캐패시터 구조로 이루어진 메모리 셀에 저장된다. 전형적으로 강유전체 재료는 정보의 비트를 나타내는 2개의 안정한 상태중 하나에서 분극된다. 메모리 장치는 도체 매트릭스에 배열된 다수의 셀을 포함한다. 전형적으로, 이러한 장치에서 사용되는 강유전체 재료는 무기 세라믹으로, 예를 들어, 페롭스카이(perovskite)트가 사용된다.
본 발명과 관련하여 주요한 것 중 하나인 패시브 매트릭스-어드레스 아키텍처에서, 박막 강유전체 재료는 캐패시터형 구조가 교차 전극 사이의 각각의 중첩 영역에 형성되도록 전극의 2개 직교 세트 사이에 샌드위치된다. 기본 메모리 셀을 구성하는 캐패시터 구조에서의 분극 상태로서 비트가 저장된다. 각각의 셀과 관련하여 어떠한 액티브 회로도 수반되지 않기 때문에, 이를 패시브 매트릭스 어드레싱이라 한다. 이러한 아키텍처는 일반적으로 특정 이력 현상(hysteresis)을 갖는 강유전체에 의존하며, 현재 유기성에 기초한 소수의 강유전체만이 실제 잠재적으로 유용한 것으로 확인되었다. 일반적으로 판독 필드 방향을 따라 메모리 셀에서의 분극 정렬을 야기시키는 전계를 부가함으로써 정보가 파괴적으로 판독된다.
다양한 분야에 있어, 주어진 메모리 셀에서 여러 번 판독/기록 동작을 수행하는 것이 요구되는데, 이 경우, 분극가능한 재료가 반복된 분극 반전을 거쳐 결국 피로해지게 된다. 피로는 메모리 장치에서 매우 바람직하지 않은, 증가된 항전계(coercive field), 낮은 잔류 분극 및 느린 스위칭과 같이 매우 두드러지게 다양한 방식으로 나타난다. 판독 프로세스를 복잡게 하는 또다른 현상은 각인(imprint)이다. 셀이 긴 시간 주기 동안 동일한 분극 상태(즉, 논리 상태)로 유지되면, 그 상태로 "고착(frozen)"되는 경향을 나타낼 수 있어서, 셀의 고착을 해제시키고 다른 분극 방향으로 스위칭시키기 위해 구동 전압을 증가 및/또는 오랜 시간 동안 인가하여야 한다. 길이가 고정된 판독 펄스를 사용하는 종래 기술의 프로토콜은 피로 및/또는 각인으로 인해 나타나는 셀 스위칭 속도 및 분극 응답에 대한 넓은 분포(spread)를 고려해야 한다. 따라서, 펄스는 최악의 시나리오가 처리될 수 있도록 높은 전압 및 긴 지속 시간을 가져야 한다. 이는 몇 가지 이유로 바람직하지 못하다. 높은 전압은 고가의 비용 및 보다 많은 공간을 요구하는 구동 회로, 보다 많은 전력 소모 및 혼선의 증가를 의미한다. 긴 펄스는 낮은 데이터 액서스 및 낮은 전송 속도를 의미한다. 마지막으로, 높은 전압에서 긴 펄스의 사용은 그 자체로 초기의 셀 또는 단지 적절히 피로화된 셀의 경우도 피로를 가속시킨다.
강유전체 메모리 장치로부터 데이터를 판독하기 위한 방법에 관련된 종래 기술의 예는 구체적으로, 강유전체 메모리 셀의 논리 상태의 방해를 최소화시키기 위해, 메모리 셀에 대한 큰 전압 편차를 방지하는 펄스 전압 프로토콜 및 인가되는 전압 펄스의 크기 뿐만 아니라 시간에 대해 보다 더 정적인 판독 전압 프로토콜에 적용되는 EP 특허 출원 0 767 454 A2(Tamura 등)호를 참조할 수 있다. 또한 메모리 셀에 인가되는 판독/기록 동작이 임의의 수만큼 실행된 후에 리프레싱 처리의 사용을 개시한 US 특허 5,457 0129(Kuroda)호를 참조할 수 있고, 상기 리프레싱 처리는 기록 전압(V0)보다 높은 분극 전압(Vp)을 인가하는 단계로 이루어진다. 이는 강유전체 분극에서의 피로로 인한 감소를 제거하고 메모리 셀의 높은 분극값을 재저장한다. 그러나, 이러한 리프레싱 처리는 얕은 전하 트랩으로 인해 예를 들어, 피로가 전하 축적 및 도메인 피닝(pinning)에 의해 발생하는 경우와 같은 특별한 경우에는 바람직하게 적용가능하나, 깊은 전하 트랩, 공간 이동(vacancy migration)이 있는 경우 또는 전극에서 비가역 화학작용이 수반되는 보다 복잡한 경우에는 거의 도움이 되지 않는다. 또한, 상기 언급된 모든 공보는 단지 액티브 매트릭스 어드레스가능 메모리 장치에 관한 것임을 주목해야 하며, 기록/판독 프로토콜은 마찬가지로 패시브 매트릭스 어드레스가능 메모리 장치에 적용될 수 있는 것이 바람직하다.
도 1a는 강유전체 재료에 대한 일반적인 분극 이력현상 곡선을 나타내는 도면,
도 1b는 패시브 매트릭스 구성에서 워드 라인 및 비트 라인에 연결된 개략적 메모리 셀을 나타내는 도면,
도 2a 및 2b는 초기 및 피로화된 상태에서 강유전체 재료를 포함하는 테스트 셀에서 분극의 각각 낮고 높은 일시적 해상도에서 스텝 응답 시간 전개를 나타내는 도면,
도 3은 본 발명에 따른 메모리 셀로부터 데이터를 판독하기 위한 회로의 개략도.
본 발명의 주요한 목적은 전기적으로 분극가능한 재료, 특히 강유전체에 기초한 메모리 장치에서 데이터를 기록 및 판독하는 새로운 방법을 제공하는 것으로, 피로를 형성하는 경향이 적고, 빠른 데이터 속도를 산출하고 현재의 방법보다 구동 회로를 덜 필요로 하는 방법에 의해 분극이 측정되고 제어될 수 있다.
다른 장점 및 특징 뿐만 아니라 상기 목적은 본 발명에 따른 방법에 의해 달성되는데, 상기 방법은 판독 동작 동안 1개 이상의 메모리 셀의 다이나믹 전하 응답을 기록하고; 각각의 판독 동작 동안 분극가능한 재료에서 분극 정도를, 기록된 다이나믹 전하 응답에 좌우되고 제어 회로 장치에 의해 한정되는 값으로 한정하는데, 상기 값은 0보다 크고 분극의 포화상태 크기 보다 작은 상한 범위에 있고 메모리 셀의 논리 상태의 신뢰성있는 검출을 위해 예정된 기준치와 일치하며; 그리고, 실제 순시 전하 응답 정보에 따라 기록 및 판독 동작을 제어하는 것을 특징으로 한다.
본 발명에 따른 방법의 바람직한 실시예에서, 메모리 셀에 저장된 논리 값은 1개 이상의 전압 펄스의 인가에 의해 결정되며, 전압 펄스의 특성들은 제어 회로 장치에 의해 제어된다.
이와 관련하여, 피로 및 각인 유도 요인에 메모리 셀이 노출된 기록과 관련한 메모리에 대한 어드레싱 이력을 설정하고, 및/또는 하나 이상의 기준 셀 또는 기준 셀의 쌍들 및/또는 하나 이상의 메모리 셀 또는 메모리 셀의 쌍들로부터의 다이나믹 전하 응답 정보를 획득하고, 및 전압 펄스 또는 펄스들의 특성을 조절하기 위해 예정된 검출 기준 및/또는 획득된 전하 응답 정보를 설정하는 것이 밤람직하며, 어드레싱 이력은 특정 메모리 셀 또는 특정 메모리 셀의 그룹에서의 판독 및/또는 기록 동작의 적산 및/또는 각인 시간을 포함할 수 있거나, 또는 다이나믹 전하 응답 정보는 메모리 셀의 이전에 기록된 전하 응답 특성에 대한 정보를 포함할 수 있다. 또한, 다이나믹 전하 응답 정보는 매트릭스에서 적어도 한 쌍의 기준 셀로부터 습득되는 것이 바람직하며, 각각 쌍에서 하나의 셀은 논리 0을, 다른 하나는 논리 1을 나타낸다.
바람직한 본 발명에 따른 방법에서, 제어 회로 장치는 상기 기준 셀 또는 어드레싱된 메모리 셀로부터 기록된 전하 응답에 대한 임의적 및 규칙적인 노이즈 기여의 연속적 또는 주기적 분석을 수행하고, 기록/판독 프로토콜을 제어하기 위해 상기 분석 결과가 알고리즘으로의 입력 데이터로서 사용된다. 또한 노이즈 기여의 상기 분석은 논리 상태를 이미 알고 있는 셀, 및 여러 번 어드레싱되는 단일 셀 및/또는 유사하나 물리적으로는 상이한 메모리 셀 세트로부터 기록된 다이나믹 전하 응답의 통계학적인 분포에 기초하는 것이 바람직하다.
본 발명에 따른 방법의 실시예에서, 제어 기준은 다이나믹 전하 응답 정보에 기초하며, 적어도 하나의 상기 전압 펄스 또는 펄스들은 가변 길이의 스텝 전압 펄스이고, 상기 길이는 상기 제어 회로 장치에 의해 제어되며, 및/또는 상기 제어 회로 장치는 메모리 장치의 수명동안 다양한 시점에서 각각 논리 "0" 및 논리 "1"을 나타내는 셀에서의 전하 응답의 안정기 값(σSATURATION 및 σBACKGROUND )을 기록하며/또는 상기 제어 회로 장치는 상기 매트릭스의 상기 메모리 셀에 논리 상태에 대한 결정을 위해 크기가 σTH =(σSATURATION + σBACKGROUND )/2인 임계값을 발생시키는 것이 바람직하며, 다른 실시예에서 제어 회로 장치는 메모리 어레이에서 무작위로 선택된 위치에서 선정된 메모리 셀 그룹의 다이나믹 전하 응답의 기록에서 습득된 전하 응답 정보를 사용한다.
다른 장점 및 특징 뿐만 아니라 상기 목적은 본 발명에 따른 장치에 의해 달성되며, 상기 장치는 판독 동작 동안 1개 이상의 메모리 셀의 다이나믹 전하 응답을 기록하고, 각각의 판독 동작 동안 상기 분극가능한 재료에서 분극 변화도를 한정된 값으로 제한하기 위해 상기 인가 전압을 제어하는 회로를 포함하는데, 상기 값은 0보다는 크고 분극의 포화상태 크기보다는 작은 상한 범위에 있으며, 및 판동 동작에서 검출된 실제 순시 전하 응답에 따라 메모리 셀에 대한 상기 기록 및 판독 동작을 제어하는 회로를 포함하는 것을 특징으로 한다.
본 발명에 따른 장치의 바람직한 실시예에서, 메모리 어레이는 논리 상태를 이미 알고 있는 기준 셀을 포함하며, 기준 셀은 하나는 논리 "0"을 나타내고 다른 하나는 논리 "1"을 나타내는 쌍으로 국부적으로 배열되거나, 또는 기준 셀은 어레이 전체에 분포되는 것이 바람직하다.
상기 두 경우에, 본 발명에 따라 상기 기준 셀들 중 선택된 셀들은 동일한 패턴의 분극 이력 및 스위칭에 노출됨으로써, 상기 어레이에서 메모리 셀의 특정화된 그룹의 피로 및 각인 현상을 추적하기 위해 할당되며, 메모리 셀 그룹은 어레이에서 1개 이상의 워드 라인 또는 비트 라인 상에 배치될 수 있다.
첨부된 도면을 참조로 본 발명을 이하 상세히 설명한다.
본 발명의 이해를 돕기 위한 실시예의 특정 예를 구현하기 이전에, 본 발명의 실현에 관련된 일반적인 배경 및 일반적인 물리적 원리의 간략한 개념을 설명한다.
도 1은 강유전체 메모리 셀의 분극 응답, 즉, 논리 "0" 또는 "1" 상태를 정의하는 일반적인 분극 곡선을 나타내며, 이하 설명의 배경을 제공한다.
도 1a를 참조로, 판독되는 메모리 셀은 초기에 전계가 인가되지 않은 정지 상태에 존재하고, 셀의 강유전체 재료는 셀에 할당된 논리 상태에 따라, 분극 축을 따라 위치(+PR 또는 -PR)에 의해 특정화되는 분극 상태에 있다고 가정한다. 종래 기술에 따라, 셀 상태를 확인하기 위한 판독 동작은 전압(+VSWITCH )으로 셀에 대한 판독 펄스의 인가를 수반할 것이다. 후자의 전압은, 포화영역으로, 즉, 폐쇄된 거의 선형인 이력현상 곡선 영역으로 메모리 재료를 충분히 구동시키는 마진(margin)에 의해, 메모리 재료에서의 항전계에 해당하는 전압(Vc)을 초과한다. 이전에 셀이 +PR 상태에 존재하는 경우, 작은 전하만이 셀로/셀로부터 흐르고, 이전처럼 셀은 +PR 상태에 남게된다. 도 1a에서, 이러한 작은 전하 흐름은 P^으로 표시된다. 그러나, 초기에 셀이 -PR 상태에 존재하는 경우, 분극은 셀과 전극 사이의 부수적인 심각한 전하 이동으로 반전될 것이다. 도 1a에서, 이러한 전하 흐름은 P*로 표시된다. 따라서, 이동된 전하량을 모니터링함으로써, 셀의 논리 상태가 결정된다. 이러한 방법은 셀의 메모리 성분을 파괴시키기 때문에, 메모리 장치에서 동일한 또는 다른 선택된 셀에 개별 펄스 주기가 적용되어야 하며, 셀의 논리 상태는 판독되는 셀의 오리지널(예비-판독) 값으로 설정된다.
본 발명은 이력현상 또는 잔류 분극을 나타내는 전기적으로 분극가능한 모든 재료에 일반적으로 적용가능하지만, 명확하고 간략한 설명을 위해 이하에서는 패시브 매트릭스 어드레싱 구조에서 사용되는 강유전체 물질에 대해 설명한다.
본 발명에 따라, 주어진 메모리 셀의 전류 흐름은, 판독 동작 동안 분극 변화가 포화상태의 분극 크기보다 작지만, 셀의 논리 상태에 대해 충분하게 결정할 수 있도록 제어된다. 일반적으로, 스텝 전압은 해당 메모리 셀에 인가되며, 셀에서의 분극 응답은 셀로의 이송 전류를 통해 모니터링된다. 전압은 a) 일정한 전하 축적 시간이 경과했을 때, 또는 b) 일정한 축적 전하가 검출되었을 때 턴오프된다.
이는 스위치가능한 분극의 일부만이 스위칭된 시점에서 발생한다. 이러한 방식에서,
-강유전체 재료는 피로를 덜 유도하는 부분적 분극 반전만을 거친다.
-각각의 판독 이벤트는 단지 부분적으로 파괴되기 때문에, 주어진 셀은 데이터의 재저장이 요구되기 이전에 몇 차례의 판독을 행할 수 있다.
-논리 상태와 관련한 조기의 결정이 행해질 수 있으며, 판독 프로세스가 가속될 수 있다.
-판독 동작으로 인한 분극 손실의 복구("재 기록(write-back)")는 각각의 판독 후에 또는 몇 가지 판독 후에 복구가 이루어지는지와 상관없이, 비트 판독당 전하 이동이 상당히 덜 요구된다는 몇 가지 장점이 실현된다.
본 명세서에 개시된 방법의 중요한 요소는 판독 모드에서 전하 축적 시간의 정확한 선택이다. 주어진 셀에 대해, 이러한 시간은 일반적으로 셀이 피로해짐에 따라 증가하며, 그에 따라 판독 펄싱 프로토콜을 조절하는 것이 요구된다. 축적 시간을 한정하는 예측 또는 모니터링 모드를 사용할 수 있다.
예측 모드에서, 축적 시간은 장치의 사용 기록에 따른 데이터로부터 피로도를 측정하는 프로그램에 따라 조절된다. 이는 셀-대-셀 및 장치-대-장치 제조 공차 뿐만 아니라, 온도 이력과 같은 피로 현상에 영향을 미치는 모든 중요한 파라미터를 고려한 에러 마진을 포함해야 한다.
모니터링 모드에서, 셀 응답(스위칭 속도)의 전개는 장치의 수명 동안 모니터링되고, 결과는 펄싱(pulsing) 프로토콜, 특히 전하 축적 시간을 조절하도록 사용된다. 본 발명의 바람직한 실시예에서, 자기진단(self-diagnostic) 방법은 메모리 셀의 조건 및 시간 전개가 기준 셀에 의해 연속적으로 모니터링되는 경우, 메모리 셀 자신들과 거의 매치되는 환경 및 동작 조건을 겪게된다.
본 발명의 일반적인 배경의 상기 설명에서, 전하 이동은 각각의 판독 또는 기록 동작에서 거의 완료되며, 판독/기록 프로세스의 동적인 면은 무시된다고 가정한다. 수반되는 강유전체에 따라, 분극 반전의 속도는 넓은 범위내에서 변형가능한데, 무기성 강유전체의 스위칭 속도가 유기성 또는 폴리머 타입보다 몇 배 더 빠르다. 종래 기술은 전체 스위칭 시간에 제일 중점을 두어 무기 강유전체에 상당히 집중된 반면, 스위칭 과도기의 세부 항목은 기록/판독 동작에서 가능한 이용과 관련하여 거의 또는 전혀 주목을 받지 못했다. 무기성 강유전체보다 상당히 스위치가 느린 유기성 및 중합 강유전체를 사용하는 메모리 장치의 출현으로, 동특성(dynamic behaviour)은 전체 장치 속도에 영향을 미치는 중요한 요인이 되었다. 동시에, 시간 스케일은 길고 과도 상(teansient phase) 동안 개입되기 쉽기 때문에, 느린 스위칭은 새로운 판독/기록 방식을 제공한다.
도 2a 및 도 2b는 중합 강유전체를 포함하는 메모리 셀에 대한 동적 응답을 나타낸다. 셀은 스텝 전압(Vs=20V)을 받고, 시간 전개(evolution)는 누적 전하 밀도(σ) 즉, 스텝 펄스의 초기 이후, 강유전체와 전극 사이의 인터페이스의 단위 면적당 이송된 전하에 대해 기록된다. 2세트의 곡선이 도시된다. 각 도면에서의 상부 3개의 곡선을 포함하는 제 1 세트에서, 셀은 논리 상태 "1"에서 논리 상태 "0"으로 스위치되는데 전하가 크게 이동하면서 분극의 반전을 겪게 된다. 각 도면에서 하부 3개로 가깝게 그룹을 이룬 곡선을 포함하는 제 2 세트에서, 스텝 전압이 인가되기 이전에 셀이 이미 논리 상태 "0"에 있는 것을 나타내며, 작은 유전체 변위 전하 응답만이 관찰된다. 각각의 곡선 세트는 셀이 초기 상태, 즉 피로가 없는 상태에 있거나, 각각의 동작에서 완벽한 분극 반전을 수반하는 106 내지 107 판독/리프레시 동작에 의해 피로해진 셀을 나타낸다.
도시된 것처럼, 초기 전류의 급증 후, 전류 증가가 0을 향해 점진적으로 감소, 즉, 전하 밀도(σ)가 0으로부터 급격히 증가하여 안정기에 도달한다. 과도 상태는 스위칭 경우(즉, 논리 상태 "1"-> "0") 보다 비스위칭 경우(즉, 논리 상태 "0" -> "0")에 상당히 빠르고, 전류 밀도(σ)에 대한 점근값은 전자(σSATURATION ) 보다 후자의 경우(σBACKGROUND )가 작다. 피로도는 낮은 안정기 값(σSATURATION )(즉, 낮은 PR) 및 느린 과도상태로서 자체 표시되고, 이는 스위칭 경우에 가장 두드러진다. 새로운 셀에서 최대 분극의 50%에 도달하는 시간은 ~1㎲이지만, 피로화된 셀에 대해서는 100㎲가 요구될 수 있다.
본 발명에 따라, 데이터 판독은 전압 펄스, 전형적으로 전압 스텝을 인가하고, 전하 밀도(σ)가 펄스가 인가된 이후 일정 시점에서 소정의 한정된 임계치를 초과하는지 여부를 검출함으로써 수행된다. 이러한 임계치는 셀이 초기에 "0" 논리 상태에 있는 경우 오래 지연된 후에도 도달하지 못하나, 셀이 초기에 "1" 논리 상태에 있는 경우는 초과한다. 후자의 경우, 메모리 셀에 걸린 판독 펄스 전압은 상기 레벨에 도달하자마자 제거된다.
이는 이하의 예로 설명할 수 있다. 해당 장치가 도 2a 및 도 2b에 도시된 특성을 갖는 개개의 메모리 셀을 포함한다고 가정한다. 도시된 것처럼, "0" 상태에서의 셀에 대해, 축적된 이송 전하는 (0.5㎲ 이내에) 약 σBACKGROUND = 2μC/㎠로 급격히 상승하고 그 시점 이후는 실질적으로 변하지 않고 유지된다. 그러나, "1" 상태에 있는 셀에 대해, 축적된 이송 전하는 상기 시점 이후 급격히 상승하며, 새로운 셀의 경우 약 8㎲ 이후 약 σSATURATION =8.5μC/㎠에 도달한다. 피로화된 셀의 경우, 이러한 상승은 덜 급격하며 최종 값이 낮지만, "0" 상태의 셀과는 차이가 명백하다.
판별 기준으로서, 판독 펄스의 초기 이후 일정 시간(τTH)에서 σ가 임의의 임계치를 초과, 즉, σ≥σTH = 7μC/㎠일 경우, 셀이 "1" 상태에 있는 것으로 규정될 수 있다. 이러한 임계치는 초기에 "0" 상태인 셀에 의해 도달되는 최대 값을 충분히 넘도록 선택되어야 하는데, 이 경우 σBACKGROUND = 2μC/㎠. 도 2b로부터, "1" 상태로부터 σTH에 도달하기 위한 전하 축적 시간(τTH)은 초기 셀의 경우 약 4㎲이고, 피로화된 106 주기 셀의 경우 8㎲이고 피로화된 107 동작 셀의 경우 80-100㎲이라는 것이 관찰된다. 완전한 스위칭 및 고정된 전하 축적 시간에 따른 종래 기술에 따라, 후자는 최악의 경우, 즉, 피로화된 셀을 갖는 경우 스위칭 과도현상을 만료시키기 위해 상당히 길게 한정된다. 따라서, 판독 펄스는 1㎲ 보다 50-100㎲ 범위에서 선택된다. 그러나, 본 발명에 따라, 판독 펄스는 축적된 전하 밀도가 임계값(σTH)에 도달하는 경우 중단되며, 논리 상태 "1"이 셀에 할당된다. 상기 임계치가 임의의 정의된 시간(τ>>τTH)동안 도달되지 못하는 경우, 해당 셀은 논리 상태 "0"에 할당된다.
상기 설명은 셀의 응답이 피로로 인해 느려짐에 따라 판독 펄스가 자동적으로 연장되며, 항상 가능한 짧게 유지되며 정의된 임계치 기준과 일치한다는 것을 의미한다. 이는 다음과 같은 장점을 제공한다 :
-첫째, 종래의 완전한 스위칭 방법을 능가하는 판독 속도를 얻는다.
-둘째, 데이터가 동일한 셀에 다시 기록되는 경우, 분극 반전이 덜 이루어지며, 재기록 동작은 판독 동작과 같은 주기로 단축될 수 있다. 각인 효과(즉, 셀의 강유전체 재료가 존재했었던 논리 상태로 일정 시간 동안 고정되려고 하는 경향)는 재료 및 동작 조건에 따라, 재기록 시간을 보다 단축시킬 수 있다.
-셋째, 분극 스위칭 및 전계 노출이 최소화되기 때문에, 전체 스위칭 방식보다 피로는 상당히 느리게 진행된다. 중합 유전체와 관련된 장치의 테스트는 본 발명에 따른 동적 판독이 전체 분극 반전을 사용하는 종래 기술의 스위칭 프로토콜에 비해 몇 배의 크기만큼 피로 저항(즉, 허용가능한 신뢰도를 갖는 판독/재기록 동작의 수)을 증가시킨다는 것을 증명한다.
-넷째, σSATURATION >> σBACKGROUND 인 경우에 각각의 재기록 동작 사이에서 다수의 판독 동작이 가능하다.
바람직한 실시예, 즉 메모리 셀 응답의 자체 진단법을 이하에서 보다 상세히 설명한다. 상기 설명된 것처럼, 전하 축적 시간은 셀 피로도에 따라 틀림없이 증가된다. 바람직하게, 메모리 장치에서 각각의 셀은 상기 셀에 대해 최적으로 조절된 판독 펄스 길이로 판독되어야 한다. 이는, 응답 특성이 제조 공차 및 피로/각인 이력으로 인해 셀마다 달라지기 때문에 어렵다. 특히 피로/각인 이력은, 각인이 개별 셀이 겪게 되는 다수의 판독/기록 동작에만 관련될 뿐만 아니라, 전압 스트레스(진폭/극성/지속 시간), 및 셀의 수명동안 셀이 겪게 되는 온도와 같은 다른 요인의 조합과 관련되기 때문에, 셀마다 시간에 따라 전개하는 변화가 매우 커질 수 있다.
결과적으로, 판독 펄스 조절에 대한 예측 방법은 상대적으로 복잡하며, 시간 및 사용에 따라 증가하는 셀 특성의 분포를 허용한다. 택일적으로, 셀에 대한 축적 피로도의 궤적을 유지하기 위해 장치에 전용 리소스를 할당해야 한다. 이러한 태스크는 유사한 피로 이력을 갖는 셀이 그룹 또는 블록으로 식별될 수 있도록 장치의 전체 메모리 셀 사이에서 마모도를 분류하는 프로토콜에 의해 단순화될 수 있다.
모니터링, 또는 자체 진단 방법은 대부분의 경우에서 바람직하다. 기본 원리는 도 3을 참조로 이하 설명되는 것처럼 예시될 수 있다. 메모리 셀의 각각의 행 또는 클러스트에 대해, 2개의 기준 셀이 사용되며, 하나는 "1" 상태로 분극된 것을, 그리고 다른 하는 "0" 상태로 분극된 것이다. 이들 2개의 셀은 피로 유도 요인, 특히 2개의 셀이 할당된 메모리 셀의 행 또는 클러스트에 전형적인 분극 스위칭에 노출된다. 기준 셀을 사용하는 판독 동작의 2개의 모드를 이하 상세히 설명한다.
i) 메모리 장치의 동작 수명 동안, 기준 셀은 임계치(σTH)를 정의하고, 저장하고 갱신하는 σSATURATION 및 σBACKGROUND 의 현상을 추적하는데 사용된다. 또한, 소정 상태의 셀에 대해 σTH에 도달하도록 관련 전하 축적 시간(τTH)이 설정된다. 판독 동작 동안 메모리 셀로부터의 신호가 시간(τTH)에서 임계치 레벨(σTH)과 비교되며, 셀의 논리 상태가 결정된다. 이러한 방법하에서 실시예중 하나에서, 평균값은 임계치 레벨로서 사용된다, 즉, σTH = (σSATURATION + σBACKGROUND )/2.
이러한 모드는 기준 셀을 포화상태로 구동시키는 것을 의미하기 때문에, 이들은 개별 샘플 동작, 또는 연장된 판독 펄스를 포함한 판독 동작에서, 전형적으로 주기적으로 샘플링된다.
ii) 각각의 판독 동작 동안, "0" 및 "1" 기준 셀에 판독 펄스가 제공되고, 각 셀에 전송된 각각의 전하 밀도(σ0(τ) 및 σ1(τ))는 판독 펄스의 초기 이후에 경과된 시간(τ)의 함수로서 모니터링된다. 도 2에서 볼 수 있듯이, 시간에 따른 2개의 증가치 사이의 차이(σ0(τ) - σ1(τ))는 0에서 시작하여 σSATURATION - σBACKGROUND 값에 결국 도달한다. 일정 시간(τTH)에서 상기 차이는 노이즈 및 셀간의 변화가 존재해도 쉽게 검출될 수 있는 일정 레벨에 도달하며, 이때 판독 펄스는 종결되며, 기준 셀과 관련된 메모리 셀의 행 또는 클러스트의 감지 증폭기가 판독된다. 기록된 값(σ0(τTH ) 및 σ1(τTH))은 논리 상태 결정 프로세스에 대한 입력 파라미터로서 상기 시점에서 이용가능하다.
상기 i) 및 ii)의 경우에서, 판독 펄스 길이(τTH)는 셀 피로도에 따라 자동적으로 증가하며, 동시에 임의의 예비정의된 검출 또는 식별 기준과 일치할 정도로 짧게 유지된다. 후자는 장치의 사용 용도에 따라 상이한 신뢰도에 맞게 선택될 수 있다.
i) 및 ii)의 경우, 다음과 같은 상이한 장점 및 단점이 제공된다.
i)의 경우
장점 : 파라미터(σSATURATION 및 σBACKGROUND )의 전개에 대한 직접적인 정보를 얻는다.
단점 : 개별 펄스 주기가 요구된다.
ii)의 경우
장점 : 개별 펄스 주기 없이 수행가능하며(그러나, 기준 셀은 판독 동작의 초기에서 정확한 논리 상태에 있어야 함) 기준 셀에 대표적인 펄스 피로를 부과한다.
단점 : 실시간 임계치/판별 파라미터를 발생시킬 수 있는 회로가 요구된다. "단일 샷(single shot)" 사용에서, 즉, 해당 셀의 클러스터 또는 행의 데이터가 단지 한번 또는 긴 간격에서 판독될 때, 이러한 모드에서 얻을 수 있는 식별 파라미터는 포획된 단일 샘플링 이벤트에서의 전체 노이즈를 반영한다.
기준 셀을 사용하는 판독 회로의 물리적 설치는 다양한 방식으로 실행될 수 있음을 당업자는 알 것이다. 본 발명의 장치는 메모리 셀의 매트릭스-어드레스가능 어레이를 포함하며 도 3에 도시된 본 발명의 방법에 따라 기록 및 판독 동작을 수행할 수 있다. 도 3의 장치는 주로 패시브 매트릭스-어드레스가능 어레이에 관한 것이지만 이에 제한되지 않고, 메모리 셀의 매트릭스-어드레스가능 어레이는 스위칭 트랜지스터를 포함하는 메모리 셀이 제공된 액티브 매트릭스-어드레싱에 기초한다는 것을 이해해야 한다. 도 3에 도시된 기본적 방법은 상기 설명된 i) 및 ii) 동작 모드와 결합하여 사용될 수 있다. 이하, 기준 셀은 2개의 전용 수직 어드레싱 라인("비트 라인들")에 위치되며, 하나는 "0" 셀들이고 다른 하나는 "1"셀들이다. 판독 동작에서, 동시에 수평 라인("워드 라인")에 판독 펄스가 제공되며, 어드레싱된 수평 라인 및 교차되는 수직 라인 사이의 교차점에서 셀로 흐르는 전하는 매트릭스의 하부에 도시된 회로에 의해 모니터링된다. 따라서, 각각의 주어진 수평 라인상의 메모리 셀은 동일한 라인 상에서 기준 셀 쌍과 관련된다.도3의 장치에서, 액티브 워드 라인은 자신에 의해 어드레싱 가능한 기준 메모리셀의 쌍을 포함하는 메모리 셀들의 논리 상태를 판독하는데 사용될 수 있다. 원칙적으로, 워드 라인은 대응하는 수의 워드 라인 구동기에 연결되며, 마찬가지로, 모든 비트 라인은 대응하는 수의 감지 증폭기에 연결되고, 감지 증폭기 시스템에 위치한 데이터 래치는 바람직하게 멀티플렉서에 연결될 수 있다. 그러나, 멀티플렉싱은 감지 증폭기의 수를 비트 라인의 총 수의 일정 비율까지 감소시킬 수 있다. 임계 레벨 검출기는 한 쌍의 기준 셀의 평균 출력, 즉 신호 (A+B)/2를 검출하며, 논리1의 기준 메모리셀의 출력은 기준 메모리 셀의 높은 신호값 출력에 대응하고, 논리0 상태는 낮은 신호에 대응한다. 레벨 차 검출기에 의해 검출된 차신호 A-B는 피로 효과를 보상 또는 결정하기 위해 필요하다. 두 검출기의 출력은 감지 증폭기 시스템에 연결되며, 논리1 또는 논리0의 신뢰할 만한 검출이 임계값 비교를 통해 행해진다. 임계 레벨 검출기로부터의 높은 신호와 낮은 신호 사이의 평균에 대응하는 임계 레벨은 분극 반전이 판독 메모리 셀의 초기 분극 상태에 따라 발생할 수 있기 전에 판독 사이클을 종결시키기 위해 사용된다. 이를 위해, 감지 증폭기 시스템은 판독 동작에서 선택된 워드 라인 상의 전압을 조절하는 워드 라인 드라이버와 연결된 타이밍 제어 논리 회로에 제어 신호를 출력한다. 도3에 도시된 바와 같이, 워드 라인과 기준 비트 라인 사이에 연결된 기준 메모리 셀을 제공하는 것은 메모리 어레이에서 적절한 데이터 저장을 위해 사용되는 것과 같은 동일한 전위차를 갖는 것을 보장한다. 따라서, 신뢰가능한 임계값 검출이 스위칭 없이 언제나 행해질 수 있다. 따라서, 본 발명에 따른 장치는 본 발명에 따른 방법을 충족시킨다.
물론, 기준 셀을 갖는 보다 많은 비트 라인이 전체 메모리 매트릭스에 대해 간격을 두고 부가될 수 있다. 어떤 경우, 쌍 보다는 단일의 "1" 또는 "0" 기준 비트 라인을 사용하는 것이 바람직할 수 있고, 또는 기준 셀은 비트 라인의 전체 길이보다 덜 점유할 수 있으며, 심지어 단일 셀까지 점유할 수 있다. 후자는 기준 셀이 비트 라인 보다 워드 라인을 따라 위치되는 경우이며, 이는 본 발명의 변형예이다.
도 3에 도시된 도면은 기준 비트 라인과 기준 신호 검출기 사이의 배선을 나타낸다. 그러나, 다중화 및 신호 라우팅에 의해, 기준 비트 라인은 매트릭스의 임의의 위치에 한정할 수 있다. 따라서, 메모리 장치의 수명 동안 매트릭스의 위치에서 위치로 이동 가능성이 있고, 메모리 장치의 정규적인 사용동안 피로 및 각인을 겪는 메모리 매트릭스의 영역에 기준 셀을 설정하는 것은 장점이 될 수 있다. 이런 방식으로, 현재 데이터는 판독 결정 프로세스에 항상 이용가능한다.
간략화를 위해, 매트릭스 셀에 데이터를 기록하는 회로는 도 3에 도시하지 않았다. 파괴적으로 판독된 데이터를 보존하기 위한 재기록은 판독 동작에서 결정된 것과 거의 동일한 길이의 펄스로 판독 동작 이후 즉시 수행되거나, 셀의 분극 레벨이 다수의 판독의 결과 낮은 값에 도달할 때까지 연기될 수 있다. 후자의 경우, 오랜 재기록 펄스가 요구된다.
신뢰성있는 기준 데이터를 얻기 위해, 해당 실제 메모리 셀의 사용 패턴의 유사한 사용 패턴이 작은 통계학적 분포를 갖는 것을 허용하도록, 메모리 장치의 다수의 기준 셀의 수는 충분히 커야 한다. 그러나, 기준 셀에 대한 큰 공간 할당 및 전용 회로는 다른 메모리 및 장치내의 프로세싱 기능과 결합되며, 특히 제한된 수의 기준 셀은 상당히 많은 수의 메모리 셀과 관련되며, 이는 기준 셀(예를 들어, 클러스터)에 물리적으로 아주 근접하거나, 또는 기록 및 판독 노출의 상호간 유사한 종류의 실험으로 메모리 셀의 세트에 링크될 수 있다. 후자는, 예를 들어 상호 물리적 인접이 요구되지 않는 셀, 또는 전체 행가 동시에 판독되는 어드레싱 매트릭스에서의 셀 행를 포함하는 메모리 장치에 부가된 섹터일 수 있다.

Claims (18)

  1. 잔류 분극을 나타내는 전기적으로 분극가능한 재료, 특히 일렉트렛 또는 강유전체 재료를 포함하는 메모리 셀의 매트릭스 어드레스 메모리 어레이의 기록 및 판독 동작을 수행하는 방법으로서,
    상기 메모리 셀에 저장된 논리 값은 메모리 셀에서의 실제 분극 상태로 표시되며, 상기 어레이의 메모리 셀을 어드레싱하기 위해 워드 라인 및 비트 라인으로의 전압 인가에 응답하여 상기 메모리 셀로 또는 상기 메모리 셀로부터 전하 흐름을 검출함으로써 결정되고, 특히 상기 전하 흐름 검출은 상기 분극가능한 재료에서의 분극 변화에 의해 발생된 전하 흐름 성분 검출에 기초하며, 기록 및 판독 동작은 제어 회로 장치의 제어하에서 수행되며,
    상기 판독 동작 동안 1개 이상의 메모리 셀의 다이나믹 전하 응답을 기록하고, 각각의 상기 판독 동작 동안 상기 분극가능한 재료에서의 분극도를 상기 기록된 다이나믹 전하 응답에 의존하며 상기 제어 회로 장치에 의해 한정되는 값으로 제한하며, 상기 값은 0보다 크고 분극의 포화상태 크기보다 작은 상한 범위에 있고 상기 메모리 셀의 논리 상태의 신뢰성 있는 검출을 위해 예정된 기준치와 일치하며, 실제 순시 전하 응답 정보에 따라 상기 기록 및 판독 동작을 제어하는,
    상기 기록 및 판독 동작을 수행하는 방법.
  2. 제 1 항에 있어서,
    상기 메모리 셀에 저장된 논리 값은 제어 회로 장치에 의해 특성이 제어되는 1개 이상의 인가 전압 펄스에 의해 결정되는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    피로 및 각인 유도 요인에 대한 메모리 셀의 기록된 노출에 관하여 상기 메모리에 대한 어드레싱 이력의 설정, 및/또는 매트릭스에서 1개 이상의 기준 셀 또는 기준 셀들의 쌍 및/또는 1개 이상의 메모리 셀 또는 메모리 셀들의 쌍으로부터 다이나믹 전하 응답 정보 습득, 및 전압 펄스 또는 펄스들의 특성을 조절하기 위해 제어 기준에 대한 기초로서 예정된 상기 검출 기준 및/또는 습득된 상기 다이나믹 전하 응답 정보를 설정하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서,
    어드레싱 이력에서 기록 및/또는 판독 동작의 축적된 수 및/또는 특정 메모리 셀들 또는 특정 메모리 셀들의 그룹들에서 각인 시간을 포함하는 것을 특징으로 하는 방법.
  5. 제 3 항에 있어서,
    메모리 셀들의 이전에 기록된 전하 응답 특성에 대한 상기 다이나믹 전하 응답 정보를 포함하는 것을 특징으로 하는 방법.
  6. 제 3 항에 있어서,
    각각 쌍 중 하나의 셀은 논리 0을 다른 하나는 논리 1을 나타내는, 상기 매트릭스의 적어도 한 쌍의 기준 셀들의 다이나믹 전하 응답을 기록함으로써 상기 다이나믹 전하 응답 정보를 습득하는 것을 특징으로 하는 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제어 회로 장치는 상기 기준 셀 또는 어드레싱된 메모리 셀로부터 상기 기록된 다이나믹 전하 응답에 대한 임의적 및 규칙적인 노이즈 기여의 연속적 또는 주기적으로 분석하고, 판독/기록 프로토콜을 제어하기 위한 알고리즘의 입력 데이터로서 상기 분석 결과를 사용하는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    논의 상태가 알려져 있는 메모리 셀들, 여러 번 어드레싱된 단일 메모리 셀들, 및/또는 유사하나 물리적으로는 상이한 메모리 셀들로부터 기록된 다이나믹 전하 응답의 통계학적 분포에 대한 상기 노이즈 기여를 분석하는 것을 특징으로 하는 방법.
  9. 제 3 항에 있어서,
    상기 제어 기준은 다이나믹 전하 응답 정보에 기초하며, 상기 전압 펄스 또는 펄스들중 적어도 하나는 상기 제어 회로 장치에 의해 제어되는 가변 길이의 스텝 전압 펄스인 것을 특징으로 하는 방법.
  10. 제 3 항에 있어서,
    상기 제어 기준은 다이나믹 전하 응답 정보에 기초하며, 상기 제어 회로 장치는 상기 메모리 장치의 수명 동안 다양한 시간 포인트에서, 각각 논리 "0" 및 논리 "1"을 나타내는 셀들의 전하 응답들의 안정기 값(σSATURATION 및 σBACKGROUND )을 기록하는 것을 특징으로 하는 방법.
  11. 제 3 항에 있어서,
    상기 제어 기준은 다이나믹 전하 응답 정보에 기초하며, 상기 제어 회로 장치는 상기 매트릭스에서 상기 메모리 셀의 논리 상태를 결정하기 위해, 크기 σTH = (σSATURATION + σBACKGROUND )/2인 임계값을 발생시키는 것을 특징으로 하는 방법.
  12. 제 3 항에 있어서,
    상기 제어 회로 장치는 상기 메모리 어레이내의 임의적으로 선택된 위치에서 선택된 메모리 셀들의 그룹의 다이나믹 전하 응답을 기록하여 습득된 다이나믹 전하 반응 정보를 사용하는 것을 특징으로 하는 방법.
  13. 판독 및 기록 동작을 수행하는 장치로서,
    잔류 분극을 나타내는 전기적으로 분극가능한 재료, 특히 강유전체 재료를 포함하는 메모리 셀들의 적어도 하나의 매트릭스-어드레싱된 메모리 어레이를 포함하는데,
    메모리 셀에 저장된 논리값은 개별적으로 독립하여 선택가능한 메모리 셀들의 분극 상태에 의해 표현되고, 상기 어레이의 메모리 셀들을 어드레싱하기 위해 워드 라인들 및 비트 라인들로의 전압 인가에 응답하여 상기 메모리 셀들로 흐르는, 또는 상기 메모리 셀들로부터 흘러나오는 전하 흐름을 검출함으로써 결정되며, 상기 전하 흐름 검출은 특히 상기 분극 가능한 재료의 분극의 변화에 의해 발생한 전하 흐름 성분에 기초하며; 및
    모든 워드 라인에 적어도 한 쌍의 기준 메모리 셀들을 포함하며,
    상기 적어도 한 쌍의 제1 메모리 셀은 제1 분극 상태로 설정되며, 제2 메모리 셀은 제2 분극 상태로 설정되며, 동일한 논리 상태로 설정된 기준 메모리 셀은 동일한 기준 비트 라인에 연결되고, 상기 기준 비트 라인은 각각 검출된 제1 및 제2 기준 전하의 인위적으로 정한 전하값으로 주어진 임계값을 검출하는 임계 레벨 검출기, 및 상기 검출된 제1 및 제2 전하값 사이의 차를 결정하는 기준 레벨 검출기에 연결되며, 각각의 레벨 검출기의 출력은 기록 및 판독 동작 동안 하나 이상의 메모리 셀의 다이나믹 전하 응답을 기록하기 위한 회로와 연결되며, 상기 임계 레벨과의 비교에 기초하여 상기 인가 전압을 조절하고, 상기 기록 및 판독 동작을 제어하기 위해 연결된 타이밍 및 제어 논리 회로에 제어 신호를 출력하며, 상기 어레이의 상기 워드 라인에 연결된 출력 워드 라인 구동기 회로에 의해 각각의 판독 및 기록 사이클 동안 상기 분극 가능한 재료의 분극 변화도를 한정된 값으로 제한하기 위해 상기 인가 전압을 조절하며, 상기 기록 및 판독 동작은 실제 순시 전하 응답에 따라 제어되며, 상기 값의 범위는 0보다 더 크고 상기 분극의 포화 크기 보다 작은 상한값을 갖는, 판독 및 기록 동작을 수행하는 장치.
  14. 제 13 항에 있어서,
    상기 기준 셀들의 분극 상태는 기준 셀 쌍 중 하나의 기준 셀은 논리 1을 나타내고, 다른 하나의 기준 셀은 논리 0을 나타내도록 미리 정해진 논리 상태로 할당된 것을 특징으로 하는 장치.
  15. 삭제
  16. 제 14 항에 있어서, 하나 이상의 상기 기준 셀들의 쌍이 상기 어레이에 분포된 것을 특징으로 하는 장치.
  17. 제 14 항 또는 제 16 항에 있어서,
    상기 기준 셀들 중 선택된 셀들은, 상기 어레이의 메모리 셀들의 특정 그룹들과 유사한 패턴의 분극 이력 및 스위칭 이벤트에 노출됨으로써, 상기 어레이의 메모리 셀들의 특정 그룹들의 피로 및 각인 현상을 추적하도록 할당된 것을 특징으로 하는 장치.
  18. 제 17 항에 있어서, 상기 메모리 셀들의 그룹은 상기 어레이의 1개 이상의 워드 또는 비트 라인들에 국부적으로 위치된 것을 특징으로 하는 장치.
KR10-2003-7000189A 2000-07-07 2001-07-06 패시브 매트릭스 메모리에서 판독 및 기록 동작을 수행하는 방법 및 이를 수행하는 장치 KR100522286B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO20003507A NO312698B1 (no) 2000-07-07 2000-07-07 Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
NO20003507 2000-07-07
PCT/NO2001/000290 WO2002005288A1 (en) 2000-07-07 2001-07-06 A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method

Publications (2)

Publication Number Publication Date
KR20030041954A KR20030041954A (ko) 2003-05-27
KR100522286B1 true KR100522286B1 (ko) 2005-10-19

Family

ID=19911358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7000189A KR100522286B1 (ko) 2000-07-07 2001-07-06 패시브 매트릭스 메모리에서 판독 및 기록 동작을 수행하는 방법 및 이를 수행하는 장치

Country Status (13)

Country Link
US (1) US6606261B2 (ko)
EP (1) EP1323167B1 (ko)
JP (1) JP4542744B2 (ko)
KR (1) KR100522286B1 (ko)
CN (1) CN1440554B (ko)
AT (1) ATE291272T1 (ko)
AU (2) AU2001290357B2 (ko)
CA (1) CA2415661C (ko)
DE (1) DE60109472T2 (ko)
ES (1) ES2237599T3 (ko)
NO (1) NO312698B1 (ko)
RU (1) RU2239888C1 (ko)
WO (1) WO2002005288A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US20030039233A1 (en) * 2001-08-14 2003-02-27 Aharon Satt Estimation of resources in cellular networks
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP4282951B2 (ja) * 2002-05-31 2009-06-24 パイオニア株式会社 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体
NO317905B1 (no) 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
NO320017B1 (no) 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
NO324607B1 (no) * 2003-11-24 2007-11-26 Thin Film Electronics Asa Fremgangsmate for a betjene et datalagringsapparat som benytter passiv matriseadressering
NO322040B1 (no) 2004-04-15 2006-08-07 Thin Film Electronics Asa Bimodal drift av ferroelektriske og elektrete minneceller og innretninger
NO324029B1 (no) * 2004-09-23 2007-07-30 Thin Film Electronics Asa Lesemetode og deteksjonsanordning
JP4148210B2 (ja) * 2004-09-30 2008-09-10 ソニー株式会社 記憶装置及び半導体装置
US20060215437A1 (en) * 2005-03-28 2006-09-28 Trika Sanjeev N Recovering from memory imprints
US20070041233A1 (en) * 2005-08-19 2007-02-22 Seagate Technology Llc Wake-up of ferroelectric thin films for probe storage
US7554832B2 (en) * 2006-07-31 2009-06-30 Sandisk 3D Llc Passive element memory array incorporating reversible polarity word line and bit line decoders
US8279704B2 (en) * 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
EP1944763A1 (en) 2007-01-12 2008-07-16 STMicroelectronics S.r.l. Reading circuit and method for data storage system
US7420836B1 (en) * 2007-02-13 2008-09-02 International Business Machines Corporation Single-ended memory cell with improved read stability and memory using the cell
US7778098B2 (en) * 2007-12-31 2010-08-17 Cypress Semiconductor Corporation Dummy cell for memory circuits
CN101222686B (zh) * 2008-01-25 2011-08-10 中兴通讯股份有限公司 一种移动终端的状态报告方法
JP4626832B2 (ja) * 2008-07-10 2011-02-09 セイコーエプソン株式会社 強誘電体記憶装置の駆動方法、強誘電体記憶装置および電子機器
KR100934159B1 (ko) * 2008-09-18 2009-12-31 한국과학기술원 강유전체 또는 일렉트렛 메모리 장치
DE102011010946B4 (de) * 2011-02-10 2014-08-28 Texas Instruments Deutschland Gmbh Halbleitervorrichtung und Verfahren zum Identifizieren und Korrigieren eines Bitfehlers in einer FRAM-Speichereinheit einer Halbleitervorrichtung
US9886571B2 (en) 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US10978169B2 (en) 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
US10497521B1 (en) 2018-10-29 2019-12-03 Xerox Corporation Roller electric contact
KR102634809B1 (ko) * 2018-11-23 2024-02-08 에스케이하이닉스 주식회사 전자 장치 및 그것의 동작 방법
JP2022052154A (ja) 2020-09-23 2022-04-04 キオクシア株式会社 半導体記憶装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206829A (en) * 1990-10-24 1993-04-27 Sarita Thakoor Thin film ferroelectric electro-optic memory
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
JP3279025B2 (ja) * 1993-12-22 2002-04-30 株式会社日立製作所 半導体メモリ
US5898607A (en) * 1994-09-14 1999-04-27 Hitachi, Ltd. Recording/reproducing method and recording/reproducing apparatus
JPH098247A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 半導体記憶装置
JPH0963294A (ja) * 1995-08-28 1997-03-07 Olympus Optical Co Ltd 強誘電体メモリ及びそれを用いた記録装置
DE69630758T2 (de) * 1995-09-08 2004-05-27 Fujitsu Ltd., Kawasaki Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher
JP3875416B2 (ja) * 1998-11-11 2007-01-31 富士通株式会社 強誘電体記憶装置

Also Published As

Publication number Publication date
NO312698B1 (no) 2002-06-17
AU9035701A (en) 2002-01-21
ATE291272T1 (de) 2005-04-15
EP1323167A1 (en) 2003-07-02
US20020027794A1 (en) 2002-03-07
EP1323167B1 (en) 2005-03-16
RU2239888C1 (ru) 2004-11-10
NO20003507L (no) 2002-01-08
KR20030041954A (ko) 2003-05-27
NO20003507D0 (no) 2000-07-07
JP2004503052A (ja) 2004-01-29
CN1440554B (zh) 2012-03-21
ES2237599T3 (es) 2005-08-01
US6606261B2 (en) 2003-08-12
DE60109472T2 (de) 2005-08-11
DE60109472D1 (de) 2005-04-21
AU2001290357B2 (en) 2005-03-03
CA2415661C (en) 2006-03-28
WO2002005288A1 (en) 2002-01-17
CA2415661A1 (en) 2002-01-17
JP4542744B2 (ja) 2010-09-15
CN1440554A (zh) 2003-09-03

Similar Documents

Publication Publication Date Title
KR100522286B1 (ko) 패시브 매트릭스 메모리에서 판독 및 기록 동작을 수행하는 방법 및 이를 수행하는 장치
AU2001290357A1 (en) A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method
US6804138B2 (en) Addressing of memory matrix
KR100849264B1 (ko) Ｐｍｃ 메모리 셀 작동 방법 및 ｃｂｒａｍ 메모리 회로
JP6884232B2 (ja) メモリ・セルの時間ベースのアクセス
RU2003103297A (ru) Способ выполнения операций записи и считывания в памяти с пассивной матричной адресацией и устройство для осуществления этого способа
KR100822546B1 (ko) 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법
JP3848620B2 (ja) 不揮発性受動マトリックス装置および同装置の読み出し方法
US7583546B2 (en) Apparatus and method of operating an integrated circuit
US7215565B2 (en) Method for operating a passive matrix-addressable ferroelectric or electret memory device
RU2275698C2 (ru) Устройство с пассивной матричной адресацией и способ считывания информации из этого устройства
US6781864B2 (en) System and method for inhibiting imprinting of capacitor structures of a memory
JP3878566B2 (ja) 強誘電体メモリ及びそのテスト方法
EP1834336A1 (en) Method for operating a passive matrix-addressable ferroelectric or electret memory device
KR20070094646A (ko) 수동 매트릭스-어드레스 가능한 강유전체 또는 일렉트렛메모리 장치를 동작하기 위한 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee