KR100849264B1 - Ｐｍｃ 메모리 셀 작동 방법 및 ｃｂｒａｍ 메모리 회로 - Google Patents

Ｐｍｃ 메모리 셀 작동 방법 및 ｃｂｒａｍ 메모리 회로 Download PDF

Info

Publication number
KR100849264B1
KR100849264B1 KR1020060044386A KR20060044386A KR100849264B1 KR 100849264 B1 KR100849264 B1 KR 100849264B1 KR 1020060044386 A KR1020060044386 A KR 1020060044386A KR 20060044386 A KR20060044386 A KR 20060044386A KR 100849264 B1 KR100849264 B1 KR 100849264B1
Authority
KR
South Korea
Prior art keywords
memory cell
pmc memory
voltage
refresh
pmc
Prior art date
Application number
KR1020060044386A
Other languages
English (en)
Other versions
KR20060120437A (ko
Inventor
랄프 시맨크지크
코빈 리아우
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20060120437A publication Critical patent/KR20060120437A/ko
Application granted granted Critical
Publication of KR100849264B1 publication Critical patent/KR100849264B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 CBRAM 메모리 어레이에 이용하기 위한 PMC 메모리 셀을 작동시키는 방법에 관한 것으로, PMC 메모리 셀은 인가된 전계에 의거하여 전도성 경로를 선택적으로 확장하거나 축소시키는 고체 전해질을 포함한다. PMC 메모리 셀은 프로그래밍 전압을 인가함에 의해 프로그램 상태로 변경되도록 프로그램되고, PMC 메모리 셀은 소거 전압을 인가함에 의해 소거 상태로 변경되도록 프로그램된다. 리프레쉬 전압은 사전결정된 시간에 PMC 메모리 셀에 인가되고, 그에 따라 PMC 메모리 셀의 프로그램 상태가 안정화되는데, 이때, 리프레쉬 전압은 리프레쉬 전압 인가시에 PMC 메모리 셀이 소거 상태에서 프로그램 상태로 프로그램되는 것이 방지되도록 선택되고, 리프레쉬 전압을 인가함에 의해 PMC 메모리 셀의 프로그램 상태의 안정화가 실행되도록 선택된다.

Description

ＰＭＣ 메모리 셀 작동 방법 및 ＣＢＲＡＭ 메모리 회로{METHOD FOR OPERATING A PMC MEMORY CELL AND CBRAM MEMORY CIRCUIT}
도 1(a) 및 도 1(b)는 CBRAM 메모리 고안을 나타낸 개략적인 블럭도,
도 2(a) 및 도 2(b)는 프로그램 상태 및 소거 상태의 도 1에 따른 CBRAM 메모리의 PMC 메모리 셀에 이용되는 PMC 메모리 소자를 나타낸 도면,
도 3은 본 발명의 일 실시예에 따라 PMC 메모리 셀이 작동되는 전압 레벨을 나타낸 도면,
도 4는 프로그램 상태의 PMC 메모리 셀에 리프레쉬 전압을 인가한 결과를 나타낸 저항-시간 도면,
도 5(a) 및 도 5(b)는 프로그램 상태를 기록하고 PMC 메모리 셀을 판독하는, PMC 메모리 셀의 작동 방법을 나타낸 흐름도,
도 6은 본 발명의 일 실시예에 따른 CBRAM 메모리 회로를 나타낸 도면,
도 7(a) 및 도 7(b)는 PMC 메모리 셀의 상태에 따라 PMC 메모리 셀을 작동시키는 신호를 나타내는 신호-시간 도면.
도면의 주요 부분에 대한 부호의 설명
1: PMC 메모리 셀 2: PMC 메모리 소자
21: 기록 유닛 22: 프로그래밍 전압 소스
24: 스위치 26: 레지스터
27: 활성 트랜지스터 31: 리프레쉬 유닛
32: 추가 활성 트랜지스터 33: 검출 유닛
34: 리프레쉬 전압 소스 600: CBRAM 메모리 회로
본 발명은 특히 CBRAM 메모리 어레이에 이용하기 위한 PMC 메모리 셀을 작동시키는 방법에 관한 것이다. 또한, 본 발명은 적어도 하나의 PMC 메모리 셀을 가진 CBRAM 메모리 어레이를 포함하는 CBRAM 메모리 회로에 관한 것이다.
고체 전해질 물질을 포함하는 메모리 셀은 PMC(Programmable Metallization Cell) 메모리 셀로서 잘 알려져 있다. 그러한 PMC 메모리 셀을 포함하는 메모리 장치는 CBRAM(Conductive-Bridging Random Access Memory) 장치로서 알려져 있다. PMC 메모리 셀에 다른 상태들을 저장하는 것은, 인가된 전계에 기반하여 전극들 사이의 전해질 물질의 전도성 경로를 확장하거나 축소하는 것에 기반한다. 전해질 물질은 고 저항을 갖지만, 전극들 사이의 전도성 경로는 저 저항을 가진다. 그에 의해, PMC 메모리 셀은 PMC 메모리 소자의 설정 저항에 의거하여 다른 상태로 설정될 수 있다. 일반적으로, PMC 메모리 소자의 2 상태들은 충분히 시간 안정적이어서 데 이터가 영구 저장될 수 있다.
PMC 메모리 셀은 PMC 메모리 소자의 고체 전해질에 포지티브 또는 네가티브 전압을 인가함에 의해 동작하게 된다. PMC 메모리 셀에 데이터를 저장하기 위해, PMC 메모리 셀에 적절한 프로그래밍 전압을 인가함으로써, PMC 메모리 셀이 프로그램 상태로 되고, 그에 의해 전해질 물질의 전도성 경로가 확장되고 저 저항의 제 1 상태가 설정된다. PMC 메모리 셀에 제 2 상태를 저장하기 위해서는, PMC 메모리 셀의 저항이 고 저항으로 변경되는 방식으로 소거 전압이 제공되어야 하며, 이를 소거 상태라 한다. PMC 메모리 셀을 판독하기 위해, 판독 전압이 인가되고, PMC 메모리 셀의 저항을 통과하는 전류가 검출되어 PMC 메모리 셀의 각 상태와 연관된다.
소정 기간(존속)에 걸쳐 PMC 메모리 셀에 저장된 데이터의 안정성은 PMC 메모리 셀에 설정된 상태에 따라 다르다. 통상 고 저항을 가진 소거 상태는 시간 안정적인데, 이것은 PMC 메모리 셀의 고 저항이 실질적으로 저하되지 않음을 의미한다. 이와 대조적으로, 전도성 경로가 확장되는 프로그램 상태는 보다 제한된 존속 시간을 가진다. 즉, PMC 메모리 셀의 저항 값은 시간이 흐름에 따라 증가한다. 이러한 결과는 시작 저항에 좌우되며, 보다 높은 온도에서는 훨씬 악화된다. 그러므로, 제 1 상태의 저항과 제 2 상태의 저항간의 저항 윈도우는, 특히 존속 시간이 하이로 되는 경우에, 증가되어야 한다. 프로그램 상태의 저하에 때문에, PMC 메모리 셀의 신뢰성이 줄어든다.
PMC 메모리 셀에 데이터를 저장할 때의 다른 문제점은, 프로그램 상태가 PMC 메모리 소자에 기록될 때, 연속적인 횟수로 프로그래밍 전압이 인가되면, 데이터의 임프린팅(imprinting)이 발생한다는 것이다. 고 저항을 가진 소거 상태의 기록은 자기 제한 프로세스(self-limiting process)이다. 즉, PMC 메모리 소자는 어떠한 결함없이 여러 차례 소거될 수 있다. 이와 대조적으로, PMC 메모리 소자는 2회 이상 로우(low)의 프로그램 상태로 프로그램되지 않아야 하는데, 그 이유는, 프로그램 전압이 인가될 때마다 전해질 물질의 전도성 경로가 강화됨에 따라 프로그램 상태의 임프린팅이 철회되지 않기 때문이다. 그에 의해 저장된 프로그램 상태는 임프린팅되고, 소거 전압을 연속적으로 인가할지라도 소거될 수 없다.
종래 기술에서 제안된 것은, 프로그램 상태의 임프린팅을 피하기 위해 새로운 데이터 PMC 메모리 셀에 기록되기 전에 매번 PMC 메모리 셀의 소거를 실행하는 것이다.
본 발명의 일 측면은 PMC 메모리 셀의 데이터 존속이 강화되는 PMC 메모리 셀의 작동 방법을 제공한다. 또한, 본 발명의 다른 측면은 PMC 메모리 셀에 있어서 임프린팅된 프로그램 상태를 피하는 PMC 메모리 셀 작동 방법을 제공한다.
본 발명의 다른 측면은, PMC 메모리 셀의 데이터 존속이 강화되는, 적어도 하나의 PMC 메모리 셀을 포함하는 CBRAM 메모리 어레이를 가진 CBRAM 메모리 회로를 제공한다.
본 발명의 일 실시예는 CBRAM 메모리 어레이에 사용하기 위한 PMC 메모리 셀 작동 방법에 관한 것으로, PMC 메모리 셀은 인가된 전계에 따라 전도성 경로를 선택적으로 확장하거나 축소시키는 고체 전해질을 포함한다. PMC 메모리 셀은 프로그래밍 전압을 인가함에 의해 프로그램 상태로 변경되도록 프로그램되고, PMC 메모리 셀은 소거 전압을 인가함으로써 소거 상태로 변경되도록 소거된다. 기 설정된 시간에 리프레쉬 전압이 PMC 메모리 셀에 인가되어, PMC 메모리 셀의 프로그램 상태를 안정화시키는데, 이때, 예를 들어, 리프레쉬 전압 인가시에 소거 상태에서 프로그램 상태로 PMC 메모리 셀이 프로그래밍 되는 것을 방지하고, 리프레쉬 전압을 인가함에 의해 PMC 메모리 셀의 프로그램 상태의 안정화가 실행되도록 하는 리프레쉬 전압이 선택된다.
본 발명의 일 측면이 제공하는 것은, 프로그램 상태와 소거 상태간의 데이터 윈도우(저항값)가 "리프레쉬 단계"를 실행하여 안정화되고, 그에 따라 저장된 데이터의 신뢰성 있는 검색이 보장되도록 하는 것이다. 또한, PMC 메모리 셀의 콘텐츠의 리프레쉬는 PMC 메모리 셀의 콘텐츠를 파괴하지 않고서도 실행될 수 있으며, 그에 따라 DRAM으로부터 알려진 각 상태의 재기록이 필요치 않게 된다. 이것이 의미하는 것은, PMC 메모리 셀의 비 저하 소거 상태가 리프레쉬 전압의 인가에 의해 영향을 받지 않는 반면, PMC 메모리 셀의 프로그램 상태는 리프레쉬 전압이 인가되면 안정화된다는 것이다.
본 발명의 다른 측면은 PMC 메모리 셀의 멀티-레벨 동작을 제공한다. 멀티-레벨 동작의 경우, 셀은 전도율값이 가변하는 전해질의 경로를 형성함에 의해 표시되는 서로 다른 저-저항 레벨로 프로그램될 수 있다. 따라서, 2 이상의 데이터 비트가 하나의 셀에 저장될 수 있다. 그러나, 멀티-레벨 동작의 경우 각 레벨에 대한 허용 가능 저항 윈도우는, 통상적인 동작에 비해, 엄격해진다. 시간에 걸쳐 레벨을 안정화시키는 상술한 방법은 신뢰성있는 멀티-레벨 기능을 달성하는데 이용될 수 있다.
일 실시예에 있어서, 리프레쉬 전압은, PMC 메모리 셀의 프로그램 상태의 임프린팅을 피하도록 선택된다. PMC 메모리 셀의 "임프린팅된" 프로그램 상태가 적절한 리프레쉬 전압을 선택함에 의해 방지되기 때문에, 일 실시예에 따르면, PMC 메모리 셀을 프로그램 상태로 프로그래밍하기 전에 매번 그것을 소거 상태로 소거할 필요가 없다. 따라서, PMC 메모리 셀의 리프레쉬가 보다 빨리 이루어지는데, 그 이유는 PMC 메모리 셀에 대한 소거 프로세스가 실질적으로 시간 소모적인 프로세스이기 때문이다. 또한, 판독 프로세스가 가속될 수 있고, 프로그램 상태가 저 저항을 가진 상태로 유지될 수 있으며, 그에 의해 RC 시상수의 증가를 방지함으로써 PMC 메모리 셀에 대한 액세스 시간이 증가하게 된다.
일 실시예에 있어서, 프로그래밍 전압은 프로그래밍 임계 전압과 동일하거나 그보다 크게 되도록 선택된다.
추가적인 실시예에 따르면, 리프레쉬 전압은 프로그램 임계 전압과 리프레쉬 임계 전압 사이의 전압 범위내에서 선택되는데, 이때, 리프레쉬 임계 전압은 PMC 메모리 셀의 프로그램 상태가 안정화되는 임계 전압으로서 정의된다. 리프레쉬 임계 전압이 통상적으로 프로그래밍 임계 전압보다 낮기 때문에, 리프레쉬 전압은 임프린팅을 방지할 수 있는 범위로부터 선택된다.
소거 전압은 소거 임계 전압과 동일하거나 그보다 낮게 되도록 선택되며, 이 때, PMC 메모리 셀의 판독은, 소거 임계 전압과 리프레쉬 임계 전압 사이인 것으로 정의되는 전압 범위내에서 선택되는 판독 전압을 인가함에 의해, 이루어진다.
일 실시예에 있어서, 리프레쉬 전압은 PMC 메모리 셀에 반복적으로 인가된다. 또한, 리프레쉬 전압은 PMC 메모리 셀에 주기적으로 인가된다. 또한, 리프레쉬 전압은, PMC 메모리 셀이 판독되기 전에 매번 PMC 메모리 셀에 인가된다. 또한, 리프레쉬 전압은 PMC 메모리 셀이 기록되기 전에 매번 PMC 메모리 셀에 인가된다. 일 실시예에 따르면, PMC 메모리 셀의 상태는 리프레쉬 전압이 인가될 때마다 검출된다.
일 실시예에 있어서, PMC 메모리 셀을 프로그래밍하기 위해, PMC 메모리 셀이 소거 상태임을 검출하는 경우에만, 프로그래밍 전압이 인가된다.
본 발명의 다른 측면에 따르면, 다수의 PMC 메모리 셀을 가진 CBRAM 메모리 어레이를 작동시키는 방법이 제공된다. PMC 메모리 셀의 각각은 인가된 전계에 따라 전도성 경로를 선택적으로 확장하거나 축소시키는 고체 전해질을 포함한다. PMC 메모리 셀은 프로그램 전압을 인가함에 의해 프로그램 상태로 변경되도록 프로그램되며, 소거 전압을 인가함에 의해 소거 상태로 변경되도록 소거된다. 리프레쉬 전압은, 기 설정된 시간에 하나 이상의 PMC 메모리 셀에 인가되어, 하나 이상의 PMC 메모리 셀의 프로그램 상태를 안정화시키는데, 이때, 리프레쉬 전압의 선택은, 리프레쉬 전압이 인가되면 소거 상태의 하나 이상의 PMC 메모리 셀의 프로그래밍이 방지되고, 리프레쉬 전압을 인가함에 의해 하나 이상의 PMC 메모리 셀의 프로그램 상태의 안정화가 실현되도록, 이루어진다.
CBRAM 메모리 어레이의 작동 방법이 제공하는 것은, PMC 메모리 셀의 각각의 상태와 무관하게 여러개의 PMC 메모리 셀에 동시에 리프레쉬 전압을 인가함으로써, 다수의 PMC 메모리 셀이 동시에 리프레쉬될 수 있다는 것이다.
본 발명의 다른 측면에 따르면, 적어도 하나의 PMC 메모리 셀을 포함하는 CBRAM 메모리 어레이를 구비한 CBRAM 메모리 회로가 제공되며, 이때, PMC 메모리 셀은 인가된 전계에 의거하여 전도성 경로를 선택적으로 확장하거나 축소시키는 고체 전해질을 포함한다. 또한, 프로그래밍 전압을 인가하여 PMC 메모리 셀의 상태를 프로그램 상태로 변경하고, 소거 전압을 인가하여 PMC 메모리 셀의 상태를 소거 상태로 변경하는 기록 유닛이 제공된다. 기 설정된 시간에 PMC 메모리 셀에 리프레쉬 전압을 인가하는 리프레쉬 유닛에 의해, PMC 메모리 셀의 프로그램 상태가 안정화된다. 리프레쉬 유닛은 리프레쉬 전압을 PMC 메모리 셀에 출력하는데, 이때, 리프레쉬 전압은, 리프레쉬 전압이 인가되면 소거 상태에서 프로그램 상태로 PMC 메모리 셀이 프로그래밍되는 것이 방지되고, 리프레쉬 전압을 인가함에 의해 PMC 메모리 셀의 프로그램 상태의 안정화가 성취될 수 있도록 선택된다.
본 발명의 상술한 특징이 보다 상세하게 이해될 수 있도록, 상술한 간략하게 요약된 본 발명의 보다 구체적인 설명은 실시예를 참조하여 설명될 것이고, 그중 일부는 첨부된 도면에 도시된다. 그러나, 첨부된 도면은 단지 본 발명의 전형적인 실시예를 설명한 것으로 본 발명에 대한 범주를 제한하는 것으로 고려되어서는 안되며, 등가의 다른 실시가 가능함을 알 것이다.
도 1(a)에는 종래 기술에 따른 PMC 메모리 셀(1)의 예시가 도시된다. PMC 메모리 셀(1)은 워드 라인(WL)과, 비트 라인(BL) 및 플레이트 라인(plate line : PL)을 포함하는 CBRAM 메모리 어레이(3)의 일부이다. 플레이트 라인(PL)은, 통상적으로, 플레이트 라인 전압이라고 하는 사전결정된 전위로 설정된다. 워드 라인(WL)은 셀 트랜지스터(TC)의 게이트에 연결되고, 셀 트랜지스터는 PMC 메모리 소자(2)에 직렬 연결된다. 워드 라인상의 활성 신호에 의거하여, 비트 라인(BL)과 활성 셀 트랜지스터(TC)를 통한 플레이트 라인(PL) 사이에 접속된 PMC 메모리 소자(2)에 소정 전압이 인가되고, 활성 셀 트랜지스터(TC)는 PMC 메모리 셀(1)에 소정 상태를 기록하거나, PMC 메모리 셀(1)로부터 저장된 상태를 판독한다.
도 1(b)에는, 워드 라인(WL)과 비트 라인(BL)상에 배열된 도 1(a)에 도시된 다수의 PMC 메모리 셀(1)을 포함한 CBRAM 메모리 어레이(3)가 도시된다. PMC 메모리 셀(1)은 도시를 용이하게 하기 위해 워드 라인과 비트 라인 사이에 굵은 흑선 세그먼트로 표시된다. PMC 메모리 셀(1)은 워드 라인 디코더(4)와 비트 라인 디코더(5)에 의해 어드레싱되고, 워드 라인 디코더는 워드 어드레스(WA)에 따라 단일 워드 라인(WL)을 선택하고 셀 트랜지스터(TC)를 폐쇄하기 위해(즉, 턴 온 하거나 활성화하기 위해) 선택된 워드 라인(WL)에 활성 신호를 인가하며, 그에 따라 비트 라인(BL)과 플레이트 라인(PL) 사이의 전압차가 PMC 메모리 소자(2)에 인가된다. 비트 라인 디코더(5)는, 비트 라인과 플레이트 라인 사이의 전압이 어드레싱된 PMC 메모리 셀(1)과 함께 실행될 동작에 따라 선택되도록 설정된 제어 가능 전압 소스를 포함한다. 감지 증폭기(6)에 의해, 어드레싱된 PMC 메모리 셀(1)을 통과하는 결과 전류가 검출되고, PMC 메모리 셀(1)에 프로그램 상태 또는 소거 상태로 저장된 로직 상태는 PMC 메모리 셀(1)을 통과하는 검출 전류와 관련된다.
도 2(a) 및 도 2(b)에 도시된 바와 같이, PMC 메모리 소자(2)는 고체 전해질 물질 영역(10)과, 그 전해질 영역(10)의 양 측면상에 배열된 전극(11)을 포함한다. 전극(11) 중 하나(애노드)는, 전계, 즉, 전극(11)상에 전압이 인가될 때, 전해질 물질을 통해 이동할 수 있는 물질을 포함한다. 다른 전극(11)(캐소드)은 일반적으로 불활성(inert)이다. 예를 들어, 적절한 고체 전해질 물질은 칼코겐화물(chalcogenide material)등을 같은 것을 포함한다. 애노드(11)에 대한 적절한 물질은 실버를 포함한다. 전계를 인가함으로써, 실버 이온은 고 저항의 고체 전해질 물질로 이동하고, 그에 의해, PMC 메모리 소자(2)의 전체 저항을 감소시키는 전도성 경로를 형성한다. 도 2(a)에는, 실버로 된 전도성 경로가 고체 전해질 물질내에 형성된, 제 1 상태의 PMC 메모리 소자가 도시된다. 도 2(b)에 있어서, 고체 전도성 물질의 전도성 경로는, 그 전도성 경로를 형성하기 위해 인가된 전계에 비해 반전된 전계를 인가함에 따라 축소된다. 전도성 경로가 형성되는 PMC 메모리 소자(2)의 상태를 프로그램 상태라 하고, 전극으로 실버 이온이 이동함에 따라 전도성 경로가 축소되거나 소멸되는 상태를 소거 상태라 한다. 프로그램 상태에서는, PMC 메모리 소자의 저항은 낮고, 소거 상태는 PMC 메모리 소자(2)의 저항이 높다. PMC 메모리 소자의 상태들은 인가된 전계에 의거하여 반전될 수 있다.
도 3에는, 예를 들어, 본 발명의 일 실시예에 따라 PMC 메모리 셀(1)을 작동시키기 위한 전압 레벨이 도시된다. (좌에서 우로)제 1 전압 레벨은, PMC 메모리 셀(1)의 PMC 메모리 소자(2)가 낮은 저항을 갖는지 또는 높은 저항을 갖는지를 검출하기 위해, 즉, PMC 메모리 소자가 프로그램 상태인지 소거 상태인지를 검출하기 위해 PMC 메모리 셀(1)에 인가된 판독 전압(VRD)과 관련된다. 이하의 전압 레벨처럼, 서로 반대되는 부호를 가진 전압 레벨을 가진 소거 전압(VOFF)과 프로그램 전압(VON)이 도시된다. 주어진 예시에 있어서, 소거 전압(VOFF)은 프로그램 전압(VON) 전압에 비해 음의 전압이다. 소거 전압(VOFF)은 소거 임계 전압(VE) 이하의 전압 레벨을 가진다. 소거 임계 전압(VE)은, PMC 메모리 소자의 상태를 프로그램 상태에서 소거 상태로 변경할 필요가 최소한으로 되는 전계를 유발하는 전압 레벨이다. 주어진 예시에 있어서, 소거 전압은, PMC 메모리 소자(2)의 상태가 프로그램 상태에서 소거 상태로 안전하게 변경될 수 있도록 보장하기 위해, 소거 임계 전압(VE) 미만(즉, 보다 음의 크기)이 되도록 선택된다. 프로그램 전압(VON)은 PMC 메모리 소자(2)의 상태를 소거 상태에서 프로그램 상태로 변경하도록 인가된다. 프로그램 전압(VON)은, PMC 메모리 소자의 상태가 프로그램 상태로 안전하게 변경되는 것을 보장하도록, 프로그램 임계 전압(VW0) 이상이 되도록 선택된다. 프로그램 임계 전압(VW0)은 적어도 PMC 메모리 소자(2)의 상태를 프로그램 상태로 변경하는데 필요한 전압으로서 정의된다.
본 발명의 실시예에 의해 이용된, 추가 전압 레벨이 제공된다. 따라서, VS1으로 표시된 소위 리프레쉬 전압 레벨은, PMC 메모리 셀의 리프레쉬 동작을 실행하도록 제공되며, 이에 대한 것은 이하에서 설명할 것이다. 리프레쉬 전압 레벨(VS1)은 리프레쉬 임계 전압(VW1)과 프로그램 임계 전압(VW0) 사이의 전압 범주내에 있도록 선택된다. 리프레쉬 전압 레벨(VW1)은, 리프레쉬 전압 펄스를 인가함에 의해 소거 상태의 PMC 메모리 소자가 영향을 받을 수 없도록 선택되며, 그에 따라 소거 상태는 변경되지 않는다. 판독 전압(VRD)은, PMC 메모리 소자(2)에 저장된 상태의 리프레쉬를 방지하기 위해, 그의 전압 레벨이 리프레쉬 전압 레벨(VW1)과 소거 임계 전압(VE)에 의해 정의된 범위내에 있도록 선택된다. 대안적으로, 판독 전압(VRD)은, 리프레쉬가 PMC 메모리 소자(2)의 매 판독과 함께 이루어지도록, 리프레쉬 임계 전압(VW1)과 프로그램 임계 전압(VW0) 사이의 범위내로부터 선택된다.
PMC 메모리 소자(2)에 리프레쉬 전압(VS1)을 인가한 결과가 도 4의 저항-시간 도면에 도시된다. 프로그램 상태의 PMC 메모리 소자(2)상에 리프레쉬 전압(VS1)을 인가하면, PMC 메모리 소자(2)의 프로그램 상태가 안정화된다. 도 4에는, 리프레쉬 전압(VS1-Puls)이 인가되어 PMC 메모리 소자(2)의 저항이, 거의 프로그램 전압의 인가에 의한 그의 프로그래밍 직후에 유지된 PMC 메모리 소자의 저항 레벨까지 감소될 때 까지, 소정 기간에 따른 PMC 메모리 소자(2)의 저항 증가가 도시된다. 특히, 프로그램 상태의 PMC 메모리 소자의 저항이 시간이 지남에 따라 저하되기 때문에, 리프레쉬 전압 펄스는 PMC 메모리 셀의 컨텐츠를 "리프레쉬"(또는 유지) 시킬 수 있다. 통상적으로 소거 상태는 저하되지 않기 때문에, PMC 메모리 소자의 소거 상태를 강화하기 위한 리프레쉬 전압은 필요치 않다. 리프레쉬 전압(VS1)의 물리적 효과는 고체 전해질 물질에서 실버 이온에 의해 형성된 전도성 경로를 강화시킴에 의해 저하 효과를 상쇄시키는 것이다. 리프레쉬 전압은 소정 전압 레벨(통상 프로그램 임계 전압)로 제한되며, 그에 의해 프로그램 상태의 "임프린팅"이 방지된다. 프로그램 상태의 "임프린팅"이란, PMC 메모리 셀이 중간에서 소거 상태로 되돌아 가지 않고 여러번 프로그램 전압만큼 높은 전압을 인가한 결과를 지칭한다. 프로그램 전압의 반복적 인가는 프로그램 전압이 인가될 때마다 전도성 경로가 강화되도록 하며, 그에 따라 전도성 경로의 형성을 반전시키기에 충분히 높은 반전 전계를 임의 제어 회로의 드라이버가 인가할 수 없게 하는 특정 값 미만으로 PMC 메모리 소자(2)의 저항 레벨이 감소된다. 그러므로, 임프린팅에 의해, PMC 메모리 셀(1)은 영구적으로 프로그램 상태로 된다. 따라서, 본 발명의 일 측면은 리프레쉬 전압의 인가를 이용하여, 프로그램 상태의 인프린팅 없이 및 소거 상태의 중간 상태 또는 프로그램 상태로의 변경없이, PMC 메모리 소자(2)의 프로그램 상태를 안정화시킨다.
PMC 메모리 셀(1)을 반복적으로 리프레쉬함에 의해, 저항 측면에서의 소거 상태와 프로그램 상태간의 저항 윈도우가 안정화된다. 또한, 프로그램 상태의 저항은 종래 기술에 따른 PMC 메모리에서보다 높게 되도록 선택될 수 있는데, 저항이 보다 높아지면 존속 시간은 보다 짧아진다. 그러므로, PMC 메모리 셀이 사전결정된 기간에 리프레쉬 사이클들을 거치면, PMC 메모리 소자의 프로그램 상태의 저하가 상쇄된다.
리프레쉬 전압은, 예를 들어, 사전결정된 간격의 주기적인 메모리 회로의 파워 업과 같은 외부 요청에 의해 사전결정된 횟수로 반복 인가될 수 있으며/있거나 PMC 메모리 셀의 동작 프로세스에 결합될 수 있다.
도 5(a)에는 PMC 메모리 셀을 프로그램 상태로 프로그래밍하는 방법(510)을 나타낸 흐름도가 도시된다. PMC 메모리 셀의 프로그래밍은, 전술한 바와 같이, PMC 메모리 소자의 프로그램 상태를 안정화시키기 위해, 예를 들어, 펄스 형태의 리프레쉬 전압(VS1)을 인가함에 의해, 시작된다(단계 S1). 리프레쉬 전압 펄스는 판독될 PMC 메모리 셀의 상태를 검출하는데 이용된다(단계 S2). 단계 S3에 있어서, 관련 PMC 메모리 셀(1)이 프로그램 상태(예를 들어, 데이터 = 1)인지를 결정한다. PMC 메모리 셀(1)이 프로그램 상태이면, 다음 단계인 PMC 메모리 셀의 재 프로그래밍 단계(S4)가 생략된다. 이와 다르게, PMC 메모리 셀이 소거 상태이면, 프로그래밍 전압 펄스(VON)가 인가되어 PMC 메모리 셀(1)의 상태를 프로그램 상태로 변경한다. 이러한 동작 방법은, 한편으로는 메모리 회로의 PMC 메모리 셀(들)의 콘텐츠가 리프레쉬되고, 다른 한편으로는, 리프레쉬 전압 펄스가 PMC 메모리 셀(1)의 상태를 검출하는데 이용된다는 장점을 가지며, 이때, 검출된 상태는, 프로그래밍 단계(S4) 가 데이터 저장을 위해 실행되어야 하는지에 대한 결정을 위해 이용된다. 따라서, 프로그램 상태의 임프린팅이 안전하게 방지될 수 있도록 PMC 메모리 셀이 이미 프로그램 상태이면 프로그래밍 전압을 인가하지 않는다.
도 5(b)의 흐름도는 메모리 회로의 PMC 메모리 셀(1)로부터 데이터를 판독할 때 리프레쉬 전압을 인가하는 방법(520)을 예시적으로 도시한 도면이다. 단계 S10에서 메모리 회로의 전원 인가 후에, 단계 S11에서 사전결정된 간격을 정의하는 타이머가 개시되고, 사전결정된 간격 이후에는 PMC 메모리 셀의 리프레쉬가 실행되어야 한다. 사전결정된 시간 간격은 수분에서 여러 날까지로 설정될 수 있으며, 이러한 것은 PMC 메모리 셀(1)의 프로그램 상태의 존속 시간에 의거한다. 단계 S10에서 "전원 인가" 단계가 요구되지 않으면, 그 방법은 단계 S12로 진행하여, 타이머가 사전결정된 타이머 값에 도달했는지를 판정한다. 사전결정된 타이머 값에 도달되지 않았으면(단계 S12), 어드레싱된 PMC 메모리 셀에 판독 전압(VRD)을 인가하고, PMC 메모리 셀을 통과하는 전류를 검출하고, 그 전류에 의거하여 PMC 메모리 셀의 현재 상태를 연관시킴에 의해 PMC 메모리 셀로부터의 데이터 판독이 실행된다(S13). 타이머 값이 사전결정된 값에 도달하였으면(단계 S12), 단계 S14에서 리프레쉬 전압 펄스(VS1-Puls)가 어드레싱된 PMC 메모리 셀 또는 다수의 PMC 메모리 셀에 인가되고, 그에 의해 PMC 메모리 셀의 콘텐츠를 리프레쉬한다. 하나 이상의 리프레쉬된 PMC 메모리 셀의 판독을 위해, 리프레쉬 전압(VS1)이 이용되어 각 PMC 메모리 셀(1)의 현재 상태를 검출한다(단계 S15). 사전결정된 타이머값에 도달하여 판독이 실행된 후, 타이머는 리셋되고, 다시 카운트가 시작된다(단계 S16). 일 실시예에 있어서, 단계 S12에서 타이머가 사전결정된 타이머 값에 도달할 때마다, 리프레쉬 전압 펄스(VS1-Puls)가 다수의 PMC 메모리 셀에 인가된다(단계 S14). 그러한 주기적인 리프레쉬 기법은 PMC 메모리 셀에 저장된 값을 유지하는데 이용된다.
도 6에는 CBRAM 메모리 회로(600)가 도시된다. 설명을 쉽게 하기 위해, CBRAM 메모리 회로(600)가 단지 하나의 PMC 메모리 셀(1)을 갖는 것으로 도시된다. CBRAM 메모리 회로가 매트릭스로 배열된 다수의 PMC 메모리 셀을 포함함을 알 것이다. 또한, CBRAM 회로는, 지시를 받으면, 소거 전압(VOFF)을 PMC 메모리 셀에 제공하는 소거 회로(도시되지 않음)를 포함한다. CBRAM 메모리 회로(600)는 플레이트 라인의 전압과 관련하여 어드레싱된 PMC 메모리 셀(1) 양단의 전압 강하를 정의하는 비트 라인 전압을 비트 라인(BL)에 선택적으로 인가하기 위한 기록 유닛(21)을 포함한다. 기록 유닛(21)은 레지스터(26)에 의해 스위치(24)에 결합되는 프로그래밍 전압 소스(22)를 포함한다. 그 스위치(24)는 기록 "1" 신호(WRITE1)에 의해 제어되어, 프로그래밍 전압 소스(22)를 활성 트랜지스터(27)에 선택적으로 접속시킨다. 활성 트랜지스터(27) 및 스위치(24)가 폐쇄되면, 프로그래밍 전압 소스(22)는 프로그래밍 전압(VON)을 비트 라인(BL)에 인가한다. 활성 트랜지스터(27)는 리프레쉬 유닛에 의해 제공된 인에이블 신호(PROG)에 의해 제어된다.
리프레쉬 유닛(31)은 비트 라인(BL)에 연결되며, 비트 라인(BL)에 리프레쉬 전압(VS1)을 제공하기 위한 리프레쉬 전압 소스(34)를 가진다. 리프레쉬 유닛(31)은 폐쇄 상태에서 리프레쉬 전압(VS1)을 비트 라인(BL)에 인가하는 추가 활성 트랜지스터(32)를 포함한다. 추가 활성 트랜지스터(32)는 리프레쉬 유닛에서 (예를 들어, 타이머 회로(35)를 이용하여) 반복적 또는 주기적으로 생성되거나 외부에서 수신될 수 있는 리프레쉬 신호(RFSH)에 의해 제어된다. 상술한 바와 같이, 리프레쉬 신호(RFSH)는, 메모리 회로를 파워-업 할때의 파워-업 신호에 따라 제공될 수 있다.
인에이블 신호(PROG)는 리프레쉬 유닛(31)에 의해 제어되는데, 그 제어는 기록 유닛(21)의 프로그래밍 전압 소스(22)로부터의 프로그래밍 전압(VON)과 리프레쉬 전압(VS1)이 비트 라인(BL)에 동시에 인가되지 않는 방식으로 이루어진다.
리프레쉬 유닛(31)은, CBRAM 메모리 어레이의 PMC 메모리 셀의 콘텐츠를 판독하는 판독 유닛(도시되지 않음)의 일부인 검출 유닛(33)을 더 포함한다. PMC 메모리 셀(1)의 콘텐츠는 검출 유닛(33)에 의해 리프레쉬 전압 펄스(VS1)와, 프로그래밍 및 소거 전압 펄스(VON, VOFF)를 인가할 때 판독될 수 있다. 일 실시예에 있어서, PMC 메모리 셀이 로직 "0"(예를 들어, 높은 저항)로서 판독되거나 소거 상태인 것으로 판정되면 인에이블 신호(PROG)가 리프레쉬 유닛(31)에 의해 제공되고, PMC 메모리 셀이 로직 "1"로 프로그램되었거나 프로그램 상태인 것으로 판정되면, 인에이블 신호(PROG)는 기록 회로(21)에 제공되지 않으며, 그에 따라 PMC 메모리 셀의 "임프린팅"이 방지된다. 로직 "1"이 PMC 메모리 셀(1)에 기록되면, 즉, PMC 메모리 셀(1)이 프로그램 상태로 되었으면, 리프레쉬 전압 소스(34)가 비트 라인(BL)에 접속되도록 추가 활성 트랜지스터(32)를 폐쇄시키는 리프레쉬 신호(RFSH)에 의해 리프레쉬 전압(VS1)이 비트 라인(BL)에 인가된다. 어드레싱된 PMC 메모리 셀이 워드 라인(WL)상의 로우 활성 신호(row activation signal)에 의해 활성화되거나, 활성화되어 있을 때 리프레쉬 전압 펄스(VS1)가 비트 라인(BL)에 인가된다.
도 7(a) 및 도 7(b)의 대응하는 신호-시간 도면과, 도 6에 도시된 회로를 참조하면, 액티브 리프레쉬 신호(RFSH) 및 제 1 액티브 로우 활성 신호 펄스에 의거하여, 리프레쉬 전압(VS1)이 비트 라인(BL)에 인가된다. 검출 유닛(33)은 리프레쉬 전압 펄스(VS1)가 비트 라인(BL)에 인가될 때(예를 들어, 감지 증폭기 또는 판독 회로가 t1과 t2 사이에서 액티브일 때) PMC 메모리 셀(1)이 설정되는 상태를 검출된다. 도 7(a)의 신호-시간 도면에 도시된 바와 같이, PMC 메모리 셀(1)이 소거 상태(예를 들어, 로직"0"의 PMC)인 것으로 검출되면, 제 1 로우 활성 신호에 뒤이은 다음 로우 활성 신호가 워드 라인(WL)에 인가되고, 인에이블 신호(PROG)가 기록 유닛(21)에 전송되며, 그에 의해 프로그램 전압 소스(22)가 비트 라인(BL)에 인가되도록 활성 트랜지스터(27)가 폐쇄된다. 도 7(b)에 도시된 바와 같이, PMC 메모리 셀(1)이 이미 프로그램 상태(로직 "1"의 PMC)라고 검출 유닛(33)이 검출하면, 인에이블 신호(PROG)가 생성되지 않으며, 그에 따라 비트 라인(BL)에 인가되는 프로그래밍 전압이 없도록 활성 트랜지스터(27)가 개방 상태를 유지한다. 그러므로, 이 경우, 인가된 리프레쉬 펄스는 이미 존재하고 있는 프로그램 상태를 재 설정하고, 셀은 요청된 낮은 저항 상태로 유지된다.
본 발명의 실시예가 제공하는 것은, PMC 메모리 셀의 데이터 존속이 그들의 프로그램 상태로 PMC 메모리 셀을 리프레쉬함에 의해 증가될 수 있다는 것이다. 전도성 경로가 반전될 수 없게 형성되도록 하는, 즉, 전도성 경로가 변경될 수 없는 매우 낮은 저항을 갖는 방식으로 형성되도록 하는 리프레쉬 전압(VS1)을 선택함에 의해, 프로그램 상태의 임프린팅이 방지될 수 있다. 또한, PMC 메모리 셀(1)이 프로그램 상태로 프로그램되면, 시간 소모성 소거 프로세스가 생략될 수 있는데, 그 이유는 PMC 메모리 셀(1)의 프로그래밍이 단지 1회 실행되고, PMC 메모리 셀이 이미 프로그램 상태이면 프로그래밍이 실행되지 않기 때문이다.
PMC 메모리 셀(1)에 리프레쉬 전압 펄스(VS1)를 인가하는 것은, CBRAM 메모리 회로의 하나 이상 또는 모든 PMC 메모리 셀에서 동시에 실행될 수 있다. 본 발명의 일 실시예에 따르면, 리프레쉬 전압 펄스는 적어도 PMC 메모리 셀(1)에 데이터를 기록하기 전에 인가되며, 그에 의해 PMC 메모리 셀(1)은 프로그램 상태로 될 수 밖에 없다. 또한, PMC 메모리 셀(1)로부터 데이터를 판독하는 것은, 적어도 PMC 메모리 셀을 판독하고/하거나 PMC 메모리 소자의 프로그램 상태와 연관된 데이터를 PMC 메모리 셀에 기록할 때, PMC 메모리 셀의 콘텐츠가 자동적으로 리프레쉬되도록, 리프레쉬 전압(VS1)의 인가와 조합될 수 있다.
또한, PMC 메모리 소자의 프로그램 상태의 저항값은, 데이터의 손실을 방지 하기 위해 리프레쉬 단계들이 반복적으로 보다 짧은 존속 시간에 대응하여 제공됨에 따라, 프로그램 상태가 보다 짧은 존속 시간을 갖도록 선택될 수 있다. 프로그래밍 전압 펄스가 보다 짧아짐에 따라 프로그래밍 단계는 가속될 수 있게 되는데, 그 이유는 고체 전해질의 전도성 경로가 감소된 세기를 요구하기 때문이다.
대안적으로, 프로그램 상태의 PMC 메모리 소자의 낮은 저항에 기인하여 보다 낮은 RC 시상수를 획득하기 위해 프로그램 상태가 보다 낮은 저항으로 실현된다.
상기에서는 본 발명의 실시예가 설명되었지만, 기본적인 범주를 벗어나지 않고도 본 발명의 다른 실시예 및 추가적인 실시예가 고안될 수 있으며, 그의 범주는 이하의 청구범위에 의해 결정된다.
상술한 바와 같이, 본 발명은 PMC 메모리 셀의 데이터 존속이 강화되는 PMC 메모리 셀의 작동 방법과 PMC 메모리 셀에 있어서 임프린팅된 프로그램 상태를 피하는 PMC 메모리 셀 작동 방법을 제공한다.

Claims (25)

  1. PMC(Programmable Metallization Cell) 메모리 셀을 작동시키는 방법에 있어서,
    사전결정된 시간에 상기 PMC 메모리 셀에 리프레쉬 전압을 인가하는 단계를 포함하되,
    상기 리프레쉬 전압은 상기 PMC 메모리 셀이 프로그램 상태로 되도록 하는 프로그래밍 임계 전압 및 상기 PMC 메모리 셀의 프로그램 상태를 유지시키는 리프레쉬 임계 전압에 의해 정의된 전압 범위로부터 선택되고, 상기 리프레쉬 임계 전압은 상기 프로그래밍 임계 전압 미만이며,
    상기 PMC 메모리 셀을 상기 프로그램 상태로 배치하도록 하는 기록 명령에 응답하여 상기 PMC 메모리 셀에 상기 리프레쉬 전압을 인가하는 단계와,
    상기 인가된 리프레쉬 전압을 이용하여 상기 PMC 메모리 셀을 판독하는 단계와,
    상기 PMC 메모리 셀이 상기 프로그램 상태인지를 판정하는 단계와,
    상기 PMC 메모리 셀이 상기 프로그램 상태가 아니면, 적어도 상기 프로그래밍 임계 전압과 동일한 프로그래밍 전압을 상기 PMC 메모리 셀에 인가하는 단계를 특징으로 하는
    PMC 메모리 셀 작동 방법.
  2. 제 1 항에 있어서,
    상기 리프레쉬 전압은 상기 PMC 메모리 셀에 주기적으로 인가되는 것을 특징으로 하는
    PMC 메모리 셀 작동 방법.
  3. 삭제
  4. 제 2 항에 있어서,
    상기 리프레쉬 전압은 타이머에 기초하여 상기 PMC 메모리 셀에 주기적으로 인가되고, 상기 타이머는 상기 리프레쉬 전압이 각각 인가된 후에 리셋되는 것을 특징으로 하는
    PMC 메모리 셀 작동 방법.
  5. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    상기 리프레쉬 전압은, 상기 PMC 메모리 셀로부터의 각각의 판독 동작 전에 상기 PMC 메모리 셀에 인가되는 것을 특징으로 하는
    PMC 메모리 셀 작동 방법.
  6. 삭제
  7. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    상기 리프레쉬 전압이 인가될 때마다 서브셋에서의 각각의 개별적인 PMC 메모리 셀의 개별적인 상태를 검출하는 단계를 특징으로 하는
    PMC 메모리 셀 작동 방법.
  8. 삭제
  9. 삭제
  10. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    소거 명령에 응답하여, 상기 PMC 메모리 셀을 소거 상태로 변경하기 위해, 소거 임계 전압 이하인 소거 전압을 상기 PMC 메모리 셀에 인가하는 단계를 특징으로 하는
    PMC 메모리 셀 작동 방법.
  11. 제 1 항, 제 2 항 또는 제 4 항 중 어느 한 항에 있어서,
    판독 명령에 응답하여, 상기 PMC 메모리 셀을 판독하기 위해, 상기 소거 임계 전압과 상기 리프레쉬 임계 전압 사이에 존재하는 판독 전압을 인가하는 단계를 특징으로 하는
    PMC 메모리 셀 작동 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. CBRAM(Conductive Bridging Random Access Memory) 메모리 회로에 있어서,
    다수의 PMC 메모리 셀―각 PMC 메모리 셀은 인가된 전계에 의거하여 전도성 경로를 선택적으로 확장하거나 축소시키는 고체 전해질을 포함함―을 포함하는 CBRAM 메모리 어레이와,
    상기 각 PMC 메모리 셀에 프로그래밍 전압을 인가하여 각 PMC 메모리 셀의 상태를 프로그램 상태로 변경하고, 소거 전압을 인가하여 상기 각 PMC 메모리 셀의 상태를 소거 상태로 변경하도록 구성된 기록 유닛과,
    사전결정된 시간에 상기 다수의 PMC 메모리 셀의 서브셋에 리프레쉬 전압을 인가하도록 구성된 리프레쉬 유닛―상기 리프레쉬 전압은 상기 PMC 메모리 셀이 프로그램 상태로 되도록 하는 프로그래밍 임계 전압과 상기 PMC 메모리 셀의 프로그램 상태를 유지시키는 리프레쉬 임계 전압 사이의 전압 범위로부터 선택되고, 상기 리프레쉬 임계 전압은 상기 프로그래밍 임계 전압 미만임―을 포함하되,
    상기 리프레쉬 유닛은, 상기 각 PMC 메모리 셀이 상기 프로그램 상태로 되도록 하는 기록 명령에 응답하여,
    상기 각 PMC 메모리 셀에 상기 리프레쉬 전압을 인가하고,
    상기 인가된 리프레쉬 전압을 이용하여 상기 각 PMC 메모리 셀을 판독하며,
    상기 각 PMC 메모리 셀이 상기 프로그램 상태인지를 판정하고,
    상기 PMC 메모리 셀이 상기 프로그램 상태가 아니면, 상기 PMC 메모리 셀에 프로그래밍 전압을 인가하도록 구성되는 것을 특징으로 하는
    CBRAM 메모리 회로.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제 17 항에 있어서,
    상기 리프레쉬 유닛은, 상기 각 PMC 메모리 셀로부터의 각각의 판독 동작 전에 상기 각 PMC 메모리 셀에 상기 리프레쉬 전압을 인가하도록 구성되는 것을 특징으로 하는
    CBRAM 메모리 회로.
  23. 제 22 항에 있어서,
    상기 리프레쉬 유닛은, 타이머 회로 및 외부 소스중 적어도 하나로부터 주기적인 리프레쉬 신호를 수신하도록 구성되며, 그에 응답하여 상기 리프레쉬 유닛은 상기 리프레쉬 전압을 다수의 상기 PMC 메모리 셀의 서브셋에 제공하는 것을 특징으로 하는
    CBRAM 메모리 회로.
  24. 제 17 항, 제 22 항 또는 제 23 항 중 어느 한 항에 있어서,
    상기 리프레쉬 유닛은, 상기 리프레쉬 전압이 인가되면, 상기 각 PMC 메모리 셀의 각 상태를 검출하는 검출 회로를 더 포함하는 것을 특징으로 하는
    CBRAM 메모리 회로.
  25. 제 17 항, 제 22 항 또는 제 23 항 중 어느 한 항에 있어서,
    상기 각 PMC 메모리 셀의 프로그래밍을 인에이블하는 프로그램 인에이블 신호를 제공하도록 검출 회로가 구성되는 것을 특징으로 하는
    CBRAM 메모리 회로.
KR1020060044386A 2005-05-20 2006-05-17 Ｐｍｃ 메모리 셀 작동 방법 및 ｃｂｒａｍ 메모리 회로 KR100849264B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/133,716 2005-05-20
US11/133,716 US8531863B2 (en) 2005-05-20 2005-05-20 Method for operating an integrated circuit having a resistivity changing memory cell

Publications (2)

Publication Number Publication Date
KR20060120437A KR20060120437A (ko) 2006-11-27
KR100849264B1 true KR100849264B1 (ko) 2008-07-29

Family

ID=36930208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044386A KR100849264B1 (ko) 2005-05-20 2006-05-17 Ｐｍｃ 메모리 셀 작동 방법 및 ｃｂｒａｍ 메모리 회로

Country Status (5)

Country Link
US (1) US8531863B2 (ko)
EP (1) EP1727151B1 (ko)
JP (1) JP4516049B2 (ko)
KR (1) KR100849264B1 (ko)
DE (1) DE602006000579T2 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692949B2 (en) * 2006-12-04 2010-04-06 Qimonda North America Corp. Multi-bit resistive memory
KR100843144B1 (ko) * 2006-12-20 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7474579B2 (en) * 2006-12-20 2009-01-06 Spansion Llc Use of periodic refresh in medium retention memory arrays
EP2122443A4 (en) * 2007-01-03 2013-01-23 Kannuu Pty Ltd METHOD AND DEVICE FOR SELECTION OF AN OBJECT FROM A DATABASE
JP5159224B2 (ja) 2007-09-21 2013-03-06 株式会社東芝 抵抗変化メモリ装置
US20090196088A1 (en) * 2008-02-01 2009-08-06 Rok Dittrich Resistance control in conductive bridging memories
JP5272596B2 (ja) * 2008-09-09 2013-08-28 日本電気株式会社 記憶装置およびその制御方法
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods
JP4720912B2 (ja) * 2009-01-22 2011-07-13 ソニー株式会社 抵抗変化型メモリデバイス
US8270199B2 (en) 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8391051B2 (en) * 2009-04-10 2013-03-05 Panasonic Corporation Method of programming nonvolatile memory element
JP4838399B2 (ja) 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
JP5149358B2 (ja) * 2010-09-24 2013-02-20 シャープ株式会社 半導体記憶装置
US9099175B1 (en) 2011-03-01 2015-08-04 Adesto Technologies Corporation Memory devices and methods for read and write operation to memory elements having dynamic change in property
US8913444B1 (en) * 2011-03-01 2014-12-16 Adesto Technologies Corporation Read operations and circuits for memory devices having programmable elements, including programmable resistance elements
US8854873B1 (en) 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property
JP5634367B2 (ja) * 2011-09-26 2014-12-03 株式会社東芝 半導体記憶装置
US8995173B1 (en) 2011-09-29 2015-03-31 Adesto Technologies Corporation Memory cells, devices and method with dynamic storage elements and programmable impedance shadow elements
US8976568B1 (en) 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
JP5763004B2 (ja) 2012-03-26 2015-08-12 株式会社東芝 不揮発性半導体記憶装置
US9305643B2 (en) * 2012-03-27 2016-04-05 Adesto Technologies Corporation Solid electrolyte based memory devices and methods having adaptable read threshold levels
US8730752B1 (en) 2012-04-02 2014-05-20 Adesto Technologies Corporation Circuits and methods for placing programmable impedance memory elements in high impedance states
US9135978B2 (en) 2012-07-11 2015-09-15 Micron Technology, Inc. Memory programming methods and memory systems
CN103578532B (zh) * 2012-08-01 2016-08-10 旺宏电子股份有限公司 存储装置的操作方法与存储器阵列及其操作方法
JP2014038675A (ja) * 2012-08-15 2014-02-27 Sony Corp 記憶装置および駆動方法
US9007808B1 (en) * 2012-09-27 2015-04-14 Adesto Technologies Corporation Safeguarding data through an SMT process
KR102055375B1 (ko) * 2013-01-14 2020-01-22 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US9058869B2 (en) * 2013-02-07 2015-06-16 Seagate Technology Llc Applying a bias signal to memory cells to reverse a resistance shift of the memory cells
US9293196B2 (en) * 2013-03-15 2016-03-22 Micron Technology, Inc. Memory cells, memory systems, and memory programming methods
US9613693B1 (en) 2015-10-29 2017-04-04 Adesto Technologies Corporation Methods for setting a resistance of programmable resistance memory cells and devices including the same
US10840431B2 (en) 2016-03-31 2020-11-17 Intel Corporation Multilayer selector device with low holding voltage
US10984861B1 (en) 2017-07-12 2021-04-20 Adesto Technologies Corporation Reference circuits and methods for resistive memories
US10964385B1 (en) * 2019-11-14 2021-03-30 Micron Technology, Inc. Restoring memory cell threshold voltages
KR102226206B1 (ko) 2020-02-06 2021-03-11 포항공과대학교 산학협력단 이중 pn 접합을 포함하는 메모리 소자 및 그 구동방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455238A2 (de) * 1990-05-02 1991-11-06 DeTeMobil Deutsche Telekom MobilNet GmbH Verfahren zur Verlängerung der Benutzungsdauer von Informationsträgern mit EEPROM
WO2004021359A2 (en) 2002-08-29 2004-03-11 Micron Technology, Inc. Software refreshed memory device and method
US20040071012A1 (en) * 2001-08-30 2004-04-15 Gilton Terry L. Method of retaining memory state in a programmable conductor RAM
KR20040043628A (ko) * 2002-11-19 2004-05-24 주식회사 하이닉스반도체 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법
US20060044878A1 (en) 2004-09-02 2006-03-02 Perner Frederick A Programming of programmable resistive memory devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306192A (ja) 1995-05-10 1996-11-22 Matsushita Electric Ind Co Ltd 不揮発性メモリ書き込み装置
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6891749B2 (en) 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
JP4285082B2 (ja) * 2003-05-27 2009-06-24 ソニー株式会社 記憶装置
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
DE102004019860B4 (de) * 2004-04-23 2006-03-02 Infineon Technologies Ag Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455238A2 (de) * 1990-05-02 1991-11-06 DeTeMobil Deutsche Telekom MobilNet GmbH Verfahren zur Verlängerung der Benutzungsdauer von Informationsträgern mit EEPROM
US20040071012A1 (en) * 2001-08-30 2004-04-15 Gilton Terry L. Method of retaining memory state in a programmable conductor RAM
WO2004021359A2 (en) 2002-08-29 2004-03-11 Micron Technology, Inc. Software refreshed memory device and method
KR20040043628A (ko) * 2002-11-19 2004-05-24 주식회사 하이닉스반도체 전압 팔로워를 구비한 프로그램 가능한 금속화 셀 메모리장치및 그 구동 방법
US20060044878A1 (en) 2004-09-02 2006-03-02 Perner Frederick A Programming of programmable resistive memory devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US RE37259 E*

Also Published As

Publication number Publication date
JP4516049B2 (ja) 2010-08-04
EP1727151B1 (en) 2008-02-27
EP1727151A1 (en) 2006-11-29
US8531863B2 (en) 2013-09-10
DE602006000579D1 (de) 2008-04-10
KR20060120437A (ko) 2006-11-27
DE602006000579T2 (de) 2009-03-19
JP2006331626A (ja) 2006-12-07
US20060265548A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
KR100849264B1 (ko) Ｐｍｃ 메모리 셀 작동 방법 및 ｃｂｒａｍ 메모리 회로
US11615844B2 (en) Apparatuses and methods including memory and operation of same
JP4189395B2 (ja) 不揮発性半導体記憶装置及び読み出し方法
US7215568B2 (en) Resistive memory arrangement
KR100626508B1 (ko) 프로그래머블 콘덕터 랜덤 억세스 메모리 및 그 센싱 방법
US7911824B2 (en) Nonvolatile memory apparatus
US7719873B2 (en) Memory and semiconductor device with memory state detection
US7796424B2 (en) Memory device having drift compensated read operation and associated method
JP4481697B2 (ja) 相変化メモリ装置
US7372718B2 (en) Storage and semiconductor device
US9842644B1 (en) Memory device, operation method of the same, and operation method of memory controller
US9496030B2 (en) Resistive memory device implementing selective memory cell refresh
JP2011165297A (ja) 不揮発性半導体メモリデバイス
US20070058417A1 (en) Method for writing data into a memory cell of a conductive bridging random access memory, memory circuit and CBRAM memory circuit
US9099176B1 (en) Resistive switching memory device with diode select
JPWO2007074504A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US6751114B2 (en) Method for programming a memory cell
US20170221536A1 (en) Methods and apparatuses for modulating threshold voltages of memory cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150709

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160714

Year of fee payment: 9