DE102004019860B4 - Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen - Google Patents

Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen Download PDF

Info

Publication number
DE102004019860B4
DE102004019860B4 DE102004019860A DE102004019860A DE102004019860B4 DE 102004019860 B4 DE102004019860 B4 DE 102004019860B4 DE 102004019860 A DE102004019860 A DE 102004019860A DE 102004019860 A DE102004019860 A DE 102004019860A DE 102004019860 B4 DE102004019860 B4 DE 102004019860B4
Authority
DE
Germany
Prior art keywords
pulse
write
state
erase
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004019860A
Other languages
English (en)
Other versions
DE102004019860A1 (de
Inventor
Thomas Happ
Michael Kund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004019860A priority Critical patent/DE102004019860B4/de
Priority to KR1020067017746A priority patent/KR100833388B1/ko
Priority to PCT/DE2005/000723 priority patent/WO2005104134A1/de
Priority to JP2007501115A priority patent/JP4564049B2/ja
Publication of DE102004019860A1 publication Critical patent/DE102004019860A1/de
Application granted granted Critical
Publication of DE102004019860B4 publication Critical patent/DE102004019860B4/de
Priority to US11/515,421 priority patent/US7400528B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Verfahren zur Programmierung von CBRAM-Speicherzellen (1), die jeweils durch Anlegen eines Schreibimpulses einer bestimmten Polarität in einen einem ersten logischen Zustand ("1") entsprechenden niederohmigen oder Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter Polarität in einen einem zweiten logischen Zustand "0" entsprechenden hochohmigen oder Aus-Zustand versetzbar sind, dadurch gekennzeichnet, dass an jede zu programmierende Speicherzelle (1) vor einem Schreibimpuls, mit dem die Speicherzelle (1) in den ersten logischen Zustand ("1") versetzt werden soll, ein Löschimpuls angelegt wird.

Description

  • "Conductive Bridging"-Speicherzellen (CBRAM) stellen eine neue und Erfolg versprechende Technologie für Halbleiterbasierte Speicherbausteine dar. Zukünftig sind auf der CB-Technologie beruhende Produkte sowohl als Ersatz für Flash-Speicher als auch für DRAM-Speicher möglich.
  • R. Symanczyk et al. beschreiben in "Electrical characterization of solid state ionic memory elements" in NVMTS'03, San Diego, 2003 die elektrischen Eigenschaften von auf so genannten Festkörperelektrolyten beruhenden Speicherelementen, wobei diese Elemente aufgrund ihres Arbeitsprinzips auch programmierbare Metallisierungszellen oder abgekürzt PMC genannt werden. Bei derartigen Speicherzellen befindet sich zwischen einer als Ionenspender dienenden Metallelektrode, zum Beispiel aus Cu, Ag, Au, Zn und einer Gegenelektrode aus Inertmaterial, zum Beispiel W, Ti, Ta, TiN, dotiertem Si oder Pt eine glasartige oder poröse Schicht, zum Beispiel aus Chalcogenidglas wie GeSe, GeS oder aus AgSe, CuS, WOx etc. Beim Anlegen eines Spannungs- oder Stromimpulses zwischen den Elektroden werden durch eine Redox-Reaktion Metallionen in das Chalcogenidglas getrieben, die dort Metall angereicherte Cluster bilden, so dass bei einer ausreichenden Metallkonzentration eine leitende Brücke zwischen den beiden Elektroden gebildet wird, die einen niederohmigen oder Ein-Zustand der Speicherzelle bildet. Ein elektrischer Strom- oder Spannungsimpuls umgekehrter Polarität invertiert die Redox-Reaktion, so dass die Metallionen aus dem Chalcogenidglas gezogen und die mit Metall angereicherten Cluster verringert werden. Auf diese Weise bricht die metallisch leitende Brücke ab, und es bildet sich dann ein hochohmiger oder Aus-Zustand der Speicherzelle.
  • Die beiliegenden 1A und 1B veranschaulichen schematisch die oben erwähnten möglichen Zustände einer derartigen CBRAM-Speicherzelle 1, nämlich 1A den hochohmigen oder Aus-Zustand und 1B den niederohmigen oder Ein-Zustand, wobei der hochohmige Zustand zum Beispiel dem logischen Zustand "0" und der niederohmige Zustand dem logischen "1"-Zustand zugeordnet werden können.
  • US 2004/0076051 A1 beschreibt eine derartige CBRAM-Speicherzelle. Darin werden Maßnahmen beschrieben, wie eine Degradation der Speicherschicht, die schon bei der Herstellung auftreten kann, zu verhindern ist. Die Druckschrift beschreibt keine Maßnahmen, eine Degradation während des Betriebs zu verhindern.
  • In den 2A und 2B ist schematisch ein Schreibvorgang zum Schreiben einer logischen "1" durch Anlegen eines Strom- oder Spannungsimpulses an die CBRAM-Speicherzelle 1 veranschaulicht, während die 2C und 2D schematisch einen Löschvorgang veranschaulichen, bei dem durch Anlegen eines Strom- oder Spannungsimpulses umgekehrter Polarität eine im niederohmigen oder Ein-Zustand befindliche CBRAM-Speicherzelle 1 in den hochohmigen oder Aus-Zustand (2D) versetzt wird.
  • In dem zuvor erwähnten Fachbericht ist die Eignung derartiger Speicherzellen für hochdichte und schnelle nichtflüchtige Speicher erkannt und untersucht worden.
  • Für einen zuverlässigen Betrieb über längere Zeiten sind spezielle Programmier- und Löschstrategien nötig, um die Zykelfestigkeit zu garantieren. Die beiliegende 3 zeigt grafisch das Ergebnis eines typischen Zykeltests, wie es bei nicht hinreichend kalibriertem Löschvorgang auftritt: Auf der Abszissenachse ist die Anzahl der Zyklen, mit der die CBRAM-Zelle gezykelt wurde und auf der Ordinatenachse der elektrische Widerstand der CBRAM-Zelle aufgetragen. Da der Ein-Zustand stärker geschrieben als gelöscht wurde, degradiert der Widerstand des so erzeugten Aus-Zustands mit zunehmender Zykelzahl. Damit ist klar, dass im Extremfall ein direktes, wiederholtes Schreiben eines dem Ein-Zustand entsprechenden logischen "1"-Zustands in CBRAM-Speicherzellen gravierenden Schreib-Imprint verursacht und die Zelle sehr schnell zerstört würde.
    •
  • Es ist somit Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung zur Programmierung von CBRAM-Speicherzellen anzugeben, bei dem ein wiederholtes Schreiben einer dem niederohmigen Zellenzustand entsprechenden logischen "1" in eine CBRAM-Speicherzelle vermieden und damit eine frühzeitige Zerstörung der Zelle durch Schreib-Imprint verhindert werden kann.
  • Diese Aufgabe wird anspruchsgemäß gelöst.
  • Gemäß einem ersten Aspekt der Erfindung ist ein Verfahren zur Programmierung von CBRAM-Speicherzellen vorgesehen, bei dem die Speicherzellen durch Anlegen eines Schreibimpulses einer bestimmten Polarität in einen einem ersten logischen Zustand entsprechenden niederohmigen oder Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter Polarität in einen einem zweiten logischen Zustand entsprechenden hochohmigen oder Aus-Zustand versetzbar sind, wobei an jede zu programmierende Speicherzelle vor einem Schreibimpuls, mit dem die Speicherzelle in den ersten logischen Zustand versetzt werden soll, ein Löschimpuls angelegt wird.
  • Ferner betrifft die Erfindung eine Vorrichtung zur Durchführung des obigen Verfahrens, die gemäß einem zweiten Aspekt dadurch gekennzeichnet ist, dass ein Kommandogenerator vorgesehen ist, der jeweils ein Schreibanforderungssignal und ein Freigabesignal von einer Speichersteuereinheit empfängt und im Schreibzyklus diesen Signalen entsprechende Befehlssignale ausgibt mit denen jeweils ein Schalter öffen- bzw. schließbar ist, wobei die Schaltereingänge jeweils mit einem Schreibimpulse einem Löschimpuls und einem Mittenpegel beaufschlagt sind und abhängig von ihrem "Offen"- und "Geschlossen"-Zustand diese Eingangssignale der Speicherzelle anlegen.
  • Gemäß einem dritten Aspekt betrifft die Erfindung eine weitere Vorrichtung zur Programmierung von CBRAM-Speicherzellen, bei der die Speicherzellen durch Anlegen eines Schreibimpul ses einer bestimmten Polarität in einen einem ersten logischen Zustand entsprechenden niederohmigen oder Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter Polarität in einen einem zweiten logischen Zustand entsprechenden hochohmigen oder Aus-Zustand versetzbar sind, wobei eine Bewertungslogik vorgesehen ist, die einen aus einer jeweils zu beschreibenden Speicherzelle ausgelesenen Zellinhalt mit einem zu speichernden Datum vergleicht und der Speicherzelle im Schreibzyklus einen Löschimpuls immer zuführt, wenn das zu speichernde Datum gleich dem zweiten logischen Zustand ist und einen Schreibimpuls zum Schreiben eines ersten logischen Zustands entsprechenden Datum zuführt, wenn der Vergleich der Bewertungslogik ergibt, dass sich der logische Wert des ausgelesenen Zellinhalts von dem zu speichernden Datum unterscheidet. In dieser Vorrichtung weist die Bewertungslogik bevorzugt ein NAND-Glied auf, um eine logische NAND-Verknüpfung des ausgelesenen Zelleninhalts mit dem jeweils zu speichernden Datum durchzuführen.
  • Gemäß einem vierten Aspekt betrifft die Erfindung eine Vorrichtung zur Programmierung von CBRAM-Speicherzellen, die jeweils durch Anlegen eines Schreibimpulses einer bestimmten Polarität in einen einem ersten logischen Zustand entsprechenden niederohmigen oder Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter Polarität in einen einem zweiten logischen Zustand entsprechenden hochohmigen oder Aus-Zustand versetzbar sind, wobei eine Bewertungslogik vorgesehen ist, die einen aus einer jeweils zu beschreibenden Speicherzelle ausgelesenen Zellinhalt mit einem zu speichernden Datum vergleicht und der Speicherzelle den Schreibzyklus nur dann, wenn der Vergleich ergibt, dass sich der logische Wert des ausgelesenen Zellinhalts von einem zu speichernden Datum unterscheidet, einen Schreibimpuls zuführt, wenn ein dem ersten logischen Wert entsprechendes Datum zu speichern ist und einen Löschimpuls zuführt, wenn ein dem zweiten logischen Wert entsprechendes Datum zu speichern ist. Bei dieser Vorrichtung weist die Bewertungslogik bevorzugt ein Exklusiv- ODER-Glied auf, um eine logische "Exklusiv-ODER"-Verknüpfung des ausgelesenen Zelleninhalts mit dem jeweils zu speichernden Datum durchzuführen.
  • Das dem ersten Aspekt entsprechende Programmierverfahren stellt sicher, das Speicherzellen vor einem erneuten Beschreiben stets gelöscht werden. Bei dem dem ersten Aspekt der Erfindung entsprechenden Programmierverfahren setzen sich die Schreibvorgänge in 50 % aller Fälle aus einer sowie in 50 % aller Fälle aus zwei Operationen zusammen. Dagegen sind bei den dem dritten und vierten Aspekt der Erfindung entsprechenden Programmiervorrichtungen stets eine Leseoperation und in 50 % aller Fälle eine Schreiboperation nötig. Damit reduziert sich bei den dem dritten und vierten Aspekt der Erfindung entsprechenden Vorrichtungen insbesondere die Anzahl der Schreiboperationen, die aufgrund der deutlich höheren Spannungen und Ströme die Speicherzelle wesentlich stärker belasten als Lesevorgänge. Bei der dem dritten und vierten erfindungsgemäßen Aspekt entsprechenden Programmiervorrichtung erreicht die Bewertungslogik, dass der Zellinhalt beim Überschreiben nur verändert wird, wenn dies aufgrund eines sich ändernden Bitzustands wirklich nötig ist. Damit gleicht aus Geschwindigkeitsgesichtspunkten das dem ersten Aspekt entsprechende Programmierverfahren sowie die zur Durchführung dieses Verfahrens entworfene Vorrichtung der Funktionsweise der dem dritten und vierten Aspekt der Erfindung entsprechenden Vorrichtungen, da (unter Annahme gleich langer Lese- und Schreibzyklen) im Mittel 1,5 Operationen pro Schreibzugriff erforderlich sind.
  • Im Vergleich zum direkten Überschreiben der Zellen benötigt das erfindungsgemäße Programmierverfahren mehr Zeit, ermöglicht dafür aber eine lange Zykelfestigkeit der Speicherzellen. Zusätzlich haben die dem dritten und vierten Aspekt der Erfindung entsprechenden Programmiervorrichtungen das Potenzial eines reduzierten Energiebedarfs, abhängig von den geschriebenen bzw. zu schreibenden Daten.
    •
  • Nachstehend werden das erfindungsgemäßen Programmierverfahren und die erfindungsgemäßen Vorrichtungen zur Programmierung von CBRAM-Speicherzellen bezogen auf die Zeichnung näher erläutert. Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1A und 1B schematisch und symbolisch den hochohmigen Aus-Zustand und niederohmigen Ein-Zustand einer CBRAM-Speicherzelle (einleitend bereits beschrieben);
  • 2A–2D schematisch die bereits eingangs beschriebenen unterschiedlichen Zustände einer CBRAM-Speicherzelle beim Schreiben einer logischen "1" und beim Löschvorgang;
  • 3 grafisch Ergebnisse eines Zykeltests von CBRAM-Speicherzellen (eingangs bereits beschrieben);
  • 4 ein schematisches Flussdiagramm eines Ausführungsbeispiels eines erfindungsgemäßen Programmierverfahrens;
  • 5 ein schematisches Impulsdiagramm von den der Zelle jeweils zum Löschen ("0") und zum Schreiben einer logischen ("1") zugeführten Impulsen;
  • 6 eine zur Durchführung des dem ersten Aspekt der Erfindung entsprechenden Programmierverfahrens, wie es das Flussdiagramm in 4 zeigt, entworfene Programmiervorrichtung;
  • 7A, B und 7C jeweils ein schematisches Schaltungsdiagramm, eine Wahrheitstabelle und der Zelle zugeführte Impulsformen für die dem dritten Aspekt der Erfindung entsprechende Programmiervorrichtung;
  • 7D ein Flussdiagramm, das die Funktionsweise der in 7A dargestellten Programmiervorrichtung veranschaulicht;
  • 8A, 8B, 8C jeweils ein schematisches Schaltungsdiagramm, eine Wahrheitstabelle und Impulsformen einer dem vierten Aspekt der Erfindung entsprechenden Programmiervorrichtung; und
  • 8D ein schematisches Flussdiagramm, das die Funktionsweise der in 8A dargestellten Programmiervorrichtung veranschaulicht.
  • Bei dem in 4 in Form eines schematischen Flussdiagramms dargestellten, dem ersten Aspekt der Erfindung entsprechenden Verfahren zur Programmierung von CBRAM-Speicherzellen wird in jedem Fall vor einem Neubeschreiben derselben ihr momentaner Zustand gelöscht und die Speicherzelle in den Aus-Zustand versetzt (vgl. die eingangs beschriebenen 2C und 2D). Dies ist problemlos möglich, da CBRAM-Zellen keinen Erase-Imprint ausweisen (vgl. die eingangs erwähnte Druckschrift). Der Kommandoablauf sieht in diesem Fall vor, dass nach der Schreibanforderung (Schritt S1) und der Erkennung bzw. Abfrage, ob eine "1" oder eine "0" geschrieben wird (Schritt S2) in jedem Fall zunächst ein Löschimpuls an die selektierte Zelle ausgegeben wird (Schritte S3 und S4) und nur im Fall, dass eine "1" geschrieben werden soll, der anschließende Schreibimpuls (Schritt S5) folgt. Dies beseitigt die Gefahr des Schreib-Imprints für das "1"-Datum.
  • 5 zeigt in seiner linken Hälfte ein Beispiel für einen einer Speicherzelle zugeführten Löschimpuls "0", wohingegen die rechte Hälfte der 5 ein Impulsdiagramm für den Fall zeigt, dass eine "1" in die Speicherzelle eingeschrieben wird. Wie gezeigt, haben der Löschimpuls Verase und der Schreibimpuls Vwrite entgegengesetzte Polaritäten und gehen von einem Mitten- oder Nullpegel aus. Weiterhin zeigt der rechte Teil der 5, das jedem Schreibimpuls mit dem eine 1 in die Speicherzelle programmiert wird, ein Löschimpuls Verase vorausgeht.
  • Die in 6 schematisch dargestellte Schaltungsanordnung ist eine Vorrichtung zur Durchführung des im Flussdiagramm der 4 dargestellten Programmierverfahren. Diese Vorrichtung weist eine Schnittstelle zu einer Speichersteuereinheit SE auf, die eine Schreibanforderung I/O, ein Freigabesignal E, das Potenzial Vwrite für den Schreibimpuls, das Potenzial V0 für den Mittelpegel und das Potenzial Verase für den Löschimpuls ausgibt. Die in 6 dargestellte Programmiervorrichtung enthält einen Kommandogenerator CG, der abhängig von den ihm von der Speichersteuereinheit SE zugeführten Signalen Befehlssignale C1, C2 und C3 ausgibt, mit denen jeweils als Schalter dienende FET-Transistoren Sch1, Sch2 und Sch3 geöffnet und geschlossen werden. Die Ausgänge dieser drei Schalter sind zusammengefasst und führen in Abhängigkeit von den Befehlssignalen C1, C2, C3 des Kommandogenerators CG den Löschimpuls mit dem Potenzial Verase, den Schreibimpuls mit dem Potenzial Vwrite und den Mittenpegel zur Zelle. Somit bewirkt die in 6 dargestellte Programmiervorrichtung, dass der Kommandogenerator CG auf den Empfang eines Schreibanforderungssignals I/O und eines Freigabesignals E von der Speichersteuereinheit SE im Schreibzyklus die diesen Eingangssignalen entsprechenden Befehlssignale C1, C2 und C3 ausgibt, mit denen jeweils einer der Schalter Sch1, Sch2 und Sch3 geöffnet bzw. geschlossen wird. Diese Schalter Sch1, Sch2 und Sch3 sind jeweils mit einem dem Schreibimpuls entsprechenden Pegel Vwrite, dem Mittenpegel V0 und dem dem Löschimpuls entsprechenden Pegel Verase beaufschlagt und geben auf der Grundlage dieser Pegel bzw. Potenziale den Schreibimpuls und Löschimpuls und den Mittenpegel an die Zelle so, wie es das zuvor beschriebene und in dem Flussdiagramm der 4 veranschaulichte Verfahren erfordert.
  • 7A zeigt ein schematisches Schaltungsdiagramm einer einem dritten Aspekt der Erfindung entsprechenden Programmiervorrichtung zur Programmierung von CBR-Speicherzellen. Eine Bewertungslogik weist ein NAND-Glied 2 auf, welches eingangsseitig mit einem von außen oder einer Speichersteuereinheit (nicht gezeigt) empfangenen Schreibanforderungssignal W und mit einem von einem Senseamplifier (SA) erzeugten Lesesignal R beaufschlagt wird. Das NAND-Glied 2 führt eine logische NAND-Verknüpfung dieser beiden Eingangssignale R und W entsprechend der in den drei linken Spalten der 7B gezeigten Wahrheitstabelle aus. Dieses durch das NAND-Glied 2 verknüpfte Signal liegt einem ersten Eingang eines ersten UND-Glieds 3 an, dessen zweitem Eingang ein Freigabesignal E (von außen oder einer Speichersteuereinheit) zugeführt wird. Das am Ausgang des ersten UND-Glieds 3 erzeugte Signal wird dann noch mit der Schreibanforderung W vom Eingang I/O durch ein zweites UND-Glied 4 verknüpft, das ein Ausgangssignal "OUT" erzeugt, wie es in der rechten Spalte der in 7B gezeigten Wahrheitstabelle enthalten ist. Somit wird das Ausgangssignal "OUT" von der in 7A gezeigten Programmiervorrichtung nur dann erzeugt, wenn sich der von der Zelle gelesene und vom Senseamplifier 1 erfasste Zellenzustand entsprechend dem Signal R vom Zustand der Schreibanforderung W unterscheidet.
  • Die Impulsdiagramme der 7C zeigen jeweils (linke Seite) den zur Programmierung einer logischen "1" am Ausgang "OUT" der in 7A gezeigten Schaltung erzeugten Schreibimpuls, der nur erzeugt wird, wenn die Eingangssignale R und W des NAND-Glieds 2 unterschiedlichen Zustand haben und (rechte Seite) einen Löschimpuls der in allen anderen Fällen der Zelle angelegt wird. Schreibimpuls "1" und Löschimpuls "0" sind Spannungsimpulse und haben umgekehrte Polarität, ausge hend von einem in 7C nicht näher bezeichneten Null- oder Mittenpegel.
  • 7D zeigt in Form eines schematischen Flussdiagramms die Funktionsweise der in 7A dargestellten Programmiervorrichtung. Nachdem der Schreibbefehl an den Speicher ergangen ist (Schritt S10), wird ein Lesepuls an die Speicherzelle angelegt, der Zellinhalt ausgelesen und zum Beispiel mit dem in 7A gezeigten Senseamplifier 1 bewertet (Schritt S11). Mit dem Schritt S12 wird die Schreibanforderung (Signal W) mit dem bewerteten Zellinhalt (Signal R) durch das NAND-Glied 2 bewertet, das heißt verglichen.
  • Falls beide dem NAND-Glied 2 anliegende Eingangssignale R und W identisch sind, wird, wenn das zu schreibende Datum einer logischen "1" entspricht (Abfrage S13) nichts weiter veranlasst, das heißt kein Schreibimpuls ausgegeben (Schritt S15). Falls das zu schreibende Datum einer logischen "0" entspricht, wird ein Löschimpuls angelegt (Schritt S16).
  • Dagegen wird, wenn die beiden Eingangssignale R und W am NAND-Glied 2 unterschiedlich sind, durch Schritt S14 beurteilt, ob ein Schreiben des Datums einer logischen "0" oder "1" entspricht. Im ersten Fall wird ein Löschimpuls angelegt (Schritt S16) und im zweiten Fall ein Schreibimpuls (Schritt S17).
  • Bei der in der 8A schematisch gezeigten Schaltungsanordnung, die eine dem vierten erfindungsgemäßen Aspekt entsprechende Programmiervorrichtung darstellt, ist das NAND-Glied 2 in der Bewertungslogik (7A) durch ein Exclusiv-ODER-Glied 12 ersetzt, während die anderen Komponenten, Eingangssignale und Signalverbindungen mit der in 7A gezeigten Schaltungsanordnung übereinstimmen.
  • Unter Zugrundelegung der in 8B gezeigten Wahrheitstabelle und des in 8C gezeigten Impulsdiagramms, das sich nicht von dem der 7C unterscheidet, wird die in 8D in Form eines Flussdiagramms schematisch dargestellte andere Funktionsweise der in 8A dargestellten Programmiervorrichtung erläutert. Durch die Funktion des in der Bewertungsschaltung enthaltenen Exklusiv-ODER-Glieds 12 wird nämlich das Überschreiben der Speicherzelle verhindert, wenn ein zu schreibendes Datum mit dem aktuellen Zustand der Zelle übereinstimmt. Zunächst sind die ersten drei Schritte S10–S12 der 8D identisch mit den Schritten S10–S12 der 7D. Wenn der Vergleich des Schritts S12 ergibt, dass ein Schreibdatum mit dem aktuellen Inhalt der Zelle identisch ist, wird nichts weiter veranlasst und zwar unabhängig davon, ob ein zu schreibendes Datum einer logischen "1" oder "0" entspricht. Wenn der durch das Exklusiv-ODER-Glied 12 durchgeführte Vergleich (Schritt S12) dagegen ergibt, dass sich das zu schreibende Datum von dem aktuellen Zustand der Speicherzelle unterscheidet, wird abhängig von dem in Schritt S14 ermittelten logischen Zustand des Schreibdatums ein Schreibimpuls zum Schreiben einer logischen "1" (Schritt S17) oder im anderen Fall ein Löschimpuls zum Löschen des Zelleninhalts der Speicherzelle angelegt (Schritt S16).
  • Die anhand der 7A–7D erläuterte Programmiervorrichtung der Erfindung hat gegenüber der zuvor anhand der 8A–8D erläuterten erfindungsgemäßen Programmiervorrichtung den Vorteil, dass durch die Vorrichtung der 7A auf jeden Fall der hochohmige "0"-Zustand aktualisiert oder "aufgefrischt" wird.
  • Bei den oben beschriebenen Programmiervorrichtungen wurde beispielhaft davon ausgegangen, dass Schreibimpuls und Löschimpuls Spannungsimpulse von jeweils gleicher Dauer und annähernd gleicher Amplitude sind. Da diese Voraussetzung jedoch nur beispielhaft ist, soll die durch die unabhängigen Ansprüche beanspruchte Programmiervorrichtung für Schreib- und Löschimpulse auch Stromimpulse und Impulse jeweils unterschiedlicher Dauer und Amplitude umfassen.
    • 1
    CBRAM-Speicherzelle
    "0", "1"
    logische Zustände
    I/O
    Schreibanforderung
    E
    Freigabesignal
    Vwrite
    Pegel des Schreibimpulses
    Verase
    Pegel des Löschimpulses
    V0
    Mittenpegel
    C1, C2, C3
    Befehlssignale
    Sch1, Sch2, Sch3
    Schalter
    R
    gelesener Zustand der Speicherzelle
    W
    Signal der Schreibaufforderung
    "OUT"
    Ausgangssignal zur Zelle
    SA
    Senseamplifier
    S1–S5
    Befehlsschritte eines ersten Ausführungs
    beispiels
    S10–S17
    Befehlsschritte eines zweiten Ausfüh
    rungsbeispiels

Claims (17)

  1. Verfahren zur Programmierung von CBRAM-Speicherzellen (1), die jeweils durch Anlegen eines Schreibimpulses einer bestimmten Polarität in einen einem ersten logischen Zustand ("1") entsprechenden niederohmigen oder Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter Polarität in einen einem zweiten logischen Zustand "0" entsprechenden hochohmigen oder Aus-Zustand versetzbar sind, dadurch gekennzeichnet, dass an jede zu programmierende Speicherzelle (1) vor einem Schreibimpuls, mit dem die Speicherzelle (1) in den ersten logischen Zustand ("1") versetzt werden soll, ein Löschimpuls angelegt wird.
  2. Programmierverfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Löschimpuls an die in den ersten logischen Zustand ("1") zu versetzende Speicherzelle (1) immer, das heißt ohne Berücksichtigung ihres aktuellen Zwischenzustands angelegt wird.
  3. Programmierverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Löschimpuls an die in den zweiten logischen Zustand ("0") zu versetzende Speicherzelle (1) immer, das heißt ohne Berücksichtigung ihres aktuellen logischen Zustands angelegt wird.
  4. Programmierverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Schreibimpuls und der Löschimpuls Stromimpulse sind.
  5. Programmierverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Schreibimpuls und der Löschimpuls Spannungsimpulse sind.
  6. Programmierverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Dauer des Löschimpulses gleich der Dauer des Schreibimpulses ist.
  7. Programmierverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Dauer des Löschimpulses länger als die Dauer des Schreibimpulses ist.
  8. Programmierverfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Amplitude des Löschimpulses gleich der Amplitude des Schreibimpulses ist.
  9. Programmierverfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Amplitude des Löschimpulses höher als die Amplitude des Schreibimpulses ist.
  10. Vorrichtung zur Durchführung des Verfahrens nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Kommandogenerator (CG) vorgesehen ist, der jeweils ein Schreibanforderungssignal (I/O) und ein Freigabesignal (E) von einer Speichersteuereinheit (SE) empfängt und im Schreibzyklus diesen Signalen entsprechende Befehlssignale (C1, C2, C3) ausgibt mit denen jeweils ein Schalter (Sch1, Sch2, Sch3) öffen- bzw. schließbar ist, wobei die Schaltereingänge jeweils mit einem Schreibimpuls (Vwrite) einem Löschimpuls (Verase) und einem Mittenpegel (V0) beaufschlagt sind und abhängig von ihrem "Offen"- und "Geschlossen"-Zustand diese Eingangssignale der Speicherzelle anlegen.
  11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass der Schreibimpulse (Vwrite), Löschimpuls (Verase) und der Mittelpegel (V0) jeweils Spannungssignale sind.
  12. Vorrichtung zur Programmierung von CBRAM-Speicherzellen, bei der die Speicherzellen (1) durch Anlegen eines Schreibimpulses einer bestimmten Polarität in einen einem ersten logischen Zustand ("1") entsprechenden niederohmigen oder Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter Polarität in einen einem zweiten logischen Zustand ("0") entsprechenden hochohmigen oder Aus-Zustand versetzbar sind, dadurch gekennzeichnet, dass eine Bewertungslogik (2, 3, 4) vorgesehen ist, die einen aus einer jeweils zu beschreibenden Speicherzelle ausgelesenen Zellinhalt (R) mit einem zu speichernden Datum (W) vergleicht und der Speicherzelle im Schreibzyklus einen Löschimpuls immer zuführt, wenn das zu speichernde Datum gleich dem zweiten logischen Zustand ("0") ist und einen Schreibimpuls ("1") zum Schreiben eines ersten logischen Zustands ("1") entsprechenden Datum zuführt, wenn der Vergleich der Bewertungslogik ergibt, dass sich der logische Wert des ausgelesenen Zellinhalts (R) von dem zu speichernden Datum unterscheidet.
  13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass die Bewertungslogik (2, 3, 4) ein NAND-Glied (2) aufweist, um eine logische NAND-Verknüpfung des ausgelesenen Zellinhalts (R) mit dem jeweils zu speichernden Datum (W) durchzuführen.
  14. Vorrichtung nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass der Schreibimpuls (Vwrite), Löschimpuls (Verase) jeweils Spannungsimpulse sind.
  15. Vorrichtung zur Programmierung von CBRAM-Speicherzellen (1), die jeweils durch Anlegen eines Schreibimpulses einer bestimmten Polarität in einen einem ersten logischen Zustand ("1") entsprechenden niederohmigen oder Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter Polarität in einen einem zweiten logischen Zustand ("0") entsprechenden hochohmigen oder Aus-Zustand versetzbar sind, dadurch gekennzeichnet, dass eine Bewertungslogik (12, 13, 14) vorgesehen ist, die einen aus einer jeweils zu beschreibenden Speicherzelle ausgelesenen Zellinhalt (R) mit einem zu speichernden Datum (W) vergleicht und der Speicherzelle den Schreibzyklus nur dann, wenn der Vergleich ergibt, dass sich der logische Wert des ausgelesenen Zellinhalts (R) von einem zu speichernden Datum unterscheidet, einen Schreibimpuls zuführt, wenn ein dem ersten logischen Wert ("1") entsprechendes Datum zu speichern ist und einen Löschimpuls zuführt, wenn ein dem zweiten logischen Wert ("0") entsprechendes Datum zu speichern ist.
  16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass die Bewertungslogik (12, 13, 14) ein Exklusiv-ODER-Glied aufweist, um eine logische "Exklusiv-ODER"-Verknüpfung des ausgelesenen Zelleninhalts (R) mit dem jeweils zu speichernden Datum (W) durchzuführen.
  17. Vorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass der Schreibimpuls (Vwrite) und der Löschimpuls (Verase) jeweils Spannungsimpulse sind.
DE102004019860A 2004-04-23 2004-04-23 Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen Expired - Fee Related DE102004019860B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004019860A DE102004019860B4 (de) 2004-04-23 2004-04-23 Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen
KR1020067017746A KR100833388B1 (ko) 2004-04-23 2005-04-20 Ｃｂｒａｍ 메모리 셀 프로그래밍 방법 및 장치
PCT/DE2005/000723 WO2005104134A1 (de) 2004-04-23 2005-04-20 Verfahren und vorrichtung zur programmierung von cbram-speicherzellen
JP2007501115A JP4564049B2 (ja) 2004-04-23 2005-04-20 導電性架橋構造ランダムアクセスメモリの各メモリセルのための書込装置および上記各メモリセルのための書込方法
US11/515,421 US7400528B2 (en) 2004-04-23 2006-09-05 Intergrated circuit for programming resistive memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004019860A DE102004019860B4 (de) 2004-04-23 2004-04-23 Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen

Publications (2)

Publication Number Publication Date
DE102004019860A1 DE102004019860A1 (de) 2005-11-17
DE102004019860B4 true DE102004019860B4 (de) 2006-03-02

Family

ID=34965974

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004019860A Expired - Fee Related DE102004019860B4 (de) 2004-04-23 2004-04-23 Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen

Country Status (5)

Country Link
US (1) US7400528B2 (de)
JP (1) JP4564049B2 (de)
KR (1) KR100833388B1 (de)
DE (1) DE102004019860B4 (de)
WO (1) WO2005104134A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004040750B4 (de) * 2004-08-23 2008-03-27 Qimonda Ag Speicherzellenanordnung mit Speicherzellen vom CBRAM-Typ und Verfahren zum Programmieren derselben
US8531863B2 (en) * 2005-05-20 2013-09-10 Adesto Technologies Corporation Method for operating an integrated circuit having a resistivity changing memory cell
JP4742696B2 (ja) * 2005-06-27 2011-08-10 ソニー株式会社 記憶装置
EP1835509A1 (de) 2006-03-14 2007-09-19 Qimonda AG Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle
JP2008010035A (ja) * 2006-06-27 2008-01-17 Sony Corp 記憶装置
US7916523B2 (en) * 2006-12-05 2011-03-29 Spansion Llc Method of erasing a resistive memory device
US7583546B2 (en) * 2007-06-08 2009-09-01 Qimonda Ag Apparatus and method of operating an integrated circuit
JP5262402B2 (ja) * 2008-08-04 2013-08-14 富士通株式会社 記憶装置及びデータ保持方法
JP2011060388A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 不揮発性メモリ装置
US8385102B2 (en) * 2010-05-11 2013-02-26 Sandisk 3D Llc Alternating bipolar forming voltage for resistivity-switching elements
JP5756622B2 (ja) 2010-11-30 2015-07-29 株式会社日立製作所 半導体装置
CN104040634A (zh) 2012-01-12 2014-09-10 索尼公司 存储控制装置、存储装置、信息处理系统及其处理方法
US20140301132A1 (en) 2012-01-16 2014-10-09 Sony Corporation Storage control device, storage device, information processing system, and processing method thereof
US8804399B2 (en) 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
US9305643B2 (en) * 2012-03-27 2016-04-05 Adesto Technologies Corporation Solid electrolyte based memory devices and methods having adaptable read threshold levels
JP5807103B2 (ja) * 2014-09-18 2015-11-10 株式会社日立製作所 半導体装置
US10157650B1 (en) * 2017-07-26 2018-12-18 Micron Technology, Inc. Program operations in memory
CN109426616B (zh) * 2017-08-31 2023-08-04 华邦电子股份有限公司 字节编程方法以及页面编程方法
KR20190124015A (ko) * 2018-04-25 2019-11-04 에스케이하이닉스 주식회사 저항 변화 메모리 장치를 포함하는 메모리 시스템 및 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040076051A1 (en) * 2001-09-20 2004-04-22 Klein Rita J. Electro- and electroless plating of metal in the manufacturing of PCRAM devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1308711A (en) * 1969-03-13 1973-03-07 Energy Conversion Devices Inc Combination switch units and integrated circuits
JPH0963286A (ja) * 1995-08-29 1997-03-07 Oki Micro Design Miyazaki:Kk データ書換回路
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
AU2003233406A1 (en) * 2002-03-15 2003-09-29 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6751114B2 (en) * 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
JP4285082B2 (ja) * 2003-05-27 2009-06-24 ソニー株式会社 記憶装置
US7088608B2 (en) * 2003-12-16 2006-08-08 Freescale Semiconductor, Inc. Reducing power consumption during MRAM writes using multiple current levels

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040076051A1 (en) * 2001-09-20 2004-04-22 Klein Rita J. Electro- and electroless plating of metal in the manufacturing of PCRAM devices

Also Published As

Publication number Publication date
US20070053224A1 (en) 2007-03-08
JP4564049B2 (ja) 2010-10-20
US7400528B2 (en) 2008-07-15
WO2005104134A1 (de) 2005-11-03
KR100833388B1 (ko) 2008-05-28
JP2007525785A (ja) 2007-09-06
DE102004019860A1 (de) 2005-11-17
KR20070003894A (ko) 2007-01-05

Similar Documents

Publication Publication Date Title
DE102004019860B4 (de) Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen
DE602006000579T2 (de) Verfahren für den Betrieb eines PMC-Speichers und CBRAM-Schaltung
DE112005002818B4 (de) Diodenarrayarchitektur zum Adressieren von Widerstandspeicherarrays im Nanomaßstab
DE60130012T2 (de) Beschreibbare verfolgungszellen
DE102006047434B4 (de) Verfahren zum Ermitteln des Speicherzustands einer resistiven Multi-Level-Speicherzelle, Verfahren zur Programmierung eines Speicherzustands einer resistiven Speicherzelle, Vorrichtung zur Messung des Speicherzustands einer resistiven M-L-Speicherzelle
DE3249671C2 (de)
DE69810270T2 (de) Differentielle flash-speicherzelle und betriebsverfahren dafür
DE60109472T2 (de) Verfahren zur durchführung von schreib- und leseoperationen in einem passiven matrix-speicher und vorrichtung zur durchführung des verfahrens
DE102006000618A1 (de) Speichervorrichtung
EP1630817A2 (de) Resistive Speicheranordnung, insbesondere CBRAM-Speicher
WO2006058647A1 (de) Speicherschaltung wie verfahren zum bewerten eines speicherdatums einer cbram-widerstandsspeicherzelle
DE602004010744T2 (de) Aufzeichnungsverfahren zur Vermeidung von unnötigem Anlegen einer Spannung an ein Speicherelement
DE102004045219B4 (de) Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE102004047666A1 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE2514582B1 (de) Schaltung zur erzeugung von leseimpulsen
DE102004018859B3 (de) Verwendung einer Speicherschaltung zum Bereitstellen einer Information für eine vorgegebene Zeitdauer
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE10001940A1 (de) Direktzugriffsspeicherbauelement und Betriebsverfahren hierfür
EP0070461B1 (de) Zähler mit nichtflüchtiger Speicherung
DE102005003025B4 (de) PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
EP1881503A1 (de) Verfahren und Speicherschaltung zum Betreiben einer Widerstandsspeicherzelle
DE102006033915B3 (de) Verfahren und Speicherschaltung zum Betreiben einer Widerstandsspeicherzelle
DE102007015281A1 (de) Resistiv schaltende Speicherzelle und Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee