-
"Conductive Bridging"-Speicherzellen (CBRAM)
stellen eine neue und Erfolg versprechende Technologie für Halbleiterbasierte
Speicherbausteine dar. Zukünftig
sind auf der CB-Technologie
beruhende Produkte sowohl als Ersatz für Flash-Speicher als auch für DRAM-Speicher möglich.
-
R.
Symanczyk et al. beschreiben in "Electrical
characterization of solid state ionic memory elements" in NVMTS'03, San Diego, 2003
die elektrischen Eigenschaften von auf so genannten Festkörperelektrolyten
beruhenden Speicherelementen, wobei diese Elemente aufgrund ihres
Arbeitsprinzips auch programmierbare Metallisierungszellen oder abgekürzt PMC
genannt werden. Bei derartigen Speicherzellen befindet sich zwischen
einer als Ionenspender dienenden Metallelektrode, zum Beispiel aus
Cu, Ag, Au, Zn und einer Gegenelektrode aus Inertmaterial, zum Beispiel
W, Ti, Ta, TiN, dotiertem Si oder Pt eine glasartige oder poröse Schicht,
zum Beispiel aus Chalcogenidglas wie GeSe, GeS oder aus AgSe, CuS,
WOx etc. Beim Anlegen eines Spannungs- oder Stromimpulses zwischen
den Elektroden werden durch eine Redox-Reaktion Metallionen in das
Chalcogenidglas getrieben, die dort Metall angereicherte Cluster
bilden, so dass bei einer ausreichenden Metallkonzentration eine
leitende Brücke zwischen
den beiden Elektroden gebildet wird, die einen niederohmigen oder
Ein-Zustand der Speicherzelle bildet. Ein elektrischer Strom- oder
Spannungsimpuls umgekehrter Polarität invertiert die Redox-Reaktion, so dass
die Metallionen aus dem Chalcogenidglas gezogen und die mit Metall
angereicherten Cluster verringert werden. Auf diese Weise bricht
die metallisch leitende Brücke
ab, und es bildet sich dann ein hochohmiger oder Aus-Zustand der
Speicherzelle.
-
Die
beiliegenden 1A und 1B veranschaulichen schematisch
die oben erwähnten
möglichen
Zustände
einer derartigen CBRAM-Speicherzelle 1,
nämlich 1A den hochohmigen oder Aus-Zustand und 1B den niederohmigen oder Ein-Zustand,
wobei der hochohmige Zustand zum Beispiel dem logischen Zustand "0" und der niederohmige Zustand dem
logischen "1"-Zustand zugeordnet
werden können.
-
US
2004/0076051 A1 beschreibt eine derartige CBRAM-Speicherzelle. Darin werden Maßnahmen
beschrieben, wie eine Degradation der Speicherschicht, die schon
bei der Herstellung auftreten kann, zu verhindern ist. Die Druckschrift
beschreibt keine Maßnahmen,
eine Degradation während
des Betriebs zu verhindern.
-
In
den 2A und 2B ist schematisch ein Schreibvorgang
zum Schreiben einer logischen "1" durch
Anlegen eines Strom- oder Spannungsimpulses an die CBRAM-Speicherzelle 1 veranschaulicht, während die 2C und 2D schematisch einen Löschvorgang
veranschaulichen, bei dem durch Anlegen eines Strom- oder Spannungsimpulses
umgekehrter Polarität
eine im niederohmigen oder Ein-Zustand befindliche CBRAM-Speicherzelle 1 in
den hochohmigen oder Aus-Zustand (2D)
versetzt wird.
-
In
dem zuvor erwähnten
Fachbericht ist die Eignung derartiger Speicherzellen für hochdichte
und schnelle nichtflüchtige
Speicher erkannt und untersucht worden.
-
Für einen
zuverlässigen
Betrieb über
längere Zeiten
sind spezielle Programmier- und Löschstrategien nötig, um
die Zykelfestigkeit zu garantieren. Die beiliegende 3 zeigt grafisch das Ergebnis eines typischen
Zykeltests, wie es bei nicht hinreichend kalibriertem Löschvorgang
auftritt: Auf der Abszissenachse ist die Anzahl der Zyklen, mit
der die CBRAM-Zelle
gezykelt wurde und auf der Ordinatenachse der elektrische Widerstand
der CBRAM-Zelle aufgetragen. Da der Ein-Zustand stärker geschrieben
als gelöscht
wurde, degradiert der Widerstand des so erzeugten Aus-Zustands mit
zunehmender Zykelzahl. Damit ist klar, dass im Extremfall ein direktes,
wiederholtes Schreiben eines dem Ein-Zustand entsprechenden logischen "1"-Zustands in CBRAM-Speicherzellen gravierenden
Schreib-Imprint verursacht und die Zelle sehr schnell zerstört würde.
-
Es
ist somit Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung
zur Programmierung von CBRAM-Speicherzellen anzugeben, bei dem ein
wiederholtes Schreiben einer dem niederohmigen Zellenzustand entsprechenden
logischen "1" in eine CBRAM-Speicherzelle
vermieden und damit eine frühzeitige
Zerstörung
der Zelle durch Schreib-Imprint verhindert werden kann.
-
Diese
Aufgabe wird anspruchsgemäß gelöst.
-
Gemäß einem
ersten Aspekt der Erfindung ist ein Verfahren zur Programmierung
von CBRAM-Speicherzellen vorgesehen, bei dem die Speicherzellen
durch Anlegen eines Schreibimpulses einer bestimmten Polarität in einen
einem ersten logischen Zustand entsprechenden niederohmigen oder
Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter
Polarität
in einen einem zweiten logischen Zustand entsprechenden hochohmigen
oder Aus-Zustand versetzbar sind, wobei an jede zu programmierende
Speicherzelle vor einem Schreibimpuls, mit dem die Speicherzelle
in den ersten logischen Zustand versetzt werden soll, ein Löschimpuls
angelegt wird.
-
Ferner
betrifft die Erfindung eine Vorrichtung zur Durchführung des
obigen Verfahrens, die gemäß einem
zweiten Aspekt dadurch gekennzeichnet ist, dass ein Kommandogenerator
vorgesehen ist, der jeweils ein Schreibanforderungssignal und ein
Freigabesignal von einer Speichersteuereinheit empfängt und
im Schreibzyklus diesen Signalen entsprechende Befehlssignale ausgibt
mit denen jeweils ein Schalter öffen-
bzw. schließbar
ist, wobei die Schaltereingänge
jeweils mit einem Schreibimpulse einem Löschimpuls und einem Mittenpegel
beaufschlagt sind und abhängig
von ihrem "Offen"- und "Geschlossen"-Zustand diese Eingangssignale der Speicherzelle
anlegen.
-
Gemäß einem
dritten Aspekt betrifft die Erfindung eine weitere Vorrichtung zur
Programmierung von CBRAM-Speicherzellen, bei der die Speicherzellen
durch Anlegen eines Schreibimpul ses einer bestimmten Polarität in einen
einem ersten logischen Zustand entsprechenden niederohmigen oder Ein-Zustand
und durch Anlegen eines Löschimpulses
entgegengesetzter Polarität
in einen einem zweiten logischen Zustand entsprechenden hochohmigen oder
Aus-Zustand versetzbar sind, wobei eine Bewertungslogik vorgesehen
ist, die einen aus einer jeweils zu beschreibenden Speicherzelle
ausgelesenen Zellinhalt mit einem zu speichernden Datum vergleicht
und der Speicherzelle im Schreibzyklus einen Löschimpuls immer zuführt, wenn
das zu speichernde Datum gleich dem zweiten logischen Zustand ist und
einen Schreibimpuls zum Schreiben eines ersten logischen Zustands
entsprechenden Datum zuführt, wenn
der Vergleich der Bewertungslogik ergibt, dass sich der logische
Wert des ausgelesenen Zellinhalts von dem zu speichernden Datum
unterscheidet. In dieser Vorrichtung weist die Bewertungslogik bevorzugt
ein NAND-Glied auf, um eine logische NAND-Verknüpfung des ausgelesenen Zelleninhalts mit
dem jeweils zu speichernden Datum durchzuführen.
-
Gemäß einem
vierten Aspekt betrifft die Erfindung eine Vorrichtung zur Programmierung
von CBRAM-Speicherzellen, die jeweils durch Anlegen eines Schreibimpulses
einer bestimmten Polarität
in einen einem ersten logischen Zustand entsprechenden niederohmigen
oder Ein-Zustand und durch Anlegen eines Löschimpulses entgegengesetzter
Polarität
in einen einem zweiten logischen Zustand entsprechenden hochohmigen
oder Aus-Zustand versetzbar sind, wobei eine Bewertungslogik vorgesehen
ist, die einen aus einer jeweils zu beschreibenden Speicherzelle
ausgelesenen Zellinhalt mit einem zu speichernden Datum vergleicht
und der Speicherzelle den Schreibzyklus nur dann, wenn der Vergleich ergibt,
dass sich der logische Wert des ausgelesenen Zellinhalts von einem
zu speichernden Datum unterscheidet, einen Schreibimpuls zuführt, wenn
ein dem ersten logischen Wert entsprechendes Datum zu speichern
ist und einen Löschimpuls
zuführt,
wenn ein dem zweiten logischen Wert entsprechendes Datum zu speichern
ist. Bei dieser Vorrichtung weist die Bewertungslogik bevorzugt
ein Exklusiv- ODER-Glied auf,
um eine logische "Exklusiv-ODER"-Verknüpfung des
ausgelesenen Zelleninhalts mit dem jeweils zu speichernden Datum
durchzuführen.
-
Das
dem ersten Aspekt entsprechende Programmierverfahren stellt sicher,
das Speicherzellen vor einem erneuten Beschreiben stets gelöscht werden.
Bei dem dem ersten Aspekt der Erfindung entsprechenden Programmierverfahren
setzen sich die Schreibvorgänge
in 50 % aller Fälle
aus einer sowie in 50 % aller Fälle
aus zwei Operationen zusammen. Dagegen sind bei den dem dritten
und vierten Aspekt der Erfindung entsprechenden Programmiervorrichtungen
stets eine Leseoperation und in 50 % aller Fälle eine Schreiboperation nötig. Damit
reduziert sich bei den dem dritten und vierten Aspekt der Erfindung
entsprechenden Vorrichtungen insbesondere die Anzahl der Schreiboperationen,
die aufgrund der deutlich höheren
Spannungen und Ströme
die Speicherzelle wesentlich stärker
belasten als Lesevorgänge.
Bei der dem dritten und vierten erfindungsgemäßen Aspekt entsprechenden Programmiervorrichtung
erreicht die Bewertungslogik, dass der Zellinhalt beim Überschreiben
nur verändert
wird, wenn dies aufgrund eines sich ändernden Bitzustands wirklich nötig ist.
Damit gleicht aus Geschwindigkeitsgesichtspunkten das dem ersten
Aspekt entsprechende Programmierverfahren sowie die zur Durchführung dieses
Verfahrens entworfene Vorrichtung der Funktionsweise der dem dritten
und vierten Aspekt der Erfindung entsprechenden Vorrichtungen, da
(unter Annahme gleich langer Lese- und Schreibzyklen) im Mittel
1,5 Operationen pro Schreibzugriff erforderlich sind.
-
Im
Vergleich zum direkten Überschreiben der
Zellen benötigt
das erfindungsgemäße Programmierverfahren
mehr Zeit, ermöglicht
dafür aber
eine lange Zykelfestigkeit der Speicherzellen. Zusätzlich haben
die dem dritten und vierten Aspekt der Erfindung entsprechenden
Programmiervorrichtungen das Potenzial eines reduzierten Energiebedarfs,
abhängig
von den geschriebenen bzw. zu schreibenden Daten.
-
Nachstehend
werden das erfindungsgemäßen Programmierverfahren
und die erfindungsgemäßen Vorrichtungen
zur Programmierung von CBRAM-Speicherzellen bezogen auf die Zeichnung näher erläutert. Die
Zeichnungsfiguren zeigen im Einzelnen:
-
1A und 1B schematisch
und symbolisch den hochohmigen Aus-Zustand und niederohmigen Ein-Zustand
einer CBRAM-Speicherzelle (einleitend bereits beschrieben);
-
2A–2D schematisch
die bereits eingangs beschriebenen unterschiedlichen Zustände einer
CBRAM-Speicherzelle
beim Schreiben einer logischen "1" und
beim Löschvorgang;
-
3 grafisch
Ergebnisse eines Zykeltests von CBRAM-Speicherzellen (eingangs bereits
beschrieben);
-
4 ein
schematisches Flussdiagramm eines Ausführungsbeispiels eines erfindungsgemäßen Programmierverfahrens;
-
5 ein
schematisches Impulsdiagramm von den der Zelle jeweils zum Löschen ("0") und zum Schreiben einer logischen
("1") zugeführten Impulsen;
-
6 eine
zur Durchführung
des dem ersten Aspekt der Erfindung entsprechenden Programmierverfahrens,
wie es das Flussdiagramm in 4 zeigt, entworfene
Programmiervorrichtung;
-
7A,
B und 7C jeweils ein schematisches Schaltungsdiagramm,
eine Wahrheitstabelle und der Zelle zugeführte Impulsformen für die dem dritten Aspekt
der Erfindung entsprechende Programmiervorrichtung;
-
7D ein
Flussdiagramm, das die Funktionsweise der in 7A dargestellten
Programmiervorrichtung veranschaulicht;
-
8A, 8B, 8C jeweils
ein schematisches Schaltungsdiagramm, eine Wahrheitstabelle und
Impulsformen einer dem vierten Aspekt der Erfindung entsprechenden
Programmiervorrichtung; und
-
8D ein
schematisches Flussdiagramm, das die Funktionsweise der in 8A dargestellten Programmiervorrichtung
veranschaulicht.
-
Bei
dem in 4 in Form eines schematischen Flussdiagramms dargestellten,
dem ersten Aspekt der Erfindung entsprechenden Verfahren zur Programmierung
von CBRAM-Speicherzellen wird in jedem Fall vor einem Neubeschreiben
derselben ihr momentaner Zustand gelöscht und die Speicherzelle in
den Aus-Zustand versetzt (vgl. die eingangs beschriebenen 2C und 2D).
Dies ist problemlos möglich,
da CBRAM-Zellen keinen Erase-Imprint ausweisen
(vgl. die eingangs erwähnte
Druckschrift). Der Kommandoablauf sieht in diesem Fall vor, dass nach
der Schreibanforderung (Schritt S1) und der Erkennung bzw. Abfrage,
ob eine "1" oder eine "0" geschrieben wird (Schritt S2)
in jedem Fall zunächst
ein Löschimpuls
an die selektierte Zelle ausgegeben wird (Schritte S3 und S4) und
nur im Fall, dass eine "1" geschrieben
werden soll, der anschließende Schreibimpuls
(Schritt S5) folgt. Dies beseitigt die Gefahr des Schreib-Imprints
für das "1"-Datum.
-
5 zeigt
in seiner linken Hälfte
ein Beispiel für
einen einer Speicherzelle zugeführten
Löschimpuls "0", wohingegen die rechte Hälfte der 5 ein
Impulsdiagramm für
den Fall zeigt, dass eine "1" in die Speicherzelle
eingeschrieben wird. Wie gezeigt, haben der Löschimpuls Verase und
der Schreibimpuls Vwrite entgegengesetzte
Polaritäten und
gehen von einem Mitten- oder Nullpegel aus. Weiterhin zeigt der
rechte Teil der 5, das jedem Schreibimpuls mit
dem eine 1 in die Speicherzelle programmiert wird, ein
Löschimpuls
Verase vorausgeht.
-
Die
in 6 schematisch dargestellte Schaltungsanordnung
ist eine Vorrichtung zur Durchführung
des im Flussdiagramm der 4 dargestellten Programmierverfahren.
Diese Vorrichtung weist eine Schnittstelle zu einer Speichersteuereinheit
SE auf, die eine Schreibanforderung I/O, ein Freigabesignal E, das
Potenzial Vwrite für den Schreibimpuls, das Potenzial
V0 für
den Mittelpegel und das Potenzial Verase für den Löschimpuls
ausgibt. Die in 6 dargestellte Programmiervorrichtung
enthält
einen Kommandogenerator CG, der abhängig von den ihm von der Speichersteuereinheit
SE zugeführten
Signalen Befehlssignale C1, C2 und
C3 ausgibt, mit denen jeweils als Schalter
dienende FET-Transistoren Sch1, Sch2 und Sch3 geöffnet und geschlossen werden.
Die Ausgänge
dieser drei Schalter sind zusammengefasst und führen in Abhängigkeit von den Befehlssignalen
C1, C2, C3 des Kommandogenerators CG den Löschimpuls
mit dem Potenzial Verase, den Schreibimpuls
mit dem Potenzial Vwrite und den Mittenpegel
zur Zelle. Somit bewirkt die in 6 dargestellte
Programmiervorrichtung, dass der Kommandogenerator CG auf den Empfang
eines Schreibanforderungssignals I/O und eines Freigabesignals E
von der Speichersteuereinheit SE im Schreibzyklus die diesen Eingangssignalen
entsprechenden Befehlssignale C1, C2 und C3 ausgibt,
mit denen jeweils einer der Schalter Sch1, Sch2 und Sch3 geöffnet bzw.
geschlossen wird. Diese Schalter Sch1, Sch2 und Sch3 sind jeweils
mit einem dem Schreibimpuls entsprechenden Pegel Vwrite,
dem Mittenpegel V0 und dem dem Löschimpuls
entsprechenden Pegel Verase beaufschlagt
und geben auf der Grundlage dieser Pegel bzw. Potenziale den Schreibimpuls
und Löschimpuls und
den Mittenpegel an die Zelle so, wie es das zuvor beschriebene und
in dem Flussdiagramm der 4 veranschaulichte Verfahren
erfordert.
-
7A zeigt
ein schematisches Schaltungsdiagramm einer einem dritten Aspekt
der Erfindung entsprechenden Programmiervorrichtung zur Programmierung
von CBR-Speicherzellen. Eine Bewertungslogik weist ein NAND-Glied 2 auf,
welches eingangsseitig mit einem von außen oder einer Speichersteuereinheit
(nicht gezeigt) empfangenen Schreibanforderungssignal W und mit
einem von einem Senseamplifier (SA) erzeugten Lesesignal R beaufschlagt
wird. Das NAND-Glied 2 führt eine logische NAND-Verknüpfung dieser
beiden Eingangssignale R und W entsprechend der in den drei linken Spalten
der 7B gezeigten Wahrheitstabelle aus. Dieses durch
das NAND-Glied 2 verknüpfte
Signal liegt einem ersten Eingang eines ersten UND-Glieds 3 an,
dessen zweitem Eingang ein Freigabesignal E (von außen oder
einer Speichersteuereinheit) zugeführt wird. Das am Ausgang des
ersten UND-Glieds 3 erzeugte Signal wird dann noch mit
der Schreibanforderung W vom Eingang I/O durch ein zweites UND-Glied 4 verknüpft, das
ein Ausgangssignal "OUT" erzeugt, wie es
in der rechten Spalte der in 7B gezeigten
Wahrheitstabelle enthalten ist. Somit wird das Ausgangssignal "OUT" von der in 7A gezeigten
Programmiervorrichtung nur dann erzeugt, wenn sich der von der Zelle
gelesene und vom Senseamplifier 1 erfasste Zellenzustand
entsprechend dem Signal R vom Zustand der Schreibanforderung W unterscheidet.
-
Die
Impulsdiagramme der 7C zeigen jeweils (linke Seite)
den zur Programmierung einer logischen "1" am
Ausgang "OUT" der in 7A gezeigten
Schaltung erzeugten Schreibimpuls, der nur erzeugt wird, wenn die
Eingangssignale R und W des NAND-Glieds 2 unterschiedlichen
Zustand haben und (rechte Seite) einen Löschimpuls der in allen anderen
Fällen
der Zelle angelegt wird. Schreibimpuls "1" und
Löschimpuls "0" sind Spannungsimpulse und haben
umgekehrte Polarität,
ausge hend von einem in 7C nicht näher bezeichneten Null- oder Mittenpegel.
-
7D zeigt
in Form eines schematischen Flussdiagramms die Funktionsweise der
in 7A dargestellten Programmiervorrichtung. Nachdem
der Schreibbefehl an den Speicher ergangen ist (Schritt S10), wird
ein Lesepuls an die Speicherzelle angelegt, der Zellinhalt ausgelesen
und zum Beispiel mit dem in 7A gezeigten
Senseamplifier 1 bewertet (Schritt S11). Mit dem Schritt
S12 wird die Schreibanforderung (Signal W) mit dem bewerteten Zellinhalt (Signal
R) durch das NAND-Glied 2 bewertet, das heißt verglichen.
-
Falls
beide dem NAND-Glied 2 anliegende Eingangssignale R und
W identisch sind, wird, wenn das zu schreibende Datum einer logischen "1" entspricht (Abfrage S13) nichts
weiter veranlasst, das heißt
kein Schreibimpuls ausgegeben (Schritt S15). Falls das zu schreibende
Datum einer logischen "0" entspricht,
wird ein Löschimpuls
angelegt (Schritt S16).
-
Dagegen
wird, wenn die beiden Eingangssignale R und W am NAND-Glied 2 unterschiedlich sind,
durch Schritt S14 beurteilt, ob ein Schreiben des Datums einer logischen "0" oder "1" entspricht. Im
ersten Fall wird ein Löschimpuls
angelegt (Schritt S16) und im zweiten Fall ein Schreibimpuls (Schritt S17).
-
Bei
der in der 8A schematisch gezeigten Schaltungsanordnung,
die eine dem vierten erfindungsgemäßen Aspekt entsprechende Programmiervorrichtung
darstellt, ist das NAND-Glied 2 in der Bewertungslogik
(7A) durch ein Exclusiv-ODER-Glied 12 ersetzt, während die
anderen Komponenten, Eingangssignale und Signalverbindungen mit
der in 7A gezeigten Schaltungsanordnung übereinstimmen.
-
Unter
Zugrundelegung der in 8B gezeigten Wahrheitstabelle
und des in 8C gezeigten Impulsdiagramms,
das sich nicht von dem der 7C unterscheidet,
wird die in 8D in Form eines Flussdiagramms
schematisch dargestellte andere Funktionsweise der in 8A dargestellten
Programmiervorrichtung erläutert.
Durch die Funktion des in der Bewertungsschaltung enthaltenen Exklusiv-ODER-Glieds 12 wird
nämlich
das Überschreiben der
Speicherzelle verhindert, wenn ein zu schreibendes Datum mit dem
aktuellen Zustand der Zelle übereinstimmt.
Zunächst
sind die ersten drei Schritte S10–S12 der 8D identisch
mit den Schritten S10–S12
der 7D. Wenn der Vergleich des Schritts S12 ergibt,
dass ein Schreibdatum mit dem aktuellen Inhalt der Zelle identisch
ist, wird nichts weiter veranlasst und zwar unabhängig davon,
ob ein zu schreibendes Datum einer logischen "1" oder "0" entspricht.
Wenn der durch das Exklusiv-ODER-Glied 12 durchgeführte Vergleich
(Schritt S12) dagegen ergibt, dass sich das zu schreibende Datum
von dem aktuellen Zustand der Speicherzelle unterscheidet, wird
abhängig
von dem in Schritt S14 ermittelten logischen Zustand des Schreibdatums
ein Schreibimpuls zum Schreiben einer logischen "1" (Schritt S17) oder im anderen
Fall ein Löschimpuls zum
Löschen
des Zelleninhalts der Speicherzelle angelegt (Schritt S16).
-
Die
anhand der 7A–7D erläuterte Programmiervorrichtung
der Erfindung hat gegenüber
der zuvor anhand der 8A–8D erläuterten
erfindungsgemäßen Programmiervorrichtung den
Vorteil, dass durch die Vorrichtung der 7A auf
jeden Fall der hochohmige "0"-Zustand aktualisiert
oder "aufgefrischt" wird.
-
Bei
den oben beschriebenen Programmiervorrichtungen wurde beispielhaft
davon ausgegangen, dass Schreibimpuls und Löschimpuls Spannungsimpulse
von jeweils gleicher Dauer und annähernd gleicher Amplitude sind.
Da diese Voraussetzung jedoch nur beispielhaft ist, soll die durch
die unabhängigen
Ansprüche
beanspruchte Programmiervorrichtung für Schreib- und Löschimpulse
auch Stromimpulse und Impulse jeweils unterschiedlicher Dauer und
Amplitude umfassen.
-
- 1
- CBRAM-Speicherzelle
- "0", "1"
- logische
Zustände
- I/O
- Schreibanforderung
- E
- Freigabesignal
- Vwrite
- Pegel
des Schreibimpulses
- Verase
- Pegel
des Löschimpulses
- V0
- Mittenpegel
- C1, C2, C3
- Befehlssignale
- Sch1,
Sch2, Sch3
- Schalter
- R
- gelesener
Zustand der Speicherzelle
- W
- Signal
der Schreibaufforderung
- "OUT"
- Ausgangssignal
zur Zelle
- SA
- Senseamplifier
- S1–S5
- Befehlsschritte
eines ersten Ausführungs
-
- beispiels
- S10–S17
- Befehlsschritte
eines zweiten Ausfüh
-
- rungsbeispiels