DE102007015281A1

DE102007015281A1 - Resistiv schaltende Speicherzelle und Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle

Info

Publication number: DE102007015281A1
Application number: DE200710015281
Authority: DE
Inventors: Michael Markert; Milena Dimitrova; Heinz Hönigschmid
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2007-03-29
Filing date: 2007-03-29
Publication date: 2008-10-02

Abstract

Die vorliegende Erfindung stellt eine widerstandsbasierte bzw. resistiv schaltende Speicherzelle sowie ein Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle, die durch Anlegen einer ersten Schwellspannung in einen niederohmigen Zustand versetzbar ist und durch Anlegen einer zweiten Schwellspannung in einen hochohmigen Zustand versetzbar ist, wobei das Auslesen des Dateninhalts der Speicherzelle durch Anlegen einer Spannung an die Speicherzelle im Bereich der ersten oder zweiten Schwellspannung oder einer höheren Spannung erfolgt.

Description

Gebiet der Erfindung
Die folgenden Ausführungen betreffen das technische Gebiet von widerstandsbasierten bzw. resistiv schaltenden Speicherzellen sowie ein Verfahren zum Betreiben resistiv schaltender Speicherzelle.
Hintergrund der Erfindung
Als mögliche Alternativen zu den bislang üblichen Halbleiter-Speichern, wie z. B. DRAM, SRAM oder FLASH, sind sogenannte widerstandsbasierte bzw. „resistive" oder „resistiv schaltende" Speicherbauelemente, insbesondere Phasenwechsel-Speicher (Phase Change Memories, PCM) bekannt. Bei Phasenwechselspeichern ist zwischen zwei Elektroden (z. B. einer Anode und einer Kathode) ein sogenanntes „aktives" oder auch „schaltaktives" Material bzw. ein Phasenwechselmedium angeordnet, wie z. B. ein Material mit einer entsprechenden Chalcogenid-Verbindung (z. B. einer Ge-Sb-Te- oder Ag-In-Sb-Te-Verbindung), das sich durch resistive Schaltfähigkeit auszeichnet.
Solche widerstandsbasierten Speichertechnologien werden z. B. bei PCRAM (phase change random access memory) oder CBRAM (conductive bridging random access memory) angewendet. Die genaue Funktionsweise solcher Technologien wird nachfolgend näher erläutert. Bei anderen widerstandsbasierten Speichertechnologien kann der physikalische Aufbau der Speicherzelle im Vergleich zu einer CBRAM-Speicherzelle oder einer PCRAM-Speicherzelle unterschiedlich sein, wobei jedoch das Prinzip des Schreibens, Löschens und Lesens des Zelleninhalts jeweils ähnlich ist.
Bei einer sogenannten Phasenwechsel-Speicherzelle (PCRAM) kann das Phasenwechsel-Material durch entsprechende Schaltvorgänge in einen amorphen, relativ schwach leitfähigen, oder einen kristallinen, relativ stark leitfähigen Zustand versetzt werden. Um bei einer resistiv schaltenden Phasenwechselspeicherzelle einen Wechsel von einem amorphen Zustand mit einer relativ schwachen elektrischen Leitfähigkeit in einen kristallinen Zustand mit einer relativ guten elektrischen Leitfähigkeit des schaltaktiven Materials zu schalten, kann an den Elektroden ein entsprechender Strom-Impuls bzw. Spannungs-Impuls mit einer Programmierspannung angelegt werden, der dazu führt, dass das schaltaktive Material über die Kristallisationstemperatur hinaus aufgeheizt wird, und kristallisiert (Programmiervorgang bzw. Schreibvorgang oder „SET-Vorgang").
Umgekehrt kann ein Zustandswechsel des schaltaktiven Phasenwechsel-Materials von einem kristallinen, d. h. relativ stark leitfähigen Zustand in einen amorphen, d. h. relativ schwach leitfähigen Zustand z. B. dadurch erreicht werden, dass mittels eines entsprechenden Strom-Impulses bzw. Spannungs-Impulses mit einer Löschspannung das schaltaktive Material über die Schmelztemperatur hinaus aufgeheizt, und anschließend durch schnelles Abkühlen in einen amorphen Zustand „abgeschreckt" wird (Löschvorgang bzw. „RESET-Vorgang").
Die Funktionsweise von Phasenwechselspeichern beruht folglich auf dem amorph-kristallinen Phasenübergang eines Phasenwechsel-Materials, wobei die beiden Zustände einer Phasenwechselspeicherzelle, nämlich der amorphe, hochohmige Zustand bzw. der kristalline, niederohmige Zustand, zusammen ein Bit, d. h. eine logische „1" oder eine logische „0" repräsentieren. Dabei wird der Effekt ausgenutzt, dass sich die beiden Phasen dieser Verbindungen in ihrer elektrischen Leitfähigkeit deutlich unterscheiden und der Zustand der Phasenwechselspeicherzelle somit wieder erkannt bzw. ausgelesen werden kann. Das Lesen des Speicherinhalts kann durch Anlegen einer Spannung unter der Programmierspannung und der Löschspannung erfolgen, so dass der Dateninhalt der Speicherzelle dabei nicht verändert wird.
Das Programmieren (Programmiervorgang bzw. Schreibvorgang oder „SET-Vorgang") einer sich im amorphen, hochohmigen Zustand befindlichen Speicherzelle in die niederohmige, kristalline Phase erfolgt, indem das Material des Phasenwechselspeichers durch einen elektrischen Heizimpuls über die Kristallisationstemperatur aufgeheizt und dabei kristallisiert wird. Der umgekehrte Vorgang, d. h. der Löschvorgang bzw. RESET-Vorgang, wird dadurch realisiert, indem das Material mit einem stärkeren Heizpuls, d. h. mit einem höheren Energieeintrag als beim Schreibvorgang bzw. SET-Vorgang, über den Schmelzpunkt des Phasenwechselmaterials hinaus aufgeheizt wird und mittels der an die Speicherzelle angelegten Löschspannung der amorphe, hochohmige Zustand in der Speicherzelle wieder hergestellt wird. Anschließend wird die Speicherzelle durch ein schnelles Abkühlen in diesem amorphen, hochohmigen Zustand „abgeschreckt". Das Auslesen des Dateninhalts einer PCRAM-Speicherzelle erfolgt üblicherweise durch das Anlegen einer elektrischen Spannung unterhalb der Spannungen, die zum Erreichen der Kristallisation oder zum Schmelzen des Phasenwechselmaterials erforderlich ist, um den Dateninhalt nicht zu verändern.
Bei CBRAM-Speicherzellen kann durch eine positive Spannung in einem sonst hochohmigen Material ein elektrisch leitender Pfad erzeugt werden, wobei die Speicherzelle einen niederohmigen Zustand annimmt. Der Programmiervorgang ist reversibel und lässt sich in einem Löschvorgang bei umgekehrter Polung mit negativer Spannung wieder umkehren, wodurch zwischen einem niederohmigen und einem hochohmigen Speicherzustand der Speicherzelle hin- und hergeschaltet werden kann. Die damit verbundenen physikalischen Vorgänge treten erst ab bestimmten Schwellspannungen auf, so dass Spannungen unterhalb dieser Schwellwerte zum Lesen der Zellinformation verwendet werden können. Diese Vorgänge zum Programmieren und Löschen einer CBRAM-Speicherzelle werden weiter unten anhand von 1 näher erläutert.
Mit solchen widerstandsbasierten Speichertechnologien können folglich Informationen in einer resistiven Speicherzelle durch einen elektrischen Widerstandswert gespeichert werden. Dabei wird eine bestimmte, beispielsweise positive Schwellspannung zum Schreiben der Zellinformation und eine bestimmte, beispielsweise negative Schwellspannung zum Löschen der Zellinformation an die Speicherzelle angelegt. Zum Auslesen der Zellinformation wird eine geringere Lese-Spannung an die Speicherzelle angelegt, wobei der aus der angelegten Lesespannung resultierende Strom I_read durch die Zelle wesentlich kleiner ist als der Programmierstrom I_set und der Löschstrom I_reset. Dies lässt sich auch durch die folgende Verhältnisgleichungen darstellen: Iread < Iset und Iread < Ireset
Bei herkömmlichen CBRAM-Speicherzellen musste folglich bislang für die Lesespannung zum Auslesen der Zellinformation ein ausreichender Abstand zu den beiden Schwellspannungen (Programmier- oder Löschspannung) eingehalten werden, um die Zellinformation beim Lesevorgang nicht zu verändern. Typischerweise weist eine konventionelle CBRAM-Speicherzelle Einschaltspannungen von ca. 240 mV und Ausschaltspannungen von ca. –80 mV auf. Daraus ergibt sich üblicherweise eine maximale Lesespannung von: 240 mV (Schwellspannung) – 100 mV (Sicherheitsdifferenz) = 140 mV (maximale Lesespannung)
Dadurch sind bei herkömmlichen CBRAM-Speicherzellen nur kurze Bitleitungen möglich und die niedrige Lesespannung muss verstärkt werden, was zu einem höheren Schaltungsaufwand mit langsamer Signalentwicklung führt und eine eigene Lesespannung erforderlich macht. Ferner ist ein Auslesen des Dateninhalts aus der CBRAM-Speicherzelle mit einer negativen Lesespannung praktisch nicht möglich, da die Schwellspannung zum Löschen der Speicherzelle beispielsweise nur ca. –80 mV beträgt und sich diese mit der Sicherheitsdifferenz von 100 mV etwa zu Null addiert. Mit einer Lesespannung im Bereich von 0 mV lassen sich jedoch keine Dateninhalte aus der Speicherzelle zuverlässig ermitteln.
Zusammenfassung der Erfindung
Die oben genannten Nachteile werden nach der vorliegenden Erfindung durch ein Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle mit den Merkmalen des Anspruchs 1 behoben. Gemäß einem weiteren Aspekt der vorliegenden Erfindung werden die oben genannten Nachteile ferner durch eine widerstandsbasierte bzw. resistiv schaltende Speicherzelle mit den Merkmalen des Anspruchs 16 behoben. Gemäß noch einem weiteren Aspekt der vorliegenden Erfindung werden die oben genannten Nachteile durch ein Speichersystem mit widerstandsbasierten bzw. resistiv schaltenden Speicherzellen mit den Merkmalen des Anspruchs 21 behoben.
Beschreibung bevorzugter Ausführungsformen
Die vorliegende Erfindung stellt ein Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle bereit, die durch Anlegen einer ersten Schwellspannung in einen niederohmigen Zustand versetzbar ist und durch Anlegen einer zweiten Schwellspannung in einen hochohmigen Zustand versetzbar ist, wobei das Auslesen des Dateninhalts der Speicherzelle durch Anlegen einer Spannung an die Speicherzelle im Bereich der ersten oder zweiten Schwellspannung oder einer höheren Spannung erfolgt.
Wie oben beschreiben, kann die erste Schwellspannung eine positive Schwellspannung oder eine Programmierspannung sein, welche die Speicherzelle in einen niederohmigen Zustand versetzt. Die zweite Schwellspannung kann eine negative Schwellspannung oder eine Löschspannung sein, welche die Speicherzelle in einen hochohmigen Zustand versetzt.
Im Prinzip löst die vorliegende Erfindung die oben genannten Probleme, indem beim Auslesen des Dateninhalts in einer resistiv schaltenden Speicherzelle ein sogenannter „Destructive Read", d. h. ein löschender oder schreibender Lesevorgang zugelassen und durchgeführt wird. Dabei wird beim Lesen („Sensen") der Zelleninformation eine Spannung beispielsweise im Bereich der positiven Schwellspannung (Programmierspannung) an die Speicherzelle angelegt, die auch zum Programmieren des Dateninhalts der Speicherzelle bzw. zum Erzeugen eines niederohmigen Zustands der Speicherzelle verwendet wird. Alternativ kann beim löschenden oder schreibenden Lesevorgang eine Spannung im Bereich der negativen Schwellspannung (Löschspannung) an die Speicherzelle angelegt werden, die auch zum Löschen des Dateninhalts der Speicherzelle bzw. zum Erzeugen eines hochohmigen Zustands der Speicherzelle verwendet wird. Die an die Speicherzelle angelegte Spannung zur Durchführung des löschenden oder schreibenden Lesevorgangs kann sogar oberhalb der Programmierspannung oder unterhalb der Löschspannung liegen.
Dieser Lesevorgang wird in der vorliegenden Beschreibung als löschender oder schreibender Lesevorgang bzw. „Destructive Read" bezeichnet, weil dabei der Dateninhalt der Speicherzelle zunächst verloren gehen kann, weil die Zellinformation aufgrund der an die Speicherzelle angelegten positiven oder negativen Schwellspannung gelöscht oder verändert werden kann. Da der Dateninhalt der Speicherzelle jedoch vor seiner Veränderung beim Lesevorgang ausgelesen wurde, kann nach dem Lesevorgang wieder die entsprechende Zelleninformation in die Speicherzelle programmiert werden.
Demnach wird beim Auslesen des Dateninhalts aus einer resistiv schaltenden Speicherzelle ein löschender oder schreibender Lesevorgang („Destructive Read") durchgeführt, der den Dateninhalt der Speicherzelle verändert; anschließend wird aber die zuvor gelesene Zelleninformation wieder in die betreffende Speicherzelle einprogrammiert, indem der vorherige Dateninhalt, d. h. der vorherige Zustand in Bezug auf die elektrische Leitfähigkeit der Speicherzelle wieder hergestellt wird.
Die Wiederherstellung des Dateninhalts der Speicherzelle vor dem Lesevorgang erfolgt beispielsweise durch Anlegen einer ersten Schwellspannung in Form einer Programmierspannung an die Elektroden der Speicherzelle, um in der Speicherzelle einen niedrigohmigen Zustand herzustellen, wenn die Speicherzelle vor dem löschenden Lesevorgang einen niedrigohmigen Zustand hatte. Wenn die Speicherzelle vor dem löschenden oder schreibenden Lesevorgang einen hochohmigen Zustand hatte, erfolgt die Wiederherstellung des Dateninhalts der Speicherzelle beispielsweise durch Anlegen einer zweiten Schwellspannung in Form einer Löschspannung an die Elektroden der Speicherzelle, um in der Speicherzelle wieder einen hochohmigen Zustand herzustellen.
Beim Lesen einer hochohmigen Speicherzelle mittels einer Programmierspannung wird diese niedrigohmig. Beim Lesen einer hochohmigen Speicherzelle mittels einer Löschspannung bleibt diese jedoch hochohmig. Das bedeutet, dass beim Lesen einer hochohmigen Speicherzelle in Abhängigkeit der angelegten Lesespannung ein Löschen des Speicherinhalts erfolgen kann – aber nicht muss. Diese Unterscheidung kann beispielsweise in Abhängigkeit davon getroffen werden, was mit der vorhandenen Logik des Speichers besser zu realisieren ist.
Die vorliegende Erfindung basiert somit auf dem Prinzip:

a) das Auslesen der Zellinformation mittels eines löschenden oder schreibenden Lesevorgangs („Destructive Read") vorzunehmen,
b) das Auslesen der Zellinformation mittels der Löschspannung oder mittels der Programmierspannung vorzunehmen, was durch a) ermöglicht wird und
c) die ausgelesene Zellinformation nach dem Lesevorgang mittels entsprechender Schreibspannung oder entsprechender Löschspannung wieder in die betreffende Speicherzelle einzuprogrammieren.

Die vorliegende Erfindung bringt die Vorteile mit sich, dass eine höhere Lesespannung an die widerstandbasierte Speicherzelle angelegt werden kann, was eine zuverlässigere Signalinterpretation („signal margin") ermöglicht. Ferner können bei einem resistiv schaltenden Speicher nach der vorliegenden Erfindung aufgrund der höheren Lesespannungen längere Bitleitungen in einem Speicherzellenfeld realisiert werden, was zu einer besseren Ausnutzung der Speicherfläche („cell efficiency") führt. Bei dem erfindungsgemäßen Speicher ist keine eigene Lesespannung notwendig, die sich von der Programmierspannung und von der Löschspannung unterscheidet, wodurch sich der Schaltungsaufwand, aufgrund einer einfacheren Verdrahtung („Power-Verdrahtung") reduziert. Dadurch kann ferner die Notwendigkeit für die Einrichtung von Schaltungen zur Erzeugung der Lesespannung wegfallen.
Beim Lesen des Dateninhalts aus einer niederohmigen Speicherzelle mit der Programmierspannung wird diese nochmals mit dem gleichen Dateninhalt nachprogrammiert. Die Zellinformation wird dabei aufgefrischt bzw. erhalten. Bei einer CBRAM-Speicherzelle kann es dabei zum sogenannten „overprogramming" kommen, indem die Speicherzelle mit zu vielen elektrischen Ladungsträgern beaufschlagt wird. Wenn jedoch zu viele Ladungsträger in der Speicherzelle vorhanden sind, kann das Löschen der betreffenden Speicherzelle unmöglich werden.
Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens erfolgt daher das Lesen des Dateninhalts aus einer niederohmigen Speicherzelle unter einer Begrenzung des Lesestroms, so dass der Strom, der während des Lesevorgangs durch die Speicherzelle fließt, begrenzt ist. Dadurch kann das sogenannte „overprogramming" der Speicherzelle vermieden werden. Beim Lesen einer hochohmigen Speicherzelle mit der Programmierspannung wird diese niederohmig, so dass ein anschließender Löschvorgang stattfinden muss. In beiden Fällen findet eine Erneuerung des Dateninhalts der Speicherzelle, ein sogenannter „refresh" statt, wodurch ein möglicher Informationsverlust durch Alterungserscheinungen der Speicherzelle verhindert wird.
Alternativ kann zum Auslesen des Dateninhalts an die Speicherzelle ein Spannungsimpuls angelegt werden, der so kurzzeitig ist, dass der Dateninhalt der Speicherzelle nicht verändert wird. Resistiv schaltende Speicherzellen haben eine gewisse Trägheit, was bedeutet, dass eine Veränderung ihrer Leitfähigkeit und damit des Dateninhalts auch beim Anliegen einer ausreichend hohen Schwellspannung (Programmier- oder Löschspannung) erst nach einer gewissen Reaktionszeit erfolgt. Diese Trägheit kann dahingehend ausgenutzt werden, dass auch wenn der Spannungsimpuls zum Auslesen des Dateninhalts der Speicherzelle im Bereich oder oberhalb einer der Schwellspannungen liegt, der Spannungsimpuls hinreichend lang gewählt wird, um den Dateninhalt zuverlässig zu lesen. Der Spannungsimpuls wird jedoch nur für eine so kurze Zeitspanne (unterhalb der Reaktionszeit der Speicherzelle) an die Speicherzelle angelegt, dass die Speicherzelle ihren Zustand nicht verändert und so der Dateninhalt unverändert erhalten bleibt. In diesem Fall ist nach dem Lesen des Dateninhalts ein programmierender Schreibvorgang nicht erforderlich.
Nach der vorliegenden Erfindung ermöglicht der löschende oder schreibende Lesevorgang ein Auslesen der Zellinformation sowohl mit einer Programmierspannung im Bereich der positiven Schwellspannung oder darüber als auch mit einer negativen Lesespannung im Bereich der negativen Schwellspannung oder darunter.
Das Auslesen des Dateninhalts der Speicherzelle kann durch Anlegen einer Spannung an die Speicherzelle im Bereich einer Löschspannung oder durch Anlegen einer Spannung im Bereich einer Programmierspannung erfolgen. Alternativ kann das Auslesen des Dateninhalts der Speicherzelle durch Anlegen einer Spannung an die Speicherzelle im Bereich oberhalb einer positiven Schwellspannung oder durch Anlegen einer Spannung im Bereich unterhalb einer negativen Schwellspannung erfolgen.
Beim Lesen einer niederohmigen Speicherzelle mit der Löschspannung wird diese hochohmig, d. h. dass ein anschließender Programmiervorgang erfolgen muss, um den ursprünglichen Dateninhalt der betreffenden Speicherzelle wieder herzustellen. Da die Speicherzelle beim erfindungsgemäßen Lesevorgang nicht nochmals geschrieben, sondern gelöscht wird, kann das „overprogramming" automatisch vermieden werden. Es können folgende Fallunterscheidungen beim Lesen einer CBRAM-Speicherzelle mit dem Verfahren nach der vorliegenden Erfindung getroffen werden:

1. Wenn der löschende Lesevorgang mit einer Programmierspannung vorgenommen wurde und die Speicherzelle vor dem löschenden Lesevorgang einen niederohmigen Zustand hatte, muss nach dem Lesevorgang kein Programmiervorgang mehr zur Wiederherstellung des Dateninhalts der Speicherzelle vorgenommen werden, da der Lesevorgang mit der Programmierspannung durchgeführt wurde und diese ohnehin einen niederohmigen Zustand der Speicherzelle verursacht.
2. Wenn dagegen der löschende Lesevorgang mit einer Löschspannung vorgenommen wurde und die Speicherzelle vor dem löschenden Lesevorgang einen niederohmigen Zustand hatte, muss nach dem Lesevorgang ein Programmiervorgang zur Wiederherstellung des Dateninhalts der Speicherzelle mittels der Programmierspannung vorgenommen werden, da der Lesevorgang mit der Löschspannung einen hochohmigen Zustand der Speicherzelle verursacht.
3. Wenn der löschende oder schreibende Lesevorgang mit einer Programmierspannung vorgenommen wurde und die Speicherzelle vor dem schreibende Lesevorgang einen hochohmigen Zustand hatte, muss nach dem Lesevorgang ein Programmiervorgang zur Wiederherstellung des Dateninhalts der Speicherzelle mittels Löschspannung vorgenommen werden, da der Lesevorgang mit der Programmierspannung einen niederohmigen Zustand der Speicherzelle verursacht.
4. Wenn dagegen der löschende oder schreibende Lesevorgang mit einer Löschspannung vorgenommen wurde und die Speicherzelle vor dem löschenden Lesevorgang einen hochohmigen Zustand hatte, muss nach dem Lesevorgang kein Programmiervorgang zur Wiederherstellung des Dateninhalts der Speicherzelle mehr vorgenommen werden, da der Lesevorgang mit der Löschspannung durchgeführt wurde und diese ohnehin einen hochohmigen Zustand der Speicherzelle verursacht.

Diese Vorgänge können beispielsweise durch eine entsprechend ausgebildete Steuerungseinheit durchgeführt, die dazu ausgebildet ist, eine Anzahl von Speicherzellen mit elektrischen Spannungen zu beaufschlagen, durch die der Dateninhalt der Speicherzellen jeweils, programmiert, gelesen oder gelöscht werden kann. Die Steuerungseinheit veranlasst insbesondere das Auslesen des Dateninhalts der Speicherzelle durch Anlegen einer Spannung an eine Speicherzelle im Bereich der positiven Schwellspannung oder höher bzw. durch Anlegen einer Spannung im Bereich der negativen Schwellspannung oder höher, also einer negativen Spannung mit höherem Betrag als die negative Schwellspannung.
Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele und der beigefügten Zeichnungen näher erläutert.
Kurze Beschreibung der Zeichnungen
1A zeigt eine schematische CBRAM-Speicherzelle in einem niederohmigen Zustand.
1B zeigt eine schematische CBRAM-Speicherzelle in einem hochohmigen Zustand.
2 zeigt einen Flowchart zur Veranschaulichung der Vorgänge beim Lesen einer resistiv schaltenden Speicherzelle mittels Programmierspannung nach dem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung.
3 zeigt einen Flowchart zur Veranschaulichung der Vorgänge beim Lesen einer resistiv schaltenden Speicherzelle mittels Löschspannung nach dem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung.
4A und 4B zeigen jeweils Diagramme mit einem zeitlichen Signalverlauf, wie er beim Lesen einer hochohmigen und einer niederohmigen Speicherzelle mit unterschiedlichen Lesespannungen nach dem erfindungsgemäßen Verfahren gemäß einer Ausführungsform auftreten kann.
5 zeigt ein Diagramm mit einem zeitlichen Signalverlauf, wie er beim Lesen einer hochohmigen und einer niederohmigen Speicherzelle mit einer Lesespannung von –1,5 V nach dem erfindungsgemäßen Verfahren gemäß einer Ausführungsform auftreten kann.
Detaillierte Beschreibung der Zeichnungen
1A zeigt den schematischen Aufbau einer CBRAM-Speicherzelle 1 in einem hoch-leitfähigen bzw. niederohmigen Zustand. Die CBRAM-Speicherzelle 1 beinhaltet eine Schicht 2 aus einem Material mit resistiv schaltenden Eigenschaften, wie z. B. Chalcogenid-Material, das beispielsweise aus GeSe, GeS, SiSe, SiS, und/oder AgSe oder Ag-S hergestellt ist. In dem Chalcogenid-Material befindet sich ein metallisches Material mit der erforderlichen Lösbarkeit und hoher Mobilität innerhalb des Chalcogenid-Materials, wie z. B. Cu-, Ag-, Au- oder Zn-Ionen, die in das Chalcogenid-Material eindiffundiert bzw. dotiert wurden. Dadurch hat die Chalcogenid-Materialschicht 2 die Eigenschaft leitfähige Brücken auszubilden („conductive bridging"). Dadurch wird die Nanostruktur der Chalcogenid-Materialschicht 2 heterogen hinsichtlich der chemischen Zusammensetzung und der elektrischen Eigenschaften.
Die CBRAM-Speicherzelle 1 umfasst ferner zwei Elektroden 3 und 4, die an der Chalcogenid-Schicht 2 angefügt sind und mit dieser in elektrischem Kontakt stehen. Die Chalcogenid-Materialschicht 2 steht mit beiden Elektroden 3 und 4 in direktem Kontakt, während die beiden Elektroden 3 und 4 weder einen direkten elektrischen Kontakt noch eine Schnittstelle miteinander haben, so dass die Chalcogenid-Materialschicht 2 die beiden Elektroden 3, 4 voneinander trennt. Über die Elektroden 3 und 4 können elektrischer Strom oder Spannungsimpulse an die Chalcogenid-Materialschicht 2 angelegt werden. Ferner sind die Elektroden 3, 4 jeweils mit Metall-Leitungen oder Metall-Anschlüssen (nicht gezeigt) verbunden, um die CBRAM-Speicherzelle mit anderen Vorrichtungen, wie z. B. Transistoren oder anderen CBRAM-Speicherzellen, elektrisch zu verbinden.
Die erste Elektrode 3, die ebenso wie die zweite Elektrode 4 in einem direkten Kontakt mit dem Chalcogenid-Material steht, kann aus dem beweglichen Material, beispielsweise aus Cu, Ag, Au oder Zn gefertigt sein, um für die Chalcogenid-Materialschicht 2 als ein Ionendonator zu dienen. Die zweite Elektrode 4 kann aus einem halbleitenden oder metallischen Material hergestellt sein, das weder eine signifikante Lösbarkeit noch eine signifikante Mobilität in dem Chalcogenid-Material aufweist, do dass das Material der zweiten Elektrode 4 nicht signifikant in die Chalcogenid-Materialschicht 2 eindringt und sich nicht mit dieser durchmischt. Deshalb ist die zweite Elektrode 4 aus einem inerten Material gefertigt, wie z. B. W, Ti, Ta, TiN, Pt oder dotiertes Si, TaN, AL.
Die Atome des metallischen Materials in dem Chalcogenid-Material kann metallreiche Ablagerungen bzw. Konglomerate 5 ausbilden. Diese metallreichen Ablagerungen 5 sind Cluster-ähnliche, amorphe oder nanokristalline Aggregationen, in denen das metallische Material angereichert ist. Der resistive Speicher-Schaltmechanismus der CBRAM-Speicherzelle 1 beruht im Wesentlichen auf einer Variation der Konzentration des metallischen Materials, das in der Chalcogenid-Materialschicht 2 inkorporiert ist.
Wie oben beschrieben, kann der elektrische Widerstand der resistiv schaltenden Speicherzelle 1 über mehrere Größenordnungen von einem hohen Widerstand (d. h. ein isolierendes oder halbleitendes Verhalten aufweisend) bis zu geringen Widerstandswerten, die um einige Größenordnungen geringer sind, variieren. Diese große Widerstandsveränderung wird verursacht durch lokale Variationen der chemischen Zusammensetzung der Chalcogenid-Materialschicht 2 auf einer nanostrukturellen Basis.
Auf der Grundlage einer Chalcogenid-Materialschicht 2 mit einer variablen Menge metallischer Atome zusammen mit Cluster-ähnlichen amorphen oder nanokristallinen Aggregationen 5 kann ein breites Widerstands-Umschalt-Verhalten der CBRAM-Speicherzelle 1 erzielt werden. Die Veränderung der Gesamtmenge der in der Chalcogenid-Materialschicht 2 vorhandenen Ablagerungen 5 ermöglicht eine schnelle Modifikation der physikalischen und insbesondere der elektrischen Eigenschaften der CBRAM-Speicherzelle 1. Der resistive Schaltmechanismus beruht auf der statistischen Brückenbildung multipler metallreicher Ablagerungen 5 innerhalb der Chalcogenid-Materialschicht 2.
Zum Programmieren der Speicherzelle 1 wird die Top-Elektrode 3 mit einer positiven Spannung und die Bottom-Elektrode 4 beispielsweise mit einer Programmierspannung mit entsprechender Polarität beaufschlagt. Dabei wird in dem dargestellten Beispiel die Top-Elektrode 3 mit einer positiven Spannung und die Bottom-Elektrode 4 mit einer kleineren als diese positive Spannung oder einer negativen Spannung beaufschlagt. Dadurch dringen von der Top-Elektrode 3 her mobile Metall-Ionen und von der Bottom-Elektrode 4 her Elektronen in die Chalcogenid-Materialschicht 2 ein.
Aufgrund der fortgesetzten Anwendung eines elektrischen Schreib-Impulses mittels der Programmierspannung auf die CBRAM-Speicherzelle 1, wachsen diese Ablagerungen 5 in der Dichte bis sie sich eventuell einander berühren. Dabei kann sich eine leitfähige Brücke durch die gesamte Speicherzelle 1 ausbilden, was in einer höheren elektrischen Leitfähigkeit über eine metallische Verbindung zwischen den beiden Elektroden 3 und 4 der Speicherzelle 1 resultiert. Dieser Vorgang dient der Programmierung der Speicherzelle 1 und erzeugt eine Situation mit hoher Leitfähigkeit zwischen den Elektroden 3 und 4, die somit den hoch-leitfähigen bzw. niedrigohmigen Zustand der Speicherzelle 1 darstellt. Dieser Zustand kann für eine längere Speicherzeit beibehalten werden, wodurch die Nicht-Flüchtigkeit der Programmierung gewährleistet ist.
1B zeigt eine schematische CBRAM-Speicherzelle in einem niedrig-leitfähigen bzw. hochohmigen Zustand. Die oben beschriebene Programmierung der Speicherzelle 1 in einen hoch-leitfähigen bzw. niedrigohmigen Zustand ist umkehrbar. Dazu wird eine gegenüber der Spannung zum Programmiervorgang inverse Spannung (Löschspannung) an die Elektroden 3, 4 der Speicherzelle 1 angelegt, wobei in dem dargestellten Beispiel die Top-Elektrode 3 mit einer negativen Spannung und die Bottom-Elektrode 4 mit einer positiven Spannung beaufschlagt wird. Dadurch werden die mobilen Metall-Ionen aus der Chalcogenid-Materialschicht 2 über die negativ geladene Top-Elektrode 3 und die Elektronen über die positiv geladene Bottom-Elektrode 4 aus der Chalcogenid-Materialschicht 2 herausgezogen.
Das Herausziehen der mobilen Metallionen aus der Chalcogenid-Materialschicht 2 verursacht eine Reduzierung der Anzahl und Größe der metallreichen Ablagerungen 5 in dem Chalcogenid-Material. Dabei wird die elektrische Überbrückung der Chalcogenid-Materialschicht 2 verringert, indem sich die Abstände zwischen den Ablagerungen 5 verbreitern. Auf diese Weise stehen die isolierten Ablagerungen 5 nicht mehr miteinander in Kontakt und bilden keine elektrisch leitfähige Brücke mehr durch die vorher hoch-leitfähige bzw. niderohmige Chalcogenid-Materialschicht 2. Dieser Vorgang führt zum Löschen der Speicherzelle 1 und erzeugt eine Situation mit geringer Leitfähigkeit zwischen den Elektroden 3 und 4, die den niedrig-leitfähigen bzw. hochohmigen Zustand der Speicherzelle 1 darstellt.
2 zeigt einen Flowchart zur Veranschaulichung der Vorgänge beim Lesen einer resistiv schaltenden Speicherzelle mittels Programmierspannung nach dem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in dem Flowchart der 2 zu erkennen, wird zunächst der Dateninhalt der Speicherzelle bei einem löschenden oder schreibenden Lesevorgang mittels Programmierspannung gelesen („Sensen"). Anschließend kann in Abhängigkeit des Dateninhalts der Speicherzelle eine entsprechende Fallunterscheidung für das weitere Verfahren getroffen werden.
Wenn die Speicherzelle vor dem schreibenden Lesevorgang einen niederohmigen Zustand hatte, muss nach dem Lesevorgang kein Programmiervorgang mehr zur Wiederherstellung des Dateninhalts der Speicherzelle vorgenommen werden, da der Lesevorgang mit der Programmierspannung durchgeführt wurde und diese ohnehin einen niederohmigen Zustand der Speicherzelle hinterlässt.
Wenn dagegen die Speicherzelle vor dem schreibenden Lesevorgang einen hochohmigen Zustand hatte, muss nach dem Lesevorgang ein Programmiervorgang mittels einer Löschspannung zur Wiederherstellung des Dateninhalts der Speicherzelle vor dem Lesevorgang vorgenommen werden, da der Lesevorgang mit der Programmierspannung einen niederohmigen Zustand der Speicherzelle verursacht hat. Zur Wiederherstellung des Dateninhalts der Speicherzelle vor dem Lesevorgang wird beispielsweise negative Löschspannung an die Speicherzelle angelegt, die einen hochohmigen Zustand der Speicherzelle verursacht. Auf diese Weise wird der Dateninhalt der Speicherzelle mittels Programmierspannung ausgelesen und der Zustand der Speicherzelle vor dem schreibenden Lesevorgang wieder hergestellt.
3 zeigt einen Flowchart zur Veranschaulichung der Vorgänge beim Lesen einer resistiv schaltenden Speicherzelle mittels Löschspannung einer resistiv schaltenden Speicherzelle nach dem Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in dem Flowchart der 3 zu erkennen, wird zunächst der Dateninhalt der Speicherzelle bei einem löschenden Lesevorgang mittels Löschspannung gelesen („Sensen"). Anschließend kann in Abhängigkeit des Dateninhalts der Speicherzelle eine entsprechende Fallunterscheidung für das weitere Verfahren getroffen werden.
Wenn die Speicherzelle vor dem löschenden Lesevorgang einen hochohmigen Zustand hatte, muss nach dem Lesevorgang kein Programmiervorgang zur Wiederherstellung des Dateninhalts der Speicherzelle mehr vorgenommen werden, da der Lesevorgang mit der Löschspannung durchgeführt wurde und diese ohnehin einen hochohmigen Zustand der Speicherzelle hinterlässt.
Wenn dagegen die Speicherzelle vor dem löschenden Lesevorgang einen niederohmigen Zustand hatte, muss nach dem Lesevorgang ein Programmiervorgang zur Wiederherstellung des Dateninhalts der Speicherzelle mittels Programmierspannung vorgenommen werden, da der Lesevorgang mit der Löschspannung einen hochohmigen Zustand der Speicherzelle verursacht hat. Zur Wiederherstellung des Dateninhalts der Speicherzelle vor dem Lesevorgang wird beispielsweise die Programmierspannung an die Speicherzelle angelegt, die einen niedrigohmigen Zustand der Speicherzelle verursacht. Auf diese Weise wird der Dateninhalt der Speicherzelle mittels Löschspannung ausgelesen und der Zustand der Speicherzelle vor dem löschenden Lesevorgang wieder hergestellt.
4A und 4B zeigen jeweils Diagramme mit einem zeitlichen Signalverlauf, wie er beim Lesen einer hochohmigen und einer niederohmigen Speicherzelle mit unterschiedlichen Lesespannungen nach dem erfindungsgemäßen Verfahren gemäß einer Ausführungsform auftritt. Das obere Diagramm zeigt den zeitlichen Signalverlauf, der beim Lesen einer hochohmigen und einer niederohmigen Speicherzelle mit einer Lesespannung von 200 mV auftritt. Bei der hochohmigen Speicherzelle bleibt das Signal auf der sogenannten „Clampspannung" von 1,3 V, während bei der niederohmigen Speicherzelle das Signal langsam auf die sogenannte „Platespannung" von 1,5 V steigt. Das Referenzsignal bzw. die Referenzspannung für die korrekte Auswertung des Speicherzelleinhalts liegt dabei etwa in der Mitte zwischen „Clampspannung" und „Platespannung", d. h. bei ca. 1,4 V. Für das Auslesen des Dateninhalts aus der Speicherzelle („Sensen") verbleibt somit ein Unterschied zwischen den gelesenen Signalspannungen von etwa 0,075 V.
4B zeigt den zeitlichen Signalverlauf, der beim Lesen einer hochohmigen und einer niederohmigen Speicherzelle mit einer Lesespannung von 1,5 V nach dem erfindungsgemäßen Verfahren gemäß einer Ausführungsform auftritt. Bei der hochohmigen Speicherzelle bleibt das Signal auf der sogenannten „Clampspannung" von 0 V bis zu dem Zeitpunkt, an dem die Speicherzelle resistiv schaltet, d. h. ihren elektrischen Widerstand verändert. Anschließend wandert die Spannung des Signals in Richtung der sogenannten „Platespannung” von 1,5 V. Bei der niederohmigen Speicherzelle wandert das Signal zur „Platespannung" von 1,5 V. Die Referenzspannung für die korrekte Auswertung des Speicherzelleinhalts liegt wiederum etwa in der Mitte zwischen „Clampspannung" und „Platespannung".
Bei dem in den 4B dargestellten Anwendungsbeispiel könnte die Referenzspannung deshalb auf etwa 0,6 V liegen, so dass für das Auslesen des Dateninhalts aus der Speicherzelle („Sensen") dann ein Signalunterschied von ca. 0,6 V verbleibt. Die Höhe des Signalunterschieds hängt auch von der Schaltgeschwindigkeit der Speicherzelle ab. Dabei bringen herkömmliche Speichertechnologien mit langsam schaltenden Speicherzellen einen größeren Signalunterschied mit sich.
5 zeigt ein Diagramm mit einem zeitlichen Signalverlauf, wie er beim Lesen einer hochohmigen und einer niederohmigen Speicherzelle mit einer Lesespannung von –1,5 V nach dem erfindungsgemäßen Verfahren gemäß einer Ausführungsform auftritt. Bei der hochohmigen Speicherzelle bleibt das Signal auf der „Clampspannung" von etwa 3 V. Bei der niederohmigen Speicherzelle wandert das Signal Richtung „Platespannung" von etwa 1,5 V bis zu dem Zeitpunkt, an dem die resistive Speicherzelle schaltet, wobei sich ihr elektrischer Widerstand stark verändert.
Bei dem in 5 dargestellten Anwendungsbeispiel könnte die Referenzspannung auf 2,6 V liegen, so dass für das Auslesen des Dateninhalts aus der Speicherzelle („Sensen") ein Signalunterschied von ca. 0,3 V verbleibt. Die Höhe des Signalunterschieds hängt wiederum auch von der Schaltgeschwindigkeit der Speicherzellen ab, wobei Speichertechnologien mit langsam schaltenden Speicherzellen zu einem größeren Signalunterschied führen.
Das Auslesen der Zellinformation mit einer negativen Spannung bringt auch einen geringeren Stromverbrauch mit sich. Beim Lesen einer niederohmigen Speicherzelle mit positiver Spannung fließt während des gesamten Lesevorgangs ein elektrischer Strom. Beim Lesen einer hochohmigen Speicherzelle mit positiver Spannung fließt Strom, sobald die Speicherzelle niederohmig wird, und beim anschließenden Löschvorgang wird die Speicherzelle mit Strom beaufschlagt bis diese wieder hochohmig wird.
Beim Lesen einer niederohmigen Speicherzelle mit negativer Spannung fließt Strom bis die Speicherzelle hochohmig wird und beim anschließenden Programmieren wird die Speicherzelle mit Strom beaufschlagt bis diese wieder niederohmig wird. Der Stromverbrauch ist somit vergleichbar mit dem Lesen einer hochohmigen Speicherzelle mit positiver Spannung. Beim Lesen einer hochohmigen Speicherzelle mit negativen Spannung fließt dagegen kein Strom.
Die vorliegende Erfindung ist auch auf resistiv schaltende Speicherzellen anwendbar, die in einem sogenannten Multi-Level-Modus betrieben werden können. Dabei kann die Speicherzelle beispielsweise durch Anlegen unterschiedlicher positiver Schwellspannungen in unterschiedliche niederohmigen Zustände versetzt werden. Alternativ kann die Speicherzelle beispielsweise durch Anlegen unterschiedlicher negativer Schwellspannungen unterschiedliche hochohmige Zustände in der Speicherzelle erzeugt werden können. Auf diese Weise können in der resistiv schaltenden Speicherzelle mehr als ein niederohmiger und mehr als nur ein hochohmiger Zustand erzeugt werden. Durch diesen Multi-Level-Betrieb können in einer resistiv schaltenden Speicherzelle mehr als zwei unterschiedliche Speicherzustände erzeugt und damit auch mehr als nur ein Bit gespeichert werden.
Während in der vorliegenden Beschreibung bestimmte exemplarische Ausführungsformen im Detail beschrieben und in den beigefügten Zeichnungen dargestellt wurden, sind solche Ausführungsformen lediglich illustrativ zu verstehen und nicht einschränkend für den Schutzbereich der Erfindung auszulegen. Es wird daher festgestellt, dass verschiedene Modifikationen an den beschriebenen, dargestellten oder anderen Ausführungsformen der Erfindung vorgenommen werden können, ohne von dem durch die beigefügten Ansprüche definierten Schutzumfang und dem Kern der Erfindung abzuweichen.

1: CBRAM-Speicherzelle
2: Chalcogenid-Materialschicht
3: Top-Elektrode der Speicherzelle 1
4: Bottom-Elektrode der Speicherzelle 1
5: metallreiche Aggregationen in der Chalcogenidschicht 2

Claims

Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle, die durch Anlegen einer ersten Schwellspannung in einen niederohmigen Zustand versetzbar ist und durch Anlegen einer zweiten Schwellspannung in einen hochohmigen Zustand versetzbar ist, dadurch gekennzeichnet, dass das Auslesen des Dateninhalts der Speicherzelle durch Anlegen einer Spannung an die Speicherzelle im Bereich der ersten oder zweiten Schwellspannung oder einer höheren Spannung erfolgt.
Verfahren nach Anspruch 1, wobei das Auslesen des Dateninhalts der Speicherzelle mittels eines löschenden Lesevorgangs durch Anlegen einer Spannung an die Speicherzelle im Bereich einer Löschspannung erfolgt.
Verfahren nach Anspruch 1, wobei das Auslesen des Dateninhalts der Speicherzelle mittels eines schreibenden Lesevorgangs durch Anlegen einer Spannung an die Speicherzelle im Bereich einer Programmierspannung erfolgt.
Verfahren nach einem der vorangehenden Ansprüche, wobei das Auslesen des Dateninhalts der Speicherzelle durch Anlegen einer Spannung an die Speicherzelle im Bereich oberhalb einer positiven Schwellspannung erfolgt.
Verfahren nach einem der vorangehenden Ansprüche, wobei das Auslesen des Dateninhalts der Speicherzelle durch Anlegen einer Spannung an die Speicherzelle im Bereich unterhalb einer negativen Schwellspannung erfolgt.
Verfahren nach einem der vorangehenden Ansprüche, wobei zum Auslesen des Dateninhalts an die Speicherzelle ein Spannungsimpuls angelegt wird, der so kurzzeitig ist, dass der Dateninhalt der Speicherzelle unverändert bleibt.
Verfahren nach einem der vorangehenden Ansprüche, wobei nach dem Auslesen des Dateninhalts aus der Speicherzelle der ausgelesene Dateninhalt durch Anlegen der ersten Schwellspannung an die Speicherzelle der entsprechende Dateninhalt wieder in die Speicherzelle einprogrammiert wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei nach dem Auslesen des Dateninhalts aus der Speicherzelle der ausgelesene Dateninhalt durch Anlegen der zweiten Schwellspannung an die Speicherzelle der entsprechende Dateninhalt wieder in die Speicherzelle einprogrammiert wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei nach dem Auslesen entsprechend dem ausgelesenen Dateninhalt der Speicherzelle durch Anlegen der ersten Schwellspannung an die Speicherzelle ein niedrigohmiger Zustand der Speicherzelle hergestellt wird oder durch Anlegen der zweiten Schwellspannung ein hochohmiger Zustand der Speicherzelle hergestellt wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei durch Anlegen unterschiedlicher positiver oder unterschiedlicher negativer Schwellspannungen unterschiedliche niederohmige oder unterschiedliche hochohmige Zustände in der Speicherzelle erzeugt werden können.
Verfahren nach einem der vorangehenden Ansprüche, wobei nach dem Auslesen des Dateninhalts aus der Speicherzelle der ausgelesene Dateninhalt durch Anlegen einer entsprechenden Schwellspannung an die Speicherzelle wieder in die Speicherzelle einprogrammiert wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei beim Auslesen des Dateninhalts aus der Speicherzelle, die sich in einem hochohmigen Zustand befindet, die Speicherzelle mit einer positiven Schwellspannung beaufschlagt wird, bis die Speicherzelle niederohmig wird, und beim anschließenden Programmiervorgang die Speicherzelle mit einer negativen Schwellspannung beaufschlagt wird, bis diese wieder hochohmig wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei beim Auslesen des Dateninhalts aus der Speicherzelle, die sich in einem niederohmigen Zustand befindet, mittels einer negativen Schwellspannung die Speicherzelle hochohmig wird, und beim anschließenden Programmiervorgang die Speicherzelle mit einer positiven Schwellspannung beaufschlagt wird, bis diese wieder niederohmig wird.
Verfahren nach einem der vorangehenden Ansprüche, wobei beim Auslesen des Dateninhalts aus der Speicherzelle, die sich in einem niederohmigen Zustand befindet, die Speicherzelle mit einer positiven Spannung beaufschlagt wird, so dass während des gesamten Lesevorgangs ein elektrischer Strom durch die Speicherzelle fließt.
Verfahren nach einem der vorangehenden Ansprüche, wobei das Auslesen des Dateninhalts aus der Speicherzelle, unter einer Begrenzung des Stroms erfolgt, der während des Lesevorgangs durch die Speicherzelle fließt.
Resistiv schaltende Speicherzelle, die durch Anlegen einer ersten Schwellspannung in einen niederohmigen Zustand versetzbar ist und durch Anlegen einer zweiten Schwellspannung in einen hochohmigen Zustand versetzbar ist, dadurch gekennzeichnet, dass der Dateninhalt der Speicherzelle durch Anlegen einer Spannung an die Speicherzelle im Bereich der ersten oder zweiten Schwellspannung oder einer höheren Spannung lesbar ist.
Speicherzelle nach Anspruch 16, wobei eine Referenzspannung der resistiv schaltenden Speicherzelle zur Auswertung des ausgelesenen Dateninhalts der Speicherzelle etwa in der Mitte zwischen einer „Clampspannung" und einer „Platespannung" der Speicherzelle liegt.
Speicherzelle nach einem der Ansprüche 16 oder 17, wobei die resistiv schaltende Speicherzelle als PCRAM-Speicherzelle oder als CBRAM-Speicherzelle ausgebildet ist.
Speicherzelle nach einem der Ansprüche 16 bis 18, wobei durch Anlegen unterschiedlicher positiver oder unterschiedlicher negativer Schwellspannungen unterschiedliche niederohmige oder unterschiedliche hochohmige Zustände in der Speicherzelle erzeugt werden können.
Speicherzelle nach einem der Ansprüche 16 bis 19, wobei nach dem Auslesen des Dateninhalts aus der Speicherzelle der ausgelesene Dateninhalt durch Anlegen einer entsprechenden Schwellspannung an die Speicherzelle der entsprechende Dateninhalt wieder in die Speicherzelle einprogrammierbar ist.
Speichersystem mit einer Anzahl von resistiv schaltenden Speicherzellen, die durch Anlegen einer ersten Schwellspannung in einen niederohmigen Zustand versetzbar ist und durch Anlegen einer zweiten Schwellspannung in einen hochohmigen Zustand versetzbar sind, und mit einer Steuerungseinheit, die dazu ausgebildet ist, die einzelnen Speicherzellen mit elektrischen Spannungen zu beaufschlagen, durch die der Dateninhalt der Speicherzellen jeweils, programmiert, gelesen oder gelöscht werden kann, dadurch gekennzeichnet, dass die Steuerungseinheit das Auslesen des Dateninhalts der Speicherzelle durch Anlegen einer elektrischen Spannung an die Speicherzelle im Bereich der ersten oder zweiten Schwellspannung oder einer höheren Spannung durchführt.