JP2017505504A - 抵抗変化型メモリセルの読出方法とその方法を実施するメモリセル - Google Patents
抵抗変化型メモリセルの読出方法とその方法を実施するメモリセル Download PDFInfo
- Publication number
- JP2017505504A JP2017505504A JP2016538608A JP2016538608A JP2017505504A JP 2017505504 A JP2017505504 A JP 2017505504A JP 2016538608 A JP2016538608 A JP 2016538608A JP 2016538608 A JP2016538608 A JP 2016538608A JP 2017505504 A JP2017505504 A JP 2017505504A
- Authority
- JP
- Japan
- Prior art keywords
- state
- memory cell
- hrs
- memory
- lrs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0047—Read destroying or disturbing the data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/33—Material including silicon
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/52—Structure characterized by the electrode material, shape, etc.
Abstract
Description
Claims (22)
- イオン伝導性抵抗変化材料を介して互いに間隔を開けて配置された二つの電極を有する抵抗変化型メモリセルの読出方法であって、このメモリセルは、書込電圧の印加により、この書込電圧がイオン伝導性抵抗変化材料を通るイオンの移動を駆動して、この移動経路に沿って、イオン伝導性抵抗変化材料を通過する導電性パスが形成されることによって、抵抗値が高い方の安定状態HRSから抵抗値が低い方の安定状態LRSに移行することができ、読み出しのために、書込電圧と同じ極性の読出電圧が印加されて、このメモリセルを流れる電流が評価される方法において、
この読出電圧が読出パルスとして印加され、このパルスの間にイオン伝導性抵抗変化材料を通して駆動されるイオンの数が、このパルスの高さと継続時間によって、状態HRSの初期状態から、少なくとも導電性パスを流れる電流フローを始動するまでにイオン伝導性抵抗変化材料を通過する導電性パスを形成するには十分であるが、従って、低下した抵抗値と状態HRSに復帰するための所定の緩和時間とを有する準安定状態VRSに移行させるには十分であるが、状態LRSに移行させるには十分でないように設定されることを特徴とする方法。 - 当該のパスを形成するために、一方の電極の材料のイオン又はイオン伝導性抵抗変化材料の酸素イオンがイオン伝導性抵抗変化材料を通して駆動されることを特徴とする請求項1に記載の方法。
- 当該の導電性パスがトンネル障壁を有する間に、読出パルスが終了することを特徴とする請求項1又は2に記載の方法。
- 当該の緩和時間の経過後に、抵抗値が別のパルスを用いて測定され、そのパルスの高さと継続時間が、HRSからVRSへの移行にも、LRSからHRSへの移行にも十分でないように選定されることを特徴とする請求項1から3までのいずれか一つに記載の方法。
- 抵抗値が状態HRSとLRSの抵抗値の間に有る状態VRSが選定されることを特徴とする請求項1から4までのいずれか一つに記載の方法。
- 極性を反転させた第二の書込電圧によって、安定状態LRSから安定状態HRSに移行させることが可能なメモリセルが選定されることを特徴とする請求項1から5までのいずれか一つに記載の方法。
- 別のメモリセルとの逆直列による直列接続部が有るメモリセルが選定されることと、当該の読出パルスが、この直列接続部を介して印加されることとを特徴とする請求項1から6までのいずれか一つに記載の方法。
- 10秒以内の緩和時間が選定されることを特徴とする請求項1から7までのいずれか一つに記載の方法。
- 10−10秒〜10−5秒、有利には、10−9秒〜10−6秒の緩和時間が選定されることを特徴とする請求項8に記載の方法。
- 二つの電極と、これらの電極の間に接続された、電気抵抗が低い方の安定状態LRSと電気抵抗が高い方の安定状態HRSを有する抵抗変化型メモリ材料とを備えた、請求項1から9までのいずれか一つに記載の方法を実施するメモリセルにおいて、
このメモリ材料は、抵抗値が状態HRSの抵抗値の高々10分の1である第三の準安定状態VRSに移行することが可能であり、このメモリ材料が、この状態VRSの初期状態から、所定の緩和時間の経過後に状態HRSに移行することを特徴とするメモリセル。 - 当該のメモリ材料がイオン伝導性抵抗変化材料であり、状態LRSでは、二つの電極の間の導電性パスが、この材料を通過して延びることを特徴とする請求項10に記載のメモリセル。
- 状態VRSの抵抗値が、状態LRSの抵抗値の少なくとも2倍の高さ、有利には、少なくとも5倍の高さ、全く特に有利には、少なくとも10倍の高さであることを特徴とする請求項10又は11に記載のメモリセル。
- 状態VRSの抵抗値が10kΩ〜15kΩ、有利には、12.5kΩ〜13.5kΩであることを特徴とする請求項10から12までのいずれか一つに記載のメモリセル。
- 状態LRSの抵抗値が5kΩ以内、有利には、2kΩ以内、全く特に有利には、1kΩ以内であることを特徴とする請求項10から13までのいずれか一つに記載のメモリセル。
- メモリ材料が、状態HRSから状態LRSへの切り換え時に少なくとも一つの電極材料により電気化学的に金属薄膜化されるイオン伝導性抵抗変化材料であることを特徴とする請求項10から14までのいずれか一つに記載のメモリセル。
- メモリ材料が半導体を含有することと、電極の中の少なくとも一方が貴金属を含有することとを特徴とする請求項15に記載のメモリセル。
- 半導体としてゲルマニウム又は珪素を含有することを特徴とする請求項16に記載のメモリセル。
- メモリ材料が半導体と硫黄、セレン又はテルルとの化合物を含有することを特徴とする請求項16又は17に記載のメモリセル。
- 貴金属として、銀を含有することを特徴とする請求項16から18までのいずれか一つに記載のメモリセル。
- メモリ材料が、少なくとも一方の電極にも含有される少なくとも一つの金属の化合物を含有することを特徴とする請求項15から19までのいずれか一つに記載のメモリセル。
- 当該の金属が銅又は銀であることを特徴とする請求項20に記載のメモリセル。
- 当該の化合物が硫黄、セレン又はテルルを含有することを特徴とする請求項20又は21に記載のメモリセル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013020517.4A DE102013020517B4 (de) | 2013-12-11 | 2013-12-11 | Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung |
DE102013020517.4 | 2013-12-11 | ||
PCT/DE2014/000551 WO2015085977A1 (de) | 2013-12-11 | 2014-10-29 | Verfahren zum auslesen einer resistiven speicherzelle und eine speicherzelle zur durchführung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017505504A true JP2017505504A (ja) | 2017-02-16 |
Family
ID=52391718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016538608A Ceased JP2017505504A (ja) | 2013-12-11 | 2014-10-29 | 抵抗変化型メモリセルの読出方法とその方法を実施するメモリセル |
Country Status (6)
Country | Link |
---|---|
US (1) | US9865343B2 (ja) |
EP (1) | EP3080482A1 (ja) |
JP (1) | JP2017505504A (ja) |
CN (1) | CN105980743B (ja) |
DE (1) | DE102013020517B4 (ja) |
WO (1) | WO2015085977A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8031518B2 (en) * | 2009-06-08 | 2011-10-04 | Micron Technology, Inc. | Methods, structures, and devices for reducing operational energy in phase change memory |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135659A (ja) * | 2006-11-29 | 2008-06-12 | Sony Corp | 記憶素子、記憶装置 |
DE102007015281A1 (de) * | 2007-03-29 | 2008-10-02 | Qimonda Ag | Resistiv schaltende Speicherzelle und Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle |
DE102009023153A1 (de) * | 2009-05-29 | 2010-12-30 | Forschungszentrum Jülich GmbH | Speicherelement, Speichermatrix und Verfahren zum Betreiben |
JP2011054646A (ja) * | 2009-08-31 | 2011-03-17 | Toshiba Corp | 半導体メモリ素子 |
WO2011037703A2 (en) * | 2009-09-22 | 2011-03-31 | Micron Technology, Inc. | Methods of reading and using memory cells |
JP2012528419A (ja) * | 2009-05-29 | 2012-11-12 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | メモリ素子、積層体、メモリマトリックス及びそれらの動作方法 |
US20130250651A1 (en) * | 2012-03-23 | 2013-09-26 | Scott Sills | Multi-function resistance change memory cells and apparatuses including the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4475098B2 (ja) * | 2004-11-02 | 2010-06-09 | ソニー株式会社 | 記憶素子及びその駆動方法 |
DE102011012738B3 (de) | 2011-02-24 | 2012-02-02 | Forschungszentrum Jülich GmbH | Verfahren zum nichtdestruktiven Auslesen resistiver Speicherelemente und Speicherelement |
US8942025B2 (en) * | 2011-08-10 | 2015-01-27 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory element writing method |
JP5763004B2 (ja) * | 2012-03-26 | 2015-08-12 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2014238897A (ja) * | 2013-06-06 | 2014-12-18 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置およびその制御方法 |
GB2515568B (en) * | 2013-06-28 | 2016-05-18 | Ibm | Resistive random-access memory cells |
US9336870B1 (en) * | 2013-08-16 | 2016-05-10 | Sandia Corporation | Methods for resistive switching of memristors |
US20160012884A1 (en) * | 2014-07-11 | 2016-01-14 | Kabushiki Kaisha Toshiba | Memory system and method of operation of the same |
-
2013
- 2013-12-11 DE DE102013020517.4A patent/DE102013020517B4/de not_active Expired - Fee Related
-
2014
- 2014-10-29 CN CN201480066846.3A patent/CN105980743B/zh not_active Expired - Fee Related
- 2014-10-29 EP EP14828126.4A patent/EP3080482A1/de not_active Withdrawn
- 2014-10-29 US US15/039,217 patent/US9865343B2/en not_active Expired - Fee Related
- 2014-10-29 JP JP2016538608A patent/JP2017505504A/ja not_active Ceased
- 2014-10-29 WO PCT/DE2014/000551 patent/WO2015085977A1/de active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135659A (ja) * | 2006-11-29 | 2008-06-12 | Sony Corp | 記憶素子、記憶装置 |
DE102007015281A1 (de) * | 2007-03-29 | 2008-10-02 | Qimonda Ag | Resistiv schaltende Speicherzelle und Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle |
DE102009023153A1 (de) * | 2009-05-29 | 2010-12-30 | Forschungszentrum Jülich GmbH | Speicherelement, Speichermatrix und Verfahren zum Betreiben |
JP2012528419A (ja) * | 2009-05-29 | 2012-11-12 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | メモリ素子、積層体、メモリマトリックス及びそれらの動作方法 |
US20130301342A1 (en) * | 2009-05-29 | 2013-11-14 | Rheinisch-Westfaelische Technische Hochshule Aachen (RWTH) | Memory element, stacking, memory matrix and method for operation |
JP2011054646A (ja) * | 2009-08-31 | 2011-03-17 | Toshiba Corp | 半導体メモリ素子 |
WO2011037703A2 (en) * | 2009-09-22 | 2011-03-31 | Micron Technology, Inc. | Methods of reading and using memory cells |
US20130250651A1 (en) * | 2012-03-23 | 2013-09-26 | Scott Sills | Multi-function resistance change memory cells and apparatuses including the same |
Also Published As
Publication number | Publication date |
---|---|
CN105980743B (zh) | 2018-10-02 |
DE102013020517A1 (de) | 2015-06-11 |
EP3080482A1 (de) | 2016-10-19 |
WO2015085977A8 (de) | 2016-05-26 |
US9865343B2 (en) | 2018-01-09 |
DE102013020517B4 (de) | 2015-06-25 |
WO2015085977A1 (de) | 2015-06-18 |
CN105980743A (zh) | 2016-09-28 |
US20170162260A1 (en) | 2017-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101222826B1 (ko) | 메모리 및 반도체 장치 | |
CN100533595C (zh) | 存储器件 | |
JP5250726B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
KR102388557B1 (ko) | 2-단자 메모리에 대한 선택기 디바이스 | |
JP4972238B2 (ja) | 抵抗変化型不揮発性記憶素子のフォーミング方法 | |
EP2178122B1 (en) | Memory element and memory device | |
Hosoi et al. | High speed unipolar switching resistance RAM (RRAM) technology | |
JP5209151B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
CN1983443B (zh) | 存储装置和半导体装置 | |
KR101136639B1 (ko) | 메모리 셀과, 메모리 셀 프로그래밍 방법과, 메모리셀 판독 방법과, 메모리 셀 동작 방법과, 메모리 소자 | |
US9064573B2 (en) | Writing method of variable resistance non-volatile memory element and variable resistance non-volatile memory device | |
JP4529654B2 (ja) | 記憶素子及び記憶装置 | |
CN103680604B (zh) | 阻变存储器 | |
JP5400253B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JPWO2011121970A1 (ja) | 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置 | |
JP2011165297A (ja) | 不揮発性半導体メモリデバイス | |
WO2013016283A1 (en) | Volatile/non-volatile floating electrode logic/memory cell | |
JP2007018615A (ja) | 記憶装置及び半導体装置 | |
US8824188B2 (en) | Operating method for memory device and memory array and operating method for the same | |
JP2015521382A (ja) | スイッチングデバイスの構造および方法 | |
JP2014146406A (ja) | 半導体記憶装置 | |
JP2006114087A (ja) | 記憶装置及び半導体装置 | |
JP2017505504A (ja) | 抵抗変化型メモリセルの読出方法とその方法を実施するメモリセル | |
JP4483540B2 (ja) | 記憶装置 | |
TWI511142B (zh) | 記憶裝置的操作方法與記憶體陣列及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190327 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20190724 |