DE102013020517A1 - Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung - Google Patents

Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung Download PDF

Info

Publication number
DE102013020517A1
DE102013020517A1 DE102013020517.4A DE102013020517A DE102013020517A1 DE 102013020517 A1 DE102013020517 A1 DE 102013020517A1 DE 102013020517 A DE102013020517 A DE 102013020517A DE 102013020517 A1 DE102013020517 A1 DE 102013020517A1
Authority
DE
Germany
Prior art keywords
state
memory cell
hrs
lrs
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013020517.4A
Other languages
English (en)
Other versions
DE102013020517B4 (de
Inventor
Ilia Valov
Jan van den Hurk
Eike Linn
Rainer Waser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Rheinisch Westlische Technische Hochschuke RWTH
Original Assignee
Forschungszentrum Juelich GmbH
Rheinisch Westlische Technische Hochschuke RWTH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH, Rheinisch Westlische Technische Hochschuke RWTH filed Critical Forschungszentrum Juelich GmbH
Priority to DE102013020517.4A priority Critical patent/DE102013020517B4/de
Priority to PCT/DE2014/000551 priority patent/WO2015085977A1/de
Priority to JP2016538608A priority patent/JP2017505504A/ja
Priority to CN201480066846.3A priority patent/CN105980743B/zh
Priority to EP14828126.4A priority patent/EP3080482A1/de
Priority to US15/039,217 priority patent/US9865343B2/en
Publication of DE102013020517A1 publication Critical patent/DE102013020517A1/de
Application granted granted Critical
Publication of DE102013020517B4 publication Critical patent/DE102013020517B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Abstract

Im Rahmen der Erfindung wurde ein Verfahren zum Auslesen einer resistiven Speicherzelle mit zwei voneinander durch ein ionenleitendes resistives Material beabstandeten Elektroden, die sich durch Anlegen einer Schreibspannung von einem stabilen Zustand mit höherem Widerstandswert (high resistive state, HRS) in einen stabilen Zustand mit niedrigerem Widerstandswert (low resistance state, LRS) überführen lässt, entwickelt. Erfindungsgemäß wird zum Auslesen eine Lesespannung als Lesepuls angelegt, wobei die Anzahl der während des Pulses durch das ionenleitende resistive Material getriebenen Ionen über die Höhe und Dauer des Pulses so eingestellt wird, dass sie ausgehend vom Zustand zur Bildung eines elektrisch leitenden Pfades durch das ionenleitende resistive Material mindestens bis zum Einsetzen eines Stromflusses durch diesen Pfad und damit für den Übergang in einen metastabilen Zustand VRS (volatile resistance state) mit vermindertem Widerstandswert und einer vorgegebenen Relaxationszeit für die Rückkehr in den Zustand HRS ausreichen, nicht jedoch für den Übergang in den Zustand LRS. Auf diese Weise ist sichergestellt, dass sich die Speicherzelle nach dem Auslesen auf jeden Fall wieder im gleichen Zustand befindet wie vor dem Auslesen. Dies macht insbesondere Speicherelemente, die aus einer antiseriellen Schaltung zweier Speicherzellen bestehen, nichtdestruktiv auslesbar, ohne dass dies die Möglichkeit schmälert, große Arrays aus diesen Speicherelementen zu realisieren.

Description

  • Die Erfindung betrifft ein Verfahren zum Auslesen einer resistiven Speicherzelle sowie eine resistive Speicherzelle zur Durchführung des Verfahrens.
  • Stand der Technik
  • Resistive Speicherelemente aus einer antiseriellen Schaltung zweier resistiver Speicherzellen gemäß dem deutschen Patent 10 2009 023 153 vereinen die schnelle Zugriffszeit von DRAM-Arbeitsspeicher mit der Nichtflüchtigkeit von Flash-Speicher und sind daher dazu geeignet, in der Computertechnik Arbeitsspeicher und Massenspeicher zusammenzuführen. In ihnen ist digitale Information in zwei stabilen Zuständen 0 und 1 kodiert, in denen das Speicherelement jeweils einen hohen Gesamtwiderstand aufweist. Dadurch werden in großen Arrays aus vielen Speicherelementen parasitäre Ströme, die das beim Auslesen einzelner Speicherelemente entstehende Signal überlagern, minimiert.
  • Um beim Auslesen die beiden Zustände mit großem Signalhub voneinander unterscheiden zu können, wird das Speicherelement mit einer Lesespannung so angesteuert, dass es ausgehend vom Zustand 1 in einen Zustand ON mit geringem Gesamtwiderstand überführt wird, ausgehend vom Zustand 0 jedoch nicht. Nachteilig ist dieses Auslesen destruktiv, d. h. die ursprünglich vorhandene 1 geht verloren und muss neu in das Speicherelement eingeschrieben werden. Dies verbraucht Zeit und Energie und verkürzt außerdem die Lebensdauer des Speicherelements, da das aktive Material bei jedem Schreiben um einen kleinen Betrag degradiert und Speicher in der Regel viel öfter gelesen als geschrieben werden.
  • Aus dem deutschen Patent 10 2011 012 738 ist bekannt, resistive Speicherelemente so auszulegen, dass sie in den Zuständen 0 und 1 unterschiedliche Kapazitäten aufweisen, und diesen Unterschied beim Auslesen nichtdestruktiv zu detektieren. Nachteilig muss dieser Vorteil damit erkauft werden, dass der nutzbare Signalhub in einem Array aus vielen Speicherelementen mit zunehmender Arraygröße sehr schnell abnimmt.
  • Aufgabe und Lösung
  • Es ist die Aufgabe der Erfindung, ein Verfahren zum Auslesen einer Speicherzelle zur Verfügung zu stellen, mit dem sich in einem Array aus vielen Speicherelementen der Zielkonflikt aus nichtdestruktivem Auslesen und großem Signalhub lösen lässt.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren gemäß Hauptanspruch. Weitere vorteilhafte Ausgestaltungen ergeben sich aus den darauf rückbezogenen Unteransprüchen.
  • Gegenstand der Erfindung
  • Im Rahmen der Erfindung wurde ein Verfahren zum Auslesen einer resistiven Speicherzelle mit zwei voneinander durch ein ionenleitendes resistives Material beabstandeten Elektroden, die sich durch Anlegen einer Schreibspannung von einem stabilen Zustand mit höherem Widerstandswert (high resistive state, HRS) in einen stabilen Zustand mit niedrigerem Widerstandswert (low resistance state, LRS) überführen lässt, entwickelt. Das Verfahren setzt eine Speicherzelle voraus, in der die Schreibspannung eine Migration von Ionen durch das ionenleitende resistive Material treibt und entlang des Weges dieser Migration ein elektrisch leitender Pfad durch das ionenleitende resistive Material gebildet wird. Zum Auslesen wird eine Lesespannung mit gleicher Polarität wie die Schreibspannung angelegt und der durch die Speicherzelle fließende Strom als Maß für den Widerstandswert der Speicherzelle ausgewertet.
  • Das ionenleitende resistive Material kann beispielsweise ausschließlich ionisch leitfähig sein und elektronisch isolieren. Es kann elektronisch aber auch beispielsweise ein Halbleiter sein. Von der elektronischen Leitfähigkeit hängen die Widerstandswerte von HRS und LRS und insbesondere der nutzbare Hub zwischen diesen Widerstandswerten ab. Das Material kann insbesondere ein Festkörperelektrolyt sein. Die ionische Leitfähigkeit wird für die Migrationen der Ionen, die den elektrisch leitenden Pfad bilden, benötigt.
  • Die Ionen können beispielsweise Ionen des Materials einer Elektrode sein. Man spricht dann von einer „electrochemical metallization”-Speicherzelle (ECM). Die Ionen können aber auch beispielsweise Sauerstoffionen des ionenleitenden resistiven Materials durch das ionenleitende resistive Material getrieben werden. Man spricht dann von einer „valence change mechanism”-Speicherzelle (VCM).
  • Erfindungsgemäß wird die Lesespannung als Lesepuls angelegt, wobei die Anzahl der während des Pulses durch das ionenleitende resistive Material getriebenen Ionen über die Höhe und Dauer des Pulses so eingestellt wird, dass sie ausgehend vom Zustand zur Bildung eines elektrisch leitenden Pfades durch das ionenleitende resistive Material mindestens bis zum Einsetzen eines Stromflusses durch diesen Pfad und damit für den Übergang in einen metastabilen Zustand VRS (volatile resistance state) mit vermindertem Widerstandswert und einer vorgegebenen Relaxationszeit für die Rückkehr in den Zustand HRS ausreichen, nicht jedoch für den Übergang in den Zustand LRS.
  • Es wurde erkannt, dass die Bildung des elektrisch leitenden Pfades beim Übergang vom Zustand HRS in den Zustand LRS ein gradueller Prozess ist, dessen Geschwindigkeit und Fortschritt durch das Angebot an durch das ionenleitende resistive Material getriebenen Ionen bestimmt werden. Damit lassen sich das Zustandekommen und die Stabilität des elektrisch leitenden Pfades über die Anzahl der Ionen, die durch das ionenleitende resistive Material getrieben werden, genau dosieren. Ausgehend vom Zustand mit höherem Widerstandswert arbeitet sich der Pfad mit zunehmender Anzahl der transportierten Ionen ausgehend von einer Elektrode immer weiter in Richtung der anderen Elektrode vor, bis als erster Kontakt, der einen Stromfluss durch den Pfad zulässt, ein Tunnelkontakt zu Stande kommt. Der Stromfluss durch diesen Tunnelkontakt hängt exponentiell von der Breite der Tunnelbarriere ab. Ändert sich diese Breite auch nur um einen Atomdurchmesser, ändert sich der Tunnelstrom bereits um drei Größenordnungen. Die Stabilität des Tunnelkontakts hängt somit entscheidend davon ab, von wie vielen Atomen der Tunnelstrom getragen wird. Gibt es im Kontakt ein Atom, über das im Wesentlichen der gesamte Tunnelstrom fließt, bricht dieser praktisch zusammen, wenn dieses eine Atom wegdiffundiert oder durch einen anderen thermisch oder chemisch veranlassten Prozess aus dem Tunnelkontakt entfernt wird. Sind also gerade so viele Ionen durch das ionenleitende resistive Material getrieben worden, dass ein Tunnelkontakt gerade erst zu Stande gekommen ist, ist dieser hochgradig instabil. Werden nun weitere Ionen getrieben, wird der zunächst noch fragile Tunnelkontakt ausgebaut. Der Tunnelstrom verteilt sich auf mehr Atome, indem der Pfad, insbesondere die Spitze des Pfades, breiter und dicker wird. Gleichzeitig wird die Tunnelbarriere aus dem ionenleitenden resistiven Material kleiner, indem sich der Pfad weiter in Richtung der anderen Elektrode vorarbeitet. Im Extremfall entsteht ein durch und durch leitender Pfad durch das ionenleitende resistive Material, so dass die Tunnelbarriere ganz verschwindet. Mit jedem weiteren Ion, das durch das ionenleitende resistive Material getrieben wird, wird die Lebensdauer des Pfades bei der Betriebstemperatur größer, bis schließlich der stabile Zustand mit niedrigerem Widerstandswert erreicht ist. Die Lebensdauer des Pfades bei der Betriebstemperatur ist äquivalent zur Relaxationszeit für seine Zerstörung bzw. zu der für seine Zerstörung notwendigen Aktivierungsenergie.
  • Gerade ein Tunnelkontakt ist so instabil, dass er mit einer kleinen Aktivierungsenergie und daher auch mit einer kurzen Relaxationszeit wieder zerstört werden kann. Damit kann das Auslesen schneller erfolgen. In einer besonders vorteilhaften Ausgestaltung der Erfindung wird daher der Lesepuls beendet, während der elektrisch leitende Pfad eine Tunnelbarriere enthält.
  • Befindet sich die Speicherzelle vor dem Beginn des Lesepulses bereits im Zustand LRS, ändert sich ihr Widerstandswert nicht. Befindet sie sich dagegen vor dem Beginn des Lesepulses im Zustand HRS, wird ein elektrisch leitender Pfad durch das ionenleitende resistive Material gebildet, der lediglich metastabil ist und nach Ablauf einer durch Höhe und Dauer des Pulses, also durch die Anzahl der getriebenen Ionen, einstellbaren Relaxationszeit ab Ende des Lesepulses von sich aus zerfällt. Der Lesepuls bewirkt also einen kurzzeitigen Übergang in einen metastabilen dritten Zustand mit vermindertem Widerstandswert (volatile resistance state, VRS), befindet sich aber nach Ablauf der vorgegebenen Relaxationszeit wieder im Ursprungszustand HRS mit hohem Widerstandswert.
  • Der VRS lässt sich somit nutzen, um die Speicherzelle in einer Weise auszulesen, dass sie während des Auslesens auf jeden Fall einen gegenüber dem Zustand HRS verminderten Widerstandswert aufweist und dennoch ihr ursprünglicher Zustand (LRS oder HRS) nach Abschluss des Auslesens erhalten bleibt. Das erfindungsgemäße Auslesen ist also nichtdestruktiv. Diese Funktionalität wird auch „Selektor” genannt.
  • Für die Unterscheidung, ob ein Puls ein Lesepuls ist, der die Speicherzelle von HRS nach VRS schaltet, oder ob er ein Schreibpuls ist, der sie dauerhaft von HRS nach LRS schaltet, ist nur die Anzahl der vom Puls durch das ionenleitende resistive Material getriebenen Ionen maßgeblich. Ein Puls kann also vom Schreibpuls zum Lesepuls gemacht werden, indem seine Höhe gegenüber einem Schreibpuls vermindert wird, indem seine Dauer gegenüber einem Schreibpuls verkürzt wird oder indem eine Kombination aus beiden Maßnahmen angewendet wird. Es ist vorteilhaft, die Dauer des Lesepulses zu verkürzen, da das Auslesen dann schneller funktioniert und zudem in der Ansteuerschaltung kein zusätzlicher Spannungspegel für den Lesepuls erforderlich ist.
  • Der Widerstandswert im metastabilen Zustand VRS kann der gleiche Widerstandswert sein, der sich auch im stabilen Zustand LRS einstellt. Beide Zustände können dann in einer vorteilhaften Ausgestaltung der Erfindung immer noch nichtdestruktiv voneinander unterschieden werden, etwa indem nach Ablauf der Relaxationszeit der Widerstandswert mit einem weiteren Puls gemessen wird, dessen Höhe und Dauer so gewählt werden, dass er weder für einen Übergang von HRS nach VRS noch für einen Übergang von LRS nach HRS ausreicht. Befand sich die Speicherzelle vor dem ersten Puls im Zustand HRS, hat der erste Puls sie in den Zustand VRS versetzt, der nach Ablauf der Relaxationszeit wieder verschwunden ist. Der zweite Puls registriert somit wieder einen hohen Widerstandswert. Befand sich die Speicherzelle vor dem ersten Puls dagegen im Zustand LRS, ist dieser von Dauer und daher auch nach Ablauf der Relaxationszeit noch vorhanden. Der zweite Puls registriert somit einen niedrigen Widerstandswert.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung wird ein Zustand VRS gewählt, dessen Widerstandswert zwischen den Widerstandswerten der Zustände HRS und LRS liegt. Dann reicht eine Strommessung während eines einzigen Lesepulses aus, um eindeutig zu bestimmen, ob sich die Speicherzelle vor Beginn des Pulses im Zustand HRS oder im Zustand LRS befunden hat. Der Widerstandswert des Zustandes VRS ist durch das Wechselspiel der konkreten Konfiguration (Materialien und Geometrie) der Speicherzelle mit Dauer und Höhe des Lesepulses bestimmt.
  • Die Relaxationszeit des Zustandes VRS sollte mindestens so lang sein, dass das Umschalten in diesen Zustand auch nach vielen Übergängen von HRS nach VRS und zurück bzw. nach vielen Schreibvorgängen zwischen HRS und LRS, die jeweils eine geringe Degradation des ionenleitenden resistiven Materials bewirken, noch zuverlässig funktioniert. Auf der anderen Seite bestimmt sie die Arbeitsgeschwindigkeit beim Auslesen der Speicherzelle. Als vorteilhafter Kompromiss haben sich Relaxationszeiten im Bereich zwischen 10 ns und 10 μs erwiesen. Als vorteilhaft hat es sich auch erwiesen, wenn die beabsichtigte Speicherdauer für die Speicherzelle mindestens 1000mal so lang ist wie die Relaxationszeit.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung wird eine Speicherzelle gewählt, die sich durch eine zweite Schreibspannung mit umgekehrter Polarität vom stabilen Zustand LRS in den stabilen Zustand HRS überführen lässt. Die Speicherzelle kann insbesondere eine bipolar schaltende Speicherzelle sein, die betragsmäßig eine geringere Schreibspannung benötigt als eine unipolare Speicherzelle. Ein flüchtiger Zustand VRS stellt sich nur auf dem Weg von HRS nach LRS ein, in der Regel jedoch nicht jedoch auf dem umgekehrten Weg von LRS nach HRS. Hierfür wäre es erforderlich, den elektrisch leitenden Pfad gerade so weit aufzubrechen, dass er sich nach Ablauf einer Relaxationszeit von selbst wiederherstellt. Die thermisch aktivierten Prozesse treiben das System jedoch grundsätzlich in den Zustand größerer Entropie und arbeiten darauf hin, die in dem Vorhandensein des elektrisch leitenden Pfades liegende Ordnung zu zerstören. Daher ist die Ausbildung eines nutzbaren flüchtigen Zwischenzustandes auf dem Weg von HRS nach LRS bevorzugt gegenüber der Ausbildung eines solchen Zustandes auf dem Weg von LRS nach HRS.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung wird eine Speicherzelle gewählt, die sich in antiserieller Reihenschaltung mit einer weiteren Speicherzelle befindet. Zugleich wird der Lesepuls über die Reihenschaltung angelegt. Insbesondere kann ein als resistive Doppelzelle ausgebildetes Speicherelement gemäß dem deutschen Patent 10 2009 023 153 gewählt werden. Ein derartiges Speicherelement hat zwei voneinander unterscheidbare Zustände 0 und 1, die in den Zustandskombinationen HRS/LRS bzw. LRS/HRS kodiert sind. In beiden Zuständen hat das Speicherelement einen hohen Widerstandswert, so dass in einem Array aus vielen Speicherelementen jeder parasitäre Strompfad durch nicht adressierte Speicherelemente an mindestens einer Stelle unterbrochen wird. Dadurch lassen sich einzelne Speicherelemente auch in großen Arrays noch mit einem hinreichend starken Signal auslesen.
  • Es wurde erkannt, dass sich ein solches Speicherelement mit dem erfindungsgemäßen Verfahren nichtdestruktiv auslesen last. Durch die antiserielle Verschaltung haben die Schreibspannungen beider Speicherzellen des Speicherelements unterschiedliche Vorzeichen. Das bedeutet, dass eine über die Reihenschaltung angelegte Schreibspannung immer nur eine der beiden Speicherzellen zu beeinflussen vermag. Der Lesepuls wird ohne Beschränkung der Allgemeinheit mit einer Polarität angelegt, die die erste Speicherzelle vom stabilen Zustand HRS in den metastabilen Zustand VRS zu überführen vermag.
  • Befindet sich das Speicherelement vor dem Lesepuls im Zustand HRS/LRS, wird die erste Speicherzelle durch den Lesepuls in den Zustand VRS überführt, während die zweite Speicherzelle im Zustand LRS verbleibt. Während des Lesepulses liegt also die Zustandskombination VRS/LRS mit vermindertem Widerstandswert vor, so dass ein gut detektierbarer Lesestrom fließt. Nach Ablauf der Relaxationszeit kehrt die erste Speicherzelle wieder in den Zustand HRS zurück, so dass die ursprüngliche Zustandskombination HRS/LRS wieder hergestellt ist.
  • Befindet sich das Speicherelement vor dem Lesepuls im Zustand LRS/HRS, wird keine der beiden Speicherzellen umgeschaltet, da hierfür jeweils eine Polarität benötigt würde, die der des Lesepulses entgegengesetzt ist. Damit bleibt das Speicherelement in einem Zustand mit hohem Widerstandswert, und der Lesepuls treibt nur einen sehr geringen Strom durch das Speicherelement.
  • Nach dem Stand der Technik gemäß dem deutschen Patent 10 2011 012 738 kann ein Speicherelement, das durch entsprechende Auslegung in den beiden Zuständen HRS/LRS und LRS/HRS unterschiedliche Kapazitäten aufweist, durch eine Kapazitätsmessung nichtdestruktiv ausgelesen werden. Der dabei erzielbare Kapazitätsunterschied liegt derzeit lediglich in der Größenordnung Faktor 10, da er nur durch eine teilweise Abkehr vom eigentlich erwünschten absolut symmetrischen Aufbau des Speicherelements erreichbar ist. Der dadurch schon vergleichweise geringe Signalhub zwischen den beiden Zuständen HRS/LRS und LRS/HRS verringert sich in Arrays aus vielen Speicherelementen noch weiter, weil alle zum aktuell adressierten Speicherelement an der gleichen Bitline parallel geschalteten Speicherelemente eine hohe parasitäre Kapazität bilden. Derzeit sind Arraygrößen von 40 × 40 Speicherelementen realistisch.
  • Das erfindungsgemäße Ausleseverfahren nutzt dagegen den wesentlich größeren Sprung im Widerstandswert, den jede Speicherzelle des Speicherelements beim Übergang zwischen den Zuständen HRS und LRS erfährt. Dieser Sprung kann in der Größenordung Faktor 106 bis 108 liegen. Wenn ein einzelnes Speicherelement adressiert und vorübergehend in einen Zustand mit vermindertem Widerstandswert überführt wird, ist der hierdurch bewirkte Lesestrom sehr viel größer als der parasitäre Strom durch die an der gleichen Bitline parallel geschalteten nicht adressierten Speicherelemente. Das erfindungsgemäße Ausleseverfahren hat also die Wirkung, dass ein nichtdestruktives Auslesen des Speicherelements nicht mehr mit einer drastischen Verminderung der nutzbaren Arraygröße erkauft werden muss.
  • Vorteilhaft wird eine Relaxationszeit von 10 s oder weniger gewählt. Dies repräsentiert den Bereich, in dem die Rückkehr in den Zustand HRS bzw. das Verbleiben im Zustand LRS noch praktisch kontrollierbar ist.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung wird eine Relaxationszeit zwischen 10–10 s und 10–8 s, bevorzugt zwischen 10–8 s und 10–6 s, gewählt. Diese Zeiten decken den Bereich der Zugriffszeiten auf DRAM-Speicher und Massenspeicher (Flash-Speicher oder Festplatten) ab. Ziel der Entwicklung resistiver Speicher ist ein Universalspeicher, der die bisher getrennten Arbeits- und Massenspeicher vereint. Relaxationszeiten im beanspruchten Bereich stellen sich beispielsweise bei Widerstandswerten des Zustands LRS zwischen 10 kΩ und 15 kΩ, bevorzugt zwischen 12,5 kΩ und 13,5 kΩ, ein, insbesondere bei Widerstandswerten um 12,9 kΩ, bei denen der Zustand VRS von einem oder wenigen Atomen in einem Tunnelkontakt getragen wird. Grundsätzlich geht ein hoher Widerstandswert des Zustandes VRS mit einer kurzen Relaxationszeit einher, während umgekehrt ein niedriger Widerstandswert mit einer langen Relaxationszeit einhergeht. Der genaue Zusammenhang ist material- und bedingungsspezifisch.
  • Nach der bisherigen Meinung in der Fachwelt war die Möglichkeit, dass ein Schreibpuls auf Grund nicht ausreichender Stärke eine Speicherzelle ausgehend vom Zustand HRS in einen metastabilen Zustand VRS statt in den stabilen Zustand LRS überführt, ein Nachteil. Je nach Relaxationszeit konnte beim Anwender die Fehlvorstellung erweckt werden, dass die Information sicher gespeichert ist, während sie in Wahrheit nach kurzer Zeit verschwand. Im Interesse der Verlässlichkeit der Speicherung war man daher bislang bestrebt, das Auftreten metastabiler Zustände VRS in Speicherzellen zu unterdrücken. Zumindest wurde jedoch versucht, den Widerstandswert eines solchen Zustandes VRS so nah wie möglich an den des Zustandes HRS zu bringen, damit er beim digitalen Auslesen der Speicherzelle nach wie vor als HRS registriert wurde. Bei der weiteren Datenverarbeitung mit der Speicherzelle wurde ausgehend vom Zustand VRS so zumindest die korrekte Aussage weiterverarbeitet, dass die Speicherzelle nicht in den stabilen Zustand LRS umgeschaltet worden war; nur die Information, dass der stabile Zustand HRS kurzzeitig verlassen worden war, ging verloren. Dadurch entstanden geringere Fehler als wenn der Zustand VRS fälschlicherweise als Zustand LRS registriert worden wäre.
  • Zur Durchführung des erfindungsgemäßen Verfahrens sind daher gerade diejenigen Speicherzellen nutzbar, die nach den bisherigen Bewertungskriterien mangels Stabilität als minderwertig galten. Die Erfindung bezieht sich daher auch auf eine Speicherzelle zur Durchführung des erfindungsgemäßen Verfahrens. Die Speicherzelle umfasst zwei Elektroden und ein zwischen die Elektroden geschaltetes resistives Speichermaterial, welches einen stabilen Zustand LRS mit geringerem elektrischem Widerstand und einen stabilen Zustand HRS mit höherem elektrischem Widerstand aufweist.
  • Erfindungsgemäß ist das Speichermaterial in einen dritten metastabilen Zustand VRS überführbar, dessen Widerstandswert höchstens ein Zehntel des Widerstandswerts des Zustandes HRS beträgt, wobei das Speichermaterial ausgehend von diesem Zustand VRS nach Ablauf einer vorgegebenen Relaxationszeit in den Zustand HRS übergeht. Zur Überführung in den metastabilen Zustand kann beispielsweise das Speichermaterial selbst verändert werden, beispielsweise indem Sauerstoffionen des Speichermaterials zwecks Ausbildung eines elektrisch leitenden Pfades durch das Speichermaterial getrieben werden. Es können aber beispielsweise zwecks Ausbildung eines solchen elektrisch leitenden Pfades Ionen des Materials einer der Elektroden durch das Speichermaterial getrieben werden.
  • Es wurde erkannt, dass der nach dem bisherigen Stand der Technik unerwünschte Zustand VRS durch den beanspruchten Abstand seines Widerstandswerts von dem des Zustands HRS zu einem technisch sicher vom Zustand HRS unterscheidbaren Zustand gemacht werden kann. In Verbindung mit dem erfindungsgemäßen Verfahren ist er dann kein unerwünschter Effekt mehr, sondern bereichert die Speicherzelle um eine Möglichkeit des nichtdestruktiven Auslesens. Insbesondere eine antiserielle Schaltung zweier derartiger Speicherzellen zu einem Speicherelement kann dadurch nichtdestruktiv auslesbar gemacht werden, ohne dass dies die Möglichkeit schmälert, große Arrays aus diesen Speicherelementen zu realisieren.
  • Vorteilhaft ist das Speichermaterial ein ionenleitendes resistives Material, durch das im Zustand LRS ein elektrisch leitender Pfad zwischen den beiden Elektroden verläuft. Ein solcher Pfad bildet sich in der Regel graduell aus, so dass es ausgehend vom Zustand HRS insbesondere durch Höhe und Dauer eines an die Speicherzelle angelegten elektrischen Pulses steuerbar ist, ob der Zustand VRS oder der Zustand LRS erreicht wird.
  • Der Widerstandswert des Zustandes VRS kann dem des Zustandes LRS entsprechen. Durch Abwarten der Relaxationszeit ist dennoch vom Zustand LRS unterscheidbar. Ist der Zustand nach Ablauf der Relaxationszeit wieder in den Zustand HRS zurückgekehrt, hat es sich um den VRS gehandelt; besteht er auch nach Ablauf der Relaxationszeit fort, handelt es sich um den stabilen Zustand LRS. In aller Regel wird der Widerstandswert des Zustandes VRS wegen der Instabilität des Zustandes VRS jedoch höher sein als der Widerstandswert des Zustandes LRS.
  • Vorteilhaft ist der Widerstandswert des Zustandes VRS mindestens doppelt so hoch, bevorzugt mindestens fünfmal so hoch und ganz besonders bevorzugt mindestens zehnmal so hoch wie der Widerstandswert des Zustandes LRS. Dann können diese beiden Zustände vor Ablauf der Relaxationszeit technisch sicher unterschieden werden.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung beträgt der Widerstandswert des Zustandes VRS zwischen 10 kΩ und 15 kΩ, bevorzugt zwischen 12,5 kΩ und 13,5 kΩ. Ein Zustand VRS, der mit Relaxationszeiten in der Größenordnung derzeitiger DRAM-Zugriffszeiten in den Zustand HRS zurückkehrt, lässt sich besonders einfach mit einem ionenleitenden resistiven Material als Speichermaterial realisieren, durch das ein instabiler elektrisch leitender Pfad zwischen den beiden Elektroden verläuft. Ein derartiger Pfad ist besonders instabil, wenn der Kontakt zwischen dem Pfad und mindestens einer der Elektroden nur aus einem bzw. wenigen parallelen Tunnelpfaden oder sogar nur aus einem kontaktbildenden Atom besteht. Gemäß der Quantenphysik hat ein Atom die Quantenleitfähigkeit e2/h bzw. den Widerstandswert 12,9 kΩ. Bei einem Widerstandswert im beanspruchten Bereich ist daher davon auszugehen, dass nicht der stabile Zustand LRS vorliegt, sondern der Zustand VRS, der auf Grund auflösend auf den Pfad wirkender physikalischer und/oder chemischer Kräfte instabil ist.
  • Vorteilhaft beträgt der Widerstandswert des Zustandes LRS 5 kΩ oder weniger, bevorzugt 2 kΩ oder weniger und ganz besonders bevorzugt 1 kΩ oder weniger. Zum Einen ist er dann besonders gut vom Zustand VRS zu unterscheiden, und zum Anderen führt bereits eine geringe Lesespannung zu einem gut detektierbaren Lesestrom.
  • In einer besonders vorteilhaften Ausgestaltung der Erfindung ist das Speichermaterial ein ionenleitendes resistives Material, das beim Umschalten vom Zustand HRS in den Zustand LRS durch mindestens ein Elektrodenmaterial elektrochemisch metallisiert wird. In derartigen Systemen sind die auflösend auf einen elektrisch leitenden Pfad wirkenden physikalischen und chemischen Kräfte besonders groß, so dass sich kurze Relaxationszeiten realisieren lassen. Insbesondere bilden in diesen Speichermaterialien hohe elektromotorische Kräfte (EMK) eine starke treibende Kraft für Auflösungsprozesse.
  • Beispielsweise kann das Speichermaterial einen Halbleiter und mindestens eine der Elektroden ein Edelmetall enthalten. Das Speicherelement geht dann in den Zustand LRS (bzw. VRS) über, indem der Halbleiter mit dem Edelmetall zur Ausbildung eines elektrisch leitenden Pfades durch das Speicherelement reagiert. Der Halbleiter kann beispielsweise Germanium oder Silizium sein, und das Edelmetall kann beispielsweise Silber sein. In einer besonders vorteilhaften Ausgestaltung der Erfindung enthält das Speichermaterial eine Verbindung des Halbleiters mit Schwefel, Selen oder Tellur. Insbesondere kann die Verbindung Germaniumsulfid (GeSx) oder Germaniumselenid (GeSex) sein. sein. Über die Stöchiometrie dieser Verbindung lässt sich dann einstellen, wie stark der Halbleiter in der Verbindung gebunden ist und welche Stoffmenge des Halbleiters für die Bildung des elektrisch leitenden Pfades zur Verfügung steht. Je größer das Angebot an Halbleiter, desto schneller wächst die Stabilität des elektrisch leitenden Pfades.
  • Eine ähnliche Wirkung lässt sich mit einem Speichermaterial erzielen, das eine Verbindung mindestens eines Metalls enthält, das auch in mindestens einer Elektrode enthalten ist. Hier kann das Metall insbesondere Kupfer oder Silber sein, und die Verbindung kann als weiteres Element insbesondere Schwefel, Selen oder Tellur enthalten. Beispielsweise kann die Verbindung AgxS, CuxS, AgxSe, CuxSe oder CuxTe sein.
  • Sämtliche für das Verfahren gegebene Offenbarung gilt ausdrücklich auch für das Speicherelement und umgekehrt.
  • Spezieller Beschreibungsteil
  • Nachfolgend wird der Gegenstand der Erfindung anhand von Figuren erläutert, ohne dass der Gegenstand der Erfindung hierdurch beschränkt wird. Es ist gezeigt:
  • 1: Zeitverlauf von Spannung und Strom beim Auslesen gemäß zweier Ausführungsbeispiele (Teilbilder a und b) des erfindungsgemäßen Verfahrens.
  • 1 verdeutlicht das nichtdestruktive Auslesen eines resistiven Speicherelements aus zwei Speicherzellen A und B mit dem erfindungsgemäßen Verfahren. In 1a unterscheidet sich der Lesepuls R durch seine geringere Höhe vom Schreibpuls W mit gleicher Polarität, dauert aber genauso lange wie der Schreibpuls W. In 1 b unterscheidet sich der Lesepuls R durch seine kürzere Dauer vom Schreibpuls W mit gleicher Polarität, ist aber genauso hoch. In der oberen Kurve ist jeweils der Zeitverlauf der an das Speicherelement angelegten Spannung U (U über Zeit t) aufgetragen, in der unteren Kurve ist der Zeitverlauf des durch das Speicherelement getriebenen Stroms I (I über Zeit t) aufgetragen. Unten in den 1a und 1b sind jeweils die Zustände angegeben, in denen sich die Speicherzellen A und B, die in dem Speicherelement in Reihe geschaltet sind, befinden. Das Speicherelement ist so gepolt, dass positive Lese- bzw. Schreibspannungen die Speicherzelle A aus dem Zustand HRS nach VRS oder LRS überführen können.
  • Zu Beginn befindet sich das Speicherelement im Zustand LRS/HRS (0). Ein positiver Lesepuls (Schritt 1) ändert an diesem Zustand nichts, so dass der Gesamtwiderstand des Speicherelements hoch bleibt und kein nennenswerter Strom durch das Speicherelement getrieben wird. Ein negativer Schreibpuls (Schritt 2) schaltet das Speicherelement in den Zustand HRS/LRS (1) um. Dabei bleibt es hochohmig, so dass nach wie vor kein nennenswerter Strom fließt. Wird nun erneut ein positiver Lesepuls angelegt (Schritt 3), wird die Speicherzelle A von HRS nach VRS geschaltet, und der Gesamtwiderstand des Speicherelements nimmt ab. Es fließt ein gut detektierbarer Lesestrom. Nach dem Ende des Lesepulses relaxiert die Speicherzelle A wieder zurück in den Zustand HRS, so dass das Speicherelement sich insgesamt wieder in dem Zustand befindet, in dem es vor dem Beginn des Lesepulses war. Die Zeitskala, auf der diese Relaxation stattfindet, ist in 1 stark übertrieben dargestellt. In Schritt 4 wird das Speicherelement schließlich durch einen positiven Schreibpuls dauerhaft in den Zustand LRS/HRS (0) überführt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102009023153 [0002, 0020]
    • DE 102011012738 [0004, 0024]

Claims (22)

  1. Verfahren zum Auslesen einer resistiven Speicherzelle mit zwei voneinander durch ein ionenleitendes resistives Material beabstandeten Elektroden, die sich durch Anlegen einer Schreibspannung von einem stabilen Zustand HRS mit höherem Widerstandswert in einen stabilen Zustand LRS mit niedrigerem Widerstandswert überführen lässt, indem die Schreibspannung eine Migration von Ionen durch das ionenleitende resistive Material treibt und entlang des Weges dieser Migration ein elektrisch leitender Pfad durch das ionenleitende resistive Material gebildet wird, wobei zum Auslesen eine Lesespannung mit gleicher Polarität wie die Schreibspannung angelegt und der durch die Speicherzelle fließende Strom ausgewertet wird, dadurch gekennzeichnet, dass die Lesespannung als Lesepuls angelegt wird, wobei die Anzahl der während des Pulses durch das ionenleitende resistive Material getriebenen Ionen über die Höhe und Dauer des Pulses so eingestellt wird, dass sie ausgehend vom Zustand HRS zur Bildung eines elektrisch leitenden Pfades durch das ionenleitende resistive Material mindestens bis zum Einsetzen eines Stromflusses durch diesen Pfad und damit für den Übergang in einen metastabilen Zustand VRS mit vermindertem Widerstandswert und einer vorgegebenen Relaxationszeit für die Rückkehr in den Zustand HRS ausreicht, nicht jedoch für den Übergang in den Zustand LRS.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Bildung des Pfades Ionen des Materials einer Elektrode oder Sauerstoffionen des ionenleitenden resistiven Materials durch das ionenleitende resistive Material getrieben werden.
  3. Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Lesepuls beendet wird, während der elektrisch leitende Pfad eine Tunnelbarriere enthält.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass nach Ablauf der Relaxationszeit der Widerstandswert mit einem weiteren Puls gemessen wird, dessen Höhe und Dauer so gewählt werden, dass er weder für einen Übergang von HRS nach VRS noch für einen Übergang von LRS nach HRS ausreicht.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein Zustand VRS gewählt wird, dessen Widerstandswert zwischen den Widerstandswerten der Zustände HRS und LRS liegt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Speicherzelle gewählt wird, die sich durch eine zweite Schreibspannung mit umgekehrter Polarität vom stabilen Zustand LRS in den stabilen Zustand HRS überführen lässt.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass eine Speicherzelle gewählt wird, die sich in antiserieller Reihenschaltung mit einer weiteren Speicherzelle befindet, und dass der Lesepuls über die Reihenschaltung angelegt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine Relaxationszeit von 10 s oder weniger gewählt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass eine Relaxationszeit zwischen 10–10 s und 10–5 s, bevorzugt zwischen 10–9 s und 10–6 s, gewählt wird.
  10. Speicherzelle zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 9, umfassend zwei Elektroden und ein zwischen die Elektroden geschaltetes resistives Speichermaterial, welches einen stabilen Zustand LRS mit geringerem elektrischem Widerstand und einen stabilen Zustand HRS mit höherem elektrischem Widerstand aufweist, dadurch gekennzeichnet, dass das Speichermaterial in einen dritten metastabilen Zustand VRS überführbar ist, dessen Widerstandswert höchstens ein Zehntel des Widerstandswerts des Zustandes HRS beträgt, wobei das Speichermaterial ausgehend von diesem Zustand VRS nach Ablauf einer vorgegebenen Relaxationszeit in den Zustand HRS übergeht.
  11. Speicherzelle nach Anspruch 10, dadurch gekennzeichnet, dass das Speichermaterial ein ionenleitendes resistives Material ist, durch das im Zustand LRS ein elektrisch leitender Pfad zwischen den beiden Elektroden verläuft.
  12. Speicherzelle nach einem der Ansprüche 10 bis 11, dadurch gekennzeichnet, dass der Widerstandswert des Zustandes VRS mindestens doppelt so hoch, bevorzugt mindestens fünfmal so hoch und ganz besonders bevorzugt mindestens zehnmal so hoch ist wie der Widerstandswert des Zustandes LRS.
  13. Speicherzelle nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass der Widerstandswert des Zustandes VRS zwischen 10 kΩ und 15 kΩ, bevorzugt zwischen 12,5 kΩ und 13,5 kΩ, beträgt.
  14. Speicherzelle nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass der Widerstandswert des Zustandes LRS 5 kΩ oder weniger, bevorzugt 2 kΩ oder weniger und ganz besonders bevorzugt 1 kΩ oder weniger, beträgt.
  15. Speicherzelle nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass das Speichermaterial ein ionenleitendes resistives Material ist, das beim Umschalten vom Zustand HRS in den Zustand LRS durch mindestens ein Elektrodenmaterial elektrochemisch metallisiert wird.
  16. Speicherzelle nach Anspruch 15, dadurch gekennzeichnet, dass das Speichermaterial einen Halbleiter enthält und dass mindestens eine der Elektroden ein Edelmetall enthält.
  17. Speicherzelle nach Anspruch 16, gekennzeichnet durch Germanium oder Silizium als Halbleiter.
  18. Speicherzelle nach einem der Ansprüche 16 bis 17, dadurch gekennzeichnet, dass das Speichermaterial eine Verbindung des Halbleiters mit Schwefel, Selen oder Tellur enthält.
  19. Speicherzelle nach einem der Ansprüche 16 bis 18, gekennzeichnet durch Silber als Edelmetall.
  20. Speicherzelle nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass das Speichermaterial eine Verbindung mindestens eines Metalls enthält, das auch in mindestens einer Elektrode enthalten ist.
  21. Speicherzelle nach Anspruch 20, dadurch gekennzeichnet, dass das Metall Kupfer oder Silber ist.
  22. Speicherzelle nach einem der Ansprüche 20 bis 21, dadurch gekennzeichnet, dass die Verbindung Schwefel, Selen oder Tellur enthält.
DE102013020517.4A 2013-12-11 2013-12-11 Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung Expired - Fee Related DE102013020517B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102013020517.4A DE102013020517B4 (de) 2013-12-11 2013-12-11 Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung
PCT/DE2014/000551 WO2015085977A1 (de) 2013-12-11 2014-10-29 Verfahren zum auslesen einer resistiven speicherzelle und eine speicherzelle zur durchführung
JP2016538608A JP2017505504A (ja) 2013-12-11 2014-10-29 抵抗変化型メモリセルの読出方法とその方法を実施するメモリセル
CN201480066846.3A CN105980743B (zh) 2013-12-11 2014-10-29 用于读取电阻存储单元的方法以及用于执行的存储单元
EP14828126.4A EP3080482A1 (de) 2013-12-11 2014-10-29 Verfahren zum auslesen einer resistiven speicherzelle und eine speicherzelle zur durchführung
US15/039,217 US9865343B2 (en) 2013-12-11 2014-10-29 Method for reading out a resistive memory cell and a memory cell for carrying out the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013020517.4A DE102013020517B4 (de) 2013-12-11 2013-12-11 Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung

Publications (2)

Publication Number Publication Date
DE102013020517A1 true DE102013020517A1 (de) 2015-06-11
DE102013020517B4 DE102013020517B4 (de) 2015-06-25

Family

ID=52391718

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013020517.4A Expired - Fee Related DE102013020517B4 (de) 2013-12-11 2013-12-11 Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung

Country Status (6)

Country Link
US (1) US9865343B2 (de)
EP (1) EP3080482A1 (de)
JP (1) JP2017505504A (de)
CN (1) CN105980743B (de)
DE (1) DE102013020517B4 (de)
WO (1) WO2015085977A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8031518B2 (en) * 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009023153A1 (de) 2009-05-29 2010-12-30 Forschungszentrum Jülich GmbH Speicherelement, Speichermatrix und Verfahren zum Betreiben
DE102011012738B3 (de) 2011-02-24 2012-02-02 Forschungszentrum Jülich GmbH Verfahren zum nichtdestruktiven Auslesen resistiver Speicherelemente und Speicherelement
US20130250655A1 (en) * 2012-03-26 2013-09-26 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475098B2 (ja) * 2004-11-02 2010-06-09 ソニー株式会社 記憶素子及びその駆動方法
JP2008135659A (ja) * 2006-11-29 2008-06-12 Sony Corp 記憶素子、記憶装置
DE102007015281A1 (de) 2007-03-29 2008-10-02 Qimonda Ag Resistiv schaltende Speicherzelle und Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle
EP2436011B1 (de) * 2009-05-29 2017-11-22 Forschungszentrum Jülich GmbH Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
JP2011054646A (ja) * 2009-08-31 2011-03-17 Toshiba Corp 半導体メモリ素子
US8199556B2 (en) * 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8942025B2 (en) * 2011-08-10 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method
US8804399B2 (en) * 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
JP2014238897A (ja) * 2013-06-06 2014-12-18 パナソニック株式会社 抵抗変化型不揮発性記憶装置およびその制御方法
GB2515568B (en) * 2013-06-28 2016-05-18 Ibm Resistive random-access memory cells
US9336870B1 (en) * 2013-08-16 2016-05-10 Sandia Corporation Methods for resistive switching of memristors
US20160012884A1 (en) * 2014-07-11 2016-01-14 Kabushiki Kaisha Toshiba Memory system and method of operation of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009023153A1 (de) 2009-05-29 2010-12-30 Forschungszentrum Jülich GmbH Speicherelement, Speichermatrix und Verfahren zum Betreiben
DE102009023153B4 (de) * 2009-05-29 2011-03-17 Forschungszentrum Jülich GmbH Speicherelement, Speichermatrix und Verfahren zum Betreiben
DE102011012738B3 (de) 2011-02-24 2012-02-02 Forschungszentrum Jülich GmbH Verfahren zum nichtdestruktiven Auslesen resistiver Speicherelemente und Speicherelement
US20130250655A1 (en) * 2012-03-26 2013-09-26 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kawahara, A et al Filament Scaling Forming Technique and Level-Verify-Write Scheme with Endurance Over 107 Cycles in ReRAM Int.Solid-State Circuits Conference Digest of Technical Papers page 220 17 21 Feb. 2013
Kawahara, A et al Filament Scaling Forming Technique and Level-Verify-Write Scheme with Endurance Over 107 Cycles in ReRAM Int.Solid-State Circuits Conference Digest of Technical Papers page 220 17 21 Feb. 2013 *

Also Published As

Publication number Publication date
CN105980743B (zh) 2018-10-02
EP3080482A1 (de) 2016-10-19
JP2017505504A (ja) 2017-02-16
WO2015085977A8 (de) 2016-05-26
US9865343B2 (en) 2018-01-09
DE102013020517B4 (de) 2015-06-25
WO2015085977A1 (de) 2015-06-18
CN105980743A (zh) 2016-09-28
US20170162260A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
DE1954966C3 (de) Elektrische Speichermatrix in Kompaktbauweise
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE102004026003B3 (de) Resistive Speicherzellen-Anordnung
DE60126310T2 (de) Punktkontaktarray, Not-Schaltung und elektronische Schaltung damit
DE112010003400B4 (de) Speicherarchitektur und Verwendung eines magnetischen Racetrack-Speichers
DE102004040750B4 (de) Speicherzellenanordnung mit Speicherzellen vom CBRAM-Typ und Verfahren zum Programmieren derselben
DE102004024610B3 (de) Festkörperelektrolytschaltelement
DE602004010744T2 (de) Aufzeichnungsverfahren zur Vermeidung von unnötigem Anlegen einer Spannung an ein Speicherelement
DE102005003675A1 (de) CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus
DE1774459B2 (de)
DE2727147C2 (de) Halbleiterspeicherzelle mit nichtflüchtiger Speicherfähigkeit
DE102019133296A1 (de) Magnetischer direktzugriffspeicher mit wahlschalterspannungskompensation
DE102004018715B3 (de) Speicherzelle zum Speichern einer Information, Speicherschaltung sowie Verfahren zum Herstellen einer Speicherzelle
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE2818783C3 (de) Datenspeicherzelle
DE102013020517B4 (de) Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung
DE102004041626B4 (de) Chipkarte, und Chipkarten-Sicherungs-Einrichtung
DE102005003025B4 (de) PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
DE102007015281A1 (de) Resistiv schaltende Speicherzelle und Verfahren zum Betreiben einer resistiv schaltenden Speicherzelle
DE102004052645A1 (de) Speicherzelle und Verfahren zu deren Herstellung
DE2050720B2 (de) Elektrisch und optisch setzbares speicherelement
DE2639507C3 (de) Bistabiler Multivibrator
DE102004026002B4 (de) Halbleiterbauelement mit Festkörperelektrolytspeicherzellen und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee