DE102019133296A1

DE102019133296A1 - Magnetischer direktzugriffspeicher mit wahlschalterspannungskompensation

Info

Publication number: DE102019133296A1
Application number: DE102019133296.6A
Authority: DE
Inventors: Christopher J. Petti; Tz-yi Liu; Ali Al-Shamma; Yoocharn Jeon
Original assignee: SanDisk Technologies LLC
Current assignee: SanDisk Technologies LLC
Priority date: 2019-02-21
Filing date: 2019-12-06
Publication date: 2020-08-27
Also published as: JP2020135917A; KR20200102336A; US11031059B2; JP6821776B2; US20200273512A1; CN111599393B; CN111599393A; KR102316937B1

Abstract

Magnetische Direktzugriffsspeicherschaltungen (MRAM) werden hierin bereitgestellt. In einer beispielhaften Implementierung schließt eine MRAM-Schaltung einen Steuerschaltkreis ein, der an ein magnetisches Tunnelübergangselement (MTJ) mit einem Wahlschalterelement in Reihe gekoppelt ist. Dieser Steuerschaltkreis ist dazu konfiguriert, den Strom durch das Wahlschalterelement einzustellen, wenn sich das Wahlschalterelement in einem leitenden Zustand befindet. Die Schaltung schließt auch einen Kompensationsschaltkreis ein, der dazu konfiguriert ist, eine Offset-Spannung über dem Wahlschalterelement, das sich in dem leitenden Zustand befindet, basierend auf Einstellungen des Stroms durch das Wahlschalterelement zu kompensieren. Eine Ausgangsschaltung ist auch dazu konfiguriert, einen Magnetisierungszustand des MTJ-Elements zu melden.

Description

TECHNISCHES GEBIET
Aspekte der Offenbarung beziehen sich auf die Gebiete von magnetischen Direktzugriffsspeichervorrichtungen, die magnetische Tunnelübergangselemente einsetzen.
HINTERGRUND
Ein magnetischer Direktzugriffsspeicher (MRAM) ist eine aufstrebende Speicher-/Speicherungstechnologie, die das Potential aufweist, eine nichtflüchtige Alternative mit niedriger Leistung zu Direktzugriffsspeichertechnologien (RAM-Technologien) wie einem statischen RAM (SRAM) und einem dynamischen RAM (DRAM) zu bieten. Ein MRAM kann auch in Massenspeicherungsumgebungen wie Solid-State-Speicherlaufwerke (SSDs) eingesetzt werden. Es hat sich jedoch als schwierig erwiesen, einen MRAM in konkurrenzfähige DRAM-Vorrichtungen einzubauen. DRAM-Vorrichtungen weisen in der Regel Dichten und Pro-Bit-Kosten auf, welche die meisten anderen konkurrierenden Speichertechnologien überholen.
Verschiedene Ansätze können für auf MRAM basierende Speicher eingesetzt werden. Ein solcher Ansatz schließt eine Kreuzpunktkonfiguration ein, die auch bei resistiven RAM-Technologien angewendet werden kann. Bei Kreuzpunktkonfigurationen werden Speicherzellen zu großen Arrays, die über Zeilen und Spalten mit einer Speicherzelle an jedem Übergang einer Zeile und einer Spalte gekoppelt sind, angeordnet. Es kann jedoch schwierig sein, Kreuzpunktkonfigurationen unter Verwendung dieser aufstrebenden Speichertechnologien wie einem MRAM in Konfigurationen mit hoher Dichte auszubilden. Eine Schwierigkeit kann auftreten, wenn Speicherzellen einzeln mit Auswahlschaltkreisen angeordnet sind, die jede Zelle während Programmiervorgängen isolieren. Einige MRAM-Implementierungen weisen Transistoren mit drei Anschlüssen auf, die an jede Speicherzelle gekoppelt sind, was wesentlich zu den zugeordneten Stückzahlen beiträgt, während Zieldichten von MRAM-Vorrichtungen reduziert werden.
ÜBERBLICK
Magnetische Direktzugriffsspeicherschaltungen (MRAM) werden hierin bereitgestellt. In einer beispielhaften Implementierung schließt eine MRAM-Schaltung einen Steuerschaltkreis, der an ein magnetisches Tunnelübergangselement (MTJ) mit einem Wahlschalterelement in Reihe gekoppelt ist, ein. Dieser Steuerschaltkreis ist dazu konfiguriert, den Strom durch das Wahlschalterelement einzustellen, wenn sich das Wahlschalterelement in einem leitenden Zustand befindet. Die Schaltung schließt auch einen Kompensationsschaltkreis ein, der dazu konfiguriert ist, eine Offsetspannung über dem Wahlschalterelement, das sich in dem leitenden Zustand befindet, basierend auf Einstellungen des Stroms durch das Wahlschalterelement zu kompensieren. Eine Ausgangsschaltung ist auch dazu konfiguriert, einen Magnetisierungszustand des MTJ-Elements zu melden.
Figurenliste
Viele Aspekte der Offenbarung können unter Bezugnahme auf die folgenden Zeichnungen besser verstanden werden. Während mehrere Implementierungen in Verbindung mit diesen Zeichnungen beschrieben werden, ist die Offenbarung nicht auf die hier offenbarten Implementierungen beschränkt. Im Gegenteil, es ist beabsichtigt, alle Alternativen, Modifikationen und Entsprechungen abzudecken.

1 veranschaulicht ein Speicherarray und einen zugeordneten Schaltkreis in einer Implementierung.
2 veranschaulicht eine Speicherzelle in einer Implementierung.
3 veranschaulicht einen beispielhaften Steuer- und Ausgangsschaltkreis für eine Speicherzelle in einer Implementierung.
4 veranschaulicht einen beispielhaften Steuer- und Ausgangsschaltkreis für eine Speicherzelle in einer Implementierung.
5 veranschaulicht ein beispielhaftes Signalisieren und Durchführen einer Speicherzelle in einer Implementierung.
6 veranschaulicht einen beispielhaften Steuer- und Ausgangsschaltkreis für eine Speicherzelle in einer Implementierung.
7 veranschaulicht ein beispielhaftes Signalisieren und Durchführen einer Speicherzelle in einer Implementierung.
8 veranschaulicht beispielhafte Vorgänge einer Speicherzelle in einer Implementierung.
9 veranschaulicht beispielhafte Kennzeichen eines Wahlschalterelements in einer Implementierung.

DETAILLIERTE BESCHREIBUNG
Mehrere Speicherspeicherungstechnologien sind entwickelt worden, die einen herkömmlichen Speicher und eine herkömmliche Speicherung, die auf einem Transistor basieren, ersetzen können. Diese schließen einen resistiven Direktzugriffsspeicher (RRAM), einen Phasenwechselspeicher (PCM) und einen magnetischen Direktzugriffsspeicher (DRAM) sowie andere ein. Unter diesen weist ein MRAM Potential auf, eine Alternative mit niedrigerer Leistung zu einem eingebettetem SRAM zu bieten und einen kostengünstigen, nichtflüchtigen Ersatz für einen eigenständigen DRAM bereitzustellen. Um mit einem DRAM zu konkurrieren oder ihn zu ersetzen, muss ein MRAM in ausreichend dichten Arrays ausgebildet sein. Dies kann aufgrund der niedrigen Kosten und der hohen Dichte eines DRAM eine Herausforderung sein und ein MRAM muss dazu hergestellt sein, die niedrigen Fehlerpegel eines DRAM aufzuzeigen. Kreuzpunktarrays sind ein Ansatz, dichte Arrays eines MRAM zu implementieren. MRAM-Zellen weisen in der Regel zwei Speicherungszustände auf, die binäre Bits darstellen, wobei jeder Zustand im Wesentlichen lineare Strom-Spannung-Beziehungen aufweist. Somit wird eine diskrete oder getrennte Auswahlvorrichtung in der Regel dazu verwendet, MRAM-Zellen von jeder anderen in Arrays elektrisch zu isolieren. Diese Auswahlvorrichtungen könnten einen Transistorwahlschalter mit drei Anschlüssen wie einen negativen/positiven Metalloxidhalbleitertransistor umfassen. Einen Transistorwahlschalter für jede Speicherzelle einzuschließen, kann jedoch die Zellgröße stark vergrößern und Dichten für MRAM-Arrays aufgrund der großen Abmessungen der Wahlschalter sowie der Notwendigkeit eines Verlegens von Gate-Steuerleitungen zu jeder Speicherzelle reduzieren. Auch sollte ein eingesetzter Wahlschalter ein nichtlineares Verhalten aufweisen, da der Zellwiderstand der zwei zuvor erwähnten MRAM-Zustände in der Regel in Widerstandswerten nur 2- bis 3-mal auseinander liegt. Dieses nichtlineare Verhalten würde einem hohen Widerstand bei niedrigen Spannungen und einem niedrigen Widerstand bei hohen Spannungen entsprechen. Auch könnte ein wünschenswerter Wahlschalter auch ein Schwellenwertschaltverhalten aufweisen, wobei der Wahlschalter, sobald ein Schwellenwertschaltzustand wie eine Schwellenwertspannung erreicht wird, in dem ausgewählten Zustand bleibt, wobei es ein gewisses Maß an Hysterese gibt.
MRAM-Zellen umfassen wie hierin erläutert ein nichtflüchtiges Speicherelement (NVM), das mit einem oder mehreren magnetischen Elementen ausgebildet sein kann, die Daten als ein oder mehrere magnetische Zustände speichern. MTJ-Vorrichtungen setzen in der Regel spinpolarisierte Ströme ein, um einen Magnetisierungszustand einer ferromagnetischen Schicht reversibel zu schalten. MTJs arbeiten unter Verwendung eines magnetischen Tunnelwiderstands (TMR), der ein magnetoresistiver Effekt ist. MTJs bestehen in der Regel aus zwei Schichten aus ferromagnetischen Materialien, die durch eine dünne Isolierschicht getrennt sind, durch die Elektronen quantenmechanisch von einer ferromagnetischen Schicht in die andere geschleust werden. Eine ferromagnetische Schicht eines MTJ kann als eine festgesteckte Schicht bezeichnet werden, die einen konstanten Magnetisierungszustand aufweist, während die andere ferromagnetische Schicht eines MTJ eine freie Schicht aufweist, welche den Magnetisierungszustand ändern kann. Eine Zwischenschicht, die einen dünnen Isolator aufweist, der die beiden ferromagnetischen Schichten trennt, kann aus einem Oxidmaterial oder einem anderen geeigneten elektrischen Isolator gebildet sein. Elektrische Anschlüsse können gebildet werden, um die freien und festgesteckten Schichten des MTJ mit anderen Bauteilen in einer Schaltung zu verbinden.
Rechtwinklige oder parallele Anordnungen von MTJ-Elementen können in MRAM-Zellen eingesetzt werden, die sich auf einen Typ von magnetischer Anisotropie beziehen, die einer bevorzugten Ausrichtungsrichtung in magnetischen Momenten innerhalb des MTJ-Elements in Bezug auf eine Oberfläche eines entsprechenden Halbleitersubstrats zugeordnet sind. Ein erster Typ von MTJ-Konfiguration beinhaltet eine homogene senkrechte Spintransfer-Drehmoment-(STT)-Anordnung, die typischerweise ein Bauelement mit 2 Anschlüssen aufweist, die aus zumindest drei übereinander liegenden Materialschichten gebildet ist. Diese drei Schichten schließen eine Tunnelbarriereschicht ein, die zwischen einer festgesteckte Schicht und einer freien Schicht angeordnet ist. Die freie Schicht und die festgesteckte Schicht sind mit den zwei Anschlüssen des STT-MTJ verbunden. Andere Typen von MTJs schließen Spin-Orbit-Torque-MTJ-Elemente (SOI-MTJ) ein, die in Spin-Hall-Effect-MRAM-Zellen (SHE-MRAM) mit drei Anschlüssen eingesetzt werden können.
MTJ-Elemente wie die oben erwähnten STT-MTJ-Elemente können in der Regel in zwei unterschiedlichen Zuständen platziert werden, die den darin gespeicherten unterschiedlichen logischen Werten oder Datenwerten entsprechen können. Diese Zustände hängen von einem Magnetisierungszustand des MTJ-Elements ab, der einem magnetoresistiven Wert des gerade erörterten MTJ-Elements entsprechen kann. Die veränderbaren magnetischen Zustände von MTJ-Elementen, die hier erläutert werden, können sich im Rahmen von zwei Zuständen ändern, nämlich einem parallelen Zustand und einem antiparallelen Zustand. Ein paralleler Zustand tritt auf, wenn eine freie Schicht und eine festgesteckte Schicht eines MTJ-Elements in dem gleichen Magnetisierungszustand sind. Ein antiparalleler Zustand tritt auf, wenn eine freie Schicht und eine festgesteckte Schicht eines MTJ-Elements in einem unterschiedlichen Magnetisierungszustand sind. Datenwerte können den magnetischen Zuständen zugeordnet werden, wie eine logische ,0' für den antiparallelen Zustand und eine logische ,1' für den parallelen Zustand, neben anderen Einrichtungen.
Wendet man sich nun verbesserten Strukturen zum Implementieren von MRAM-Vorrichtungen zu, die MTJ-Elemente einsetzen, wird 1 präsentiert. 1 ist ein Systemdiagramm, welches das Speichersystem 100 veranschaulicht, welches das Speicherarray 110 und verschiedene periphere Schaltkreise einschließt. Dieser periphere Schaltkreis umfasst verschiedene Steuer-, Schnittstellen- und Erfassungsschaltkreise. In 1 schließt das System 100 ferner einen Zeilendekodierschaltkreis 120, einen Spaltendekodierschaltkreis 130, einen Erfassungsschaltkreis 140, einen Ausgangsschaltkreis 150 und einen Pufferschaltkreis 160 ein. Verschiedene Kommunikationsverbindungen und Signalleitungen sind in 1 gezeigt, obwohl die spezifische Implementierung dieser Leitungen variieren kann. In der Regel werden Zeilen- und Spaltensignalleitungen im Speicherarray 110 eingesetzt, um eine Kreuzpunktspeicheranordnung auszubilden. Diese Kreuzpunktspeicheranordnung umfasst eine Speicherzelle an jedem Übergang von einer Zeile und einer Spalte. Das Speicherarray 110 kann somit eine ‚m‘-Anzahl an Reihen und eine ‚n‘-Anzahl an Spalten einschließen, wobei ein ‚m‘ durch ein ‚n‘-Array von Übergängen geschaffen wird, die jeweils einer einzigen Speicherzelle entsprechen. Obwohl ein MRAM-Typ von Speicherzellen in 1 erläutert wird, können andere Speichertechnologien in Kreuzpunktspeicheranordnungen eingesetzt werden.
1 schließt auch eine Detailansicht 101 einer beispielhaften Speicherzelle ein. Die Detailansicht 101 zeigt eine Komponentenebenenansicht eines Abschnitts des Speicherarrays 110, obwohl diese Ansicht zur Klarheit vereinfacht ist. In der Regel werden zugeordnete Komponenten von Detailansicht 101 unter Verwendung von Techniken, die in der Halbleiterwaferverarbeitung und Mikrofabrikation zu finden sind, wie unter anderem Photolithographie, Diffusion, Abscheidung, epitaktisches Wachstum, Ätzen, Tempern und Ionenimplantieren, auf einem Halbleitersubstrat ausgebildet. Die Detailansicht 101 schließt die Zeilenleitung 114 und die Spaltenleitung 115 ein. Die auswählbare MRAM-Zelle 111 ist an einem physikalischen Übergang zwischen der Zeilenleitung 114 und der Spaltenleitung 115 positioniert. Die auswählbare MRAM-Zelle 111 umfasst das MTJ-Element 112 und das Wahlschalterelement 113. Weitere Details zu diesen Elementen werden unten erläutert. Die Detailansicht 101 ist als eine beispielhafte Konfiguration von Speicherzellen in einem Kreuzpunktspeicher bereitgestellt. Jeder Übergang von einer Zeile und einer Spalte in einem Kreuzpunktspeicher wie das Speicherarray 110 kann eine ähnliche MRAM-Zellenanordnung einschließen, wie in der Detailansicht 101 gezeigt. Außerdem können verschiedene Verbindungen, Metallisierungen, Isolatoren, Anschlüsse und andere Elemente während einer Implementierung des Speicherarrays 110 eingeschlossen sein.
Der Reihendekodierer 120 und Spaltendekodierer 130 sind in der Regel an einen Steuerschaltkreis gekoppelt, der dazu konfiguriert ist, Lese-, Schreib- und Löschvorgänge neben anderen Vorgängen zu steuern. Der Reihendekodierer 120 und Spaltendekodierer 130 umfassen jeweils einen Leitungsauswahlschaltkreis und eine -logik, um bestimmte Zeilen und Spalten des Speicherarrays 110 zu aktivieren/deaktivieren, wie durch einen Steuerschaltkreis gelenkt. Ein Leitungsauswahlschaltkreis kann Auswahltransistoren, Puffer, Inverter, Strom- und Spannungsbegrenzungsschaltkreise, Übertragungs-Gates und andere ähnliche Schaltkreise umfassen. Auf diese Weise können Speicherzellen im Speicherarray 110 gelesen, beschrieben oder gelöscht werden.
Während Lesevorgängen erfasst der Erfassungsschaltkreis 140 Ausgänge von ausgewählten Speicherzellen. Der Erfassungsschaltkreis 140 kann Erfassungsverstärker, Komparatoren, Pegelschieber sowie verschiedene andere Unterstützungsschaltkreise einschließen. Der Erfassungsschaltkreis 140 stellt einen Ausgangsschaltkreis 150 Darstellungen der Ausgänge von ausgewählten Speicherzellen bereit. Der Ausgangsschaltkreis 150 umfasst einen Ausgangsschaltkreis, um die Darstellungen in Datenwerte zu übersetzen, welche die verschiedenen verbesserten Schaltkreise, die unten in 2, 3, 4 und 6 beschrieben sind, einschließen können. Diese Datenwerte können binäre Werte einschließen, die Spannungspegel aufweisen, die gewünschten logischen Darstellungen entsprechen. Wie unten erläutert wird, kann der Ausgangsschaltkreis 150 die Wirkung reduzieren oder beseitigen, die Wahlschalterelemente auf erfasste Spannungen beim Lesen von Datenbits aus dem Speicherarray 110 aufweisen. Der Puffer 160 kann digitale Speicherelemente, die dazu eingeschlossen sind, Datenbits, die durch Ausgangsschaltkreis 150 vor dem Transfer auf ein oder mehrere externe Systeme über Datenverbindung 161 bestimmt werden, umfassen. In einigen Beispielen können Abschnitte des Spaltendekodierers 130, Erfassungsschaltkreis 140, Ausgangsschaltkreis 150 und Buffer 160 zu Schaltkreisblöcken kombiniert oder über ähnliche Schaltkreiskomponenten geteilt werden.
Wendet man sich nun einer detaillierten Implementierung einer auswählbaren Speicherzelle 111 von 1 sowie verschiedenen Unterstützungsschaltkreisen zu, wird 2 bereitgestellt. 2 stellt einen einzigen ,Übergang‛ in einem Kreuzpunktspeicherarray mit zugeordnetem Zeilen-/Spaltentreiberschaltkreis und Speicherzelle dar. Insbesondere schließt 2 eine Schaltung 200 ein, umfassend den Stromsteuerschaltkreis 210, Stromspiegel 212, Ausgangsschaltkreis 220, auswählbare die MRAM-Zelle 230, Zeilentreiber 240 und Spaltentreiber 241. Eine auswählbare MRAM-Zelle 230 könnte eine beispielhafte Implementierung der auswählbaren Speicherzelle 111 aus 1 umfassen, wobei das MTJ-Element 112 und Wahlschalterelement 113 von 1 durch das MRAM-Element 231 beziehungsweise den Wahlschalter 238 dargestellt werden. Eine auswählbare MRAM-Zelle 230 kann als ein „1S-1MTJ“-Typ einer MRAM-Zelle bezeichnet werden, die durch einen einzigen Wahlschalter (S) und ein einziges MTJ-Element gebildet wird. Eine auswählbare MRAM-Zelle 230 könnte an einem Zeilen-/Spaltenübergang eines Kreuzpunktspeicherarrays ausgebildet sein, wie es für die Zeilenleitung 114 und Spaltenleitung 115 in 1 ersichtlich ist. Somit kann die Zeilenleitung 251 der Zeilenleitung 114 in 1 entsprechen und die Spaltenleitung 252 kann der Spaltenleitung 115 in 1 entsprechen. Andere Speicherzellen an Zeilen-/Spaltenübergängen von 1 können ähnliche Anordnungen aufweisen, wie in 2 ersichtlich, obwohl Variationen möglich sind.
Das MRAM-Element 231 umfasst das MTJ Element 232, was ein STT-Typ des MTJ-Elements in diesem Beispiel ist. MTJ 232 wird unter Verwendung entsprechender elektrischer Impulse gelöscht, beschrieben und gelesen. Diese elektrischen Impulse sind jedoch in der Regel von bipolarer Natur, was auf Steuerspannungen oder Steuerströme Bezug nimmt, die entweder in einer ersten Polarität oder einer zweiten Polarität über das MRAM-Element 231 durch den Spaltentreiber 242 und Zeilentreiber 241 angelegt werden könnten. Um zu verhindern, dass andere MRAM-Elemente von einer ausgewählten Zeile oder Spalte versehentlich gelöscht, beschrieben und gelesen werden, wenn entsprechende elektrische Impulse erzeugt werden, ist der Wahlschalter 238 mit dem MRAM-Element 231 in Reihe eingeschlossen.
Das Wahlschalterelement 238 ist ein Wahlschalterelement mit zwei Anschlüssen, umfassend einen bipolaren Wahlschalter in 2. Der Wahlschalter 238 könnte einen Chalkogenid-Ovonic-Schwellenwertschalter oder eine flüchtige leitende Brücke umfassen, obwohl andere Technologien eingesetzt werden können. Der Wahlschalter 238 bildet eine leitende Brücke (z. B. niedriger relativer Widerstand) zwischen den zwei Anschlüssen des Wahlschalters 238, sobald eine Schwellenwertbedingung überschritten worden ist, wie eine Schwellenwertspannung (V_t), und der Wahlschalter 238 wird in einen leitenden Zustand versetzt. Nach Aktivierung des Wahlschalters 238 durch Überschreiten der Schwellenwertbedingung bleibt der Wahlschalter 238 solange in dem aktiven Zustand, der einen niedrigen Widerstand bezüglich des inaktiven Zustands aufweist, bis ausreichend Strom oder Spannung an dem Wahlschalter 238 vorliegen. Sobald kein ausreichender Strom oder keine ausreichende Spannung vorliegt, wie beim Unterschreiten eines Hystereseschwellenwerts, wechselt der Wahlschalter 238 in einen inaktiven Zustand (hoher relativer Widerstand). Der leitende Weg zwischen den zwei Anschlüssen des Wahlschalters 238 bricht dann zusammen oder wird deaktiviert. Das Hystereseverhalten kann im Wahlschalter 238 gesteuert werden. Ein Betrag der Hysterese, die durch den Wahlschalter 238 aufgezeigt wird, bezieht sich direkt auf eine Spannung, die an das MRAM-Element 231 angelegt wird. Insbesondere wenn der Wahlschalter 238 ‚ein‘-geschaltet ist, wirkt er als eine Spannungsquelle mit MTJ 232 in Reihe, umfassend das MRAM-Element 231. Die Größe dieser Spannungsquelle entspricht einer Haltespannung, die hierin als Offset-Spannung bezeichnet wird, die hierin auch als VOFFSET bezeichnet wird. Diese Offset-Spannung kann das genaue Lesen eines vorliegenden Magnetisierungszustands von MTJ 232 stören.
Beispielhafte Eigenschaften des Wahlschalters 238 sind in 9 gezeigt. 9 schließt den Graph 900 ein, der ein Verhalten des Wahlschalters 238 über verschiedene Spannungen und Ströme veranschaulicht. Eine vertikale Achse von Graph 900 entspricht einem Wahlschalterstrom oder einem Strom, der gegenwärtig durch den Wahlschalter 238 fließt. Eine horizontale Achse von Graph 900 entspricht einer Wahlschalterspannung oder einer Spannung, die sich gegenwärtig über dem Wahlschalter 238 befindet. Der untere linke Quadrant und der obere rechte Quadranten von Graph 900 zeigen ein Verhalten des Wahlschalters 238 auf eine bipolare Weise. Der untere linke Quadranten veranschaulicht eine negative Polarität, die einen negativen Wahlschalterstrom (-I_Wahlschalter) aufweist, während der obere linke Quadrant eine positive Polarität veranschaulicht, die einen positiven Wahlschalterstrom (+I_Wahlschalte) aufweist. Die zugeordneten Polaritäten können in anderen Beispielen umgekehrt sein und die bipolare Natur des Wahlschalters 238 ist in der Regel in Bezug auf eine Polarität symmetrisch.
Der Graph 900 veranschaulicht die Stromspannungskurve (IVe) des Wahlschalters 238 sowohl bei der negativen als auch bei der positiven Polarität. Diese IV-Kurve wird durch die Schaubildabschnitte 901 bis 904 in 9 dargestellt. Der Wahlschalter 238 zeigt im Graph 900 eine nichtlineare Reaktion auf. Ein ‚aus‘-Zustand des Wahlschalters 238 entspricht einem hohen Vorrichtungswiderstand und einem niedrigen Leckstrom (l_lk) bei niedrigen angelegten Spannungen. Dieser ‚aus‘-Zustand wird durch die Schaubildabschnitte 903 bis 904 im Graph 900 dargestellt. Ein ,ein‛-Zustand des Wahlschalters 238 entspricht einem niedrigen Vorrichtungswiderstand bei hohen angelegten Spannungen (>Vt) und ist durch die Schaubildabschnitte 901 bis 902 im Graph 900 dargestellt. R_son entspricht einer Steigung der entsprechenden Schaubildabschnitte, die einen ,an‛-Widerstand für den Wahlschalter 238 für jede Polarität aufweist. Der Wahlschalter 238 zeigt ein Schwellenwertschaltverhalten auf, wobei sobald eine Schwellenwertspannung (V_t) überschritten wird (>V_t), der Wahlschalter 238 von dem ,aus'-Zustand des hohen Widerstands (Schaubildabschnitte 903 bis 904) zu einem ,an‛-Zustand des niedrigen Widerstands (Schaubildabschnitte 901 bis 902) wechselt.
Ein Hystereseverhalten des Wahlschalters 238 wird auch im Graph 900 gezeigt. Das Hystereseverhalten im Graph 900 entspricht den Punkten auf der Spannungsachse, die durch Extrapolieren der Stromspannungskurve (IV) des ,an‛-Zustands des Wahlschalters erhalten wird. Insbesondere entspricht diese Hysterese der Stelle, an der die angelegte Spannung auf V_h fallen kann, die unter V_t liegt, und nachdem V_t überschritten worden ist. Auch dieses Hystereseverhalten weist einen entsprechenden Stromgrenzwert (I_h) auf, unter welcher der Wahlschalter Zustände in einen ,aus'-Zustand schalten kann. Eine tatsächliche Leistung des Wahlschalters 238 sowie ,an‛- und ,aus'-Widerstandswerte schwanken basierend auf der Herstellungsvariation, Vorrichtungsgröße und anderen implementierungsspezifischen Details. Somit kann die Offset-Spannung, die durch den Wahlschalter 238 aufgezeigt wird, wenn er in dem ,an‛-Zustand ist, auch schwanken. Die hierin bereitgestellten Beispiele stellen verbesserte Kompensationstechniken zum Reduzieren der Wirkung der Offset-Spannung des Wahlschalters 238 sowie eine Kompensation einer Schwankung der Offset-Spannung zwischen unterschiedlichen Wahlschaltern in einem Array bereit.
Zurückkehrend zu 2 ist eine beispielhafte Schaltung 200 gezeigt. Bei Operation wird ein Strom (I_LIMIT) durch Abschnitte der Schaltung 200 durch Stromspiegel 212, der auf der ,Niedrig‛-Potentialseite der Schaltung 200 positioniert ist, begrenzt. Die Niedrigpotentialseite der Schaltung 200, die in 2 als V_NIEDRIG bezeichnet wird, entspricht einem Ende der Schaltung, das an ein niedriges Potential oder eine niedrige Spannung gekoppelt ist, nämlich in Regelfällen 0 V. Der Strom, der vom Stromspiegel 212 gezogen wird, schwankt basierend auf einem Stromgrenzwert, der durch den Stromsteuerschaltkreis 210 festgelegt wird, und eine Steuerung dieses Grenzwerts wird unten detaillierter erläutert. Der Stromsteuerschaltkreis 210 ist somit dazu konfiguriert, einen Strom durch eine auswählbare MRAM-Zelle 230 zu begrenzen. Bei einer Ausführungsform begrenzt der Steuerschaltkreis 210 einen Lesestrom, der während eines Lesevorgangs für eine auswählbare MRAM-Zelle 230 eingesetzt wird. Bei Operation spiegelt der Stromspiegel 212, egal welcher Stromgrenzwert durch den Stromsteuerschaltkreis 210 festgelegt ist, aufgrund der besonderen Kopplung von Gates der Transistoren 213 und 214 von der linken Seite des Stromspiegels 212 auf die rechte Seite des Stromspiegels 212. Dieser Strom wird durch eine auswählbare MRAM-Zelle 230 und andere in Reihe geschaltete und verbundene Schaltkreise wie unausgewählte Zeilenleitungen und unausgewählte Spaltenleitungen gezogen. Der Zeilentreiber 241 und Spaltentreiber 242 sind an eine zugeordnete Zeilenleitung 251 und Spaltenleitung 252 gekoppelt, die eine Reihenschaltung mit auswählbarer MRAM-Zelle 230 bilden.
Während des Anlegens des Stroms (I_LIMIT) wird eine Erfassungsspannung (hierin als VERFASSUNG bezeichnet) dem Stromspiegel 212 präsentiert, die dazu verwendet wird, einen Zustand von MTJ 232 zu erfassen. Diese Erfassungsspannung kann wie folgt ausgedrückt werden: V_ERFASSEN = V_LESEN - V_OFFSET - I_LIMIT(R_s + R_MRAM), was in 2 als Gleichung 203 angezeigt wird. V_LESEN wird als eine Versorgungsspannung an den Spaltentreiber 242 angelegt, V_OFFSET ist die Spannung über den Wahlschalter 238, Rs ist der Reihenwiderstand von Leitungen und Komponenten, die in Reihe mit dem MTJ 232 geschaltet sind und R_MRAM ist ein gegenwärtig aufgezeigter Widerstand des MRAM-Elements 231. Der gegenwärtig aufgezeigte Widerstand des MRAM-Elements 231 (RMRAM) reflektiert einen Magnetisierungszustand von MTJ 232 und stellt somit den Daten- oder Bitwert, der innerhalb des MRAM-Elements 231 gespeichert ist, dar.
Die Spannung (V_COMBINED) über eine auswählbare MRAM-Zelle 230 entspricht I_LIMIT * R_MRAM. I_LIMIT wird in der Regel so festgelegt, dass V_COMBINED zwischen etwa 0,1 bis 0,3 V liegt, um vor einer Lesestörung (versehentliches Schreiben/Programmieren während den Lesevorgängen) zu schützen. Somit sollte die Schwankung von V_OFFSET weniger als etwa 10 bis 30 mV betragen. In der Praxis ist es schwierig, einen Wahlschalter innerhalb eines solchen spezifischen V_OFFSET-Bereichs herzustellen. Wenn ein Wahlschalter zum Beispiel eine Offset-Spannung von 1,3 V aufweist, würde ein Steuern von V_OFFSET auf 10 bis 30 mV ein Steuern von V_OFFSET auf innerhalb < 2,5 % implizieren. Vorteilhafterweise kompensieren die Beispiele hierin Schwankungen der Offset-Spannung eines Wahlschalters wie den Wahlschalter 238, der in 2 gezeigt ist. Diese Beispiele schließen neben anderen Beispielen den Kompensationsschaltkreis 320 in 3, den Kompensationsschaltkreis 420 in 4 und die Kompensation 620 in 6 ein. Die hierin präsentierten Beispiele heben die Schwankung von V_OFFSET des Wahlschalters im Wesentlichen auf. Dieser vergrößerte Spielraum kann für andere Schwankungsquellen, zum Beispiel MRAM-Durchmesserschwankungen, verwendet werden. Die hierin präsentierten Beispiele sind beim Herstellen von selbstständigen MRAM-Produkten in dem Bereich von 16 bis 64 GB für einen DRAM-Ersatz verwendbar.
Drei beispielhafte Implementierungen zum Erfassen des Magnetisierungszustands von MTJ 232 einer auswählbaren MRAM-Zelle 230 sind unten gezeigt. Bei jeder beispielhaften Implementierung weist der Ausgangsschaltkreis 220 eine entsprechende Einrichtung zum Erfassen einer Spannung oder Spannungen bei V_SENSE auf, während der Stromsteuerschaltkreis 210 den Stromspiegel 212 für entsprechende I_LIMIT-Größen steuert. Insbesondere wenden die Beispiele unten eine Vielzahl von Stromgrenzwerten (I_LlMIT) an und erfassen, wie sich V_SENSE ändert, wenn sich I_LIMIT ändert. Da V_OFFSET bei I_LIMIT konstant ist, kann V_OFFSET bei einem Endergebnis kompensiert werden. In vielen Fällen nimmt diese Kompensation auf eine Subtraktion der Wirkung von V_OFFSET auf V_SENSE Bezug. Dies entspricht der mathematischen Ableitung von V_SENSE in Bezug auf I_LlMIT in der oben angeführten Gleichung, nämlich einer Ableitung von Gleichung 203.
3 wird präsentiert, um eine erste beispielhafte Implementierung 300 zu veranschaulichen. In 3 umfasst der Ausgangsschaltkreis 220 den Kompensationsschaltkreis 320. Der Kompensationsschaltkreis 320 schließt den Kondensator 321 und den Stromerfassungsschaltkreis 322 ein, der an ein niedriges Potential (z. B. Erde) gekoppelt ist. In diesem Beispiel ist der Kondensator 321, der einen Kapazitätswert von C_a aufweist, an den elektrischen Knoten von V_SENSE von 2 gekoppelt. Außerdem ist der Stromsteuerschaltkreis 210 dazu konfiguriert, einen intensivierten Strom 301 an die Schaltung 200 anzulegen. Dieser intensivierte Strom 301 intensiviert I_LlMIT mit einer konstanten Rate von dI_LIMIT/dt, was in 3 durch I_{LIMIT_RAMP} angezeigt wird. Ein Kondensatorstrom (I_CAP), der von V_SENSE durch den Kondensator 331 zur Erde fließt, entspricht einer Ableitung von V_SENSE. Insbesondere gilt I_CAP = dV_SENSE / dt = C_a * dI_LIMIT / dt * (R_S + R_MRAM). Sobald I_CAP bestimmt worden ist, kann ein Magnetisierungszustand einer MRAM-Zelle 231 basierend auf einem für R_MRAM bestimmten Wert bestimmt werden. Vorteilhafterweise reduziert oder beseitigt ein Erfassen von I_CAP eher als von V_SENSE die Wirkung von V_OFFSET (und zugeordnete Schwankungen des Wahlschalters von Vorrichtung zu Vorrichtung) in Gleichung 203.
In 2 kann der Stromerfassungsschaltkreis 322 dazu eingesetzt werden, I_CAP zu erfassen. In einem Beispiel kann der Stromerfassungsschaltkreis 322 einen Stromspiegel umfassen, der dem ähnlich ist, der für den Stromspiegel 212 gezeigt ist. Ein Referenzstrom für den Stromspiegel kann dazu verwendet werden, den Zustand von I_CAP zu erfassen. In einem anderen Beispiel kann der Stromerfassungsschaltkreis 322 einen Widerstand mit einem bestimmten Widerstand wie 50 bis 100 Kilo-Ohm umfassen, der an einen Anschluss des Kondensators 321 gekoppelt ist. Der Stromerfassungsschaltkreis 322 kann dann einen Spannungsabfall über diesen Widerstand mit einem Komparator oder einem anderen ähnlichen Schaltkreis erfassen. Dieser Spannungsabfall kann dazu verwendet werden, den I_CAP zu bestimmen.
Die in 3 gezeigte Implementierung weist jedoch teilweise aufgrund der relativen Komplexität beim Erfassen von I_CAP Herausforderungen auf. Eine andere beispielhafte Implementierung 400 des Ausgangsschaltkreises 220 wird in 4 präsentiert. In 4 werden Abtastwerte von V_SENSE für zwei unterschiedliche Werte für I_LIMIT bestimmt. Die zwei Abtastwerte von V_SENSE werden dann subtrahiert, um ein Ergebnis zu erhalten. Dieses Ergebnis entspricht einer Art von diskreter Differenzierung von Gleichung 203 und wird dann dazu verwendet, einen Magnetisierungszustand einer MRAM-Zelle 231 zu bestimmen. Wie bei den Schaltkreisen und Techniken in 3 reduziert oder beseitigt das Ergebnis, das durch den Schaltkreis in 4 bestimmt wird, die Wirkung von V_OFFSET (und zugeordnete Schwankungen des Wahlschalters von Vorrichtung zu Vorrichtung) in Gleichung 203.
In 4 umfasst der Ausgangsschaltkreis 220 den Kompensationsschaltkreis 420. Der Kompensationsschaltkreis 420 schließt mehrere auf einem Transistor basierende Schaltelemente ein, die den Kondensatoren 425 und 426 wahlweise eine Spannung, die an V_SENSE vorliegt, bereitstellen. In 4 wird eine direkte Messung eines Stroms durch ein Kapazitätselement nicht wie in 3 vorgenommen durchgeführt. Stattdessen werden zwei verschiedene Werte für V_SENSE unter Verwendung der Kondensatoren 425 und 426 subtrahiert, um V_OUT zu erzeugen, was die Wirkung von V_OFFSET reduziert oder beseitigt.
Ein erstes Schaltelement (Transistor 421) weist einen Gate-Anschluss auf, der an ein erstes Auswahlsignal (S1) gekoppelt ist, und ein zweites Schaltelement (Transistor 422) weist einen Gate-Anschluss auf, der an ein zweites Auswahlsignal (S2) gekoppelt is. Drain-Anschlüsse der Transistoren 421 bis 422 sind an V_SENSE gekoppelt. Die Kondensatoren 425 und 426 weisen einen entsprechenden Kapazitätswert auf, nämlich C_b und C_c in 4. Besondere Kapazitätswerte schwanken basierend auf einer Implementierung, aber in diesem Beispiel umfassen C_b und C_c den gleichen Wert wie jeder andere. Die Lesetransistoren 423 und 424 umfassen eine Ausleseschaltung, die einen Subtraktionsvorgang unter Spannungen, die durch C_b und C_c gespeichert werden, durchführt, sowie um eine sich ergebende Spannung an V_OUT zu präsentieren. Insbesondere ist ein Gate-Anschluss des Transistors 423 an ein erstes Lesesteuersignal (READ A) gekoppelt und ein Gate-Anschluss des Transistors 424 ist an ein zweites Lesesteuersignal (READ B) gekoppelt. Ein Source-Anschluss des Transistors 421 ist an einen ersten Anschluss des Kondensators 425 und einen Drain-Anschluss des Transistors 424 gekoppelt. Ein Source-Anschluss des Transistors 424 ist an einen Kondensator 426 und den Source-Anschluss des Transistors 422 gekoppelt. Ein Source-Anschluss des Transistors 423 und ein zweiter Anschluss des Kondensators 426 sind an ein niedriges Potential wie Erde oder 0 V gekoppelt. V_OUT, das ein Ergebnis des Kompensationsschaltkreises 420 präsentiert, ist an einen Drain-Anschluss des Transistors 423 gekoppelt.
In Operation ist der Stromsteuerschaltkreis 210 dazu konfiguriert, einen verstärkten Strom 401 an die Schaltung 200 anzulegen. Dieser verstärkte Strom entspricht einem ersten konstanten Wert von I_LIMIT, nämlich I_{LlMIT_1}, gefolgt von einem zweiten konstanten Wert I_LIMIT, nämlich I_LIMIT-2. In diesem Beispiel ist I_{LIMIT_1} größer als I_{LIMIT_2}, obwohl andere Konfigurationen möglich sind. Beispielhafte Stromgrenzwerte betragen 11 Mikroampere (µA) für I_{LIMIT_1} und 2 µA für I_LIMIT-2. Diese Stromgrenzwerte werden durch den Stromsteuerschaltkreis 210 ausgewählt, um gespiegelte Ströme durch den Stromspiegel 212 zu erzeugen, der die Ströme durch mindestens das MRAM-Element 231 und den Wahlschalter 238 in der Schaltung 200 sowie zugeordnete Zeilen- und Spaltenleitungen zieht.
5 veranschaulicht ein Zeitdiagramm 500, das ein Steuersignalisieren für den Kompensationsschaltkreis 420 detailliert. Im Diagramm 500 wechselt der Wahlschalter 238 durch Überschreiten einer Schwellenwertbedingung wie einer Schwellwertspannung oder eines Schwellenwertstroms in einen ,an‛-Zustand. Eine Spannung kann über eine auswählbare MRAM-Zelle 230 ermittelt werden, die eine Spannung oberhalb der Schwellwertspannung (V_t) für den Wahlschalter 238 erzeugt, wie im Schaubild 501 des Diagramms 500 zu sehen ist. Insbesondere wird eine Spannung als Differenz zwischen V_BITLINE und V_WORDLINE oder 2,3 V in diesem Beispiel ermittelt. V_BITLINE entspricht einer Spannung, die durch den Spaltentreiber 242 an die Spaltenleitung 252 angelegt wird. V_WORDLINE entspricht einer Spannung, die durch den Zeilentreiber 241 an die Zeilenleitung 251 angelegt wird. Sobald der Wahlschalter 238 in dem ,an‛-Zustand platziert ist, kann ein Strom durch den Wahlschalter 238 fließen. Solange dieser Strom oberhalb eines Hysteresestromwerts bleibt, bleibt der Wahlschalter 238 in dem ,an‛-Zustand oder einem Zustand niedrigen Widerstands. Wenn der Strom unter den Hysteresestromwert fällt, wechselt ein Wahlschalter in den ‚aus‘-Zustand und hört aufgrund des Zustands hohen Widerstands auf, einen nennenswerten Strom fließen zu lassen.
Ein erster Stromgrenzwert wird an einem Strom durch eine wählbare MRAM-Zelle 230 angewendet, nämlich I_{LIMIT_1} bei 11 µA. Dieser erste Stromgrenzwert ist im Schaubild 503 des Diagramm s500 zu sehen. Das erste Auswahlsignal (S1) und das zweite Auswahlsignal (S2) bleiben auf einer hohen Spannung, die den zugeordneten Transistor (421, 422) in einen aktiven Zustand steuert, wobei den entsprechenden Kondensatoren (425, 426) ermöglicht wird, die Spannungen, die an V_SENSE über verschiedene Stromgrenzwerte zu verfolgen. Insbesondere während I_{LIMIT_1} , angelegt wird, wird das erste Auswahlsignal (S1) auf eine hohe Spannung (aktiver Zustand) getrieben, wie im Schaubild 502 zu sehen ist, das den Transistor 421 steuert, um eine Spannung, die an V_SENSE vorliegt, zum Knoten 432 und Kondensator 425 fließen zu lassen. Der Kondensator 425 speichert diesen Wert von V_SENS bei I_{LIMIT_1} und dann wird S1 durch Antreiben des Gate-Anschlusses auf eine niedrige Spannung (inaktiver Zustand) ausgeschaltet, um den Kondensator 425 von V_SENSE zu isolieren. Ein zweiter Stromgrenzwert wird an einem Strom durch eine wählbare MRAM-Zelle 230 angewendet, nämlich I_{LIMIT_2} bei 2 µA. Dieser zweite Stromgrenzwert ist im Schaubild 503 des Diagramms 500 zu sehen. Der Übergang von I_{LIMIT_1} zu I_{LlMIT_2} kann eine Intensivierung einer Geschwindigkeit sein, die dazu ausgewählt ist, um eine gewünschte Zeitsteuerung der Vorgänge des Kompensationsschaltkreises 420 sicherzustellen, während eine elektromagnetische Interferenz und Klingen unter Zielpegeln gehalten werden. Während I_{LIMIT_2} angelegt wird, wird das zweite Auswahlsignal (S2) auf eine hohe Spannung (aktiver Zustand) getrieben, wie im Schaubild 504 zu sehen ist, das den Transistor 422 steuert, um eine Spannung, die an V_SENSE vorliegt, zum Knoten 431 und Kondensator 426 fließen zu lassen. Der Kondensator 426 speichert diesen Wert von V_SENSE bei I_{LIMIT_2} und dann wird S2 durch Antreiben des Gate-Anschlusses auf eine niedrige Spannung (inaktiver Zustand) ausgeschaltet, um den Kondensator 426 von V_SENSE zu isolieren.
Sobald beide Kondensatoren 425 und 426 unter Verwendung eines bestimmten Abtastwerts von V_SENSE für einen bestimmten Stromgrenzwert geladen worden sind, kann eine Subtraktion unter den Spannungen, die in den Kondensatoren 425 und 426 gespeichert sind, durchgeführt werden. Zunächst wird das READ-A-Signal auf eine niedrige Spannung gebracht, um den Transistor 423 (Schaubild 505) auszuschalten, während das READ-B-Signal auf einen hohen Wert gebracht wird, um den Transistor 424 (Schaubild 506) auszuschalten. Diese Einrichtung von READ-A- und READ-B-Signal ermöglicht es, die Spannungen, die in den Kondensatoren 425 und 426 gespeichert sind, über den Transistor 424 voneinander zu subtrahieren und eine sich ergebende Spannung bei V_OUT zu präsentieren. Ein Ausgang oder ein Ergebnis des Kompensationsschaltkreises 420 kann dann bei V_OUT erfasst werden, wie gemäß einer ungefähren Zeitsteuerung im Diagramm 500 (Erfassung) gezeigt. Dieses Ergebnis bei V_OUT entspricht einer Berechnung einer diskreten Differenzierung von Gleichung 203 und wird dann dazu verwendet, einen Magnetisierungszustand der MRAM-Zelle 231 zu bestimmen.
Das Diagramm 510 in 5 zeigt simulierte Ergebnisse unter Verwendung dieses oben für den Kompensationsschaltkreis 420 und das Diagramm 500 beschriebenen Verfahrens. Der besondere als Wahlschalter 238 in der Simulation des Diagramms 510 verwendete Wahlschalter ist ein Ovonic-Schwellenwertschalter (OTS), der eine Schwellenwertspannung (V_t) von 1,7 V bei einer Umgebungstemperatur von 85 °C aufweist. Beispielhafte Kapazitätswerte für C_b und C_c sind auch gezeigt, mit beispielhaften Werten von 10 Femtofarad (fF) und 30 fF für zugeordnete Kurven im Diagramm 510. Außerdem sind Kurven für jeden binären Wert, der in dem zugeordneten MRAM-Element gespeichert ist, durch einen parallelen (P) und antiparallelen (AP) Magnetisierungszustand des entsprechenden MTJ-Elements angegeben gezeigt.
Im Diagramm 510 zeigen die Kurven 511 und 512 das V_SENSE-Erfassungsfenster ohne Verwendung des oben für 4 und Diagramm 500 beschriebenen Verfahrens als eine Funktion der V_OFFSET des Wahlschalters 238. Wie zu sehen ist, wird eine große Schwankung von V_SENSE mit V_OFFSET aufgezeigt. Die Kurven 513 bis 516 zeigen die Spannung V_OUT des Kompensationsschaltkreises 420 unter Verwendung des kapazitiven Subtraktionsverfahrens. Die Schwankung dieser Spannung V_OUT mit V_OFFSET ist viel geringer für die Kurven 511 bis 512 und ein Spielraum für V_OFFSET > +/- 0,2 V kann erhalten werden, verglichen mit einem Spielraum von +/- < 1,2 V bei Kurven 511 und 512 ohne die kapazitive Subtraktionsschaltung. Sogar bessere Ergebnisse würden unter Verwendung eines Wahlschalters für den Wahlschalter 238 mit geringerer Leckage als der des bestimmten Wahlschalters, der in dieser Simulation verwendet wird, erhalten werden.
Der Schaltkreis, Einrichtungen und der Betrieb in 4 und 5 können weiter in einer beispielhaften Implementierung vereinfacht werden. 6 präsentiert diese beispielhafte Implementierung 600. Die Implementierung 600 umfasst den Kompensationsschaltkreis 620, der einen einzigen Kondensator 622 und ein einziges Schaltelement (Transistor 621) einsetzt. In 6 werden Abtastwerte von V_SENSE für zwei unterschiedliche Werte für I_LlMIT bestimmt. Die zwei Abtastwerte von V_SENSE werden unter Verwendung des Kondensators 622 subtrahiert, um ein Ergebnis zu erhalten. Dieses Ergebnis entspricht einer Art von diskreter Differenzierung von Gleichung 203 und wird dann dazu verwendet, einen Magnetisierungszustand einer MRAM-Zelle 231 zu bestimmen. Wie bei den Schaltkreisen und Techniken in 3 und 4 reduziert oder beseitigt das Ergebnis, das durch den Schaltkreis in 6 bestimmt wird, die Wirkung von V_OFFSET (und zugeordnete Schwankungen des Wahlschalters von Vorrichtung zu Vorrichtung) in Gleichung 203. In 6 wird eine direkte Messung eines Stroms durch ein Kapazitätselement nicht wie in 3 vorgenommen durchgeführt. Stattdessen werden zwei verschiedene Werte für V_SENSE innerhalb des Kondensators 622 subtrahiert, um V_OUT zu erzeugen, was die Wirkung von V_OFFSET reduziert oder beseitigt.
In 6 umfasst der Ausgangsschaltkreis 220 den Kompensationsschaltkreis 620. Eine an V_SENSE vorliegende Spannung ist an einen ersten Anschluss des Kondensators 622 gekoppelt. Der Kompensationsschaltkreis 620 schließt ein auf einem einzigen Transistor basierendes Schaltelement (621) ein, dass einen zweiten Anschluss des Kondensators 622 wahlweise an ein niedriges Potential wie Erde oder 0 V koppelt. Der Transistor 621 weist einen Gate-Anschluss auf, der an ein erstes Auswahlsignal (S1) gekoppelt ist. Ein Drain-Anschluss des Transistors 621 ist an den zweiten Anschluss des Kondensators 622 und V_OUT gekoppelt und ein Source-Anschluss des Transistors 621 ist an das niedrige Potential gekoppelt. Der Kondensator 622 weist einen entsprechenden Kapazitätswert auf, nämlich C_d in 6. Besondere Kapazitätswerte schwanken basierend auf einer Implementierung. V_OUT, das ein Ergebnis des Kompensationsschaltkreises 620 präsentiert, ist an einen Drain-Anschluss des Transistors 621 gekoppelt. Eine separate Ausleseschaltung wie die Transistoren 423 und 424 werden in dem Kompensationsschaltkreis 620 nicht benötigt. Stattdessen umfassen der Transistor 621 und der Kondensator 622 die Ausleseschaltung sowie den Kompensationsschaltkreis.
Im Betrieb ist der Stromsteuerschaltkreis 210 dazu konfiguriert, einen verstärkten Strom 601 an die Schaltung 200 anzulegen. Dieser verstärkte Strom entspricht einem ersten konstanten Wert von I_LIMIT, nämlich I_{LlMIT_1}, gefolgt von einem zweiten konstanten Wert I_LIMIT, nämlich I_{LlMIT_2}. In diesem Beispiel ist I_{LIMIT_1} größer als I_{LIMIT_2}, obwohl andere Konfigurationen möglich sind. Beispielhafte Stromgrenzwerte sind 11 Mikroampere (µA) für I_{LIMIT_1} und 2 µA für I_{LIMIT_2}. Diese Stromgrenzwerte werden durch den Stromsteuerschaltkreis 210 ausgewählt, um gespiegelte Ströme durch den Stromspiegel 212 zu erzeugen, der die Ströme durch mindestens das MRAM-Element 231 und den Wahlschalter 238 in der Schaltung 200 sowie zugeordnete Zeilen- und Spaltenleitungen zieht.
7 veranschaulicht das Zeitdiagramm 700, das ein Steuersignalisieren für den Kompensationsschaltkreis 620 detailliert. Im Diagramm 700 wechselt der Wahlschalter 238 durch Überschreiten einer Schwellenwertbedingung wie einer Schwellwertspannung oder eines Schwellenwertstroms in einen ,an‛-Zustand. Eine Spannung kann über eine auswählbare MRAM-Zelle 230 ermittelt werden, die eine Spannung oberhalb der Schwellwertspannung (V_t) für den Wahlschalter 238 erzeugt, wie im Schaubild 701 des Diagramms 700 zu sehen ist. Insbesondere wird eine Spannung als Differenz zwischen V_BITLINE und V_WORDLINE oder 2,3 V in diesem Beispiel ermittelt. V_BITLINE entspricht einer Spannung, die durch den Spaltentreiber 242 an die Spaltenleitung 252 angelegt wird. V_WORDLINE entspricht einer Spannung, die durch den Zeilentreiber 241 an die Zeilenleitung 251 angelegt wird. Sobald der Wahlschalter 238 in dem ,an‛-Zustand platziert ist, kann ein Strom durch den Wahlschalter 238 fließen. Solange dieser Strom oberhalb eines Hysteresestromwerts bleibt, bleibt der Wahlschalter 238 in dem ,an‛-Zustand oder einem Zustand niedrigen Widerstands. Wenn der Strom unter den Hysteresestromwert fällt, wechselt ein Wahlschalter in den ‚aus‘-Zustand und hört aufgrund des Zustands eines hohen Widerstands auf, einen nennenswerten Strom fließen zu lassen.
Ein erster Stromgrenzwert wird an einem Strom durch eine wählbare MRAM-Zelle 230 angewendet, nämlich I_{LIMIT_1} bei 11 µA. Dieser erste Stromgrenzwert ist im Schaubild 703 des Diagramms 700 zu sehen. Das erste Auswahlsignal (S1) bleibt während dem ersten Stromgrenzwert auf einer hohen Spannung, die den zugeordneten Transistor 621 in einen aktiven Zustand steuert, wobei dem entsprechenden Kondensator 622 ermöglicht wird, die Spannungen, die an V_SENSE vorliegen, über die erste Stromgrenzwert zu verfolgen. Insbesondere, während I_{LlMIT_1} angelegt wird, wird das erste Auswahlsignal (S1) auf eine hohe Spannung (aktiver Zustand) getrieben, wie im Schaubild 702 zu sehen ist, das den Transistor 621 steuert, um eine Spannung an das niedrige Potential zu koppeln. Der Kondensator 622 kann die Spannung, die an V_SENSE während I_{LlMIT_1} vorliegt, aufladen. Bevor der Stromsteuerschaltkreis 210 den zweiten Stromgrenzwert (I_{LlMIT_2}) anwendet, wird das erste Auswahlsignal (S1) so niedrig wie in dem Schaubild 703 zu sehen ist angetrieben, indem der Transistor 621 in einem inaktiven Zustand platziert wird und der zweite Anschluss des Kondensators 622 in Bezug auf das niedrige Potential variabel ist. Der erste Anschluss des Kondensators 622 ist immer noch an V_SENSE gekoppelt. Sobald der Stromsteuerschaltkreis 210 den zweiten Stromgrenzwert (I_{LIMIT_2}) anwendet, wird die Spannung, die bei V_SENSE vorliegt, kontinuierlich von dem anfangs abgetasteten Wert von V_SENSE während des ersten Stromgrenzwerts (I_{LlMIT_1}) subtrahiert. Nach einem Übergang des Stroms von I_{LIMIT_1} zu I_{LIMIT_2} entspricht eine Spannung an dem zweiten Anschluss des Kondensators 622 bei V_OUT einem Ergebnis des Kompensationsschaltkreises 620. Ein Ausgang oder ein Ergebnis des Kompensationsschaltkreises 620 kann dann bei V_OUT erfasst werden, wie gemäß einer ungefähren Zeitsteuerung im Diagramm 700 (Erfassung) gezeigt. Dieses Ergebnis bei V_OUT entspricht einer Berechnung einer diskreten Differenzierung von Gleichung 203 und wird dann dazu verwendet, einen Magnetisierungszustand von MRAM-Zelle 231 zu bestimmen.
Das Diagramm 710 in 7 zeigt simulierte Ergebnisse unter Verwendung dieses oben für den Kompensationsschaltkreis 620 und das Diagramm 700 beschriebenen Verfahrens. Der besondere als Wahlschalter 238 in der Simulation des Diagramms 510 verwendete Wahlschalter ist ein Ovonic-Schwellenwertschalter (OTS), der eine Schwellenwertspannung (V_t) von 1,7 V bei einer Umgebungstemperatur von 85 °C aufweist. Beispielhafte Kapazitätswerte für C_d im Diagramm 710 werden auf 10 fF festgelegt, obwohl andere Werte eingesetzt werden können. Außerdem zeigt das Diagramm 710 einen Vergleich zwischen dem Kompensationsschaltkreis 420 unter Einsatz von zwei Kondensatoren und dem Kompensationsschaltkreis 620 unter Einsatz eines Kondensators. Die auf einem einzigen Kondensator basierende Schaltung des Kompensationsschaltkreises 620 ergibt ein Ergebnis, das noch weniger von V_OFFSET als die Schaltung mit zwei Kondensatoren des Kompensationsschaltkreises 420 abhängig ist. Vorteilhafterweise weist der Kompensationsschaltkreis 620 eine weniger komplexe Konfiguration auf, eine geringere Anzahl von Teilen, präsentiert weniger Gesamtkapazität für V_SENSE und V_OUT und kann ein schnelleres Ergebnis als der Kompensationsschaltkreis 420 erzeugen.
Im Diagramm 710 zeigen die Kurven 711 und 713 das V_SENSE-Erfassungsfenster unter Verwendung des Kompensationsschaltkreises 420 als eine Funktion des V_OFFSET des Wahlschalters 238. Die Kurven 712 und 714 zeigen das V_SENSE-Erfassungsfenster unter Verwendung des Kompensationsschaltkreises 620 als eine Funktion des V_OFFSET des Wahlschalters 238. Wie ersichtlich ist, wird eine größere Schwankung von V_SENSE mit V_OFFSET für die Kurven 711 und 713 als für die Kurven 712 und 714 aufgezeigt. Die reduzierte Schwankung dieser Spannung V_OUT mit V_OFFSET ist viel geringer für die Kurven 712 und 714 und ein Spielraum für V_OFFSET > +/- 0,1 V kann unter Verwendung der Schaltung mit einem einzelnen Kondensator des Kompensationsschaltkreises 620 erhalten werden, verglichen mit einem Spielraum von +/- < 0,2 V, der bei den Kurven 711 und 713 gezeigt ist, unter Verwendung der Subtraktionsschaltung mit zwei Kondensatoren des Kompensationsschaltkreises 420. Sogar bessere Ergebnisse würden unter Verwendung eines Wahlschalters für den Wahlschalter 238 mit geringerer Leckage als der des bestimmten Wahlschalters, der in dieser Simulation verwendet wird, erhalten werden.
8 wird nun präsentiert, um einen Betrieb der hierin erläuterten verschiedenen Schaltkreise und Systeme zu veranschaulichen. Die Vorgänge von 8 werden in Zusammenhang mit Elementen von 2 erläutert, obwohl stattdessen unterschiedliche Elemente verwendet werden könnten. In 8 wird eine Kompensation bei Spannungen, die von einer auswählbaren MRAM-Zelle 230 gelesen werden, durchgeführt. Diese Kompensation reduziert eine Wirkung, dass der Wahlschalter 238 Spannungen aufweist, die sich aus dem Fließen eines Stroms durch eine auswählbare MRAM-Zelle 230 ergeben. Insbesondere weist der Wahlschalter 238 bei Aktivierung eine besondere V_OFFSET-Eigenschaft auf, die von Vorrichtung zu Vorrichtung sowie basierend auf dem Strom variieren kann, der durch den Wahlschalter 238 fließt. Somit kann es schwierig sein, eine Spannung des MRAM-Elements 231 zu lesen, das MTJ 232 umfasst.
Obwohl es nicht erforderlich ist, kann bei einigen Beispiele ein Löschvorgang oder ein Schreibvorgang vor einem Lesevorgang durchgeführt werden. Insbesondere kann das MRAM-Element 321 gegebenenfalls bis hin zu einem Anfangszustand gelöscht werden und dann kann ein gewünschter Wert in das MRAM-Element 321 geschrieben oder programmiert werden. Bei einem anderen Beispiel könnte ein Lesevorgang, wie bei den Vorgängen 803 bis 805 erläutert, vor einem Lösch- oder Schreibvorgang durchgeführt werden, um einen aktuellen Zustand des MRAM-Elements 321 zu bestimmen. Wenn sich das MRAM-Element 321 in einem gewünschten Zustand befindet, kann ein Lösch- oder Schreibvorgang umgangen werden. Bei noch weiteren Beispielen kann das MRAM-Element 321 ohne Löschen bis hin zu einem Anfangszustand oder ohne Überprüfen eines zuvor programmierten Zustands über einen Lesevorgang beschrieben oder programmiert werden.
Wenn ein Löschvorgang erwünscht ist, kann ein optionaler Vorgang 801 durchgeführt werden. Im Vorgang 801 werden zuerst Daten aus einer auswählbaren MRAM-Zelle 230 gelöscht. Dies kann durch Antreiben einer Spannung über eine auswählbare MRAM-Zelle 230 erreicht werden, die eine Schwellenwertspannung (V_t), die erforderlich ist, um den Wahlschalter 238 in einen aktiven oder leitenden Zustand zu schalten, überschreitet. Sobald sich der Wahlschalter 238 in dem leitenden Zustand befindet, kann er Strom fließen lassen, der dazu verwendet wird, den in Reihe geschalteten MTJ 232 innerhalb einer auswählbaren MRAM-Zelle 230 zu löschen. Dieser Löschvorgang platziert den Magnetisierungszustand von MTJ 232 in einen gewünschten Anfangszustand, der unter anderen Werten eine binäre ,1' oder ,0' darstellen könnte. Dieser Zustand entspricht einem parallelen (P) oder antiparallelen (AP) Zustand von MTJ 232, wobei ein relativ großer Strom durch MTJ 232 in einer bevorzugten Richtung oder Polarität fließen kann, um MTJ 232 abhängig von der Strompolarität in den Anfangszustand (z. B. P oder AP) zu bringen. Da der Wahlschalter 238 ein bidirektionales oder bipolares Wahlschalterelement umfasst, kann der Wahlschalter 238 Strom beider Polaritäten für MTJ 232 fließen lassen.
Beim Einsatz in einem Array von MRAM-Zellen, wie in 1 gezeigt, können bestimmte Spalten- und Zeilenleitungen ausgewählt werden, um eine Ziel-MRAM-Zelle zum Löschen zu erreichen. In Kreuzpunktspeicherarrays, wie dem in 1 gezeigten, ist jede Speicherzelle in der Regel individuell an jedem Übergang einer Spalten- und Zeilenleitung auswählbar. Verschiedene Spalten- und Zeilenauswahlschaltkreise können eingesetzt werden, um den Auswahlvorgang zu steuern.
Wenn ein Schreibvorgang erwünscht ist, kann ein optionaler Vorgang 802 durchgeführt werden. Eine auswählbare MRAM-Zelle 230 kann einen Datenwert, der in dem MRAM-Element 321 geschrieben oder programmiert ist, aufweisen. Im optionalen Vorgang 802 werden Daten hinein geschrieben, indem eine Spannung über eine auswählbare MRAM-Zelle 230 angetrieben wird, die eine Schwellenwertspannung (V_t), die erforderlich ist, um den Wahlschalter 238 in einen aktiven oder leitenden Zustand zu schalten, überschreitet. Sobald sich der Wahlschalter 238 in dem leitenden Zustand befindet, kann er Strom fließen lassen, der dazu verwendet wird, den in Reihe geschalteten MTJ 232 innerhalb einer auswählbaren MRAM-Zelle 230 zu programmieren. Dieser Schreibvorgang platziert den Magnetisierungszustand von MTJ 232 in einen gewünschten Zustand, um einen Datenwert darzustellen, der unter anderen Werten eine binäre ,1' oder ,0' umfassen könnte. Diese Datenwerte oder Datenzustände entsprechen einem parallelen (P) oder antiparallelen (AP) Zustand von MTJ 232, wobei ein Strom durch MTJ 232 in einer bevorzugten Richtung oder Polarität fließen kann, um MTJ 232 abhängig von der Strompolarität in den gewünschten Zustand (z. B. P oder AP) zu bringen. Da der Wahlschalter 238 ein bidirektionales oder bipolares Wahlschalterelement umfasst, kann der Wahlschalter 238 Strom beider Polaritäten für MTJ 232 fließen lassen.
Wendet man sich nun einer Erläuterung von verbesserten Lesevorgängen zu, kann eine auswählbare MRAM-Zelle 230 einen Datenwert, der von dem MRAM-Element 321 gelesen wird, aufweisen. In Vorgang 803 werden Daten einer auswählbaren MRAM-Zelle 230 gelesen, indem eine Spannung über eine auswählbare MRAM-Zelle 230 angetrieben wird, die eine Schwellenwertspannung (V_t), die erforderlich ist, um den Wahlschalter 238 in einen aktiven oder leitenden Zustand zu schalten, überschreitet. Sobald sich der Wahlschalter 238 in dem leitenden Zustand befindet, kann er Strom fließen lassen, der dazu verwendet wird, einen vorliegenden Magnetisierungszustand von in Reihe geschaltetem MTJ 232 innerhalb einer auswählbaren MRAM-Zelle 230 zu lesen. Dieser Lesevorgang erzeugt eine Spannung über MTJ 232, die von einem zuvor programmierten Magnetisierungszustand abhängt, der einen Datenwert darstellt, der unter anderen Werten eine binäre ,1' oder ,0' umfassen könnte. Diese Datenwerte oder Datenzustände entsprechen einem parallelen (P) oder antiparallelen (AP) Zustand von MTJ 232, wobei ein Strom durch MTJ 232 in einer bevorzugten Richtung oder Polarität fließen kann, um eine Spannung über MTJ 232 zu erzeugen, die den vorliegenden Magnetisierungszustand reflektiert. Da der Wahlschalter 238 ein bidirektionales oder bipolares Wahlschalterelement umfasst, kann der Wahlschalter 238 Strom beider Polaritäten für MTJ 232 fließen lassen.
Bei der Implementierung von 2 fließt jedoch Lesestrom in der für I_LIMIT angezeigten Polarität, nämlich vom Spaltentreiber 242 durch die Spaltenleitung 252, durch den in Reihe geschalteten Wahlschalter 238 und das MRAM-Element 231, durch die Zeilenleitung 251 und den Zeilentreiber 241. Im Betrieb könnte eine Spannung dazu eingesetzt werden, den Wahlschalter 238 in einen leitenden Zustand wechseln zu lassen, dann wird aber ein Strom, der durch den Wahlschalter 238 und das MRAM-Element 231 fließt, in der Größe unter Verwendung des Stromsteuerschaltkreises 210 in Verbindung mit dem Stromspiegel 212 begrenzt. Dieser Strom wird auf verschiedene Weisen begrenzt, um eine oder mehrere Spannungen bei V_SENSE zu erzeugen. Bei einem in 3 gezeigten ersten Beispiel wird ein intensivierter Stromgrenzwert 301 eingesetzt, der eine intensivierte Spannung bei V_SENSE erzeugt. Die Kompensationsschaltung 320 kann eingesetzt werden, um V_SENSE zu empfangen und die V_OFFSET-Eigenschaft des Wahlschalters 238 zu kompensieren. Diese Kompensation reduziert vorteilhafterweise die Wirkung von V_OFFSET auf eine Spannung, die über MTJ 232 erzeugt wird, durch den angelegten Lesestrom sowie reduziert den Einfluss der Schwankungen des Wahlschalters 238 von Vorrichtung zu Vorrichtung.
Bei einem in 4 gezeigten zweiten Beispiel wird ein verstärkter Stromgrenzwert 401 eingesetzt, der zwei aufeinanderfolgende Spannungen bei V_SENSE erzeugt. Die Kompensationsschaltung 420 kann dazu eingesetzt werden, V_SENSE zu empfangen, vorübergehend jeden Wert von V_SENSE zu speichern. Ein erster Wert von V_SENSE, der von einem ersten Stromgrenzwert gespeichert wird, wird durch Subtraktion eines zweiten Werts von V_SENSE, der von einem zweiten Stromgrenzwert gespeichert wird, reduziert. Die Kompensationsschaltung 420 kann somit die V_OFFSET-Eigenschaft des Wahlschalters 238 mit diesem subtrahierten Ergebnis kompensieren. Ähnlich der von 3, reduziert die Kompensation, die in 4 durchgeführt wird, die Wirkung von V_OFFSET vorteilhafterweise auf eine Spannung, die über MTJ 232 erzeugt wird, durch den angelegten Lesestrom und reduziert den Einfluss der Schwankungen des Wahlschalters 238 von Vorrichtung zu Vorrichtung. Jedoch erreicht die Kompensationsschaltung 420 diese Kompensation bei einem geringeren Schaltungsaufwand als der von der Kompensationsschaltung 320.
Bei einem in 6 gezeigten dritten Beispiel wird ein verstärkter Stromgrenzwert 601 eingesetzt, der zwei aufeinanderfolgende Spannungen bei V_SENSE erzeugt. Die Kompensationsschaltung 620 kann dazu eingesetzt werden, V_SENSE zu empfangen, vorübergehend einen ersten Wert von V_SENSE während eines ersten Stromgrenzwerts zu speichern und - innerhalb eines einzigen Kondensators - einen zweiten Wert von V_SENSE von dem ersten (gespeicherten) Wert von V_SENSE während eines zweiten Stromgrenzwerts zu subtrahieren. Die Kompensationsschaltung 620 kann somit die V_OFFSET-Eigenschaft des Wahlschalters 238 mit diesem subtrahierten Ergebnis kompensieren. Ähnlich der von 4, reduziert die Kompensation, die in 6 durchgeführt wird, vorteilhafterweise die Wirkung von V_OFFSET auf eine Spannung, die über MTJ 232 erzeugt wird, durch den angelegten Lesestrom und reduziert den Einfluss der Schwankungen des Wahlschalters 238 von Vorrichtung zu Vorrichtung. Jedoch erreicht die Kompensationsschaltung 620 diese Kompensation bei einem geringeren Schaltungsaufwand als sogar der von der Kompensationsschaltung 420.
Wie oben erwähnt, bestimmt (804) der Ausgangsschaltkreis 220 basierend auf erfassten Spannungen, die sich aus den verschiedenen Stromgrenzwerten ergeben, eine Ausgangsspannung (V_OUT). Verschiedene Kompensationsschaltkreise können eingeschlossen werden, um die Wirkung von V_OFFSET auf eine Spannung, die über MTJ 232 erzeugt wird, zu kompensieren. Jedoch umfassen die oben erwähnten Ergebnisse des Kompensationsschaltkreises in der Regel eine Ableitung oder eine differenzierte Version von V_SENSE, wobei die Wirkung von V_OFFSET subtrahiert oder auf andere Weise beseitigt wird. Dies kann durch eine Ableitung oder differenzierte Version von Gleichung 203 aus 2 dargestellt werden.
Der Ausgangsschaltkreis 220 bestimmt (805) dann einen Wert der Daten in dem MRAM-Element 231 in einer wählbaren MRAM-Zelle 230 basierend auf der Ausgangsspannung von dem Kompensationsschaltkreis. In einigen Beispielen berechnet die Ausgangsschaltung 220 eine Anti-Ableitung, Integration oder eine andere mathematische Manipulation an V_OUT, um den Magnetisierungszustand von MTJ 232 in dem MRAM-Element 231 zu bestimmen. In weiteren Beispielen kann der Ausgangsschaltkreis 220 V_OUT direkt interpretieren, um den Magnetisierungszustand von MTJ 232 in dem MRAM-Element 231 zu bestimmen. Wenn zum Beispiel der Magnetisierungszustand von MTJ 232 in dem MRAM-Element 231 zwei mögliche Werte (z. B. ,1' und ,0' entsprechend einem parallelen und antiparallelen Zustand in einem Beispiel) aufweist, kann der Ausgangsschaltkreis 220 einen von zwei sich in der Spannung unterscheidenden Zuständen bestimmen, sobald V_OFFSET reduziert oder aus V_OUT entfernt ist. Somit würden zwei unterschiedliche Spannungen von V_OUT jeweils einem bestimmten Magnetisierungszustand von MTJ 232 in dem MRAM-Element 231 und somit unterschiedlichen Werten entsprechen. Die Datenwerte können dann zu verschiedenen logischen Pegeln, Spannungspegeln oder anderen Darstellungen in Beziehung gesetzt werden, die für ein oder mehrere externe Systeme angezeigt werden. In weiteren Beispielen kann der Puffer 160 dazu eingesetzt werden, Datenwerte vor der Übertragung an ein oder mehrere externe Systeme zu speichern.
Die beigefügten Beschreibungen und Figuren zeigen spezifische Ausführungsformen, um Fachleute zu lehren, wie der beste Modus herzustellen und zu verwenden ist. Zum Zweck der Lehre der erfinderischen Prinzipien wurden einige herkömmliche Aspekte vereinfacht oder weggelassen. Der Fachmann wird Variationen von diesen Ausführungsformen erkennen, die in den Schutzumfang der Offenbarung fallen. Der Fachmann wird auch erkennen, dass die oben beschriebenen Merkmale auf verschiedene Weisen kombiniert werden können, um mehrere Ausführungsformen zu bilden. Infolgedessen ist die Offenbarung durch die oben beschriebenen spezifischen Ausführungsformen nicht beschränkt, sondern nur durch die Ansprüche und ihre Entsprechungen.

Claims

Schaltung umfassend: einen Steuerschaltkreis, der an ein magnetisches Tunnelübergangselement (MTJ) mit einem Wahlschalterelement in Reihe gekoppelt ist und dazu konfiguriert ist, Strom durch das Wahlschalterelement einzustellen, wenn sich das Wahlschalterelement in einem leitenden Zustand befindet; einen Kompensationsschaltkreis, der dazu konfiguriert ist, eine Offset-Spannung über dem Wahlschalterelement, das sich in dem leitenden Zustand befindet, basierend auf Einstellungen des Stroms durch das Wahlschalterelement zu kompensieren; und einen Ausgangsschaltkreis, der dazu konfiguriert ist, einen Magnetisierungszustand des MTJ-Elements zu melden.
Schaltung nach Anspruch 1, umfassend: den Steuerschaltkreis, der dazu konfiguriert ist, mindestens zwei Stromeinstellungen zu initiieren, umfassend unterschiedliche Grenzwerte des Stroms durch das Wahlschalterelement; und den Kompensationsschaltkreis, der dazu konfiguriert ist, die Offset-Spannung über dem Wahlschalterelement mit einem arithmetischen Vorgang, der durch die mindestens zwei Stromeinstellungen berechnet wird, zu kompensieren, um eine Wirkung der Offset-Spannung zu reduzieren.
Schaltung nach Anspruch 2, wobei der Kompensationsschaltkreis umfasst: einen Kondensator, der an einem ersten Anschluss an eine Erfassungsspannung gekoppelt ist, die einem kombinierten Spannungsabfall über dem Wahlschalterelement und dem MTJ-Element entspricht; ein Schaltelement, das dazu konfiguriert ist, einen zweiten Anschluss des Kondensators während einer ersten der zwei Stromeinstellungen an ein Referenzpotential zu koppeln, um den Kondensator gemäß der Erfassungsspannung zu laden; wobei das Schaltelement dazu konfiguriert ist, den Kondensator vor einer zweiten der zwei Stromeinstellungen von dem Referenzpotential zu entkoppeln; und wobei der Kompensationsschaltkreis dazu konfiguriert ist, die Erfassungsspannung von der ersten der zwei Stromeinstellungen und die Erfassungsspannung von der zweiten der zwei Stromeinstellungen zu subtrahieren, um die Wirkung der Offset-Spannung über das Wahlschalterelement zu reduzieren.
Schaltung nach Anspruch 2, wobei der Kompensationsschaltkreis umfasst: ein erstes Schaltelement, das dazu konfiguriert ist, einen ersten Kondensator mit einer Erfassungsspannung, die sich aus einer ersten der zwei Stromeinstellungen ergibt, zu laden, wobei die Erfassungsspannung einem kombinierten Spannungsabfall über dem Wahlschalterelement und dem MTJ-Element entspricht; ein zweites Schaltelement, das dazu konfiguriert ist, einen zweiten Kondensator mit einer Erfassungsspannung, die sich aus einer zweiten der zwei Stromeinstellungen ergibt, zu laden; eine Ausleseschaltung, die an den ersten Kondensator und den zweiten Kondensator gekoppelt ist und dazu konfiguriert ist, eine Spannung, die an dem ersten Kondensator vorliegt, von einer Spannung, die an dem zweiten Kondensator vorliegt, zu subtrahieren, um die Wirkung der Offset-Spannung über dem Wahlschalterelement zu reduzieren.
Schaltung nach Anspruch 1, wobei die Stromeinstellungen einen intensivierten Strom, der durch das MTJ-Element und das Wahlschalterelement geleitet wird, umfassen und umfassend: den Kompensationsschaltkreis, der dazu eingerichtet ist, die Offset-Spannung über dem Wahlschalterelement zu kompensieren, indem eine Wirkung der Offset-Spannung über dem Wahlschalterelement während des intensivierten Stroms subtrahiert wird.
Schaltung nach Anspruch 5, wobei der Kompensationsschaltkreis umfasst: einen Kondensator, der an eine Erfassungsspannung gekoppelt ist, die einem kombinierten Spannungsabfall über dem Wahlschalterelement und dem MTJ-Element entspricht; eine Ausleseschaltung, die dazu konfiguriert ist, den Magnetisierungszustand des MTJ-Elements basierend auf einem Strom, der durch den Kondensator durch die Erfassungsspannung während des intensivierten Stroms induziert wird, zu bestimmen.
Schaltung nach Anspruch 6, wobei die Ausleseschaltung umfasst: einen Stromspiegel, der mit dem Kondensator in Reihe gekoppelt ist und dazu konfiguriert ist, den Strom, der durch den Kondensator induziert wird, zu erfassen, um den Magnetisierungszustand des MTJ-Elements zu bestimmen.
Schaltung nach Anspruch 6, wobei die Ausleseschaltung umfasst: einen Widerstand, der mit dem Kondensator in Reihe gekoppelt ist, wobei der Widerstand dazu konfiguriert ist, eine Spannung, die dazu verwendet wird, den Strom, der durch den Kondensator induziert wird, zu ermitteln, um den Magnetisierungszustand des MTJ-Elements zu bestimmen.
Schaltung nach Anspruch 1, wobei das MTJ-Element ein Spin-Transfer-Torque-MTJ-Element (STT-MTJ) umfasst und wobei das Wahlschalterelement eine Vorrichtung mit zwei Anschlüssen ist, umfassend einen Chalkogenid-Ovonic-Schwellenwertschalter oder eine flüchtige leitende Brücke.
Speicherspeicherungsschaltung, umfassend: ein magnetisches Tunnelübergangselement (MTJ), das einen veränderbaren Magnetisierungszustand aufweist; ein Wahlschalterelement, das mit dem MTJ-Element in Reihe gekoppelt ist und, wenn es aktiviert ist, eine Offset-Spannung aufweist; eine Steuerschaltung, die an das Wahlschalterelement gekoppelt und dazu konfiguriert ist, eine Spannung über dem Wahlschalterelement und dem MTJ-Element zu erzeugen, um das Wahlschalterelement während eines Lesevorgangs zu aktivieren; wobei die Steuerschaltung dazu konfiguriert ist, eine Wirkung der Offset-Spannung des Wahlschalterelements während des Lesevorgangs zu reduzieren, um eine Anzeige eines vorliegenden Magnetisierungszustands des MTJ-Elements auszugeben.
Speicherspeicherungsschaltung nach Anspruch 10, umfassend: die Steuerschaltung, die dazu konfiguriert ist, mindestens zwei Stromeinstellungen zu initiieren, umfassend unterschiedliche Grenzwerte des Stroms durch das MTJ-Element und das Wahlschalterelement während des Lesevorgangs; und die Steuerschaltung, die dazu konfiguriert ist, die Offset-Spannung über dem Wahlschalterelement zu kompensieren, indem eine Wirkung der Offset-Spannung, die sich aus den mindestens zwei Stromeinstellungen ergibt, subtrahiert wird.
Speicherspeicherungsschaltung nach Anspruch 11, wobei die Steuerschaltung umfasst: ein erstes Schaltelement, das dazu konfiguriert ist, einen ersten Kondensator mit einer Erfassungsspannung, die sich aus einer ersten der zwei Stromeinstellungen ergibt, zu laden, wobei die Erfassungsspannung einem kombinierten Spannungsabfall über dem Wahlschalterelement und dem MTJ-Element entspricht; ein zweites Schaltelement, das dazu konfiguriert ist, einen zweiten Kondensator mit einer Erfassungsspannung, die sich aus einer zweiten der zwei Stromeinstellungen ergibt, zu laden; wobei die Steuerschaltung dazu konfiguriert ist, eine Spannung, die an dem ersten Kondensator vorliegt, von einer Spannung, die an dem zweiten Kondensator vorliegt, zu subtrahieren, um die Wirkung der Offset-Spannung über dem Wahlschalterelement zu subtrahieren.
Speicherspeicherungsschaltung nach Anspruch 11, wobei die Steuerschaltung umfasst: einen Kondensator, der an einem ersten Anschluss an eine Erfassungsspannung gekoppelt ist, die einem kombinierten Spannungsabfall über dem Wahlschalterelement und dem MTJ-Element entspricht; ein Schaltelement, das dazu konfiguriert ist, einen zweiten Anschluss des Kondensators während einer ersten der zwei Stromeinstellungen an ein Referenzpotential zu koppeln, um den Kondensator gemäß der Erfassungsspannung zu laden; wobei das Schaltelement dazu konfiguriert ist, den Kondensator vor einer zweiten der zwei Stromeinstellungen von dem Referenzpotential zu entkoppeln; und die Steuerschaltung dazu konfiguriert ist, die Offset-Spannung über dem Wahlschalterelement in einer sich ergebenden Spannung, die an dem ersten Anschluss des Kondensators angezeigt wird, zu kompensieren, die eine Subtraktion zwischen der Erfassungsspannung von der ersten der zwei Stromeinstellungen und der Erfassungsspannung von der zweiten der zwei Stromeinstellungen umfasst.
Speicherspeicherungsschaltung nach Anspruch 10, umfassend: die Steuerschaltung, die dazu konfiguriert ist, einen intensivierten Strom durch das MTJ-Element und das Wahlschalterelement zu leiten und die Offset-Spannung über dem Wahlschalterelement zu kompensieren, indem eine Wirkung der Offset-Spannung über dem Wahlschalterelement während des intensivierten Stroms subtrahiert wird.
Speicherspeicherungsschaltung nach Anspruch 14, wobei die Steuerschaltung umfasst: einen Kondensator, der an eine Erfassungsspannung gekoppelt ist, die einem kombinierten Spannungsabfall über dem Wahlschalterelement und dem MTJ-Element entspricht; und eine Steuerschaltung, die dazu konfiguriert ist, den Magnetisierungszustand des MTJ-Elements basierend auf einem Strom, der durch den Kondensator durch die Erfassungsspannung während des intensivierten Stroms induziert wird, zu bestimmen.
Speicherspeicherungsschaltung nach Anspruch 10, wobei das MTJ-Element ein Spin-Transfer-Torque-MTJ-Element (STT-MTJ) umfasst und wobei das Wahlschalterelement eine Vorrichtung mit zwei Anschlüssen ist, umfassend einen Chalkogenid-Ovonic-Schwellenwertschalter oder eine flüchtige leitende Brücke.
Speicherarray, umfassend: eine Vielzahl von Speicherzellen in einer Kreuzpunktanordnung, die Spalten und Zeilen aufweist, wobei die Speicherzellen jeweils ein magnetisches Tunnelübergangselement (MTJ) umfasst, das mit einem Wahlschalterelement in Reihe geschaltet ist; Steuerschaltkreis, der dazu konfiguriert ist, eine Lesespannung für eine ausgewählte Speicherzelle zu ermitteln, die ein zugeordnetes Wahlschalterelement aktiviert, um einen Lesestrom weiterzuleiten; wobei der Steuerschaltkreis dazu konfiguriert ist, den Lesestrom des zugeordneten Wahlschalterelements auf eine oder mehrere vorbestimmte Stromgrößen zu begrenzen; und Ausgangsschaltkreis, der so gekoppelt ist, dass er einen Erfassungsausgang der Steuerschaltung erfasst, und dazu konfiguriert ist, einen Zustand der ausgewählten Speicherzelle anzuzeigen, indem mindestens eine Offset-Spannung des zugeordneten Wahlschalterelements kompensiert wird, um einen Magnetisierungszustand eines zugeordneten MTJ-Elements zu bestimmen.
Speicherarray nach Anspruch 17, umfassend: den Steuerschaltkreis, der dazu konfiguriert ist, mindestens zwei Stromeinstellungen durch das zugeordnete MTJ-Element und das zugeordnete Wahlschalterelement zu ermitteln; und den Ausgangsschaltkreis, der dazu konfiguriert ist, die Offset-Spannung des zugeordneten Wahlschalterelements zu kompensieren, indem eine Wirkung der Offset-Spannung, die sich aus den mindestens zwei Strompegeln ergibt, subtrahiert wird.
Speicherarray nach Anspruch 18, wobei der Ausgangsschaltkreis umfasst: einen Kondensator, der an den Erfassungsausgang durch einen ersten Anschluss gekoppelt ist; ein Schaltelement, das dazu konfiguriert ist, einen zweiten Anschluss des Kondensators während eines ersten der Strompegel an ein Referenzpotential zu koppeln, um den Kondensator gemäß einer Spannung an dem Erfassungsausgang zu laden; wobei das Schaltelement dazu konfiguriert ist, den Kondensator vor einem zweiten der Strompegel von dem Referenzpotential zu entkoppeln; und wobei der Ausgangsschaltkreis dazu konfiguriert ist, die Offset-Spannung des zugeordneten Wahlschalterelements mit einer sich ergebenden Spannung, die an dem ersten Anschluss des Kondensators angezeigt wird, zu kompensieren, die eine Subtraktion zwischen der Spannung an dem Erfassungsausgang von dem ersten der Strompegel und der Spannung an dem Erfassungsausgang von dem zweiten der Strompegel umfasst.
Speicherarray nach Anspruch 17, wobei das MTJ-Element ein Spin-Transfer-Torque-MTJ-Element (STT-MTJ) umfasst und wobei das Wahlschalterelement eine Vorrichtung mit zwei Anschlüssen ist, umfassend einen Chalkogenid-Ovonic-Schwellenwertschalter oder eine flüchtige leitende Brücke.