DE102004010243A1 - Statische Speicherzelle mit einem PMC-Widerstandsbauelement - Google Patents

Statische Speicherzelle mit einem PMC-Widerstandsbauelement Download PDF

Info

Publication number
DE102004010243A1
DE102004010243A1 DE102004010243A DE102004010243A DE102004010243A1 DE 102004010243 A1 DE102004010243 A1 DE 102004010243A1 DE 102004010243 A DE102004010243 A DE 102004010243A DE 102004010243 A DE102004010243 A DE 102004010243A DE 102004010243 A1 DE102004010243 A1 DE 102004010243A1
Authority
DE
Germany
Prior art keywords
pmc
memory cell
resistance
state
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004010243A
Other languages
English (en)
Inventor
Ralf Symanczyk
Cay-Uwe Pinnow
Michael Kund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004010243A priority Critical patent/DE102004010243A1/de
Publication of DE102004010243A1 publication Critical patent/DE102004010243A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Memories (AREA)

Abstract

Die Erfindung betrifft eine statische Speicherzelle mit einem PMC-Widerstandsbauelement, das ein Festkörperelektrolytmaterial aufweist. Das PMC-Widerstandsbauelement ist so gestaltet, das bei einem Schreibvorgang durch Anlegen eines elektrischen Feldes in einen ersten Zustand mit einem niedrigen Widerstand oder in einen zweiten Zustand mit einem hohen Widerstand schaltet. Die Ansteuerung der Speicherzelle ist derart mit einer Strombegrenzungsschaltung versehen, um den Stromfluss durch das PMC-Widerstandsbauelement beim Ändern des elektrischen Widerstands von dem zweiten Zustand zu dem ersten Zustand des PMC-Widerstandsbauelementes zu begrenzen.

Description

  • Die Erfindung betrifft eine Speicherzelle mit einem PMC-Widerstandsbauelement sowie eine Speicherzellenanordnung mit einer solchen Speicherzelle.
  • Ein PMC-Widerstandsbauelement weist ein Festkörperelektrolytmaterial auf, in dem durch Anlegen eines elektrischen Feldes ein leitfähiger Pfad ausgebildet und wieder zurückgebildet werden kann. Das Festkörperelektrolytmaterial ist selbst sehr hochohmig bzw. nicht leitend und so gewählt, dass Metallionen eindiffundieren können. Je nach Stärke und Einwirkungszeit des elektrischen Feldes bildet sich in dem Festkörperelektrolytmaterial ein leitfähiger Pfad aus, dessen elektrischer Widerstand je nach Stärke des leitfähigen Pfades schwankt. Somit kann der Festkörperelektrolyt mit verschiedenen Widerständen vorgesehen werden, je nachdem, welches elektrische Feld zuvor angelegt worden ist. Den verschiedenen Widerstandswerten kann jeweils ein logischer Zustand zugeordnet werden, so dass auf der Basis von Festkörperelektrolytmaterialien gebildete Speicherzellen möglich sind. Ein auf Basis eines Festkörperelektrolyten gebildetes Widerstandselement wird im folgenden PMC-Widerstandsbauelement (Programmable Metallisation Cell) genannt.
  • Zum Ausbilden bzw. Zurückbilden des leitfähigen Pfades ist die Richtung des angelegten elektrischen Feldes entscheidend. Bei positiver Richtung des elektrischen Feldes und Überschreiten einer definierten Potentialschwelle kommt es innerhalb kurzer Zeit zur Ausbildung des leitfähigen Pfades (ON-Zustand). Bei negativer Richtung des elektrischen Feldes und Überschreiten einer weiteren Potentialschwelle erfolgt ein Löschen des leitfähigen Pfades (OFF-Zustand).
  • Bei der Verwendung eines solchen PMC-Widerstandsbauelements als Speicherzelle tritt beim Schalten von dem OFF-Zustand in den ON-Zustand eine Selbstverstärkung beim Ausbilden des leitfähigen Pfades auf, der das PMC-Widerstandsbauelement zerstören kann, deren Eigenschaften degradiert oder bewirkt, dass der leitfähige Pfad so stark ausgeprägt ist, dass ein Löschen, d.h. Zurückbilden des leitfähigen Pfades, nicht mehr möglich ist. Weiterhin kann durch den geringen elektrischen Widerstand bei einem zu stark ausgeprägten leitfähigen Pfad der Leistungsverbrauch beim Betrieb der Speicherzelle sehr hoch sein. Darüber hinaus ist es notwendig, dass zwischen aufeinanderfolgenden Schreibvorgängen ein Löschen erfolgt, um zu verhindern, dass der leitfähige Pfad so stark ausgeprägt wird, dass ein Zurückbilden nicht mehr möglich ist.
  • Kommerzielle Anwendungen von Speicherzellen auf Basis eines PMC-Widerstandsbauelementes sind bislang nicht bekannt. Grundsätzlich sind verschiedene Betriebsarten bekannt, z.B. das Programmieren des PMC-Widerstandsbauelementes mithilfe von Spannungspulsen, wobei schon geringe Abweichungen der Pulsweite und -höhe zu Fehlfunktionen bzw. Degradationen der mit dem PMC-Widerstandsbauelement gebildeten Speicherzellen führen können. Bei einer Speicherzellenanordnung mit mehreren solcher Speicherzellen sind aufgrund von Parameterschwankungen der Speicherzellen nur in Ausnahmefällen allgemein gültige Pulsparameter zu finden.
  • Es ist auch möglich, das PMC-Widerstandsbauelement über einen Vorwiderstand mit Spannungspulsen zu programmieren, wobei jedoch der Vorwiderstand die erreichbaren Schaltzeiten deutlich einschränkt, so dass ein Betrieb bei hohen Frequenzen nicht möglich ist.
  • Während des Schaltens vom OFF-Zustand in den ON-Zustand nimmt der elektrische Widerstand kontinuierlich ab, so dass der Strom, der bei konstanter Spannung durch das PMC-Widerstandsbauelement fließt, stetig zunimmt. Liegt das elektrische Feld nach dem Schaltvorgang weiterhin an dem PMC-Element an, so wird auch der hohe Stromfluss aufrecht erhalten. Der durch das PMC-Widerstandsbauelement fließende Strom wird dann lediglich durch den Bahnwiderstand, den Zuleitungen und dem Innenwiderstand der Spannungsquelle begrenzt. Da das anliegende elektrische Feld oberhalb des definierten Schwellenpotentials liegt, wird die Ausbildung des leitfähigen Pfades weiter verstärkt. Dies führt dazu, dass die Pulsdauer und Pulshöhe mit, mit der das PMC-Widerstandsbauelement beschrieben werden, nur in einem sehr kleinen Bereich optimal ist und nur mit großem Aufwand eingestellt werden kann.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Speicherzelle mit einem PMC-Widerstandsbauelement zur Verfügung zu stellen, bei der eine Zerstörung oder eine Degradation der Speicherzelle beim Programmieren von einem OFF-Zustand in einen ON-Zustand vermieden werden kann, gleichzeitig die Programmiergeschwindigkeit aber nicht wesentlich beeinträchtigt wird.
  • Diese Aufgabe wird durch die Speicherzelle nach Anspruch 1, die Speicherzellenanordnung nach Anspruch 10 sowie das Verfahren zum Einstellen eines Zustands in einer Speicherzelle nach Anspruch 15 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine statische Speicherzelle mit einem PMC-Widerstandsbauelement vorgesehen. Das PMC-Widerstandsbauelement weist ein Festkörperelektrolytmaterial auf und ist so gestaltet, um bei einem Schreibvorgang durch Anlegen eines elektrischen Feldes das PMC-Widerstandsbauelement in einen ersten Zustand mit einem niedrigen Widerstand oder in einen zweiten Zustand mit einem hohen Widerstand zu versetzen. Weiterhin ist eine Strombegrenzungsschaltung vorgesehen, um den Stromfuß durch das PMC-Widerstandsbauelement beim Ändern des elektrischen Widerstan des von dem zweiten Zustand zu dem ersten Zustand des PMC-Widerstandsbauelements zu begrenzen.
  • Die Strombegrenzungsschaltung dient dazu, den beim Programmieren von dem OFF-Zustand zu dem ON-Zustand des PMC-Widerstandsbauelement durch den sinkenden Widerstand anwachsenden Strom ab einem Grenzwert zu begrenzen, so dass der Strom nicht über einen Grenzwert ansteigen kann. Der Grenzwert ist so gewählt, dass eine Zerstörung der Speicherzelle bzw. eine Degradation der Speicherzelle durch zu hohe Ströme beim Schalten vermieden wird. Insbesondere, wenn die Strombegrenzungsschaltung keinen Vorwiderstand vor dem PMC-Widerstandsbauelement vorsieht, erfolgen die Schaltvorgänge schnell und werden nicht durch den Vorwiderstand verlangsamt. Weiterhin sind die Parameter des Programmierpulses freier wählbar, da keine Gefahr besteht, dass das PMC-Widerstandsbauelement durch einen zu hohen Strom zerstört wird.
  • Ein weiterer Vorteil besteht darin, dass der Leistungsverbrauch beim Schreiben in die Speicherzelle geringer ist, da der Strom begrenzt wird, sobald ein definierter Widerstandswert erreicht ist.
  • Da der Strom bei jedem Schreibvorgang begrenzt wird, ist bei einem Schreibvorgang auf einen ON-Zustand der Strom von vorneherein begrenzt, wenn sich das PMC-Widerstandsbauelement bereits in dem ersten Zustand befindet, so dass kein Löschen des PMC-Widerstandselements auf einen hochohmigen Zustand zwischen zwei Schreibvorgängen vorgenommen werden muss.
  • Das PMC-Widerstandsbauelement kann mit einem Aktivierungsschalter verbunden sein, um das PMC-Widerstandsbauelement für den Schreibvorgang und/oder Lesevorgang auszuwählen.
  • Gemäß einer weiteren Ausführungsform kann die Strombegrenzungsschaltung und der Aktivierungsschalter in einer Schaltung kombiniert werden.
  • Insbesondere kann der Aktivierungsschalter einen Feldeffekttransistor oder eine geeignete Verschaltung mehrerer Feldeffekttransistoren (kaskadierte Schaltung) umfassen. Die Strombegrenzungsschaltung entsteht durch eine Rückkopplungsschleife zwischen einem Gate-Anschluss und eine Source-Anschluss des Feldeffekttransistors vorsieht. Durch Festlegung des Gate-Source-Potentials des Feldeffekttransistors kann der maximal durch den Feldeffekttransistor fließende Strom festgelegt wird, so dass der Strom durch das PMC-Widerstandsbauelement begrenzt wird.
  • Das Gate-Source-Potential kann durch einen zwischen dem Gate-Anschluss und dem Source-Anschluss des Feldeffekttransistors angeordneten Rückkopplungswiderstand eingestellt werden.
  • Gemäß einer bevorzugten Ausführungsform kann der Aktivierungsschalter einen n-Kanalfeldeffekttransistor umfassen.
  • Alternativ kann der Aktivierungsschalter einen p-Kanal-Feldeffekttransistor umfassen. In diesem Fall sollte die Rückkopplungschleife eine Inverterschaltung aufweisen, um bei sinkender Spannung an dem PMC-Widerstandsbauelement durch Verringerung des elektrischen Widerstandes die Spannung an dem Gate-Anschluss des p-Kanalfeldeffekttransistors zu erhöhen, so dass der Stromfluss durch das PMC-Widerstandsbauelement verringert wird.
  • Es ist vorzugsweise eine Programmierschaltung vorgesehen, die bei dem Schreibvorgang eine Programmierspannung oder einen Programmierstrom an das PMC-Widerstandsbauelement anlegt und die Programmierspannung bzw. den Programmierstrom abschaltet, wenn der gewünschte erste oder zweite Zustand erreicht ist. Insbesondere kann die Programmierschaltung einen Sensor auf weisen, um den momentanen Widerstand des PMC-Widerstandsbauelements zu messen und die Programmierspannung bzw. den Programmierstrom abhängig von dem gemessenen Widerstand einzustellen. Auf diese Weise kann die Programmierspannung bzw. der Programmierstrom so eingestellt werden, dass die Speicherzelle in möglichst kurzer Zeit beschrieben werden kann.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Speicherzellenanordnung mit mehreren Speicherzellen vorgesehen. Die Speicherzellen weisen jeweils ein PMC-Widerstandsbauelement auf, das ein Festkörperelektrolytmaterial umfasst. Das PMC-Widerstandsbauelement ist so gestaltet, um bei einem Schreibvorgang durch Anlegen eines elektrischen Feldes das PMC-Widerstandsbauelement in einen ersten Zustand mit einem niedrigen Widerstand oder in einen zweiten Zustand mit einem hohen Widerstand zu versetzen. Jede der Speicherzellen umfasst einen Aktivierungsschalter, der durch ein Aktivierungssignal durchschaltbar ist. Das Aktivierungssignal ist über Wortleitungen an den Aktivierungsschalter anlegbar, um die Speicherzellen zu aktivieren, so dass die Speicherzelle über Bitleitungen beschreibbar oder auslesbar ist. Es ist ferner eine Strombegrenzungsschaltung vorgesehen, um den Stromfluss durch das PMC-Widerstandsbauelement bei einem Schreibvorgang, bei dem der elektrische Widerstand von dem zweiten Zustand auf den ersten Zustand des elektrischen PMC-Widerstandsbauelements geändert wird, zu begrenzen.
  • Die Speicherzellenanordnung hat den Vorteil, dass bei einem Schreibvorgang die Speicherzellen nicht mit einem zu hohen Strom beaufschlagt werden können, der die Speicherzelle der Speicherzellenanordnung zerstört oder zu einer Degradation führen würde.
  • Gemäß einer bevorzugten Ausführungsform kann vorgesehen sein, dass die Strombegrenzungsschaltung an mindestens einer der Bitleitungen angeordnet ist, um den Schreibstrom zu begren zen, indem die Spannung über dem Aktivierungsschalter und dem PMC-Widerstandsbauelement begrenzt wird.
  • Es ist vorteilhaft, wenn die Strombegrenzungsschaltung den Schreibstrom abhängig von einem an dem PMC-Widerstandsbauelement anliegenden Potential steuert.
  • Gemäß einer weiteren Ausführungsform der Erfindung kann vorgesehen sein, dass die Aktivierungsschalter jeweils einen Feldeffekttransistor oder eine geeignete Verschaltung mehrerer FET (kaskadierte Schaltung) aufweisen. Die Strombegrenzungsschaltung ist dabei mindestens an einer der Wortleitungen angeordnet, um das Aktivierungssignal zum Einstellen des Widerstands der Aktivierungsschalter so zu steuern, dass der Strom durch das PMC-Widerstandsbauelement begrenzt wird. Die Strombegrenzung kann dabei das Aktivierungssignal abhängig von einem an dem PMC-Widerstandsbauelement anliegenden Potential steuern.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Einstellen eines Zustands in einer Speicherzelle, die ein PMC-Widerstandsbauelement mit einem Festkörperelektrolytmaterial aufweist, vorgesehen. Das PMC-Widerstandsbauelement ist so gestaltet, um bei einem Schreibvorgang durch Anlegen eines elektrischen Feldes das PMC-Widerstandsbauelement in einen ersten Zustand mit einem niedrigen Widerstand oder in einen zweiten Zustand mit einem hohen Widerstand zu ändern. Der Stromfluss durch das Widerstandsbauelement wird beim Ändern des elektrischen Widerstands durch den zweiten Zustand zu dem ersten Zustand des PMC-Widerstandsbauelements begrenzt.
  • Das erfindungsgemäße Verfahren sieht vor, dass eine Zerstörung bzw. eine Degradation der Speicherzelle durch einen zu hohen Stromfluss vermieden wird. Durch eine Begrenzung des Stromflusses auf einen Wert, der eine Zerstörung bzw. Degradation vermeidet, kann zum einen die Lebensdauer der Spei cherzelle erhöht werden und zum anderen kann der Leistungsverbrauch der Speicherzelle beim Schreiben verringert werden.
  • Weitere Vorteile bestehen darin, dass mehrere Schreibvorgänge nacheinander ohne zwischenzeitliches Löschen der Speicherzelle erfolgen kann, ohne dass es zu einem zu starken Ausprägen des leitfähigen Pfades in dem Festkörperelektrolytmaterial kommt.
  • Bevorzugte Ausführungsformen der Erfindung werden im folgenden anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Speicherzelle mit einem PMC-Widerstandsbauelement und einem Aktivierungsschalter gemäß dem Stand der Technik;
  • 2 eine Speicherzelle mit einem PMC-Widerstandsbauelement und einer Strombegrenzungsschaltung gemäß einer Ausführungsform der Erfindung;
  • 3 eine Speicherzelle gemäß einer weiteren Ausführungsform der Erfindung;
  • 4 eine Speicherzelle gemäß einer weiteren Ausführungsform der Erfindung;
  • 5 eine Speicherzelle gemäß einer weiteren Ausführungsform der Erfindung;
  • 6 eine Speicherzelle gemäß einer weiteren Ausführungsform der Erfindung;
  • 7 eine Speicherzellenanordnung mit einer Strombegrenzungsschaltung auf den Bitleitungen gemäß einer Ausführungsform der Erfindung;
  • 8 eine Speicherzellenanordnung mit einer Strombegrenzungsschaltung auf den Bitleitungen gemäß einer weiteren Ausführungsform der Erfindung;
  • 9 eine Speicherzellenanordnung mit einer Strombegrenzungsschaltung auf der Bitleitung gemäß einer weiteren Ausführungsform der Erfindung;
  • 10 eine Speicherzellenanordnung mit einer Strombegrenzungsschaltung auf den Bitleitungen gemäß einer weiteren Ausführungsform der Erfindung, und
  • 11 eine Speicherzellenanordnung mit Strombegrenzungsschaltungen auf den Wortleitungen gemäß einer Ausführungsform der Erfindung.
  • In 1 ist eine statische Speicherzelle mit einem PMC-Widerstandsbauelement 1 dargestellt. Das PMC-Widerstandsbauelement 1 ist in Reihe mit einem Aktivierungsschalter 2, im dargestellten Beispiel ein n-Kanal-Feldeffekttransistor, geschaltet. Der Aktivierungsschalter 2 weist einen Steuereingang, im vorliegenden Fall einen Gate-Anschluss des n-Kanal-Feldeffekttransistors auf, der mit einer Wortleitung einer Speicherzellenanordnung verbunden ist. Ein erster Anschluss (Source-Anschluss) ist mit einem ersten Anschluss des PMC-Widerstandsbauelements 1 und ein zweiter Anschluss des Aktivierungsschalters 2 mit einer Bitleitung BL verbunden. Ein zweiter Anschluss des PMC-Widerstandsbauelements 1 ist mit einem festen Bezugspotential VB verbunden.
  • Das PMC-Widerstandsbauelement 1 weist einen Festkörperelektrolyten aus einem Material auf, das zur Gruppe der Chalcogenide zählt. Ein Festkörperelektrolyt ist ein Material, in dem sich Metallionen bei einem angelegten elektrischen Feld bewegen können. Das PMC-Widerstandsbauelement 1 weist eine erste und eine zweite Elektrode auf, von denen mindestens eine aus einem in einem Festkörperelektrolyten beweglichen Material besteht. Insbesondere weisen Chalcogenide Verbindungen mit Elementen der sechsten Hauptgruppe, wie beispielsweise Arsen, Selen, Schwefel, Tellur u.a. auf und besitzen Halbleitereigenschaften. Insbesondere sind die Halbleiter As, S, GeS und GeSe geeignet.
  • Eine der Elektroden ist aus einem inerten Material gebildet, während die andere Elektrode aus einem Metallmaterial gebildet ist, dessen Metallionen in dem Festkörperelektrolytmaterial beweglich sind. Beispielsweise sind Silberionen in dem Festkörperelektrolyt GeS beweglich.
  • Unter Einfluss eines elektrischen Feldes bewirkt ein Elektronenstrom von der inerten Elektrode, dass sich eine entsprechende Anzahl von Silberionen in den Festkörperelektrolyten von der Metallelektrode bewegt und sich in dem Festkörperelektrolyten absetzt. Die Größe und Dauer des Ionenstroms bestimmt die Menge von Metallionen, die in dem Festkörperelektrolyten abgeschieden werden und somit auch die Leitfähigkeit eines sich ausbildenden leitfähigen Pfades zwischen den Elektroden. Der leitfähige Pfad ist elektrisch neutral und stabil, kann jedoch durch Anlegen eines entgegengesetzten elektrischen Feldes zurückgebildet werden, indem sich die Metallionen wieder an der Metallelektrode absetzen. Dadurch steigt der Widerstand in dem Festkörperelektrolyten wieder an bis zu dem Widerstandswert, der durch den Festkörperelektrolyten selbst gegeben ist.
  • Ein so gebildetes Widerstandsbauelement eignet sich dazu, statisch Informationen zu speichern, in dem verschiedene Zustände der elektrischen Leitfähigkeit eingenommen werden können, die auch bei Fehlen eines elektrischen Feldes beibehalten werden.
  • Die Verwendung eines solchen PMC-Widerstandsbauelements als Speicherelement ist möglich, da sich ein ON-Zustand mit einem geringen Widerstand und ein OFF-Zustand mit einem hohen Widerstand einstellen lässt. Der ON-Zustand wird eingestellt, indem an die inerte Elektrode ein kleineres Potential als an die Metallelektrode angelegt wird, so dass die positiv geladenen Metallionen aus der Metallelektrode in den Festkörperelektrolyten bewegt werden, so dass sich ein leitfähiger Pfad ausbildet. Während des Ausbildens des leitfähigen Pfades sinkt der elektrische Widerstand des PMC-Widerstandsbauelements, so dass der ON-Zustand erreicht wird.
  • Um das PMC-Widerstandsbauelement auf einen OFF-Zustand einzustellen, muss die Richtung des elektrischen Feldes umgedreht werden, so dass an der inerten Elektrode ein größeres Potential anliegt als an der Metallelektrode. Durch das elektrische Feld werden die in dem Festkörperelektrolyten befindlichen Metallionen wieder in Richtung der Metallelektrode bewegt und dort aufgenommen.
  • Das PMC-Widerstandsbauelement 1 kann als Speicherelement verwendet werden, indem der jeweilige Zustand detektiert wird und einem logischen Zustand zugeordnet wird. Das Auslesen des Zustandes des PMC-Widerstandsbauelementes 1 erfolgt durch den Aktivierungsschalter 2, der durch ein entsprechendes Ansteuersignal auf der Wortleitung WL aktiviert wird. Durch eine Messspannung bzw. Messstrom auf der Bitleitung kann über den Widerstand des PMC-Widerstandsbauelementes 1 der jeweilige Zustand bestimmt werden.
  • Beim Beschreiben des PMC-Widerstandsbauelementes 1 wird ebenfalls der Aktivierungsschalter 2 durchgeschaltet und eine entsprechende Spannung bzw. Spannungspuls mit einer bestimmten Höhe und einer bestimmten Zeitdauer an die Bitleitung BL angelegt und somit der jeweilige Zustand des PMC-Widerstandsbauelements 1 eingestellt. Die Höhe der Spannung des Spannungspulses kann mit Bezug auf das Bezugspotential VB sowohl positiv als auch negativ sein.
  • Beim Beschreiben einer solchen Speicherzelle mit einem Datum, wobei das PMC-Widerstandsbauelement 1 von einem OFF-Zustand zu einem ON-Zustand gebracht wird, wird bei Anlegen eines entsprechenden elektrischen Feldes der leitfähige Pfad ausgebildet und der Widerstandswert des PMC-Widerstandsbauelementes 1 nimmt ab. Dadurch steigt bei konstantem elektrischem Feld der Strom kontinuierlich an und erreicht Werte, die für das PMC-Widerstandsbauelement 1 kritisch sein können. So kann das PMC-Widerstandsbauelement 1 durch den hohen Stromfluss zerstört werden, oder es treten Degradationseffekte auf, die die Lebensdauer der Speicherzelle verringern und ein Betrieb nur über eine begrenzte Anzahl von Zyklen erfolgen kann. Weiterhin kann durch den hohen Stromfluss der leitfähige Pfad so stark ausgeprägt werden, dass ein Löschen nicht mehr möglich ist.
  • Üblicherweise muss bei der herkömmlichen Speicherzelle nach 1 ein Löschen zwischen aufeinanderfolgenden Schreibvorgängen in die Speicherzelle erfolgen, da bei Anlegen eines elektrischen Feldes, wenn das PMC-Widerstandsbauelement 1 bereits den ON-Zustand erreicht hat, eine Vergrösserung des leitfähigen Pfades bewirkt wird. Dies führt dazu, dass der elektrische Widerstand so gering wird, dass es mithilfe der Ansteuerschaltung nicht möglich ist, ein umgekehrtes elektrisches Feld in einer notwendigen Höhe anzulegen, um den OFF-Zustand zu erreichen.
  • Um diesen Zustand bei der Speicherzelle nach 1 gemäß dem Stand der Technik zu vermeiden, muss die Höhe und Zeitdauer des Programmierimpulses sorgfältig gewählt sein und sich innerhalb kleiner Toleranzen bewegen, um zum einen ein sicheres Beschreiben der Speicherzelle zu gewährleisten und zum anderen die Zerstörung oder Degradation der Speicherzelle zu vermeiden. Insbesondere bei Speicherzellenanordnungen mit mehreren Speicherzellen, die über gleiche Datenleitungen beschreibbar sind, ist dies aufgrund von baulichen Abweichungen zwischen den Speicherzellen nicht oder nur mit großem Aufwand zu realisieren.
  • Erfindungsgemäß ist daher vorgesehen, das Beschreiben der Speicherzelle, wobei das PMC-Widerstandsbauelement 1 von einem OFF-Zustand in einen ON-Zustand gebracht wird, so durchzuführen, dass ein maximaler Strom nicht überschritten wird.
  • Dies wird mit einer Strombegrenzungsschaltung 3, die sich in demselben Strompfad wie das PMC-Widerstandsbauelement befindet, erreicht. Eine mögliche Anordnung einer Strombegrenzungsschaltung 3 ist in 2 dargestellt. Dort ist in Reihe mit dem PMC-Widerstandsbauelement 1 eine Strombegrenzungsschaltung 3 geschaltet, die beim Schreibvorgang den Strom durch das PMC-Widerstandsbauelement 1 begrenzt. Die Realisierung einer solchen Strombegrenzungsschaltung kann auf vielfältige Weise erfolgen und nachfolgende Beispiele sollen nicht einschränkend verstanden sein.
  • In 3 ist ein weiteres Ausführungsbeispiel für eine Strombegrenzung durch ein PMC-Widerstandsbauelement 1 dargestellt. Die Strombegrenzung ist ausgeführt, indem der als n-Kanalfeldeffekttransistor ausgeführte Aktivierungsschalter 2 eine Rückkopplung zwischen dem Source-Anschluss des Feldeffekttransistors und dem Gate-Anschluss des Feldeffekttransistors 2 aufweist. Diese Rückkopplung ist als Verbindungsleitung ausgeführt, in der sich ein Rückkopplungswiderstand RR befindet, der für eine bestimmte Gate-Source-Spannung sorgt. Die bestimmte Gate-Source-Spannung kann über den Widerstandswert des Rückkopplungswiderstands RR eingestellt werden, so dass der maximale Drain-Strom durch den Feldeffekttransistor 2 begrenzt ist. Somit wird der Strom durch das PMC-Widerstandsbauelement 1 beim Schreibvorgang begrenzt.
  • Beim Schreiben wird durch ein Anlegen eines High-Potentials an der Wortleitung wird der Aktivierungsschalter 2 durchgeschaltet, so dass durch Anlegen einer geeigneten Bitleitungs spannung der Bitleitung die entsprechende Spannung über dem PMC-Widerstandsbauelement 1 anliegt, um das PMC-Widerstandsbauelement zu programmieren. Das Bezugspotential ist bezüglich der Bitleitungsspannung so gewählt, dass die Bitleitungsspannung sowohl größer als auch kleiner als das Bezugspotential sein kann, je nachdem, ob das PMC-Widerstandsbauelement auf einen ON-Zustand oder einen OFF-Zustand programmiert werden soll.
  • Die Strombegrenzung ist so gewählt, dass beim Übergang von einem OFF-Zustand zu einem ON-Zustand sich bei Erreichen des Grenzstroms die Spannung über dem PMC-Widerstandsbauelement 1 reduziert und letztendlich die notwendige zum Programmieren des PMC-Widerstandsbauelements 1 notwendige Schwellspannung unterschreitet, so dass der leitfähige Pfad, der sich beim Programmieren auf den ON-Zustand ausbildet, nicht weiter verstärkt wird.
  • In 4 ist eine weitere Ausführungsform einer erfindungsgemäßen Speicherzelle dargestellt, wobei im Vergleich zur Ausführungsform nach 3 ein Serienwiderstand RS in Reihe mit dem PMC-Widerstandsbauelement 1 vorgesehen ist. Der Serienwiderstand ist eine weitere Maßnahme, um den Stromfluss durch das PMC-Widerstandsbauelement 1 zu begrenzen.
  • Es ist auch möglich, bei geeigneter Dimensionierung des n-Kanalfeldeffekttransistors den Rückkopplungswiderstand RR durch eine bloße Leitungsverbindung zu ersetzen.
  • In 5 ist eine weitere Ausführungsform der Erfindung dargestellt. Der Aktivierungsschalter ist durch als p-Kanalfeldeffekttransistor 4 ausgebildet, der entsprechend mit einem High-Zustand an seinem Gate-Anschluss gesperrt und mit einem Low-Zustand an dem Gate-Anschluss durchgeschaltet werden kann. Die Strombegrenzung ist durch eine Rückkopplung zwischen Drain-Anschluss und Gate-Anschluss realisiert, die eine Inverterschaltung 5 aufweist. Der Drain-Anschluss des p- Kanalfeldeffekttransistors 4 ist mit einem der Anschlüsse des PMC-Widerstandsbauelementes 1, vorzugsweise der Metallelektrode, verbunden. Bei dieser Ausführungsform ist das PMC-Widerstandsbauelement 1 vorzugsweise mit umgekehrter Polarität verglichen mit den Ausführungsformen der 3 und 4 eingebaut. Ein Schreiben des PMC-Widerstandsbauelements kann dann erfolgen, wenn die an der Bitleitung angelegte Schreibspannung gegenüber dem Vollzugspotential ein umgekehrtes Vorzeichen wie bei den Ausführungsformen nach 3 und 4 aufweist. Der Inverter 5 ist in dem Rückkopplungszweig vorgesehen, um dem gegenüber dem n-Kanalfeldeffekttransistor umgekehrten Schaltverhalten des p-Kanalfeldeffekttransistors zu berücksichtigen.
  • In 6 sind in analoger Weise zur Ausführungsform nach 4 ein Serienwiderstand RS in Reihe mit dem PMC-Widerstandsbauelement 1 geschaltet, um eine weitere Strombegrenzung zu realisieren und um die Bitleitungsspannung beim Beschreibung der Speicherzelle und das zum Beschreiben notwendige elektrische Feld an dem PMC-Widerstandsbauelement 1 aufeinander einzustellen.
  • In 7 ist eine Speicherzellenanordnung mit Speicherzellen dargestellt, die die PMC-Widerstandsbauelemente 1 aufweisen. Die Speicherzellen sind an Wortleitungen WL(I) und Bitleitung BL(J) so angeordnet, dass der jeweilige Aktivierungsschalter 2 mit seinem Gate-Anschluss an der jeweiligen Wortleitung WL verbunden ist und der weitere, nicht mit dem PMC-Widerstandsbauelement 1 verbundene Anschluss des Aktivierungsschalters 2 mit der jeweiligen Bitleitung BL verbunden ist.
  • Die Bitleitungen weisen jeweils eine Strombegrenzungsschaltung 6 auf, die den auf der Bitleitung fließenden Strom begrenzt. Die Strombegrenzungsschaltung 6 weist einen n-Kanaltransistor 7 und einen Rückkopplungswiderstand 8 auf, der zwischen einem Gate-Anschluss des n-Kanaltransistors 7 und einem Source-Anschluss des n-Kanaltransistors 7 angeschlossen ist. Dadurch wird der maximale Drain-Strom durch den n-Kanaltransistor eingestellt, so dass beim Beschreiben einer der Speicherzellen, bei dem das adressierte PMC-Widerstandsbauelement 1 von einem OFF-Zustand in einen ON-Zustand übergehen soll, der Strom begrenzt, so dass das PMC-Widerstandsbauelement 1 geschützt wird.
  • In 8 ist eine weitere Ausführungsform der erfindungsgemäßen Speicherzellenanordnung dargestellt. Sie unterscheidet sich von der Ausführungsform nach 7 dadurch, dass in die Bitleitung ein weiterer Serienwiderstand RS eingesetzt ist, der ebenfalls die Strombegrenzung unterstützt und zur Anpassung von Bitleitungsspannungen auf die Parameter der entsprechenden PMC-Widerstandsbauelement 1 dient.
  • In 9 ist eine Speicherzellenanordnung dargestellt, bei der die Strombegrenzungsschaltung mit einem p-Kanalfeldeffekttransistor 10 und einem Inverter 11 im Rückkopplungszweig gebildet ist. Der Inverter 11 ist zwischen Source- und Gate-Anschluss des p-Kanalfeldeffekttransistors 10 geschaltet, so dass das an dem Source-Anschluss anliegende Potential in ein weiteres Potential umgewandelt wird, das an dem Gate-Anschluss des p-Kanalfeldeffekttransistors 10 angelegt wird. Das Gate-Potential hängt von dem Source-Potential so ab, dass bei einem Ansteigen des Source-Potentials das Gate-Potentials sinkt und umgekehrt. Dies ist notwendig, damit bei einem Ansteigen des Source-Potentials an dem Source-Anschluss des p-Kanalfeldeffekttransistors 10 die Spannung an dem Gate-Anschluss des p-Kanalfeldeffekttransistors sinkt, so dass der Widerstand des p-Kanalfeldeffekttransistors ansteigt. Dadurch erhöht sich die Spannung, die an dem Source-Drain-Pfad des p-Kanalfeldeffekttransistors 10 abfällt und die Spannung über die durch den Aktivierungsschalter 2, und das PMC-Widerstandsbauelement 1 gebildete Speicherzelle verringert sich, so dass bei einem sich verringernden Widerstand durch das PMC-Widerstandsbauelement 1 der Stromfluss begrenzt oder reduziert wird.
  • Analog zur Ausführungsform der 8 ist in 10 bezüglich der 9 ein zusätzlicher Serienwiderstand RS mit dem p-Kanalfeldeffekttransistor 10 geschaltet, der die gleiche zuvor beschriebene strombegrenzende Funktion wahrnimmt.
  • In 11 ist eine weitere Ausführungsform dargestellt, bei der die Strombegrenzungsschaltung durch Steuerung des jeweiligen Aktivierungssignals auf der entsprechenden Wortleitung erfolgt. Das Wortleitungssignal ist jeweils über einen Steuertransistor 12 mit den Gate-Anschlüssen der jeweils als Feldeffekttransistor ausgebildeten Aktivierungsschalter 2 verbunden. Durch Detektieren der an dem PMC-Widerstandsbauelement 1 anliegenden Spannung in einer Bitleitungsansteuerschaltung 13 und in Bezug auf das angelegte Bitleitungspotential auf der jeweiligen Bitleitung BL kann festgestellt werden, ob der Stromfluss durch das angesprochene PMC-Widerstandsbauelement 1 den Grenzwert erreicht hat. Der Gate-Anschluss des Steuertransistors 12, der vorzugsweise als n-Kanalfeldeffekttransistor ausgebildet ist, wird abhängig von der an dem PMC-Widerstandsbauelement 1 abgegriffenen Spannung angesteuert, so dass bei Erreichen des Grenzwertes für den Strom durch das PMC-Widerstandsbauelement der Widerstand des Aktivierungsschalters 2 erhöht wird, um die Spannung und somit das elektrische Feld über dem PMC-Widerstandsbauelement 1 zu reduzieren, so dass der Strom durch das PMC-Widerstandsbauelement 1 begrenzt oder reduziert wird.
  • Die Rückkopplung zwischen dem Potential an dem PMC-Widerstandsbauelement 1 und dem Steueranschluss des Steuertransistors 12 kann auf vielfältige Weise durchgeführt werden, indem in den betreffenden Rückkopplungszweig passive und/oder aktive Bauelemente eingefügt werden, mit denen sich die elektrischen Verhaltensweisen der verwendeten Transistoren und des PMC-Widerstandsbauelements 1 aufeinander abstim men lassen. Letztendlich sind die verwendeten Bauelemente so zu dimensionieren, dass sich der Strom durch das PMC-Widerstandsbauelement 1 begrenzen lässt, wenn bei einem Schreibvorgang von einem OFF-Zustand zu einem ON-Zustand des PMC-Widerstandsbauelementes 1 der Stromfluss einen bestimmten Grenzwert erreicht. Dann ist vorzusehen, dass die über dem PMC-Widerstandsbauelement 1 anliegende Spannung mit dem Sinken des Widerstandes reduziert wird, so dass der Strom dem Grenzwert für die Stromstärke entspricht oder unterhalb des Grenzwertes für die Stromstärke liegt.
  • Unter Umständen kann die Programmierung im Gegensatz zur bisher üblichen Vorgehensweise nicht durch einen Spannungspuls vorgegebener Höhe und vorgegebener Dauer erfolgen, sondern lediglich durch eine vorgegebene Programmierspannung, wobei das Abschalten der Programmierspannung an der Speicherzelle durch die Strombegrenzungsschaltung vorgenommen wird, sobald der ON-Zustand erreicht ist. Somit entfällt die Notwendigkeit der Dimensionierung einer entsprechenden Programmierschaltung zum Generieren von Spannungspulsen zum Beschreiben der Speicherzellen, da der Puls automatisch durch die Strombegrenzung mit der notwendigen Zeitdauer generiert wird.
  • Selbst bei baulichen Unterschieden zwischen den einzelnen Speicherzellen durch Prozessschwankungen sorgt die Strombegrenzungsschaltung stets dafür, dass jede der Speicherzellen optimal mit einem Spannungspuls beschrieben werden kann, ohne dass die betreffende Speicherzelle durch einen zu hohen Stromfluss zerstört oder degradiert wird.
    •
    • 1
    PMC-Widerstandsbauelement
    2
    Aktivierungsschalter
    3
    Strombegrenzungsschaltung
    4
    p-Kanalfeldeffekttransistor
    5
    Inverter
    6
    Strombegrenzungsschaltung
    7
    Strombegrenzungstransistor
    8
    Rückkopplungswiderstand
    10
    Strombegrenzungstransistor
    11
    Inverter
    12
    Steuertransistor
    13
    Bitleitungsansteuerschaltung

Claims (15)

  1. Statische Speicherzelle mit einem PMC-Widerstandsbauelement (1), das ein Festkörperelektrolytmaterial aufweist, wobei das PMC-Widerstandsbauelement (1) so gestaltet ist, um bei einem Schreibvorgang durch Anlegen eines elektrischen Feldes das PMC-Widerstandsbauelement (1) in einen ersten Zustand mit einem niedrigen Widerstand oder in einen zweiten Zustand mit einem hohen Widerstand zu versetzen, gekennzeichnet durch eine Strombegrenzungsschaltung, um den Stromfluß durch das PMC-Widerstandsbauelement (1) beim Ändern des elektrischen Widerstand von dem zweiten Zustand zu dem ersten Zustand des PMC-Widerstandsbauelementes (1) zu begrenzen.
  2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, dass das PMC-Widerstandsbauelement (1) über einen Aktivierungsschalter (2) für dem Schreibvorgang und/oder für einen Lesevorgang auswählbar ist.
  3. Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, dass der Aktivierungsschalter (2) einen Feldeffekttransistor (2) umfasst, wobei die Strombegrenzungsschaltung eine Rückkopplungsschleife zwischen einem Gate-Anschluß und einem Source-Anschluss des Feldeffekttransistor (2) vorsieht.
  4. Speicherzelle nach Anspruch 3, dadurch gekennzeichnet, dass zwischen dem Gate-Anschluss und dem Source-Anschluss des Feldeffekttransistors (2) ein Rückkopplungswiderstand (RS) angeordnet ist.
  5. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, dass der Rückkopplungswiderstand (RS) in Reihe mit dem PMC-Widerstandsbauelement (1) geschaltet ist.
  6. Speicherzelle nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass der Aktivierungsschalter (2) einen n-Kanal-Feldeffekttransistor (2) umfasst.
  7. Speicherzelle nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass der Aktivierungsschalter (2) einen p-Kanal-Feldeffekttransistor (4) umfasst, wobei die Rückkopplungsschleife eine Inverterschaltung (5) aufweist.
  8. Speicherzelle nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine Programmierschaltung vorgesehen ist, die bei dem Schreibvorgang eine Programmierspannung oder einen Programmierstrom an das PMC-Widerstandsbauelement (1) anlegt und die Programmierspannung bzw. den Programmierstrom abgeschaltet, wenn der gewünschte erste oder zweite Zustand erreicht ist.
  9. Speicherzelle nach Anspruch 8, dadurch gekennzeichnet, dass die Programmierschaltung einen Sensor aufweist, um den momentanen Widerstand des PMC-Widerstandsbauelement (1) zu messen und die Programmierspannung bzw. den Programmierstrom abhängig von dem gemessenen Widerstand einzustellen.
  10. Speicherzellenanordnung mit mehreren Speicherzellen, die jeweils ein PMC-Widerstandsbauelement (1) aufweisen, das ein Festkörperelektrolytmaterial aufweist, wobei das PMC-Widerstandsbauelement (1) so gestaltet ist, um bei einem Schreibvorgang durch Anlegen eines elektrischen Feldes das PMC-Widerstandsbauelement (1) in einen ersten Zustand mit einem niedrigen Widerstand oder in einen zweiten Zustand mit einem hohen Widerstand zu versetzen, und wobei jede Speicherzelle einen Aktivierungsschalter (2) umfasst, der durch ein Aktivierungssignal durchschaltbar ist, wobei das Aktivierungssignal über Wortleitungen (WL) an den Aktivierungsschalter anlegbar ist, um die Speicherzelle zu aktivieren, so dass die Speicherzelle über Bitleitungen (BL) beschreibbar oder auslesbar ist, dadurch gekennzeichnet, dass eine Strombegrenzungsschaltung (6) vorgesehen ist, um den Stromfluß durch das PMC-Widerstandsbauelement (1) bei einem Schreibvorgang, bei dem der elektrische Widerstand von dem zweiten Zustand zu dem ersten Zustand des PMC-Widerstandsbauelements (1) geändert wird, zu begrenzen.
  11. Speicherzellenanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Strombegrenzungsschaltung (6) an mindestens einer der Bitleitungen (BL) angeordnet ist, um den Schreibstrom zu begrenzen.
  12. Speicherzellenanordnung nach Anspruch 11, dadurch gekennzeichnet, dass die Strombegrenzungsschaltung (6) den Schreibstrom abhängig von einem an dem PMC-Widerstandsbauelement (1) anliegenden Potential steuert.
  13. Speicherzellenanordnung nach Anspruch 10, dadurch gekennzeichnet, dass die Aktivierungsschalter (2) jeweils einen Feldeffekttransistor (2) aufweisen, wobei die Strombegrenzungsschaltung (6) an mindestens einer der Wortleitungen (WL) angeordnet ist, um das Aktivierungssignal zum Einstellen eines Widerstand der Aktivierungsschalter (2) so zu steuern, dass der Strom durch das PMC-Widerstandsbauelement (1) begrenzt wird.
  14. Speicherzellenanordnung nach Anspruch 13, dadurch gekennzeichnet, dass die Strombegrenzungsschaltung (6) das Aktivierungssignal abhängig von einem an dem PMC-Widerstandsbauelement (1) anliegenden Potential steuert.
  15. Verfahren zum Einstellen eines Zustandes in einer Speicherzelle, die ein PMC-Widerstandsbauelement (1) mit einem Festkörperelektrolytmaterial aufweist, wobei das PMC-Widerstandsbauelement (1) so gestaltet ist, um bei einem Schreibvorgang durch Anlegen eines elektrischen Feldes das PMC-Widerstandsbauelement (1) in einen ersten Zustand mit einem niedrigen Widerstand oder in einen zweiten Zustand mit einem hohen Widerstand zu ändern, dadurch gekennzeichnet, dass der Stromfluss durch das PMC-Widerstandsbauelement (1) beim Ändern des elektrischen Widerstand von dem zweiten Zustand zu dem ersten Zustand des PMC-Widerstandsbauelementes (1) begrenzt wird.
DE102004010243A 2004-03-03 2004-03-03 Statische Speicherzelle mit einem PMC-Widerstandsbauelement Ceased DE102004010243A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004010243A DE102004010243A1 (de) 2004-03-03 2004-03-03 Statische Speicherzelle mit einem PMC-Widerstandsbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004010243A DE102004010243A1 (de) 2004-03-03 2004-03-03 Statische Speicherzelle mit einem PMC-Widerstandsbauelement

Publications (1)

Publication Number Publication Date
DE102004010243A1 true DE102004010243A1 (de) 2005-05-19

Family

ID=34442577

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004010243A Ceased DE102004010243A1 (de) 2004-03-03 2004-03-03 Statische Speicherzelle mit einem PMC-Widerstandsbauelement

Country Status (1)

Country Link
DE (1) DE102004010243A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005040557A1 (de) * 2005-08-26 2007-03-01 Infineon Technologies Ag Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
WO2009140299A2 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Self-stabilizing sensor circuit for resistive memories

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549076A1 (de) * 1967-12-22 1971-01-21 Standard Elek K Lorenz Ag Assoziativer Speicher
US3846767A (en) * 1973-10-24 1974-11-05 Energy Conversion Devices Inc Method and means for resetting filament-forming memory semiconductor device
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
US4730276A (en) * 1985-06-12 1988-03-08 Stc Plc Semiconductor memories
DE19525572A1 (de) * 1994-07-15 1996-01-25 Micron Technology Inc Abfrageschaltung zum Verfolgen des Ladungstransfers duch Zugriffstransistoren in einem dynamischen Schreib-/Lese-Speicher
US5499211A (en) * 1995-03-13 1996-03-12 International Business Machines Corporation Bit-line precharge current limiter for CMOS dynamic memories
US5808950A (en) * 1996-06-24 1998-09-15 Nec Corporation Semiconductor storage device
WO1999028914A2 (en) * 1997-12-04 1999-06-10 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6046948A (en) * 1998-07-14 2000-04-04 Winbond Electronics Corporation America Low word line to bit line short circuit standby current semiconductor memory
WO2000048196A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
US20020168820A1 (en) * 2000-09-08 2002-11-14 Kozicki Michael N. Microelectronic programmable device and methods of forming and programming the same
US20030137869A1 (en) * 1998-12-04 2003-07-24 Kozicki Michael N. Programmable microelectronic device, structure, and system and method of forming the same
DE10214898A1 (de) * 2002-04-04 2003-10-23 Infineon Technologies Ag Speicherschaltung
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1549076A1 (de) * 1967-12-22 1971-01-21 Standard Elek K Lorenz Ag Assoziativer Speicher
US3846767A (en) * 1973-10-24 1974-11-05 Energy Conversion Devices Inc Method and means for resetting filament-forming memory semiconductor device
US3875566A (en) * 1973-10-29 1975-04-01 Energy Conversion Devices Inc Resetting filament-forming memory semiconductor devices with multiple reset pulses
US4730276A (en) * 1985-06-12 1988-03-08 Stc Plc Semiconductor memories
DE19525572A1 (de) * 1994-07-15 1996-01-25 Micron Technology Inc Abfrageschaltung zum Verfolgen des Ladungstransfers duch Zugriffstransistoren in einem dynamischen Schreib-/Lese-Speicher
US5499211A (en) * 1995-03-13 1996-03-12 International Business Machines Corporation Bit-line precharge current limiter for CMOS dynamic memories
US5808950A (en) * 1996-06-24 1998-09-15 Nec Corporation Semiconductor storage device
US20020190350A1 (en) * 1997-12-04 2002-12-19 Arizona Board Of Regents Programmable sub-surface aggregating metallization structure and method of making same
US6418049B1 (en) * 1997-12-04 2002-07-09 Arizona Board Of Regents Programmable sub-surface aggregating metallization structure and method of making same
WO1999028914A2 (en) * 1997-12-04 1999-06-10 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6046948A (en) * 1998-07-14 2000-04-04 Winbond Electronics Corporation America Low word line to bit line short circuit standby current semiconductor memory
US20030137869A1 (en) * 1998-12-04 2003-07-24 Kozicki Michael N. Programmable microelectronic device, structure, and system and method of forming the same
WO2000048196A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
US20020168820A1 (en) * 2000-09-08 2002-11-14 Kozicki Michael N. Microelectronic programmable device and methods of forming and programming the same
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
DE10214898A1 (de) * 2002-04-04 2003-10-23 Infineon Technologies Ag Speicherschaltung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SYMANCZYK R., BALAKRISHNAN M., GOPALAN C., HAPP T., KOZICKI M., KUND M., MIKOLAJICK T., MITKOVA M., PARK M., PINNOW C., ROBERTSON, J., UFERT K.: "Electrical Characterization of Solid State Ionic Memory Elements" Proceedings of the Non-Volatile Memory Technology Symposium, San Diego, CA, November 2003 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005040557A1 (de) * 2005-08-26 2007-03-01 Infineon Technologies Ag Integrierte Speicherschaltung mit einem resistiven Speicherelement sowie ein Verfahren zur Herstellung einer solchen Speicherschaltung
WO2009140299A2 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Self-stabilizing sensor circuit for resistive memories
WO2009140299A3 (en) * 2008-05-12 2010-01-28 Symetrix Corporation Self-stabilizing sensor circuit for resistive memories

Similar Documents

Publication Publication Date Title
DE102004026003B3 (de) Resistive Speicherzellen-Anordnung
DE102004041330B3 (de) Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
DE102005036555B4 (de) Programmieren programmierbarer resistiver Speichervorrichtungen
DE112005002818B4 (de) Diodenarrayarchitektur zum Adressieren von Widerstandspeicherarrays im Nanomaßstab
DE102005001667B4 (de) Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung
DE102005063405B4 (de) Speicherelement, Speicherausleseelement und Speicherzelle
EP2436011B1 (de) Speichereiement, stapelung, speichermatrix und verfahren zum betreiben
DE112011101999T5 (de) Schreib- und Löschmethode für eine resistive Speichervorrichtung
WO2005104134A1 (de) Verfahren und vorrichtung zur programmierung von cbram-speicherzellen
DE102004047666B4 (de) Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung
DE112018004134T5 (de) Schaltlogik und verfahren zur programmierung von resistiven direktzugriffs-speichervorrichtungen
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
EP1686590A2 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
DE102004045219B4 (de) Anordnung und Verfahren zum Auslesen von Widerstandsspeicherzellen
DE102005024897A1 (de) Verlustleistungsarme nichtflüchtige Speicherzelle
DE102005029872A1 (de) Speicherzelle, Lesevorrichtung für die Speicherzelle sowie Speicheranordnungen mit einer derartigen Speicherzelle und Lesevorrichtung
DE10034230B4 (de) Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement
DE102004018859B3 (de) Verwendung einer Speicherschaltung zum Bereitstellen einer Information für eine vorgegebene Zeitdauer
DE102004040752A1 (de) Integrierte Speicheranordnung auf der Basis resistiver Speicherzellen und Herstellungsverfahren dafür
DE112019007529T5 (de) Metallfilament-ReRAM-Zelle mit Strombegrenzung während des Programmierens und Löschens
DE102004010243A1 (de) Statische Speicherzelle mit einem PMC-Widerstandsbauelement
DE102005003025B4 (de) PMC-Speicherschaltung sowie Verfahren zum Speichern eines Datums in einer PMC-Speicherschaltung
EP1881503A1 (de) Verfahren und Speicherschaltung zum Betreiben einer Widerstandsspeicherzelle
DE102013020517B4 (de) Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung
DE102004059642B4 (de) Verfahren zum Schalten eines resistiven Speicherelements

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection