DE112019007529T5 - Metallfilament-ReRAM-Zelle mit Strombegrenzung während des Programmierens und Löschens - Google Patents

Metallfilament-ReRAM-Zelle mit Strombegrenzung während des Programmierens und Löschens Download PDF

Info

Publication number
DE112019007529T5
DE112019007529T5 DE112019007529.2T DE112019007529T DE112019007529T5 DE 112019007529 T5 DE112019007529 T5 DE 112019007529T5 DE 112019007529 T DE112019007529 T DE 112019007529T DE 112019007529 T5 DE112019007529 T5 DE 112019007529T5
Authority
DE
Germany
Prior art keywords
reram
erase
memory cell
programming
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019007529.2T
Other languages
English (en)
Inventor
John L. McCollum
Fengliang Xue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE112019007529T5 publication Critical patent/DE112019007529T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Eine ReRAM-Speicherzelle schließt ein ReRAM Element, eine Programmierschaltung, die mit dem ReRAM Element gekoppelt ist und einen Programmierschaltungspfad in der ReRAM-Speicherzelle definiert, und eine Löschschaltung, die mit dem ReRAM Element gekoppelt ist und einen Löschschaltungspfad in der ReRAM-Speicherzelle definiert, ein. Der Programmierschaltungspfad ist von dem Löschschaltungspfad getrennt.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf resistive Metallfilament-Speicherelemente mit wahlfreiem Zugriff (ReRAM-Elemente). Genauer betrifft die vorliegende Erfindung Speicherzellen mit wahlfreiem Zugriff, die aus Metallfilament-ReRAM-Elementen gebildet sind und während des Programmierens und Löschens eine Strombegrenzung bereitstellen.
  • HINTERGRUND
  • Programmierbare Metallfilamentelemente, als resistive Speicherelemente mit wahlfreiem Zugriff (ReRAMs) bekannt, erweisen sich als fähig, auf sehr hochohmige Zustände (Megaohm bis Gigaohm) gelöscht zu werden. Diese ReRAM-Elemente können bei der Herstellung von Schaltungen mit niedrigem Stromverbrauch sehr nützlich sein. Es ist jedoch schwierig, wiederholbar einen verlustarmen hochohmigen Löschzustand zu erzielen, der aus einem hinreichend offenen Stromkreis des Metallfilaments resultiert.
  • Frühere Versuche zur Herstellung von ReRAM-Elementen, die Metallfilamente wie Germaniumsulfid enthalten, sind jedoch wirtschaftlich gescheitert, da die Technologie mit Standardprozessen zur Fertigung integrierter Schaltungen inkompatibel ist. Bei den aktuellen Bemühungen wird amorphes Silicium als feste dielektrische Schicht verwendet, durch die Metallionen diffundieren, um während des Programmierungsprozesses ein Metallfilament zu bilden. Es wird derzeit, ohne an eine bestimmte Theorie gebunden zu sein und als Verständnishilfe, davon ausgegangen, dass es erforderlich ist, damit das Metallfilament durch die feste dielektrische Schicht aus amorphem Silicium diffundiert, dass die feste dielektrische Schicht aus amorphem Silicium wesentlich heißer als 200 °C ist, um sich in der Glasform zu befinden, durch welche die positiv geladenen Metallionen unter dem Einfluss eines starken elektrischen Feldes rasch diffundieren. Um ein ReRAM-Element zu löschen, muss das leitfähige Filament in ähnlicher Weise unter Verwendung eines elektrischen Stroms erwärmt werden, der auch das treibende elektrische Feld liefert, um zu bewirken, dass die Metallionen zurück zu der als Metallquelle dienenden Elektrode diffundieren.
  • Eine repräsentative ReRAM-Speicherzelle nach dem Stand der Technik ist in 4A und 4B der veröffentlichten US-Patentanmeldung 2019/0051352 gezeigt, deren gesamter Inhalt durch Bezugnahme hierin eingeschlossen und in 1A (Bezugszeichen umnummeriert) wiedergegeben ist. Die Speicherzelle 1 schließt ein ReRAM-Element 2 und einen n-Kanal-Programmiertransistor 3 ein. Ein p-Kanal-Transistor 4 ist Teil einer Erfassungsverstärkerschaltung. Die Speicherzelle 1 verwendet zum Programmieren und Löschen denselben Schaltungspfad von der Bitleitung 5 über den p-Kanal-Erfassungstransistor 4, das ReRAM-Element 2, den n-Kanal-Programmiertransistor 3 und die Bitleitung 6.
  • Zum Programmieren ist die Speicherzelle 30 von 1A gut geeignet. Während des Programmierens wird die Bitleitung 6 auf 0 V getrieben, die Bitleitung 5 wird auf 3,3 V getrieben, der n-Kanal-Transistor 3 wird als Vorrichtung in Source-Schaltung konfiguriert und sein Gate wird auf 0,9 V getrieben, wodurch er in die Sättigung gebracht wird. Das Gate des p-Kanal-Erfassungstransistors 4 wird auf 0 V getrieben, um seinen Widerstand zu minimieren. Unter diesen Bedingungen begrenzt der n-Kanal-Transistor 3 den Stromfluss. Während des Programmierens entlädt sich die Kapazität 8 des Ausgangsknotens 7 bei Bildung des Filaments des ReRAM-Elements, jedoch begrenzt der n-Kanal-Transistor 3 den Strom, sodass eine Stromspitze während des Programmierens verhindert wird.
  • Während des Löschens ist keiner der Transistoren 3 und 4 als Vorrichtung in Source-Schaltung konfiguriert. Die Bitleitung 6 wird auf 3,3 V getrieben, und die Bitleitung 5 wird auf 0 V getrieben. Der n-Kanal-Transistor 3 wird mit seinem Gate auf 3,3 V getrieben, und somit wird er als MOS-Diode konfiguriert, über der ein Spannungsabfall von 0,6 V erfolgt. Der p-Kanal-Transistor 4 wird mit seinem Gate auf -1 V getrieben, und er arbeitet in seinem linearen Bereich und ist niederohmig.
  • 1B zeigt ein Diagramm der Spannung über der Zeit während des Löschens eines ReRAM-Elements, wie des ReRAM-Elements 2, das in 1A dargestellt ist. Bevor das Filament des ReRAM-Elements 2 öffnet, bleibt die Spannung über dem ReRAM-Element 2 bei etwa 0,8 V, wie im Diagramm zwischen den Punkten A und B gezeigt. Wenn das ReRAM-Filament am Punkt B in 1B öffnet, wird die Ausgangsknotenkapazität 8 über den p-Kanal-Transistor 4 auf 0 V entladen (Punkt C). Mit steigender Spannung über dem ReRAM-Element 2 nimmt der Leckstrom durch das ReRAM-Element 2 zu. Dieser Stromanstieg erhöht die Temperatur in dem Metallfilament des ReRAM-Elements, was wiederum mehr freie Elektronen erzeugt, die Temperatur weiter erhöht, dann bei einem positiven Rückkopplungsmechanismus noch mehr freie Elektronen erzeugt, bis die Temperatur am Punkt D von 1B einen thermischen Durchbruch bewirkt, wobei zu diesem Zeitpunkt die Spannung über dem ReRAM-Element 2 aufgrund eines dramatischen Abfalls seines Widerstands zusammenbricht. Dieser Widerstandsabfall ermöglicht, dass die Kapazität 8 einen Spitzenstrom liefert, der höher als der normale ReRAM-Löschstrom ist. Dieser Spitzenstrom programmiert das ReRAM-Element 2 durch einen Impulsmechanismus infolge eines Elektronenflusses mit hoher Stromdichte, der die Metallionen in der Richtung des Elektronenflusses zurück in den Elektrolyten treibt, um. Dieser Impuls-Programmiermechanismus infolge eines Elektronenflusses mit hoher Stromdichte wirkt dem normalen Niedrigstrom-ReRAM-Programmiermechanismus entgegen, durch den die Metallionen in einer dem Elektronenfluss entgegengesetzten Richtung fließen.
  • In den Push-Pull-Zellen von 5 bis 10 der veröffentlichten US-Patentanmeldung 2019/0051352 tritt dasselbe Problem während des Programmierens oder des Löschens auf, je nachdem, welches der ReRAM Elemente 42 oder 44 programmiert oder gelöscht wird.
  • Um ausführlicher auf 1B einzugehen, mit Beginn des Anstiegs des Widerstands des ReRAM-Elements 2 fällt der Strom ab, wodurch die Verlustleistung sowie die Temperatur sinken, wodurch eine weitere Diffusion der Metallionen zurück zur Ionenquelle ausgeschlossen wird (Punkt B in 1). Die Spannung über dem ReRAM-Element 2 beginnt nun zu steigen, wie bei Punkt C gezeigt, wenn der Strom durch den p-Kanal-Transistor 4 die Ausgangsknotenkapazität 8 auf 0 V entlädt. Am Punkt D erreicht die Spannung über dem ReRAM-Element die maximal angelegte Löschspannung. An diesem Punkt ist der Leckstrom (etwa 1 µA bis 10 µA) hoch genug, um die Temperatur des ReRAM-Elements 2 weit genug zu erhöhen, dass ein thermischer Durchbruch, ein dramatischer Stromanstieg, einsetzt, der das ReRAM-Element 2 durch den Impulsmechanismus infolge eines Elektronenflusses mit hoher Stromdichte, der die Metallionen zurück in den Elektrolyten treibt, umprogrammiert. Die Abnahme des Widerstands des ReRAM-Elements 2 bewirkt, dass die Spannung über diesem zusammenbricht. Wenn dies bei der ReRAM-Zelle 1 nach dem Stand der Technik geschieht, gibt es einen Spitzenstrom, wie in der unteren Kurve (IReRAM) von 2 gezeigt, die vereinfachte Spannungs- (VReRAM) und Strom- (IReRAM) Kurven des ReRAM-Elements bei wiederholten Lösch- und unbeabsichtigten Programmierzyklen darstellt. Dieser Spitzenstrom liegt auf einem höheren Pegel als der von einem Standard-Löschimpuls zugeführte Strom, da der Strom durch eine Entladung der Kapazität des mit der Speicherzelle gekoppelten Ausgangsknotens 8 geliefert wird. Wie an früherer Stelle angemerkt, können Ströme dieser Größenordnung bewirken, dass die Zelle umprogrammiert wird, obwohl sie sich in der Löschrichtung befindet, und zwar aufgrund des Impulsmechanismus infolge eines Elektronenflusses mit hoher Stromdichte, mitunter als Elektronenwind bezeichnet. Dieser Strom wird sich auf einen stationären Gleichstrom einstellen, zwischen den Punkten A und B gezeigt, der wahrscheinlich die Zelle schließlich löschen wird. Wie in 2 gezeigt, kann sich der Zyklus wiederholen. Diese wiederholten Zyklen können das ReRAM-Element in einem Zwischenzustand belassen, in dem es nicht gelöscht wird.
  • KURZDARSTELLUNG
  • Gemäß einem Gesichtspunkt der Erfindung ist die ReRAM-Speicherzelle derart eingerichtet, dass sie sowohl beim Programmieren als auch beim Löschen eine Strombegrenzung bereitstellt. Der Strom wird so begrenzt, dass kein Spitzenstrom den ReRAM in den Programmiermodus mit hoher Stromdichte treiben kann. Dies kann durch den Einsatz eines Strombegrenzungstransistors in der Zelle im Löschpfad erreicht werden.
  • Gemäß einem Gesichtspunkt der Erfindung schließt eine ReRAM-Speicherzelle ein ReRAM-Element, eine Programmierschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Programmierschaltungspfad in der ReRAM-Speicherzelle definiert, und eine Löschschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Löschschaltungspfad in der ReRAM-Speicherzelle definiert, ein. Der Programmierschaltungspfad ist von dem Löschschaltungspfad getrennt.
  • Gemäß einem Gesichtspunkt der Erfindung schließt die Programmierschaltung mindestens einen ersten Transistor ein, der in dem Programmierschaltungspfad angeordnet und mit dem ReRAM-Element gekoppelt ist; und die Löschschaltung schließt mindestens einen zweiten Transistor ein, der in dem Löschschaltungspfad angeordnet mit dem ReRAM-Element gekoppelt ist.
  • Gemäß einem Gesichtspunkt der Erfindung weist das ReRAM-Element einen ersten Anschluss und einen zweiten Anschluss auf, wobei der erste Anschluss mit einer Ionenquellenelektrode in dem ReRAM-Element verbunden ist und mit einer Zeilen-Stromversorgungsleitung in einer Zeile des Speicherarrays gekoppelt ist, die Programmierschaltung schließt einen n-Kanal-Transistor ein, der zwischen den zweiten Anschluss des ReRAM-Elements und eine erste Spaltenbitleitung in einer Spalte in dem Speicherarray gekoppelt ist, wobei der n-Kanal-Transistor ein Gate aufweist, das mit einer n-Wortleitung in der Zeile des Speicherarrays gekoppelt ist, und die Löschschaltung schließt einen p-Kanal-Transistor ein, der zwischen den zweiten Anschluss des ReRAM-Elements und eine zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt ist, wobei der n-Kanal-Transistor ein Gate aufweist, das mit einer p-Wortleitung in der Zeile des Speicherarrays gekoppelt ist.
  • Gemäß einem Gesichtspunkt der Erfindung weist das ReRAM-Element einen ersten Anschluss und einen zweiten Anschluss auf, wobei der erste Anschluss mit einer Ionenquellenelektrode in dem ReRAM-Element verbunden ist, die Programmierschaltung schließt einen p-Kanal-Programmiertransistor ein, der zwischen den ersten Anschluss des ReRAM-Elements und eine erste Spaltenbitleitung in einer Spalte in dem Speicherarray gekoppelt ist, wobei der p-Kanal-Programmiertransistor ein Gate aufweist, das mit einer ersten p-Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und schließt einen n-Kanal-Programmiertransistor ein, der zwischen den zweiten Anschluss des ReRAM-Elements und eine zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt ist, wobei der n-Kanal-Programmiertransistor ein Gate aufweist, das mit einer ersten n-Wortleitung in der Zeile des Speicherarrays gekoppelt ist, und die Löschschaltung schließt einen n-Kanal-Löschtransistor ein, der zwischen den ersten Anschluss des ReRAM-Elements und die zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt ist, wobei der n-Kanal-Löschtransistor ein Gate aufweist, das mit einer zweiten n-Wortleitung in der Zeile des Speicherarrays gekoppelt ist, und schließt einen p-Kanal-Löschtransistor ein, der zwischen den zweiten Anschluss des ReRAM-Elements und die erste Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt ist, wobei der p-Kanal-Löschtransistor ein Gate aufweist, das mit einer zweiten p-Wortleitung in der Zeile des Speicherarrays gekoppelt ist.
  • Gemäß einem Gesichtspunkt der Erfindung weist das ReRAM-Element einen ersten Anschluss und einen zweiten Anschluss auf, wobei der erste Anschluss mit einer Ionenquellenelektrode in dem ReRAM-Element verbunden ist, die Programmierschaltung schließt in Reihe geschaltet einen ersten und einen zweiten p-Kanal-Programmiertransistor ein, die zwischen den ersten Anschluss des ReRAM-Elements und eine erste Spaltenbitleitung in einer Spalte in dem Speicherarray gekoppelt sind, wobei der erste der in Reihe geschalteten p-Kanal-Programmiertransistoren ein Gate aufweist, das mit einer ersten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, der zweite der in Reihe geschalteten p-Kanal-Programmiertransistoren ein Gate aufweist, das mit einer zweiten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und schließt in Reihe geschaltet einen ersten und einen zweiten n-Kanal-Programmiertransistor ein, die zwischen den zweiten Anschluss des ReRAM-Elements und eine zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt sind, wobei der erste der in Reihe geschalteten n-Kanal-Programmiertransistoren ein Gate aufweist, das mit einer dritten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und der zweite der in Reihe geschalteten n-Kanal-Programmiertransistoren ein Gate aufweist, das mit einer vierten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und die Löschschaltung schließt in Reihe geschaltet einen ersten und einen zweiten n-Kanal-Löschtransistor ein, die zwischen den ersten Anschluss des ReRAM-Elements und die zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt sind, wobei der erste der in Reihe geschalteten n-Kanal-Programmiertransistoren ein Gate aufweist, das mit der ersten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, der zweite der in Reihe geschalteten n-Kanal-Löschtransistoren ein Gate aufweist, das mit der zweiten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und schließt in Reihe geschaltet einen ersten und einen zweiten p-Kanal-Löschtransistor ein, die zwischen den zweiten Anschluss des ReRAM-Elements und die erste Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt sind, wobei der erste der in Reihe geschalteten p-Kanal-Programmiertransistoren ein Gate aufweist, das mit der dritten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und der zweite der in Reihe geschalteten p-Kanal-Programmiertransistoren ein Gate aufweist, das mit der vierten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist.
  • Gemäß einem Gesichtspunkt der Erfindung schließt ein Verfahren zum Betreiben einer ReRAM-Speicherzelle Folgendes ein: Bereitstellen einer ReRAM-Speicherzelle mit einem ReRAM-Element, einer Programmierschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Programmierschaltungspfad in der ReRAM-Speicherzelle definiert, der mindestens einen Transistor einschließt, der im Common-Source-Modus konfiguriert ist, und einer Löschschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Löschschaltungspfad in der ReRAM-Speicherzelle definiert, der mindestens einen Transistor einschließt, der im Common-Source-Modus konfiguriert ist, wobei sich der Löschschaltungspfad vom Programmierschaltungspfad unterscheidet, und Anlegen eines Löschpotentials an die ReRAM-Speicherzelle über den Löschschaltungspfad, um die ReRAM-Speicherzelle zu löschen.
  • Gemäß einem Gesichtspunkt der Erfindung schließt das Verfahren ein Messen des von der ReRAM-Speicherzelle gezogenen Stroms, während das Löschpotential anliegt, und ein Entfernen des Löschpotentials von der ReRAM-Speicherzelle, wenn der von der ReRAM-Speicherzelle gezogene Strom unter eine vorausgewählte Stromschwelle fällt, ein.
  • Gemäß einem Gesichtspunkt der Erfindung liegt die vorausgewählte Stromschwelle bei etwa 50 % Abnahme vom Anfangswert des Löschstroms.
  • Gemäß einem Gesichtspunkt der Erfindung schließt das Verfahren ferner ein Anlegen eines Programmierpotentials an die ReRAM-Speicherzelle über den Programmierschaltungspfad ein, um die ReRAM-Speicherzelle zu programmieren.
  • Gemäß einem Gesichtspunkt der Erfindung ein Verfahren zum Betreiben einer ReRAM-Speicherzelle, wobei das Verfahren Folgendes einschließt: Anlegen eines Löschpotentials für eine nominale Löschzeit an die ReRAM-Speicherzelle, Entfernen des Löschpotentials von der ReRAM-Speicherzelle, Messen des Leckstroms, der von der ReRAM-Speicherzelle gezogen wird, und wenn der Leckstrom, der von der ReRAM-Speicherzelle gezogen wird, niedriger als eine festgelegte Schwelle ist, Beenden des Verfahrens, wenn der Leckstrom, der von der ReRAM-Speicherzelle gezogen wird, höher als die festgelegte Schwelle ist, Neuprogrammieren der ReRAM-Speicherzelle, und danach Anlegen eines Löschpotentials für eine nominale Programmierzeit an die ReRAM-Speicherzelle und erneutes Anlegen des Löschpotentials für die nominale Löschzeit an die ReRAM-Speicherzelle.
  • Gemäß einem Gesichtspunkt der Erfindung wird die ReRAM-Zelle als defekt markiert, wenn der Leckstrom, der von der ReRAM-Speicherzelle gezogen wird, höher als die festgelegte Schwelle ist, nachdem die ReRAM-Speicherzelle öfter als eine vorbestimmte Anzahl von Malen neu programmiert und gelöscht wurde.
  • Gemäß einem Gesichtspunkt der Erfindung schließt ein Verfahren zum Betreiben einer ReRAM-Speicherzelle Folgendes ein: Bereitstellen einer ReRAM-Speicherzelle mit einem ReRAM-Element, einer Programmierschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Programmierschaltungspfad in der ReRAM-Speicherzelle definiert, der mindestens einen Transistor einschließt, der im Common-Source-Modus konfiguriert ist, und einer Löschschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Löschschaltungspfad in der ReRAM-Speicherzelle definiert, der mindestens einen Transistor einschließt, der im Common-Source-Modus konfiguriert ist, wobei sich der Löschschaltungspfad vom Programmierschaltungspfad unterscheidet, Anlegen eines Löschpotentials an die ReRAM-Speicherzelle über den Löschschaltungspfad, um zu bewirken, dass ein Löschstrom durch die ReRAM-Speicherzelle fließt. Der Löschstrom weist einen Betrag auf, der geringer als der Betrag eines zum Programmieren der ReRAM-Speicherzelle verwendeten Programmierstroms ist.
  • Gemäß einem Gesichtspunkt der Erfindung weist der Löschstrom einen Betrag zwischen etwa 30 % und etwa 75 % des Betrags des Programmierstroms auf.
  • Gemäß einem Gesichtspunkt der Erfindung kann die Anstiegszeit der angelegten Spannung begrenzt werden, sodass das ReRAM-Element nicht durch übermäßigen Kriechverlust wieder aufgeheizt wird. Dies kann beispielsweise unter Verwendung eines gestuften Dreieckspannungsimpulses erfolgen.
  • Gemäß einem Gesichtspunkt der Erfindung kann der Stromabfall beim Öffnen des ReRAM-Elements erfasst und zum Abschalten des Löschmodus verwendet werden.
  • Wenn ein gelöschtes ReRAM-Element vorgegebene Kriechverlustgrenzen nicht erfüllt, kann gemäß einem Gesichtspunkt der Erfindung das ReRAM-Element in üblicher Weise neu programmiert und nochmals gelöscht werden.
  • Gemäß einem Gesichtspunkt der Erfindung kann eine Löschspannung angelegt werden, deren Betrag derart ausgewählt ist, dass ein Strom zugeführt wird, der ausreicht, um die Verbindung zu öffnen (30 % bis 70 % des Programmierstroms), und der ebenfalls mittels eines Transistors in Source-Schaltung begrenzt wird. Wenn also der Strom abzufallen beginnt, wird die Spannung sehr schnell ansteigen, während sich das Filament öffnet, wodurch die Metallionen an einigen weiteren Atomen vorbeigetrieben werden, während es noch heiß ist. Der Strom schaltet sich ab, wenn die erforderliche Haltespannung die maximal angelegte Spannung überschreitet, und es treten keine Rückstromspitzen auf. Diese Vorgehensweise sollte zu einem verbesserten Löschzustand führen.
  • Figurenliste
  • Die Erfindung wird im Folgenden unter Bezugnahme auf Ausführungsformen und die Zeichnung ausführlicher erläutert, in der gezeigt sind:
    • 1A ist ein Schaltbild einer repräsentativen ReRAM-Speicherzelle nach dem Stand der Technik;
    • 1B ist ein Spannungs-Zeit-Diagramm, das das unbeabsichtigte Umprogrammieren des ReRAM-Elements der Speicherzelle von 1 A während eines Löschzyklus nach dem Stand der Technik zeigt;
    • 2 sind Diagramme, die Spannung und Strom über der Zeit zeigen, wobei Zyklen unbeabsichtigten Umprogrammierens und Löschens eines ReRAM-Elements während eines Löschzyklus nach dem Stand der Technik gezeigt sind;
    • 3A ist ein Schaltbild einer veranschaulichenden Ausführungsform einer Metallfilament-ReRAM-Zelle, die während des Programmierens und Löschens gemäß einem Gesichtspunkt der vorliegenden Erfindung eine Strombegrenzung bereitstellt;
    • 3B ist eine Zeichnung, die veranschaulichende Spannungen zeigt, die bei Programmier-, Lösch- und Lesevorgängen an ausgewählte und nicht ausgewählte Speicherzellen in dem Array von 3A angelegt werden;
    • 4A ist ein Schaltbild einer anderen veranschaulichenden Ausführungsform einer Metallfilament-ReRAM-Zelle, die während des Programmierens und Löschens gemäß einem Gesichtspunkt der vorliegenden Erfindung eine Strombegrenzung bereitstellt;
    • 4B ist eine Zeichnung, die veranschaulichende Spannungen zeigt, die bei Programmier-, Lösch- und Lesevorgängen an ausgewählte und nicht ausgewählte Speicherzellen in dem Array von 4A angelegt werden;
    • 5A ist ein Schaltbild eines veranschaulichenden Arrays von 3-Volt-ReRAM-Zellen gemäß einem Gesichtspunkt der vorliegenden Erfindung;
    • 5B ist eine Zeichnung, die veranschaulichende Spannungen zeigt, die bei Programmier-, Lösch- und Lesevorgängen an ausgewählte und nicht ausgewählte Speicherzellen in dem Array von 5A angelegt werden;
    • 6 ist ein Diagramm, das Löschstrom- und -spannungskurven für ReRAM-Speicherzellen des Stands der Technik und ReRAM-Speicherzellen gemäß der vorliegenden Erfindung vergleicht;
    • 7 ist Ablaufdiagramm, das ein veranschaulichendes Verfahren zum Löschen einer ReRAM-Speicherzelle gemäß einem Gesichtspunkt der vorliegenden Erfindung zeigt;
    • 8 ist Ablaufdiagramm, das ein veranschaulichendes Verfahren zum Löschen einer ReRAM-Speicherzelle gemäß einem Gesichtspunkt der vorliegenden Erfindung zeigt; und
    • 9 ist ein Blockdiagramm, das eine veranschaulichende Schaltungsanordnung zum Treiben und Steuern des Betriebs von Speicherarrays gemäß der vorliegenden Erfindung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Der Durchschnittsfachmann erkennt, dass die folgende Beschreibung nur veranschaulichend und in keiner Weise einschränkend ist. Diesem Fachmann werden ohne Weiteres auch andere Ausführungsformen einfallen.
  • Nun mit Bezug auf 3A zeigt ein Schaltbild eine veranschaulichende Ausführungsform eines Arrays 10 von Metallfilament-ReRAM-Zellen, die während des Programmierens und Löschens gemäß einem Gesichtspunkt der vorliegenden Erfindung eine Strombegrenzung bereitstellen. Das Array 10 ist ein repräsentatives Array, wobei zwei Zeilen und zwei Spalten von Metallfilament-ReRAM-Zellen gezeigt sind. Eine erste Zeile des Arrays schließt die Metallfilament-ReRAM-Zellen 12a und 12a ein, die in gestrichelten Linien gezeigt sind, und eine zweite Zeile des Arrays schließt die Metallfilament-ReRAM-Zellen 12c und 12d ein, die in gestrichelten Linien gezeigt sind.
  • Jede Speicherzelle schließt ein Metallfilament-ReRAM-Element ein, mit den Bezugszeichen 14a, 14b, 14c und 14d gekennzeichnet. Jedes ReRAM-Element in jeder Zeile weist einen ersten und einen zweiten Anschluss auf. Der eine seiner Anschlüsse, welcher der Ionenquelle am nächsten liegt und mit dem breiten Ende dargestellt ist, wird als erster Anschluss bezeichnet und ist mit einer zeilendecodierten Zeilen-Stromversorgungsleitung verbunden, die als PVA und ferner durch das Bezugszeichen 16-0 bezeichnet wird bzw. als PVB und ferner durch das Bezugszeichen 16-1 bezeichnet wird. Die Ionenquellenanschlüsse der ReRAM Elemente 14a und 14b sind mit der Zeilen-Stromversorgungsleitung 16-0 verbunden, und die Ionenquellenanschlüsse der ReRAM Elemente 14c und 14d sind mit der Zeilen-Stromversorgungsleitung 16-1 verbunden.
  • Der zweite Anschluss jedes ReRAM-Elements ist über einen jeweiligen p-Kanal-Transistor mit einer p-Bitleitung verbunden, die der Spalte des Arrays zugeordnet ist, die die ReRAM-Zelle enthält. Somit ist in der ersten Zeile des Arrays 10 der zweite Anschluss des ReRAM-Elements 14a über den p-Kanal-Transistor 18a mit der p-Bitleitung BLP0 20-0 verbunden, und der zweite Anschluss des ReRAM-Elements 14b ist über den p-Kanal-Transistor 18b mit der p-Bitleitung BLP1 20-1 verbunden. Die Gates der p-Kanal-Transistoren 18a und 18b sind gemeinsam an die p-Wortleitung WLP0 22-0 angeschlossen. In der zweiten Zeile des Arrays 10 ist der zweite Anschluss des ReRAM-Elements 14c über den p-Kanal-Transistor 18c mit der p-Bitleitung BLP0 20-0 verbunden, und der zweite Anschluss des ReRAM-Elements 14d ist über den p-Kanal-Transistor 18d mit der p-Bitleitung BLP1 20-1 verbunden. Die Gates der p-Kanal-Transistoren 18c und 18d sind gemeinsam an die p-Wortleitung WLP1 22-1 angeschlossen.
  • In der ersten Zeile des Arrays 10 ist der zweite Anschluss des ReRAM-Elements 14a außerdem über den n-Kanal-Transistor 24a mit der n-Bitleitung BLNO 26-0 verbunden, und der zweite Anschluss des ReRAM-Elements 14b ist außerdem über den n-Kanal-Transistor 24b mit der n-Bitleitung BLN1 26-1 verbunden. Die Gates der n-Kanal-Transistoren 24a und 24b sind gemeinsam an die n-Wortleitung WLN0 28-0 angeschlossen. In der zweiten Zeile des Arrays 10 ist der zweite Anschluss des ReRAM-Elements 14c außerdem über den n-Kanal-Transistor 24c mit der n-Bitleitung BLNO 26-0 verbunden, und der zweite Anschluss des ReRAM-Elements 14d ist außerdem über den n-Kanal-Transistor 24d mit der n-Bitleitung BLN1 26-1 verbunden. Die Gates der n-Kanal-Transistoren 24c und 24d sind gemeinsam an die n-Wortleitung WLN1 28-1 angeschlossen.
  • Der Schaltungsaufbau der Speicherzellen 12a bis 12d ermöglicht eine Steuerung sowohl des Programmier- als auch des Löschstroms, da einer der zum Programmieren oder Löschen verwendeten Transistoren immer im Source-Betrieb konfiguriert ist. Zum Programmieren und Löschen der Speicherzellen sind separate Programmierschaltungs- und Löschschaltungspfade vorgesehen.
  • In dem Speicherarray von 3A ist der n-Kanal-Transistor (14a bis 14d), der mit dem ReRAM-Element in jeder Speicherzelle gekoppelt ist, ein Programmiertransistor, sodass eine Programmierschaltung gebildet wird, und der p-Kanal-Transistor (18a bis 18d), der mit dem ReRAM-Element in jeder Speicherzelle gekoppelt ist, ist ein Löschtransistor, sodass eine Löschschaltung gebildet wird.
  • Beim Programmieren der Speicherzellen des Speicherarrays von 3A wird die Zeilen-Stromversorgungsleitung (z. B. PVA oder PVB) für die Zeile mit der zu programmierenden Speicherzelle auf ein Programmierpotential (z. B. 2 V) getrieben und an die Wortleitung (z. B. WLN0 oder WLN1) mit der zu programmierenden Speicherzelle wird eine Spannung angelegt, um den n-Kanal-Transistor der Zelle durchzusteuern. Die n-Bit-Leitung (z. B. BLNO oder BLN1), die die zu programmierende Speicherzelle enthält, wird auf 0 V getrieben. Die n-Bitleitung für alle nicht ausgewählten Spalten und die p-Bitleitungen (BLPO und BLP1) für alle Spalten werden auf eine Zwischenspannung, wie 1 V, getrieben, und die p-Wort-Leitung (WLPO und WLP1) für alle Speicherzellen in dem Array wird auf eine Spannung wie 2 V getrieben, um die p-Kanal-Transistoren in allen Speicherzellen gesperrt zu halten.
  • Wenn die Speicherzellen des Speicherarrays von 3A gelöscht werden, wird die p-Bitleitung (BLPO oder BLP1) für die Spalte, die die ausgewählte Speicherzelle enthält, auf ein Löschpotential (z. B. 1,8 V in einer Ausführungsform, in der das Löschpotential niedriger als das Programmierpotential ist) getrieben, die Zeilen-Stromversorgungsleitung (PVA oder PVB) für die Zeile, die die zu löschende Zelle enthält, wird auf 0 V getrieben, die p-Wortleitung (WLPO oder WLP1) für die Zeile, die die ausgewählte Speicherzelle enthält, wird auf eine Spannung (z. B. 1 V) getrieben, um den p-Kanal-Transistor in der ausgewählten Speicherzelle durchzusteuern. Unter diesen Bedingungen arbeitet der p-Kanal-Transistor im Common-Source-Modus, wobei die p-Bitleitung der ausgewählten Speicherzelle mit deren Source-Anschluss verbunden ist, und der hindurchfließende Strom wird durch die Gate-Source-Spannung begrenzt. Die p-Bitleitung für alle nicht ausgewählten Spalten und die n-Bitleitungen für alle Spalten werden auf eine Zwischenspannung, wie 1 V, getrieben, und die n-Wortleitung für alle Speicherzellen in dem Array wird auf 0 V getrieben, um die n-Kanal-Transistoren in allen Zellen gesperrt zu halten.
  • Beim Lesen der Speicherzellen des Speicherarrays von 3A wird die Zeilen-Stromversorgungsleitung (PVA oder PVB) für die Zeile, die die zu lesende Speicherzelle enthält, auf eine niedrige Spannung, wie 0,3 V, getrieben, und an die n-Wortleitung (WLN0 oder WLN1), die Speicherzelle enthält, wird eine Spannung angelegt, um den n-Kanal-Transistor in der Speicherzelle durchzusteuern. Alle p-Wortleitung (WLPO und WLP1) werden auf eine Spannung, wie 0,3 V, getrieben, um den p-Kanal-Transistor in allen Speicherzellen zu sperren, die n-Bit-Leitung (BLNO oder BLN1) der Spalte, die die ausgewählte Speicherzelle enthält, wird zunächst auf eine Spannung, wie 0,2 V, gebracht, und der Strom auf der n-Bit-Leitung (BLNO oder BLN1) der Spalte, die die ausgewählte Speicherzelle enthält, wird abgetastet. Die n-Wortleitung (WLN0 oder WLN1) in der nicht ausgewählten Zeile wird auf 0 V gebracht, um den jeweiligen n-Kanal-Transistor in den nicht ausgewählten Speicherzellen zu sperren. Alternativ kann die zu lesende Speicherzelle durch den p-Kanal-Transistor abgetastet werden, indem die Zeilen-Stromversorgungsleitung (PVA oder PVB) auf eine Spannung wie 0,8 V eingestellt wird, das Gate des p-Kanal-Transistors mittels der jeweiligen p-Wortleitung (WLPO oder WLP 1) auf 0 V eingestellt wird und der Strom auf der jeweiligen Bitleitung (BLPO oder BLP1) ermittelt wird.
  • Nun mit Bezug auf 3B zeigt eine Zeichnung veranschaulichende Sätze von Spannungen, die bei Programmier-, Lösch- und Lesevorgängen an ausgewählte und nicht ausgewählte Speicherzellen in den Zeilen und Spalten des Arrays 10 von 3A angelegt werden. Zur Veranschaulichung in 3B wird die Speicherzelle 12a von 3A in 3B als die zum Programmieren, Löschen und Lesen ausgewählte Zelle bezeichnet, während die Speicherzellen 12b, 12c und 12d als nicht ausgewählte Zellen bezeichnet werden. In der besonderen Ausführungsform, die in 3B gezeigt ist, wird die Löschspannung (d. h. die an die p-Bitleitung angelegte Spannung in Bezug auf die Zeilen-Stromversorgungsleitung) auf 75 % der Programmierspannung (d. h. der an die Zeilen-Stromversorgungsleitung angelegten Spannung in Bezug auf die n-Bit-Leitung) gebracht, um einen Löschstrom zu erzeugen, der durch Vorspannen des p-Kanal-Transistors 36a in Source-Schaltung derart eingestellt wird, dass er nicht höher als 75 % des Programmierstroms ist, um einen überhöhten Löschstrom, der das ReRAM-Element gemäß einem Gesichtspunkt der vorliegenden Erfindung beschädigen könnte, zu vermeiden. Der Löschstrom sollte vorzugsweise niedriger als der Programmierstrom sein und beträgt vorzugsweise zwischen etwa 30 % und etwa 75 % des Programmierstroms. Für den Durchschnittsfachmann versteht sich, dass die in einer bestimmten Ausführungsform der Erfindung verwendeten Spannungen von der tatsächlichen Geometrie des verwendeten ReRAM-Elements abhängen werden. Bei einer genauen Betrachtung von 3B sollten die Sätze von Spannungen, die anzulegen sind, um irgendeine der Speicherzellen 12b, 12c und 12d in besonderen Ausführungsformen zu programmieren, zu löschen und zu lesen, für solche Fachleute ohne Weiteres ersichtlich sein.
  • Wie bei einer genauen Betrachtung von 3A ersichtlich ist, sind die Ausführung der Schaltungskomponenten und ihre Vorspannungen derart, dass der p-Kanal-Transistor oder der n-Kanal-Transistor in jeder Zelle, der sich in der Schaltung in seinem leitenden Zustand befindet, in einem Common-Source-Modus konfiguriert ist. Der Transistor in Source-Schaltung wird durch die entsprechende jeweilige Wortleitungsspannung eingestellt, um in Sättigung zu arbeiten, und somit stellen die jeweiligen Transistoren der Speicherzelle eine Strombegrenzung sowohl während des Programmierens als auch während des Löschens bereit, wenn sich das ReRAM-Element in seinem niederohmigen Zustand befindet, wodurch der Überstrom verhindert wird, der bei Betrieb einer ReRAM-Speicherzelle des Standes der Technik während des Zustandswechsels auftritt, und es wird ein konsistenteres Löschen sichergestellt.
  • Nun mit Bezug auf 4A zeigt ein Schaltbild eine andere veranschaulichende Ausführungsform eines Arrays 30 von Metallfilament-ReRAM-Zellen gemäß einem Gesichtspunkt der vorliegenden Erfindung, die während des Programmierens und Löschens gemäß einem Gesichtspunkt der vorliegenden Erfindung eine Strombegrenzung bereitstellen. Das Array 30 ist ein repräsentatives Array, wobei zwei Zeilen und zwei Spalten von Metallfilament-ReRAM-Zellen gezeigt sind. Eine erste Zeile des Arrays schließt die Metallfilament-ReRAM-Zellen 32a und 32b ein, die in gestrichelten Linien gezeigt sind, und eine zweite Zeile des Arrays schließt die Metallfilament-ReRAM-Zellen 32c und 32d ein, die in gestrichelten Linien gezeigt sind.
  • Jede Speicherzelle 32a, 32b, 32c und 32d schließt ein Metallfilament-ReRAM-Element ein, mit den Bezugszeichen 34a, 34b, 34c und 34d gekennzeichnet. Jedes ReRAM-Element in jeder Zeile weist einen ersten und einen zweiten Anschluss auf. Der eine seiner Anschlüsse, welcher der Ionenquelle am nächsten liegt, ist mit dem breiten Ende dargestellt und wird als erster Anschluss bezeichnet.
  • Der erste Anschluss jedes ReRAM-Elements ist über einen p-Kanal-Transistor mit einer p-Bitleitung verbunden, die der Spalte des Arrays zugeordnet ist, die die ReRAM-Zelle (BLPO bzw. BLP1) enthält. Somit ist in der ersten Zeile und ersten Spalte des Arrays 30 der erste Anschluss des ReRAM-Elements 34a über den p-Kanal-Transistor 36a mit der der ersten Spalte des Arrays 30 zugeordneten p-Bitleitung BLP0 38-0 und über den n-Kanal-Transistor 40a mit einer n-Bitleitung BLNO 42-0 verbunden. Das Gate des p-Kanal-Transistors 36a ist mit einer der ersten Zeile des Arrays 30 zugeordneten p-Wortleitung WLOA 44-0 verbunden, und das Gate des n-Kanal-Transistors 40a ist mit einer der ersten Zeile des Arrays 30 zugeordneten n-Wortleitung WLOB 46-0 verbunden. Der zweite Anschluss des ReRAM-Elements 34a ist über den p-Kanal-Transistor 48a mit der p-Bitleitung PBL0 38-0 und über den n-Kanal-Transistor 50a mit der n-Bitleitung BLNO 42-0 verbunden. Das Gate des p-Kanal-Transistors 48a ist mit einer der ersten Zeile des Arrays 30 zugeordneten p-Wortleitung WL0C 52-0 verbunden, und das Gate des n-Kanal-Transistors 50a ist mit einer der ersten Zeile des Arrays 30 zugeordneten n-Wortleitung WLOD 54-0 verbunden.
  • In der ersten Zeile und zweiten Spalte des Arrays 30 ist der erste Anschluss des ReRAM-Elements 34b über den p-Kanal-Transistor 36b mit einer der zweiten Spalte des Arrays 30 zugeordneten p-Bitleitung BLP1 38-1 und über den n-Kanal-Transistor 40b mit einer n-Bitleitung BLN1 42-1 verbunden. Das Gate des p-Kanal-Transistors 36b ist mit der p-Wortleitung WLOA 44-0 verbunden, und das Gate des n-Kanal-Transistors 40b ist mit der n-Wortleitung WLOB 46-0 verbunden. Der zweite Anschluss des ReRAM-Elements 34b ist über den p-Kanal-Transistor 48b mit der p-Bitleitung BLP1 38-1 und über den n-Kanal-Transistor 40b mit der n-Bitleitung BLN1 42-1 verbunden. Das Gate des p-Kanal-Transistors 48b ist mit der p-Wortleitung WL0C 52-0 verbunden, und das Gate des n-Kanal-Transistors 50b ist mit der n-Wortleitung WLOD 54-0 verbunden.
  • In der zweiten Zeile und ersten Spalte des Arrays 30 ist der erste Anschluss des ReRAM-Elements 34c über den p-Kanal-Transistor 36c mit der der ersten Spalte des Arrays 30 zugeordneten p-Bitleitung BLP0 38-0 und über den n-Kanal-Transistor 40c mit der n-Bitleitung BLNO 42-0 verbunden. Das Gate des p-Kanal-Transistors 36c ist mit einer der zweiten Zeile des Arrays 30 zugeordneten p-Wortleitung WL1A 56-1 verbunden, und das Gate des n-Kanal-Transistors 40c ist mit einer der zweiten Zeile des Arrays 30 zugeordneten n-Wortleitung WL1B 58-1 verbunden. Der zweite Anschluss des ReRAM-Elements 34c ist über den p-Kanal-Transistor 48c mit der p-Bitleitung BLP0 38-0 und über den n-Kanal-Transistor 50c mit der n-Bitleitung BLNO 42-0 verbunden. Das Gate des p-Kanal-Transistors 48c ist mit einer der zweiten Zeile des Arrays 30 zugeordneten p-Wortleitung WL1C 60-1 verbunden, und das Gate des n-Kanal-Transistors 50c ist mit einer der zweiten Zeile des Arrays 30 zugeordneten n-Wortleitung WL1D 62-1 verbunden.
  • In der zweiten Zeile und zweiten Spalte des Arrays 30 ist der erste Anschluss des ReRAM-Elements 34d über den p-Kanal-Transistor 36d mit der der zweiten Spalte des Arrays 30 zugeordneten p-Bitleitung BLP1 38-1 und über den n-Kanal-Transistor 40d mit der n-Bitleitung BLN1 42-1 verbunden. Das Gate des p-Kanal-Transistors 36d ist mit der p-Wortleitung WL1A 56-1 verbunden, und das Gate des n-Kanal-Transistors 40d ist mit der n-Wortleitung WL1B 58-1 verbunden. Der zweite Anschluss des ReRAM-Elements 34d ist über den p-Kanal-Transistor 48d mit der p-Bitleitung BLP1 38-1 und über den n-Kanal-Transistor 50d mit der n-Bitleitung BLN1 42-1 verbunden. Das Gate des p-Kanal-Transistors 48d ist mit der p-Wortleitung WL1C 60-1 verbunden, und das Gate des n-Kanal-Transistors 50d ist mit der n-Wortleitung WL1D 62-1 verbunden.
  • In dem Speicherarray von 4A sind der n-Kanal-Transistor (40a bis d) und der p-Kanal-Transistor (48a bis d), die an gegenüberliegende Anschlüsse des ReRAM-Elements in jeder Speicherzelle gekoppelt sind, Programmiertransistoren, sodass eine Programmierschaltung gebildet wird, und der p-Kanal-Transistor (36a bis d) und der n-Kanal-Transistor (50a bis d), die an gegenüberliegende Anschlüsse des ReRAM-Elements in jeder Speicherzelle gekoppelt sind, sind Löschtransistoren, sodass eine Löschschaltung gebildet wird.
  • Nun mit Bezug auf 4B zeigt eine Zeichnung veranschaulichende Sätze von Spannungen, die bei Programmier-, Lösch- und Lesevorgängen an ausgewählte und nicht ausgewählte Speicherzellen im Array 30 von 4A angelegt werden. Zur Veranschaulichung in 4B wird die Speicherzelle 32a von 4A in 4B als die zum Programmieren, Löschen und Lesen ausgewählte Zelle bezeichnet, während die Speicherzellen 32b, 32c und 32d als nicht ausgewählte Zellen bezeichnet werden. In der besonderen Ausführungsform, die in 4B gezeigt ist, wird die Löschspannung (die an BLNO angelegte Spannung in Bezug auf BLP0) auf 75 % der Programmierspannung (d. h. der an BN0 angelegten Spannung in Bezug auf die Spannung an BLP0) gebracht, um einen Löschstrom zu erzeugen, der durch Vorspannen des p-Kanal-Transistors 36a in Source-Schaltung derart eingestellt wird, dass er nicht höher als 75 % des Programmierstroms ist, um einen überhöhten Löschstrom, der das ReRAM-Element gemäß einem Gesichtspunkt der vorliegenden Erfindung beschädigen könnte, zu vermeiden. Der Löschstrom sollte vorzugsweise niedriger als der Programmierstrom sein und beträgt vorzugsweise zwischen etwa 30 % und etwa 75 % des Programmierstroms. Für den Durchschnittsfachmann versteht sich, dass die in einer bestimmten Ausführungsform der Erfindung verwendeten Spannungen von der tatsächlichen Geometrie des verwendeten ReRAM-Elements abhängen werden. Bei einer genauen Betrachtung von 4B sollten die Sätze von Spannungen, die anzulegen sind, um irgendeine der Speicherzellen 32b, 32c und 32d in besonderen Ausführungsformen zu programmieren, zu löschen und zu lesen, für solche Fachleute ohne Weiteres ersichtlich sein.
  • Wie bei dem Array 10 von 3A ist bei einer genauen Betrachtung des Arrays 30 von 4A ersichtlich, dass die Ausführung der Schaltungskomponenten und ihre Vorspannungen derart sind, dass einer der sich im leitenden Zustand befindlichen Transistoren in jeder Zelle in der Schaltung in einem Common-Source-Modus arbeitet. Der Transistor in Source-Schaltung wird durch die entsprechenden jeweiligen Wort- und Bitleitungsspannungen eingestellt, um in Sättigung zu arbeiten, und somit stellen die jeweiligen Transistoren der Zelle eine Strombegrenzung sowohl während des Programmierens als auch während des Löschens bereit, wenn sich das ReRAM-Element in seinem niederohmigen Zustand befindet, wodurch der Überstrom verhindert wird, der bei Betrieb einer ReRAM-Speicherzelle des Standes der Technik während des Zustandswechsels auftritt, und es wird ein konsistenteres Löschen sichergestellt.
  • Ein Vorteil der Speicherzelle von 3A besteht darin, dass sie kleiner als die Speicherzelle von 4A ist und während des Programmierens und Löschens mehr Strom an das ReRAM-Element liefern kann als die Speicherzelle von 4A, da der parasitäre Widerstand des zusätzlichen Transistors sowohl im Programmierpfad als auch im Löschpfad der Speicherzelle von 4A die Stromstärke begrenzt, die durch die Speicherzelle geleitet wird. Ein Nachteil der Speicherzelle von 3A ist, dass sowohl in Zeilen- als auch in Spaltenrichtung decodierte Leistung bereitgestellt werden muss. Bei der Speicherzelle von 4A erübrigt sich Notwendigkeit der Bereitstellung decodierter Leistung in Zeilenrichtung auf Kosten der größeren Zellenfläche, die die zusätzlichen zwei Transistoren benötigen.
  • Nun mit Bezug auf 5A zeigt ein Schaltbild eine andere veranschaulichende Ausführungsform eines Arrays 70 von Metallfilament-ReRAM-Zellen gemäß einem Gesichtspunkt der vorliegenden Erfindung, die während des Programmierens und Löschens gemäß einem Gesichtspunkt der vorliegenden Erfindung eine Strombegrenzung bereitstellen. Das Array 70 ist ein repräsentatives Array, wobei zwei Zeilen und zwei Spalten von Metallfilament-ReRAM-Zellen gezeigt sind. Die Schaltung von 5A verwendet in Reihe geschaltete Paare von Transistoren und ist verwendbar, sofern die Verfahrenstechnik von 1,8-V-Transistoren Gebrauch macht, während sie dennoch einer Versorgungsspannung von 3 Volt standhalten. Durch die Verwendung eines in Reihe geschalteten Transistorpaares anstelle eines einzigen Transistors wird der Spannungsabfall über den beiden Transistoren aufgeteilt, sodass Transistoren mit niedrigeren maximalen Drain-Source-Spannungen verwendet werden können.
  • Eine erste Zeile des Arrays schließt die Metallfilament-ReRAM-Zellen 72a und 72b ein, die in gestrichelten Linien gezeigt sind, und eine zweite Zeile des Arrays schließt die Metallfilamente ReRAM-Zellen 72c und 72d ein, die in gestrichelten Linien gezeigt sind.
  • Jede Speicherzelle 72a, 72b, 72c und 72d schließt ein Metallfilament-ReRAM-Element ein, mit den Bezugszeichen 74a, 74b, 74c und 74d gekennzeichnet. Jedes ReRAM-Element in jeder Zeile weist einen ersten und einen zweiten Anschluss auf. Der eine seiner Anschlüsse, welcher der Ionenquelle am nächsten liegt, ist mit dem breiten Ende dargestellt und wird als erster Anschluss bezeichnet.
  • In der ersten Zeile und ersten Spalte des Arrays 70 ist der erste Anschluss des ReRAM-Elements 74a über ein in Reihe geschaltetes Paar p-Kanal-Transistoren 76a und 78a mit einer ersten Bitleitung BL0A 80-0 verbunden, die der ersten Spalte des Arrays 70 zugeordnet ist. Das Gate des p-Kanal-Transistors 76a ist mit einer der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOA 82-0 verbunden, und das Gate des p-Kanal-Transistors 78a ist mit einer der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOB 84-0 verbunden.
  • Der zweite Anschluss des ReRAM-Elements 74a ist über ein in Reihe geschaltetes Paar p-Kanal-Transistoren 86a und 88a mit einer zweiten Bitleitung BLOB 90-0 verbunden, die der ersten Spalte des Arrays 70 zugeordnet ist. Das Gate des p-Kanal-Transistors 86a ist mit einer der ersten Zeile des Arrays 70 zugeordneten Wortleitung WL0C 92-0 verbunden, und das Gate des p-Kanal-Transistors 88a ist mit einer der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOD 94-0 verbunden.
  • Der erste Anschluss des ReRAM-Elements 74a ist außerdem über ein in Reihe geschaltetes Paar n-Kanal-Transistoren 96a und 98a mit einer dritten Bitleitung BLOC 100-0 verbunden, die der ersten Spalte des Arrays 70 zugeordnet ist. Das Gate des n-Kanal-Transistors 96a ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOA 82-0 verbunden, und das Gate des n-Kanal-Transistors 98a ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOB 84-0 verbunden.
  • Der zweite Anschluss des ReRAM-Elements 74a ist außerdem über ein in Reihe geschaltetes Paar n-Kanal-Transistoren 102a und 104a mit einer vierten Bitleitung BL0D 106-0 verbunden, die der ersten Spalte des Arrays 70 zugeordnet ist. Das Gate des n-Kanal-Transistors 102a ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WL0C 92-0 verbunden, und das Gate des n-Kanal-Transistors 104a ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOD 94-0 verbunden.
  • In der ersten Zeile und zweiten Spalte des Arrays 70 ist der erste Anschluss des ReRAM-Elements 74b über ein in Reihe geschaltetes Paar p-Kanal-Transistoren 76b und 78b mit einer ersten Bitleitung BL1A 80-1 verbunden, die der zweiten Spalte des Arrays 70 zugeordnet ist. Das Gate des p-Kanal-Transistors 76b ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOA 82-0 verbunden, und das Gate des p-Kanal-Transistors 78b ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOB 84-0 verbunden.
  • Der zweite Anschluss des ReRAM-Elements 74b ist über ein in Reihe geschaltetes Paar p-Kanal-Transistoren 86b und 88b mit einer zweiten Bitleitung BL1B 90-1 verbunden, die der zweiten Spalte des Arrays 70 zugeordnet ist. Das Gate des p-Kanal-Transistors 86b ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WL0C 92-0 verbunden, und das Gate des p-Kanal-Transistors 88b ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOD 94-0 verbunden.
  • Der erste Anschluss des ReRAM-Elements 74b ist außerdem über ein in Reihe geschaltetes Paar n-Kanal-Transistoren 96b und 98b mit einer dritten Bitleitung BL1C 100-1 verbunden, die der zweiten Spalte des Arrays 70 zugeordnet ist. Das Gate des n-Kanal-Transistors 96b ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOA 82-0 verbunden, und das Gate des n-Kanal-Transistors 98b ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOB 84-0 verbunden.
  • Der zweite Anschluss des ReRAM-Elements 74b ist außerdem über ein in Reihe geschaltetes Paar n-Kanal-Transistoren 102b und 104b mit einer vierten Bitleitung BL1D 106-1 verbunden, die der zweiten Spalte des Arrays 70 zugeordnet ist. Das Gate des n-Kanal-Transistors 102b ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WL0C 92-0 verbunden, und das Gate des n-Kanal-Transistors 104b ist mit der der ersten Zeile des Arrays 70 zugeordneten Wortleitung WLOD 94-0 verbunden.
  • In der zweiten Zeile und ersten Spalte des Arrays 70 ist der erste Anschluss des ReRAM-Elements 74c über ein in Reihe geschaltetes Paar p-Kanal-Transistoren 76c und 78c mit der ersten Bitleitung BL0A 80-0 verbunden, die der ersten Spalte des Arrays 70 zugeordnet ist. Das Gate des p-Kanal-Transistors 76c ist mit einer der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1A 82-1 verbunden, und das Gate des p-Kanal-Transistors 78c ist mit einer der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1B 84-1 verbunden.
  • Der zweite Anschluss des ReRAM-Elements 74c ist über ein in Reihe geschaltetes Paar p-Kanal-Transistoren 86c und 88c mit der zweiten Bitleitung BLOB 90-0 verbunden, die der ersten Spalte des Arrays 70 zugeordnet ist. Das Gate des p-Kanal-Transistors 86c ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1C 92-1 verbunden, und das Gate des p-Kanal-Transistors 88c ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1D 94-1 verbunden.
  • Der erste Anschluss des ReRAM-Elements 74c ist außerdem über ein in Reihe geschaltetes Paar n-Kanal-Transistoren 96c und 98c mit der dritten Bitleitung BLOC 100-0 verbunden, die der ersten Spalte des Arrays 70 zugeordnet ist. Das Gate des n-Kanal-Transistors 96c ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1A 82-1 verbunden, und das Gate des n-Kanal-Transistors 98c ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1B 84-1 verbunden.
  • Der zweite Anschluss des ReRAM-Elements 74c ist außerdem über ein in Reihe geschaltetes Paar n-Kanal-Transistoren 102c und 104c mit der vierten Bitleitung BL0D 106-0 verbunden, die der ersten Spalte des Arrays 70 zugeordnet ist. Das Gate des n-Kanal-Transistors 102c ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1C 92-1 verbunden, und das Gate des n-Kanal-Transistors 104c ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1D 94-1 verbunden.
  • In der zweiten Zeile und zweiten Spalte des Arrays 70 ist der erste Anschluss des ReRAM-Elements 74d über ein in Reihe geschaltetes Paar p-Kanal-Transistoren 76d und 78d mit der ersten Bitleitung BL1A 80-1 verbunden, die der zweiten Spalte des Arrays 70 zugeordnet ist. Das Gate des p-Kanal-Transistors 76d ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1A 82-1 verbunden, und das Gate des p-Kanal-Transistors 78d ist mit einer der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1B 84-1 verbunden.
  • Der zweite Anschluss des ReRAM-Elements 74d ist über ein in Reihe geschaltetes Paar p-Kanal-Transistoren 86d und 88d mit der zweiten Bitleitung BL1B 90-1 verbunden, die der zweiten Spalte des Arrays 70 zugeordnet ist. Das Gate des p-Kanal-Transistors 86d ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1C 92-1 verbunden, und das Gate des p-Kanal-Transistors 88d ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1D 94-1 verbunden.
  • Der erste Anschluss des ReRAM-Elements 74d ist außerdem über ein in Reihe geschaltetes Paar n-Kanal-Transistoren 96d und 98d mit der dritten Bitleitung BL1C 100-1 verbunden, die der zweiten Spalte des Arrays 70 zugeordnet ist. Das Gate des n-Kanal-Transistors 96d ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1A 82-1 verbunden, und das Gate des n-Kanal-Transistors 98d ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1B 84-1 verbunden.
  • Der zweite Anschluss des ReRAM-Elements 74d ist außerdem über ein in Reihe geschaltetes Paar n-Kanal-Transistoren 102d und 104d mit einer vierten Bitleitung BL1D 106-1 verbunden, die der zweiten Spalte des Arrays 70 zugeordnet ist. Das Gate des n-Kanal-Transistors 102d ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1C 92-1 verbunden, und das Gate des n-Kanal-Transistors 104d ist mit der der zweiten Zeile des Arrays 70 zugeordneten Wortleitung WL1D 94-1 verbunden.
  • Bezug nehmend auf die Speicherzelle 72a ist ersichtlich, dass die Programmierschaltung für das ReRAM-Element 74a in Reihe geschaltete p-Kanal-Programmiertransistoren 76a und 78a sowie in Reihe geschaltete n-Kanal-Programmiertransistoren 102a und 104a umfasst. Die Löschschaltung für das ReRAM Element 74a umfasst in Reihe geschaltete n-Kanal-Löschtransistoren 96a und 98a sowie in Reihe geschaltete p-Kanal-Löschtransistoren 86a und 88a.
  • Nun mit Bezug auf 5B zeigt eine Zeichnung veranschaulichende Sätze von Spannungen, die bei Programmier-, Lösch- und Lesevorgängen an ausgewählte und nicht ausgewählte Speicherzellen im Array 70 von 5A angelegt werden. Zur Veranschaulichung in 5B wird die Speicherzelle 72a von 5A in 5B als die zum Programmieren, Löschen und Lesen ausgewählte Zelle bezeichnet, während die Speicherzellen 72b, 72c und 72d als nicht ausgewählte Zellen bezeichnet werden. Bei einer genauen Betrachtung von 5B sollten die Sätze von Spannungen, die anzulegen sind, um irgendeine der Speicherzellen 72b, 72c und 72d zu programmieren, zu löschen und zu lesen, für den Durchschnittsfachmann ohne Weiteres ersichtlich sein.
  • Wie bei den Arrays 10 und 30 von 3A und 4A ist bei einer genauen Betrachtung des Arrays 70 von 5A ersichtlich, dass die Ausführung der Schaltungskomponenten und ihre Vorspannungen derart sind, dass einer der Transistoren, der einer Bitleitung am nächsten ist, in jedem der Paare der sich in leitendem Zustand befindlichen Transistoren in jeder Zelle in der Schaltung in einem Common-Source-Modus arbeitet, da seine Source an der Bitleitung in Bezug auf eine der Stromversorgungsspannungen vorgespannt ist. Der Transistor in Source-Schaltung stellt eine Source-Vorspannung für den zweiten Transistor in jedem Paar bereit, wodurch ermöglicht wird, dass eine höhere Gate-Spannung an den zweiten Transistor angelegt wird, um den vom Gate induzierten Drain-Leckstrom (GIDL) am Drain des zweiten Transistors zu reduzieren. Das Transistorpaar in Source-Schaltung wird durch die entsprechenden jeweiligen Wort- und Bitleitungsspannungen eingestellt, um in Sättigung zu arbeiten, und somit stellen die jeweiligen Transistoren der Speicherzelle eine Strombegrenzung sowohl während des Programmierens als auch während des Löschens bereit, wenn sich das ReRAM-Element in seinem niederohmigen Zustand befindet, wodurch der Überstrom verhindert wird, der bei Betrieb einer ReRAM-Speicherzelle des Standes der Technik während des Zustandswechsels auftritt, und es wird ein konsistenteres Löschen sichergestellt.
  • Nun is mit Bezug auf 6 ein Diagramm dargestellt, in dem sowohl für die ReRAM-Speicherzelle nach dem Stand der Technik als auch für eine ReRAM-Speicherzelle gemäß der vorliegenden Erfindung der Löschstrom und die entsprechende Verlustleistung des ReRAM-Elements in Abhängigkeit vom Widerstand des ReRAM-Elements aufgetragen sind. Wie bei dem Fall nach dem Stand der Technik ersichtlich ist, fällt der Strom steil ab, sobald das Filament sich zu öffnen beginnt, wenn das ReRAM-Element von einem niederohmigen Zustand in einen hochohmigen Zustand übergeht, was zu einer Abkühlung des Filaments und des Elektrolyten führt und das Filament rasch erstarren lässt. Bei ReRAM-Speicherzellen gemäß der vorliegenden Erfindung, bei denen der Drain des p-Kanal-Transistors mit dem ReRAM Element verbunden ist und die Source mit der Löschspannungsversorgung verbunden ist, ist der Strompegel stabil und die Verlustleistung über dem ReRAM Element steigt über ungefähr eine Größenordnung über die Widerstandsänderung des ReRAM Elements an. Mit zunehmendem Widerstand des Filaments nimmt demzufolge die Spannung über dem ReRAM-Element zu. Die Konfiguration der ReRAM-Speicherzelle der vorliegenden Erfindung hält den Pegel des Löschstroms aufrecht, wodurch die Temperatur des Filaments aufrechterhalten wird, während es sich abbaut. Dadurch ergeben sich eine größere Lücke im Filament und ein durchweg höherer Widerstand. Dies liegt daran, dass der p-Kanal-Transistor im Sättigungsmodus arbeitet, der trotz des zunehmenden Widerstands des ReRAM-Elements beim Übergang aus dem niederohmigen Zustand einen konstanten Strompegel aufrechterhält. Somit wird gemäß den vorliegenden Ausführungsformen eine verbesserte ReRAM-Speicherzelle mit Strombegrenzungstransistoren präsentiert, die sowohl zum Programmieren als auch zum Löschen vorgesehen sind. Daraus resultiert, dass sowohl zerstörerische Stromspitzen als auch eine vorzeitige Abschaltung des Elements während des Löschens durch zwei separate stromgesteuerte Pfade, einen zum Programmieren und einen zum Löschen, unter Kontrolle gehalten werden.
  • Nun mit Bezug auf 7 zeigt ein Ablaufdiagramm ein veranschaulichendes Verfahren 110 zum Löschen einer ReRAM-Speicherzelle gemäß einem Gesichtspunkt der vorliegenden Erfindung. Das Verfahren beginnt bei Bezugszeichen 112.
  • Bei Bezugszeichen 114 wird ein Löschpotential an die ReRAM-Speicherzelle angelegt. Bei Bezugszeichen 116 wird während der Zeit, in der das Löschpotential an der ReRAM-Speicherzelle anliegt, der Löschstrom überwacht. Bei Bezugszeichen 118 erfolgt eine Bestimmung, ob eine Abnahme Δ des Löschstroms größer als eine festgelegte Schwelle ist. In einem Beispiel der Erfindung wird die festgelegte Schwelle so eingestellt, dass sie bei etwa 50 % Abnahme vom Anfangswert des Löschstroms liegt. Das Verfahren führt Schleifen durch Bezugszeichen 118 aus, bis die Abnahme Δ des Löschstroms durch die ReRAM-Speicherzelle größer als die festgelegte Schwelle ist, zu welchem Zeitpunkt das Verfahren mit Bezugszeichen 120 fortgesetzt wird, wo die Löschspannung von der ReRAM-Speicherzelle entfernt wird. Das Verfahren endet bei Bezugszeichen 122.
  • Nun mit Bezug auf 8 zeigt ein Ablaufdiagramm ein veranschaulichendes Verfahren 130 zum Löschen einer ReRAM-Speicherzelle gemäß einem Gesichtspunkt der vorliegenden Erfindung. Das Verfahren beginnt bei Bezugszeichen 132.
  • Bei Bezugszeichen 134 wird für eine nominale Löschzeit ein Löschpotential an die ReRAM-Speicherzelle angelegt. Bei Bezugszeichen 136 wird das Löschpotential von der ReRAM-Speicherzelle entfernt. Bei Bezugszeichen 138 wird der Leckstrom gemessen, der von der gelöschten ReRAM-Speicherzelle gezogen wird. Bei Bezugszeichen 140 wird bestimmt, ob der Leckstrom, der von der gelöschten ReRAM-Speicherzelle gezogen wird, eine festgelegte Schwelle überschreitet. In einem Beispiel der Erfindung wird die festgelegte Schwelle zwischen etwa 1E-7 A und etwa 5E-7 A (d. h. etwa 100 Nanoampere bis etwa 500 Nanoampere) eingestellt.
  • Wenn der Leckstrom, der von der gelöschten ReRAM-Speicherzelle gezogen wird, die festgelegte Schwelle nicht überschreitet, endet das Verfahren bei Bezugszeichen 142. Wenn der Leckstrom, der von der gelöschten ReRAM-Speicherzelle gezogen wird, die festgelegte Schwelle überschreitet, wird das Verfahren mit Bezugszeichen 144 fortgesetzt, wo bestimmt wird, ob die Anzahl der Löschversuche eine festgelegte Schwelle überschreitet. In einem Beispiel der Erfindung wird diese Schwelle zwischen etwa 10 und etwa 25 Löschversuchen eingestellt. Wenn die Anzahl der Löschversuche die festgelegte Schwelle nicht überschreitet, wird das Verfahren mit Bezugszeichen 146 fortgesetzt, wo die ReRAM-Zelle neu programmiert wird, und dann mit Bezugszeichen 134, wo die ReRAM-Speicherzelle erneut gelöscht wird.
  • Wenn die Anzahl der Löschversuche die festgelegte Schwelle überschreitet, wird das Verfahren mit Bezugszeichen 148 fortgesetzt, wo die ReRAM-Zelle als defekt markiert wird. Das Verfahren endet dann bei Bezugszeichen 122.
  • Nun mit Bezug auf 9 zeigt ein Blockdiagramm eine veranschaulichende Schaltungsanordnung 150 zum Treiben und Steuern des Betriebs von Speicherarrays gemäß der vorliegenden Erfindung. Ein Controller 152 ist mit dem Bitleitungsdecodierer 154 und dem Zeilenleitungsdecodierer 156 gekoppelt. Der Bitleitungsdecodierer 154 und der Zeilenleitungsdecodierer 156 bringen die Bitleitungen bzw. Zeilenleitungen der Arrays 10, 30 und 70 auf die Spannungen, die erforderlich sind, um das Programmieren, Lesen und Löschen von ReRAM-Speicherzellen in den Arrays durchzuführen. Controller, Bitleitungsdecodierer und Zeilenleitungsdecodierer sind in der Fachwelt gut bekannt, und das Design von bestimmten Controllern 152, des Bitleitungsdecodierers 154 und des Zeilenleitungsdecodierers 156 fällt in den Kompetenzrahmen des Durchschnittsfachmanns. Erfassungsverstärker 158 tasten die Ausgaben der ReRAM-Zellen ab, um sowohl die Ausgaben der Speicherzellen zu lesen als auch die Überwachungs- und Messoperationen durchzuführen, die bei Bezugszeichen 118 von 7 und Bezugszeichen 140 von 8 gezeigt sind. Der Controller 152 kann auch die Ausführung der Schritte steuern, die unter den Bezugszeichen 144 und 148 von 8 gezeigt sind. Das Konfigurieren des Controllers 152, um diese Aufgaben auszuführen, ist dem Fachmann auf dem Gebiet des ReRAM-Speicherarraydesigns gut bekannt.
  • Der Vorteil des Lösungsansatzes der vorliegenden Erfindung besteht darin, dass er für ein schnelleres Löschen sorgt, da weniger der mehreren Zyklen aus Abtasten und wieder Löschen erforderlich sind. Dies wiederum verlängert die Lebensdauer des ReRAM-Elements, nämlich dadurch, dass Beanspruchungen und unnötige Beschädigungen des Metallfilaments reduziert werden. Außerdem führt der Lösungsansatz der vorliegenden Erfindung dazu, dass ein ReRAM-Element im ausgeschalteten Zustand durchweg hochohmiger ist, was ermöglicht, das ReRAM-Element als programmierbares Element in weiteren Schaltungsanwendungen zu verwenden.
  • Wenngleich Ausführungsformen und Anwendungen dieser Erfindung gezeigt und beschrieben wurden, ist es für den Fachmann ersichtlich, dass viel mehr Modifikationen als die vorstehend erwähnten möglich sind, ohne von den hierin enthaltenen erfindungsgemäßen Konzepten abzuweichen. Die Erfindung darf daher außer im Sinne der beiliegenden Ansprüche nicht eingeschränkt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2019/0051352 [0004, 0008]

Claims (15)

  1. ReRAM-Speicherzelle, umfassend: ein ReRAM-Element; eine Programmierschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Programmierschaltungspfad in der ReRAM-Speicherzelle definiert; und eine Löschschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Löschschaltungspfad in der ReRAM-Speicherzelle definiert, wobei der Programmierschaltungspfad von dem Löschschaltungspfad getrennt ist.
  2. ReRAM-Zelle nach Anspruch 1, wobei: die Programmierschaltung mindestens einen ersten Transistor einschließt, der in dem Programmierschaltungspfad angeordnet und mit dem ReRAM-Element gekoppelt ist; und die Löschschaltung mindestens einen zweiten Transistor einschließt, der in dem Löschschaltungspfad angeordnet mit dem ReRAM-Element gekoppelt ist.
  3. ReRAM-Zelle nach Anspruch 1, wobei: das ReRAM-Element einen ersten Anschluss und einen zweiten Anschluss aufweist, wobei der erste Anschluss mit einer Ionenquellenelektrode in dem ReRAM-Element verbunden ist und mit einer Zeilen-Stromversorgungsleitung in einer Zeile des Speicherarrays gekoppelt ist; die Programmierschaltung einen n-Kanal-Transistor einschließt, der zwischen den zweiten Anschluss des ReRAM-Elements und eine erste Spaltenbitleitung in einer Spalte in dem Speicherarray gekoppelt ist, wobei der n-Kanal-Transistor ein Gate aufweist, das mit einer n-Wortleitung in der Zeile des Speicherarrays gekoppelt ist; und die Löschschaltung einen p-Kanal-Transistor einschließt, der zwischen den zweiten Anschluss des ReRAM-Elements und eine zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt ist, wobei der p-Kanal-Transistor ein Gate aufweist, das mit einer p-Wortleitung in der Zeile des Speicherarrays gekoppelt ist.
  4. ReRAM-Zelle nach Anspruch 1, wobei: das ReRAM-Element einen ersten Anschluss und einen zweiten Anschluss aufweist, wobei der erste Anschluss mit einer Ionenquellenelektrode in dem ReRAM-Element verbunden ist, die Programmierschaltung einen p-Kanal-Programmiertransistor einschließt, der zwischen den ersten Anschluss des ReRAM-Elements und eine erste Spaltenbitleitung in einer Spalte in dem Speicherarray gekoppelt ist, wobei der p-Kanal-Programmiertransistor ein Gate aufweist, das mit einer ersten p-Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und einen n-Kanal-Programmiertransistor einschließt, der zwischen den zweiten Anschluss des ReRAM-Elements und eine zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt ist, wobei der n-Kanal-Programmiertransistor ein Gate aufweist, das mit einer ersten n-Wortleitung in der Zeile des Speicherarrays gekoppelt ist; und die Löschschaltung einen n-Kanal-Löschtransistor einschließt, der zwischen den ersten Anschluss des ReRAM-Elements und die zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt ist, wobei der n-Kanal-Löschtransistor ein Gate aufweist, das mit einer zweiten n-Wortleitung in der Zeile des Speicherarrays gekoppelt ist, und einen p-Kanal-Löschtransistor einschließt, der zwischen den zweiten Anschluss des ReRAM-Elements und die erste Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt ist, wobei der p-Kanal-Löschtransistor ein Gate aufweist, das mit einer zweiten p-Wortleitung in der Zeile des Speicherarrays gekoppelt ist.
  5. ReRAM-Zelle nach Anspruch 1, wobei: das ReRAM-Element einen ersten Anschluss und einen zweiten Anschluss aufweist, wobei der erste Anschluss mit einer Ionenquellenelektrode in dem ReRAM-Element verbunden ist, die Programmierschaltung in Reihe geschaltet einen ersten und einen zweiten p-Kanal-Programmiertransistor einschließt, die zwischen den ersten Anschluss des ReRAM-Elements und eine erste Spaltenbitleitung in einer Spalte in dem Speicherarray gekoppelt sind, wobei der erste der in Reihe geschalteten p-Kanal-Programmiertransistoren ein Gate aufweist, das mit einer ersten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und der zweite der in Reihe geschalteten p-Kanal-Programmiertransistoren ein Gate aufweist, das mit einer zweiten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und in Reihe geschaltet einen ersten und einen zweiten n-Kanal-Programmiertransistor einschließt, die zwischen den zweiten Anschluss des ReRAM-Elements und eine zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt sind, wobei der erste der in Reihe geschalteten n-Kanal-Programmiertransistoren ein Gate aufweist, das mit einer dritten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und der zweite der in Reihe geschalteten n-Kanal-Programmiertransistoren ein Gate aufweist, das mit einer vierten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist; und die Löschschaltung in Reihe geschaltet einen ersten und einen zweiten n-Kanal-Löschtransistor einschließt, die zwischen den ersten Anschluss des ReRAM-Elements und eine dritte Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt sind, wobei der erste der in Reihe geschalteten n-Kanal-Löschtransistoren ein Gate aufweist, das mit der ersten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und der zweite der in Reihe geschalteten n-Kanal-Löschtransistoren ein Gate aufweist, das mit der zweiten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und in Reihe geschaltet einen ersten und einen zweiten p-Kanal-Löschtransistor einschließt, die zwischen den zweiten Anschluss des ReRAM-Elements und die zweite Spaltenbitleitung in der Spalte in dem Speicherarray gekoppelt sind, wobei der erste der in Reihe geschalteten p-Kanal-Programmiertransistoren ein Gate aufweist, das mit der dritten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist, und der zweite der in Reihe geschalteten p-Kanal-Programmiertransistoren ein Gate aufweist, das mit der vierten Wortleitung in einer Zeile des Speicherarrays gekoppelt ist.
  6. Verfahren zum Betreiben einer ReRAM-Speicherzelle, wobei das Verfahren umfasst: Bereitstellen einer ReRAM-Speicherzelle mit einem ReRAM-Element, einer Programmierschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Programmierschaltungspfad in der ReRAM-Speicherzelle definiert, der mindestens einen Transistor einschließt, der im Common-Source-Modus konfiguriert ist, und einer Löschschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Löschschaltungspfad in der ReRAM-Speicherzelle definiert, der mindestens einen Transistor einschließt, der im Common-Source-Modus konfiguriert ist, wobei sich der Löschschaltungspfad vom Programmierschaltungspfad unterscheidet; und Anlegen eines Löschpotentials an die ReRAM-Speicherzelle über den Löschschaltungspfad, um die ReRAM-Speicherzelle zu löschen.
  7. Verfahren nach Anspruch 6, ferner umfassend: Überwachen des Stroms, der von der ReRAM-Speicherzelle gezogen wird, während das Löschpotential anliegt; und Entfernen des Löschpotentials von der ReRAM-Speicherzelle, wenn der von der ReRAM-Speicherzelle gezogene Strom unter eine vorausgewählte Stromschwelle fällt.
  8. Verfahren nach Anspruch 7, wobei die vorausgewählte Stromschwelle bei etwa 50 % Abnahme vom Anfangswert des Löschstroms liegt.
  9. Verfahren nach Anspruch 6, ferner umfassend: Anlegen eines Programmierpotentials an die ReRAM-Speicherzelle über den Programmierschaltungspfad, um die ReRAM-Speicherzelle zu programmieren.
  10. Verfahren zum Betreiben einer ReRAM-Speicherzelle, wobei das Verfahren umfasst: Anlegen eines Löschpotentials für eine nominale Löschzeit an die ReRAM-Speicherzelle; Entfernen des Löschpotentials von der ReRAM-Speicherzelle; Messen des Leckstroms, der von der ReRAM-Speicherzelle gezogen wird; wenn der Leckstrom, der von der ReRAM-Speicherzelle gezogen wird, niedriger als eine festgelegte Schwelle ist, Beenden des Verfahrens; wenn der Leckstrom, der von der ReRAM-Speicherzelle gezogen wird, höher als die festgelegte Schwelle ist, Neuprogrammieren der ReRAM-Speicherzelle; und danach Anlegen eines Löschpotentials für eine nominale Programmierzeit an die ReRAM-Speicherzelle und erneutes Anlegen des Löschpotentials für die nominale Löschzeit an die ReRAM-Speicherzelle.
  11. Verfahren nach Anspruch 10, wobei die für den Leckstrom festgelegte Schwelle zwischen etwa 100 Nanoampere und 500 Nanoampere liegt.
  12. Verfahren nach Anspruch 10, ferner umfassend ein Markieren der ReRAM-Zelle als defekt, wenn der von der ReRAM-Speicherzelle gezogene Leckstrom höher als die festgelegte Schwelle ist, nachdem die ReRAM-speicherzelle öfter als eine vorbestimmte Anzahl von Malen neu programmiert und gelöscht wurde.
  13. Verfahren nach Anspruch 12, wobei die vorbestimmte Anzahl von Malen zwischen etwa 10 Malen und etwa 25 Malen liegt.
  14. Verfahren zum Betreiben einer ReRAM-Speicherzelle, wobei das Verfahren umfasst: Bereitstellen einer ReRAM-Speicherzelle mit einem ReRAM-Element, einer Programmierschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Programmierschaltungspfad in der ReRAM-Speicherzelle definiert, der mindestens einen Transistor einschließt, der im Common-Source-Modus konfiguriert ist, und einer Löschschaltung, die mit dem ReRAM-Element gekoppelt ist und einen Löschschaltungspfad in der ReRAM-Speicherzelle definiert, der mindestens einen Transistor einschließt, der im Common-Source-Modus konfiguriert ist, wobei sich der Löschschaltungspfad vom Programmierschaltungspfad unterscheidet; und Anlegen eines Löschpotentials an die ReRAM-Speicherzelle über den Löschschaltungspfad, um zu bewirken, dass ein Löschstrom durch die ReRAM-Speicherzelle fließt, wobei der Löschstrom einen Betrag aufweist, der geringer als der Betrag eines zum Programmieren der ReRAM-Speicherzelle verwendeten Programmierstroms ist.
  15. Verfahren nach Anspruch 14, wobei der Löschstrom einen Betrag zwischen etwa 30 % und etwa 75 % des Betrags des Programmierstroms aufweist.
DE112019007529.2T 2019-07-02 2019-09-24 Metallfilament-ReRAM-Zelle mit Strombegrenzung während des Programmierens und Löschens Pending DE112019007529T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962870014P 2019-07-02 2019-07-02
US62/870,014 2019-07-02
US16/525,546 US10878905B1 (en) 2019-07-02 2019-07-29 Metal filament ReRAM cell with current limiting during program and erase
US16/525,546 2019-07-29
PCT/US2019/052662 WO2021002883A1 (en) 2019-07-02 2019-09-24 Metal filament reram cell with current limiting during program and erase

Publications (1)

Publication Number Publication Date
DE112019007529T5 true DE112019007529T5 (de) 2022-03-17

Family

ID=74039891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019007529.2T Pending DE112019007529T5 (de) 2019-07-02 2019-09-24 Metallfilament-ReRAM-Zelle mit Strombegrenzung während des Programmierens und Löschens

Country Status (4)

Country Link
US (1) US10878905B1 (de)
CN (1) CN114041186B (de)
DE (1) DE112019007529T5 (de)
WO (1) WO2021002883A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276465B1 (en) * 2020-08-21 2022-03-15 Intel Corporation Device, system and method to float a decoder for deselected address lines in a three-dimensional crosspoint memory architecture
US11900998B2 (en) 2020-09-11 2024-02-13 Intel Corporation Bipolar decoder for crosspoint memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190051352A1 (en) 2017-08-11 2019-02-14 Microsemi Soc Corp. Circuitry and methods for programming resistive random access memory devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576648B2 (en) * 2011-11-09 2013-11-05 Silicon Storage Technology, Inc. Method of testing data retention of a non-volatile memory cell having a floating gate
US8730752B1 (en) * 2012-04-02 2014-05-20 Adesto Technologies Corporation Circuits and methods for placing programmable impedance memory elements in high impedance states
US8995167B1 (en) * 2013-02-01 2015-03-31 Adesto Technologies Corporation Reverse program and erase cycling algorithms
US10026476B2 (en) 2014-11-25 2018-07-17 Hewlett-Packard Development Company, L.P. Bi-polar memristor
WO2016143383A1 (ja) * 2015-03-09 2016-09-15 ソニー株式会社 メモリセルおよび記憶装置
WO2017007484A1 (en) 2015-07-09 2017-01-12 Hewlett Packard Enterprise Development Lp Memory array with bit-cells to accommodate different numbers and types of memory elements
US10270451B2 (en) * 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
US10147485B2 (en) * 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
US10755779B2 (en) 2017-09-11 2020-08-25 Silicon Storage Technology, Inc. Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190051352A1 (en) 2017-08-11 2019-02-14 Microsemi Soc Corp. Circuitry and methods for programming resistive random access memory devices

Also Published As

Publication number Publication date
US10878905B1 (en) 2020-12-29
CN114041186B (zh) 2022-09-13
CN114041186A (zh) 2022-02-11
WO2021002883A1 (en) 2021-01-07
US20210005256A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
DE112016006170B4 (de) Puf-werterzeugung unter verwendung einer anti-schmelzsicherungs-speicheranordnung
DE4036973C2 (de) Schaltung zur Erzeugung einer gegenüber einer extern zugeführten Versorgungsspannung erhöhten Lösch- oder Programmierspannung in einer Halbleiter-Speicherschaltung
DE4028575C2 (de) Speicheranordnung mit einer Vielzahl elektrisch programmier- und löschbarer Speicherzellen
DE4343722C2 (de) Präzisions-Referenzspannungsschaltung, die sich für die Verwendung in Computersystemen eignet
DE4110371C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE19649410C2 (de) Nichtflüchtige Speicherzelle und Verfahren zum Programmieren derselben
DE19724221B4 (de) Nichtflüchtiger Speicher
DE112006000661B4 (de) Stromkompensierte Drainspannungsregelungs-Schaltung
DE3041176A1 (de) Halbleiterspeichervorrichtung
DE60304746T2 (de) Verfahren und Vorrichtung zur Verifikation eines Gate-Oxide Fuse-Elementes
DE4213741A1 (de) Speicherschaltung
DE112019007529T5 (de) Metallfilament-ReRAM-Zelle mit Strombegrenzung während des Programmierens und Löschens
DE3249749C2 (de)
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE112016002649T5 (de) Hot-switching-schaltung für negative hochspannungen
DE2153284C3 (de) Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente
DE60003451T2 (de) Wortleitungssignale einer flashspeicher bleiben überall auf dem chip verlustfrei
DE202015100118U1 (de) Sicherungselement-Programmierschaltung
DE112014000382T5 (de) Programmierbares und flexibles Referenzzellenauswahlverfahren für Speichereinrichtungen
DE10034230A1 (de) Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement
DE102019208419A1 (de) Speicheranordnung mit verteilten Referenzzellen zur Stromerfassung
DE60215291T2 (de) Halbleiter Speicheranordnung
DE10323400B4 (de) Verfahren zum Löschen eines nichtflüchtigen Speichers unter Verwendung sowohl des Sourcebereichs als auch des Kanalbereichs einer Speicherzelle
DE10332590B4 (de) Zeilendecodierer in einem Flashspeicher sowie Löschverfahren für eine Flashspeiicherzelle in diesem
DE112019007187T5 (de) Reram-programmierverfahren mit niederstromvorprogrammierung zurprogrammierzeitreduzierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed