TWI511142B - 記憶裝置的操作方法與記憶體陣列及其操作方法 - Google Patents
記憶裝置的操作方法與記憶體陣列及其操作方法 Download PDFInfo
- Publication number
- TWI511142B TWI511142B TW101127398A TW101127398A TWI511142B TW I511142 B TWI511142 B TW I511142B TW 101127398 A TW101127398 A TW 101127398A TW 101127398 A TW101127398 A TW 101127398A TW I511142 B TWI511142 B TW I511142B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory device
- bias
- providing
- voltage
- threshold voltage
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
本發明係有關於記憶裝置及其操作方法，特別係有關於記憶體陣列及其操作方法。
隨著半導體技術的進步，電子元件的微縮能力不斷提高，使得電子產品能夠在維持固定大小，甚至更小的體積之下，能夠擁有更多的功能。而隨著資訊的處理量愈來愈高，對於大容量、小體積的記憶體需求也日益殷切。
目前的可讀寫記憶體係以電晶體結構配合記憶單元作資訊的儲存，但是此種記憶體架構隨著製造技術的進步，可微縮性已經達到一個瓶頸。因此先進的記憶體架構不斷的被提出，例如相變化隨機存取記憶體(phase change random access memory, PCRAM)、磁性隨機存取記憶體(magnetic random access memory, MRAM)、電阻式隨機存取記憶體(resistive random access memory, RRAM)、導電橋式隨機存取記憶體(conductive bridging RAM, CBRAM)等等。
然而，目前記憶裝置在操作效率上仍需改進。
本揭露係有關於一種記憶裝置的操作方法與記憶體陣列及其操作方法。可提升記憶裝置的操作效率。
提供一種記憶裝置的操作方法。方法包括以下步驟。使記憶裝置處在設定狀態，方法包括提供第一偏壓至記憶裝置。讀取記憶裝置的設定狀態，方法包括提供第二偏壓至該記憶裝置。提供回復偏壓至記憶裝置。提供回復偏壓的步驟係在提供第一偏壓的步驟或提供第二偏壓的步驟之後進行。
提供一種記憶體陣列的操作方法。方法包括以下步驟。使電性連接在字元線與位元線之間的雙端電極的記憶裝置處在設定狀態，方法包括藉由字元線與位元線提供第一偏壓至雙端電極的記憶裝置。讀取雙端電極的記憶裝置的設定狀態，方法包括藉由字元線與位元線提供第二偏壓至雙端電極的記憶裝置。藉由字元線與位元線提供回復偏壓至雙端電極的記憶裝置。提供回復偏壓的步驟係在提供第一偏壓的步驟或提供第二偏壓的步驟之後進行。
提供一種記憶體陣列。記憶體陣列包括數個記憶胞。記憶胞各包括第一導線、第二導線與記憶裝置。記憶裝置包括第一電極層、第二電極層與固態電解質結構。第一電極層電性連接至第一導線。第二電極層電性連接至第二導線。固態電解質結構鄰接在第一電極層與第二電極層之間。第二電極層為移動金屬離子的來源。移動金屬離子可移動至固態電解質結構中。
下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
第1圖繪示根據一實施例之記憶裝置102的剖面圖。記憶裝置102包括第一電極層104、第二電極層106與固態電解質結構108。固態電解質結構108包括第一固態電解質層110與第二固態電解質層112。第一固態電解質層110鄰接在第一電極層104與第二固態電解質層112之間。第二固態電解質層112鄰接在第一固態電解質層110與第二電極層106之間。實施例並不限於使用具有兩個固態電解質層的固態電解質結構108。於其他實施例中，固態電解質結構(未顯示)可具有單一個固態電解質層。
請參照第1圖，於實施例中，第一電極層104為不易提供移動金屬離子的導體。第二電極層106為移動金屬離子的來源，其中移動金屬離子可移動至固態電解質結構108中。第一固態電解質層110與第二固態電解質層112可為介電材料。第一固態電解質層110的介電係數可大於第二固態電解質層112的介電係數。第一固態電解質層110對於移動金屬離子的可溶性可大於第二固態電解質層112對於移動金屬離子的可溶性。第二電極層106對於移動金屬離子的可溶性可大於第二固態電解質層112對於移動金屬離子的可溶性。舉例來說，第一電極層104可包括高導電性材料例如鉑(Pt)。第二電極層106可包括含有移動金屬之鍺銻碲化物(Germanium Antimony Telluride; GST)的高導電性材料，例如Cu-GST、Au-GST、Zn-GST等等，其中例如Cu、Au、Zn係用作移動金屬。第一固態電解質層110可包括氧化鉿(Hf-oxide)、氧化鋯(Zr-oxide)、或氧化鉭(Ta-oxide)。第二固態電解質層112可包括氧化矽、氮化矽、或氮氧化矽。
請參照第1圖，於一實施例中，記憶裝置102可具有第一臨界電壓Vt1、第二臨界電壓Vt2、第三臨界電壓Vt3與第四臨界電壓Vt4。於實施例中，第一臨界電壓Vt1係為使記憶裝置102處在設定狀態的臨界電壓Vt-set。第二臨界電壓Vt2係為讀取記憶裝置102之設定狀態的臨界電壓Vt-read set。第三臨界電壓Vt3係為使記憶裝置102處在重設狀態的臨界電壓Vt-reset。第四臨界電壓Vt4係為讀取記憶裝置102之重設狀態的臨界電壓Vt-read reset。於一實施例中，第一臨界電壓Vt1、第二臨界電壓Vt2與第四臨界電壓Vt4具有相同的極性，例如皆為正電壓。第三臨界電壓Vt3可具有相反的極性，例如負電壓。於實施例中，第一臨界電壓Vt1的絕對值係大於第二臨界電壓Vt2的絕對值。這裡所指的臨界電壓可以第二電極層106相對於第一電極層104作討論。
請參照第1圖，於一實施例中，記憶裝置102係為雙端電極的記憶裝置，例如例如導電橋式隨機存取記憶體(Conductive Bridging RAM; CBRAM)。實施例之記憶裝置102可應用混合型離子電子導體(Mixed-ionic-electronic-conduction; MIEC)、雙向定限交換(Ovonic Threshold Switch,OTS)材料等等。
以下利用第1圖至第3圖說明記憶裝置102的操作方法。這裡所指的偏壓可以第二電極層106相對於第一電極層104作討論，舉例來說，當第一電極層104接地時，偏壓等於施加在第二電極層106的電壓。
記憶裝置102的操作方法包括使記憶裝置102處在設定狀態。
於實施例中，使記憶裝置102處在設定狀態的方法包括提供第一偏壓BV1至如第1圖所示之記憶裝置102。第一偏壓BV1的絕對值係實質上大於、等於用以使記憶裝置102處在設定狀態的第一臨界電壓Vt1的絕對值。如此，使得移動金屬離子從第二電極層106移動至第二固態電解質層112與第一固態電解質層110，而形成鄰接在第一電極層104與第二電極層106之間的導電橋114，如第2圖所示，因此記憶裝置102具有電性導通的特性。
使記憶裝置102處在設定狀態的方法可包括在記憶裝置102具有導電特性之後，停止提供第一偏壓BV1至記憶裝置102，例如使第一偏壓BV1為零，或不施加任何電壓至第一電極層104與第二電極層106，以使導電橋114中的移動金屬離子自發性地移出第二固態電解質層112而斷裂，如第3圖所示，斷裂的程度為第二固態電解質層112中實質上不存在移動金屬離子，因此記憶裝置102具有電性阻斷的特性。移動金屬離子自發性地移出第二固態電解質層112係由於移動金屬離子被第一固態電解質層110與第二電極層106吸收所致，其中第一固態電解質層110與第二電極層106對於移動金屬離子的可溶性可大於第二固態電解質層112對於移動金屬離子的可溶性。
在使記憶裝置102處在設定狀態的步驟中，藉由移動金屬離子自發性地移出第二固態電解質層112而使導電橋114斷裂(第3圖)，斷裂的程度為第二固態電解質層112中實質上不存在移動金屬離子，且使記憶裝置102具有電性阻斷的特性並不是非常快速，而是需要花費特定的緩衝時間(relaxation time)，這緩衝時間會影響記憶裝置102的效率，也可能導致記憶體陣列中未選擇的記憶裝置102在緩衝時間內發生漏電流的問題。因此，在實施例中，在提供第一偏壓BV1以形成鄰接在第一電極層104與第二電極層106之間的導電橋114，且記憶裝置102具有電性導通的特性(如第2圖所示)之後，係提供回復偏壓Vr1至記憶裝置102，以加速導電橋114從第二固態電解質層112斷裂(如第3圖)的效率。如此能提升記憶裝置102的設定效率，也能避免漏電流的問題。於一實施例中，回復偏壓Vr1的極性係相反於第一偏壓BV1的極性。舉例來說，第一偏壓BV1為正電壓，回復偏壓Vr1為負電壓。在實施例中，提供回復偏壓Vr1的步驟可在停止提供第一偏壓BV1的瞬間立即施行，或在停止提供第一偏壓BV1後一可接受的時間(小於緩衝時間)內進行。
於實施例中，在使在使記憶裝置102處在設定狀態之後，係讀取記憶裝置102的設定狀態。
讀取記憶裝置102的設定狀態的方法包括提供第二偏壓BV2至記憶裝置102，以使如第3圖所示具有電性阻斷之特性的記憶裝置102，其斷裂的導電橋114與來自第二電極層106的移動金屬離子堆積、連接成如第2圖所示之鄰接在第一電極層104與第二電極層106之間的導電橋114，而變成具有電性導通的特性。於實施例中，第二偏壓BV2的絕對值係實質上大於、等於用以讀取記憶裝置102之設定狀態的第二臨界電壓Vt2的絕對值。於一實施例中，第二偏壓BV2的極性係相同於第一偏壓BV1的極性，例如為正電壓。
讀取記憶裝置102的設定狀態的方法可包括在記憶裝置102具有導電特性之後，停止提供第二偏壓BV2至記憶裝置102，例如使第二偏壓BV2為零，或不施加任何電壓至第一電極層104與第二電極層106，以使第2圖所示之導電橋114中的移動金屬離子自發性地移出第二固態電解質層112而斷裂，如第3圖所示，斷裂的程度為第二固態電解質層112中實質上不存在移動金屬離子，因此記憶裝置102具有電性阻斷的特性。移動金屬離子自發性地移出第二固態電解質層112係由於移動金屬離子被第一固態電解質層110與第二電極層106吸收所致，其中第一固態電解質層110與第二電極層106對於移動金屬離子的可溶性可大於第二固態電解質層112對於移動金屬離子的可溶性。
在讀取記憶裝置102的設定狀態的步驟中，藉由移動金屬離子自發性地移出第二固態電解質層112而使導電橋114斷裂(第3圖)，斷裂的程度為第二固態電解質層112中實質上不存在移動金屬離子，且使記憶裝置102具有電性阻斷的特性並不是非常快速，而是需要花費特定的緩衝時間(relaxation time)，這緩衝時間會影響記憶裝置102的讀取效率、讀取準確度與讀取總量(read through-put)，也可能導致記憶體陣列中未選擇的記憶裝置102在緩衝時間內發生漏電流的問題。因此，在實施例中，在提供第二偏壓BV2以形成鄰接在第一電極層104與第二電極層106之間的導電橋114，且記憶裝置102具有電性導通的特性(如第2圖所示)之後，係提供回復偏壓Vr2至記憶裝置102，以加速導電橋114從第二固態電解質層112斷裂(如第3圖)的效率。如此能提升記憶裝置102的讀取效率、讀取準確度與讀取總量，也能避免漏電流的問題。於一實施例中，回復偏壓Vr2的極性係相反於第二偏壓BV2的極性。舉例來說，第二偏壓BV2為正電壓，回復偏壓Vr2為負電壓。在實施例中，提供回復偏壓Vr2的步驟可在停止提供第二偏壓BV2的瞬間立即施行，或在停止提供第二偏壓BV2後一可接受的時間(小於緩衝時間)內進行。
於實施例中，在讀取記憶裝置102的設定狀態之後，係使記憶裝置102處在重設狀態。
使記憶裝置102處在重設狀態的方法包括提供第三偏壓BV3至記憶裝置102，以使固態電解質結構108中的移動金屬離子實質上全部被吸引回第二電極層106中，而回復記憶裝置102成如第1圖所示的情況。於實施例中，第三偏壓BV3的極性係相反於第一偏壓BV1的極性與第二偏壓BV2的極性。舉例來說，第三偏壓BV3係負電壓。第三偏壓BV3的絕對值係實質上大於、等於記憶裝置102之第三臨界電壓Vt3的絕對值。於實施例中，回復偏壓Vr1、Vr2的極性相同於第三偏壓BV3的極性。回復偏壓Vr1、Vr2的絕對值小於第三偏壓BV3的絕對值。
於實施例中，在使在使記憶裝置102處在重設狀態之後，係讀取記憶裝置102的重設狀態。
讀取記憶裝置102的重設狀態的方法可包括提供第四偏壓BV4至記憶裝置102，以使如第1圖所示具有電性阻斷之特性的記憶裝置102，從第二電極層106中移出移動金屬離子至固態電解質結構108中，而形成如第2圖所示之鄰接在第一電極層104與第二電極層106之間的導電橋114，轉而變成具有電性導通的特性。於實施例中，第四偏壓BV4的極性係相反於第三偏壓BV3的極性。舉例來說，第四偏壓BV4為正電壓。第四偏壓BV4的絕對值係實質上大於、等於記憶裝置102之第四臨界電壓Vt4的絕對值。在一些實施例中，讀取記憶裝置102的重設狀態的方法可包括在記憶裝置102具有導電特性之後，停止提供第四偏壓BV4至記憶裝置102。
實施例之記憶裝置102的操作方法可應用在各種雙端電極的記憶裝置，例如導電橋式隨機存取記憶體(Conductive Bridging RAM; CBRAM)、混合型離子電子導體(Mixed-ionic-electronic-conduction; MIEC)、雙向定限交換(Ovonic Threshold Switch,OTS)材料等等。
第4圖繪示根據一實施例之記憶體陣列。記憶體陣列包括數個記憶胞216。記憶胞216各包括第一導線218、第二導線220與記憶裝置202。記憶裝置202可類似第1圖所示的記憶裝置102。於一實施例中，記憶裝置202係為雙端電極的記憶裝置，例如CBRAM。記憶裝置202的第一電極層204係電性連接至第一導線218。記憶裝置202的第二電極層206電性連接至第二導線220。第一導線218可為字元線與位元線其中之一。第二導線220可為字元線與位元線其中之另一。
請參照第4圖，記憶體陣列的操作方法利用第一導線218與第二導線220施加偏壓至記憶裝置202，以進行如第1圖至第3圖說明的設定、重設、讀取、施加回復偏壓等等的步驟，並感測讀取的記憶裝置202，同時避免漏電流的問題發生在未選擇的記憶裝置202中。
請參照第4圖，在一實施例中，第一導線218與第二導線220之間只有電性連接記憶裝置202，因此能實現純的單一個電阻交叉陣列(pure 1R cross-point array)，並不需要使用額外的驅動、存取裝置。因此，記憶體陣列可具有高的元件密度與低的製造成本。
第5圖為一實施例中記憶裝置的電性圖，其中在第一次正的讀取偏壓(1st
read)與第二次正的讀取偏壓(2st
read)之間有施加負的回復偏壓。從第5圖可發現，即使兩次讀取偏壓施加時間的間隔很短，記憶裝置在施加第二次讀取偏壓仍具有臨界切換(threshold switching)的特性。
第6圖為一比較例中記憶裝置的電性圖，其中在第一次正的讀取偏壓(1st
read)與第二次正的讀取偏壓(2st
read)之間並沒有施加負的回復偏壓。從第6圖可發現，即使兩次讀取偏壓施加時間的間隔很長，記憶裝置在施加第二次讀取偏壓仍不具有臨界切換(threshold switching)的特性。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102、202．．．記憶裝置
104、204．．．第一電極層
106、206．．．第二電極層
108．．．固態電解質結構
110．．．第一固態電解質層
112．．．第二固態電解質層
114．．．導電橋
216．．．記憶胞
218．．．第一導線
220．．．第二導線
第1圖為根據一實施例之記憶裝置的示意圖。
第2圖為根據一實施例之記憶裝置的示意圖。
第3圖為根據一實施例之記憶裝置的示意圖。
第4圖為根據一實施例之記憶體陣列的示意圖。
第5圖為一實施例中記憶裝置的電性圖。
第6圖為一比較例中記憶裝置的電性圖。
102．．．記憶裝置
104．．．第一電極層
106．．．第二電極層
108．．．固態電解質結構
110．．．第一固態電解質層
112．．．第二固態電解質層
114．．．導電橋
Claims (9)
- 一種記憶裝置的操作方法，包括：使一記憶裝置處在設定狀態，方法包括提供一第一偏壓至該記憶裝置；讀取該記憶裝置的設定狀態，方法包括提供一第二偏壓至該記憶裝置；其中，使該記憶裝置處在設定狀態之方法及讀取該記憶裝置的設定狀態之方法中的至少一方法更包括：提供一回復偏壓至該記憶裝置，其中提供該回復偏壓的步驟係在提供該第一偏壓的步驟或提供該第二偏壓的步驟之後進行，該回復偏壓的極性係相反於該第一偏壓的極性與該第二偏壓的極性。
- 如申請專利範圍第1項所述之記憶裝置的操作方法，其中提供該回復偏壓的步驟係在提供該第一偏壓的步驟與提供該第二偏壓的步驟之間進行。
- 如申請專利範圍第1項所述之記憶裝置的操作方法，其中提供該回復偏壓的步驟係在提供該第一偏壓的步驟與提供該第二偏壓的步驟之後進行。
- 如申請專利範圍第1項所述之記憶裝置的操作方法，其中該第一偏壓係實質上大於、等於用以使該記憶裝置處在設定狀態的一第一臨界電壓，該第二偏壓係實質上大於、等於用以讀取該記憶裝置之設定狀態的一第二臨界 電壓。
- 如申請專利範圍第1項所述之記憶裝置的操作方法，其中該記憶裝置具有一第一臨界電壓與一第二臨界電壓，該第一臨界電壓與該第二臨界電壓具有相同的極性，該第一臨界電壓的絕對值不同於該第二臨界電壓的絕對值。
- 如申請專利範圍第5項所述之記憶裝置的操作方法，其中該第一臨界電壓係為使該記憶裝置處在設定狀態的臨界電壓，該第二臨界電壓係為讀取該記憶裝置之設定狀態的臨界電壓。
- 如申請專利範圍第5項所述之記憶裝置的操作方法，其中該第一臨界電壓的絕對值係大於該第二臨界電壓的絕對值。
- 一種記憶體陣列的操作方法，包括：使電性連接在一字元線與一位元線之間的一雙端電極的記憶裝置處在設定狀態，方法包括藉由該字元線與該位元線提供一第一偏壓至該雙端電極的記憶裝置；讀取該雙端電極的記憶裝置的設定狀態，方法包括藉由該字元線與該位元線提供一第二偏壓至該雙端電極的記憶裝置；其中， 使該雙端電極的記憶裝置處在設定狀態之方法及讀取該雙端電極的記憶裝置的設定狀態之方法中的至少一方法更包括：藉由該字元線與該位元線提供一回復偏壓至該雙端電極的記憶裝置，其中提供該回復偏壓的步驟係在提供該第一偏壓的步驟或提供該第二偏壓的步驟之後進行，該回復偏壓的極性係相反於該第一偏壓的極性與該第二偏壓的極性。
- 一種記憶體陣列，包括數個記憶胞，其中該些記憶胞各包括：一第一導線；一第二導線；以及一記憶裝置，包括：一第一電極層，電性連接至該第一導線；一第二電極層，電性連接至該第二導線，該第二電極層包括含有移動金屬之鍺銻碲化物的高導電性材料；以及一固態電解質結構，鄰接在該第一電極層與該第二電極層之間，其中該第二電極層為移動金屬離子的來源，該些移動金屬離子可移動至該固態電解質結構中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101127398A TWI511142B (zh) | 2012-07-30 | 2012-07-30 | 記憶裝置的操作方法與記憶體陣列及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101127398A TWI511142B (zh) | 2012-07-30 | 2012-07-30 | 記憶裝置的操作方法與記憶體陣列及其操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201405564A TW201405564A (zh) | 2014-02-01 |
| TWI511142B true TWI511142B (zh) | 2015-12-01 |
Family
ID=50550094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101127398A TWI511142B (zh) | 2012-07-30 | 2012-07-30 | 記憶裝置的操作方法與記憶體陣列及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI511142B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI603338B (zh) * | 2016-04-27 | 2017-10-21 | 國立中山大學 | 用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7894253B2 (en) * | 2006-10-27 | 2011-02-22 | Qimonda Ag | Carbon filament memory and fabrication method |
| US20110310655A1 (en) * | 2010-06-18 | 2011-12-22 | Franz Kreupl | Composition Of Memory Cell With Resistance-Switching Layers |
-
2012
- 2012-07-30 TW TW101127398A patent/TWI511142B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7894253B2 (en) * | 2006-10-27 | 2011-02-22 | Qimonda Ag | Carbon filament memory and fabrication method |
| US20110310655A1 (en) * | 2010-06-18 | 2011-12-22 | Franz Kreupl | Composition Of Memory Cell With Resistance-Switching Layers |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201405564A (zh) | 2014-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI597725B (zh) | 用於雙端點記憶體的選擇器裝置 | |
| US8824188B2 (en) | Operating method for memory device and memory array and operating method for the same | |
| US9847123B2 (en) | Multi-bit ferroelectric memory device and methods of forming the same | |
| TWI591815B (zh) | 電阻式記憶體裝置 | |
| US9318701B2 (en) | Low voltage embedded memory having cationic-based conductive oxide element | |
| TW201712683A (zh) | 用於交叉點式陣列之雙向存取的裝置及方法 | |
| JP5450911B2 (ja) | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 | |
| CN103314411A (zh) | 非易失性存储元件的数据写入方法和非易失性存储装置 | |
| JP6482959B2 (ja) | 半導体記憶装置 | |
| EP2945161A1 (fr) | Procede de de determination de parametres de programmation servant a programmer une memoire vive resistive | |
| JP2006134398A (ja) | 記憶装置及び半導体装置 | |
| US20160079523A1 (en) | Low voltage embedded memory having conductive oxide and electrode stacks | |
| TWI511142B (zh) | 記憶裝置的操作方法與記憶體陣列及其操作方法 | |
| US20140027706A1 (en) | Switching device and operating method for the same and memory array | |
| TWI626654B (zh) | 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法 | |
| TWI786125B (zh) | 用於記憶體裝置操作的方法、系統、及裝置 | |
| CN103578532B (zh) | 存储装置的操作方法与存储器阵列及其操作方法 | |
| TWI485701B (zh) | 切換裝置及其操作方法與記憶體陣列 | |
| US7423902B2 (en) | Storage device and semiconductor apparatus | |
| US9865343B2 (en) | Method for reading out a resistive memory cell and a memory cell for carrying out the method | |
| EP3029680A1 (fr) | Procede de programmation d'une memoire vive resistive | |
| CN103579498A (zh) | 切换装置及其操作方法与存储器阵列 |