TWI603338B - 用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體 - Google Patents

用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體 Download PDF

Info

Publication number
TWI603338B
TWI603338B TW105113174A TW105113174A TWI603338B TW I603338 B TWI603338 B TW I603338B TW 105113174 A TW105113174 A TW 105113174A TW 105113174 A TW105113174 A TW 105113174A TW I603338 B TWI603338 B TW I603338B
Authority
TW
Taiwan
Prior art keywords
zero potential
resistive memory
signal
potential
reply
Prior art date
Application number
TW105113174A
Other languages
English (en)
Other versions
TW201738899A (zh
Inventor
張鼎張
張冠張
蔡宗鳴
蘇郁庭
潘致宏
Original Assignee
國立中山大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中山大學 filed Critical 國立中山大學
Priority to TW105113174A priority Critical patent/TWI603338B/zh
Priority to US15/203,443 priority patent/US9620211B1/en
Priority to CN201710089123.0A priority patent/CN107315536B/zh
Application granted granted Critical
Publication of TWI603338B publication Critical patent/TWI603338B/zh
Publication of TW201738899A publication Critical patent/TW201738899A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電 腦可讀取紀錄媒體
本發明係關於一種用於電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體；特別是關於一種用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體。
電阻式記憶體(RRAM)具有操作電壓低、讀寫速度快及元件微縮性高等優點，其構造係如M/I/M及M/I/M/I/M(互補式)等型態，有機會取代傳統的快閃記憶體(Flash Memory)以及動態隨機存取記憶體(DRAM)，成為下個世代的記憶體元件主流。
請參閱第1圖所示，習知電阻式記憶體9可具有二電極91及一變阻構件92，該變阻構件92可為單一材料構成或多種材料層組成的結構，該變阻構件92結合於該二電極91之間，其中一個電極91可用於接地，另一個非用於接地的電極91可電性連接一電壓源V，用以提供不同電位值的電壓(如第2圖所示)，供該電阻式記憶體9進行至少一操作過程，如：設置程序P1(Set process)及重置程序P2(Reset process)，使該變阻構件92產生氧化/還原反應，而切換為低阻態(LRS)或高阻態(HRS)，用以儲存資料的兩種邏輯狀態(如：0或1)。
請參閱第3圖所示，習知電阻式記憶體隨著操作次數增加，該變阻構件92中的氧離子會逐漸逸散，導致高/低阻態的電阻值漸趨接近，如：該電阻式記憶體在操作一定次數(約1×108次)後，即因高/低阻態差距過小，而無法繼續操作且需更換元件。故，習知電阻式記憶體的使用壽命有待改善，除會增加資料儲存成本，且可靠度不佳。
有鑑於此，上述先前技術在實際使用時確有不便之處，亟需進一步改良，以提升其實用性。
本發明係提供一種用於修復電阻式記憶體的電控裝置，可提高電阻式記憶體的可靠度。
本發明另提供一種用於修復電阻式記憶體的方法，可提高電阻式記憶體的可靠度。
本發明另提供一種內儲程式之電腦程式產品，可供具有電控功能之電腦載入程式並執行，以提高電阻式記憶體的可靠度。
本發明另提供一種內儲程式之電腦可讀取紀錄媒體，可供具有電控功能之電腦載入程式並執行，以提高電阻式記憶體的可靠度。
本發明揭示一種用於修復電阻式記憶體的電控裝置，用以輸出至少一操作訊號及一回復訊號至該電阻式記憶體非用於接地的一電極，該電控裝置可包含相互耦接的一運算模組及一發訊模組，該運算模組依據一操作指令控制該發訊模組產生該操作訊號，使該操作訊號於一操作時間內由一零電位轉為一非零電位，再由該非零電位轉為該零電位，該運算模組判斷該操作訊號是否由該非零電位轉至該零電位，若判斷為是，該運算模組依據一回復指令控制該發訊模組產生該回復訊號，使該回復訊號由該零電位降至一負電位，維持一回復時間，再由該負電位升至該零電位，若判斷為否，該運算模組監視該操作訊號的電位；其中該運算模組累計該操 作訊號的輸出次數，直到該輸出次數等於一回復次數，該運算模組產生該回復指令，供該發訊模組產生該回復訊號，使該回復訊號由該零電位降至該負電位，維持該回復時間，再由該負電位升至該零電位。
本發明另揭示一種用於修復電阻式記憶體的方法，可供用於修復該電阻式記憶體之一電控裝置執行，該電控裝置用於電性連接該電阻式記憶體非用於接地的一電極，使該電極接收該電控裝置產生的一操作訊號及一回復訊號，該操作訊號於一操作時間內由一零電位轉為一非零電位，再由該非零電位轉為該零電位，該方法包含：若該操作訊號由該非零電位轉至該零電位，依據一回復指令使該回復訊號由該零電位降至一負電位，維持一回復時間，再由該負電位升至該零電位；其中累計該操作訊號的輸出次數直到等於一回復次數，產生該回復指令，使該回復訊號由該零電位降至該負電位，維持該回復時間，再由該負電位升至該零電位。
本發明另揭示一種內儲程式之電腦程式產品，當電腦載入該電腦程式並執行後，可完成上述之方法。
本發明另揭示一種內儲程式之電腦可讀取記錄媒體，當電腦載入該電腦程式並執行後，可完成上述之方法。
所述電控裝置於該回復時間可產生一正電訊號，用以輸出至該電阻式記憶體的另一電極；所述回復時間可大於1奈秒；所述非零電位之值為一正值或一負值；所述回復訊號之波形可為方波或梯形波；所述電控裝置之運算模組累計該操作訊號的輸出次數，直到該輸出次數等於一回復次數，該運算模組產生該回復指令，供該電控裝置之發訊模組產生該回復訊號，使該回復訊號由該零電位降至該負電位，維持該回復時間，再由該負電位升至該零電位。藉此，可防止該變阻構件中的氧離子逸散，保留足夠的氧離子用於氧化該變阻構件中的金屬絲，使該電阻式記憶體之阻態能適時回復。
上揭用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體，可於任意次數的操作過程後產生該回復訊號，該回復訊號可對該變阻構件施予電場作用力，可防止該變阻構件中的氧離子逸散，保留足夠的氧離子用於氧化該變阻構件中的金屬絲，使該電阻式記憶體之阻態得以適時回復，避免阻態過於模糊導致資料讀取錯誤，故可達成「提高元件可靠度」、「延長元件使用壽命」及「避免資料錯漏」等功效，改善習知電阻式記憶體上述問題。
〔本發明〕
1‧‧‧電控裝置
11‧‧‧運算模組
12‧‧‧發訊模組
P1‧‧‧設置程序
P2‧‧‧重置程序
P3‧‧‧回復程序
R‧‧‧電阻式記憶體
R1a,R1b‧‧‧電極
R2‧‧‧變阻構件
SA‧‧‧操作訊號
SB‧‧‧回復訊號
TA,TA’‧‧‧操作時間
TB‧‧‧回復時間
〔習知〕
9‧‧‧習知電阻式記憶體
91‧‧‧電極
92‧‧‧變阻構件
P1‧‧‧設置程序
P2‧‧‧重置程序
V‧‧‧電壓源
第1圖：係習知電阻式記憶體之使用示意圖。
第2圖：係習知電阻式記憶體之操作電壓曲線圖。
第3圖：係習知電阻式記憶體之阻態與操作次數的關係示意圖。
第4圖：係本發明之用於修復電阻式記憶體的電控裝置實施例的使用示意圖。
第5圖：係本發明之操作訊號與回復訊號的電壓曲線圖。
第6圖：係本發明之回復訊號應用於習知電阻式記憶體的阻態與操作次數的關係示意圖。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式，作詳細說明如下：本發明全文所述之方向性用語，例如「前」、「後」、「左」、「右」、「上(頂)」、「下(底)」、「內」、「外」、「側」等，主要係參考附加圖式的方向，各方向性用語僅用以輔助說明及理解本發明的各實施例，非用以限制本發明。
請參閱第4圖所示，其係本發明之用於修復電阻式記憶體的 電控裝置實施例的使用示意圖。其中，該電控裝置1可用以產生至少一操作訊號SA及一回復訊號SB(如第5圖所示)，該操作訊號SA及回復訊號SB可輸送至一電阻式記憶體R非用於接地的一電極R1a，該電控裝置1可控制該操作訊號SA於一操作時間TA或TA’內由一零電位轉為一非零電位(如：正、負電位)，再由該非零電位轉為該零電位，若該操作訊號SA由該非零電位轉至該零電位，該電控裝置1可控制該回復訊號SB由該零電位降至一負電位，維持一回復時間TB，再由該負電位升至該零電位。以下舉例說明其實施態樣，惟不以此為限。
舉例而言，如第4圖所示，該電阻式記憶體R可為各式電阻式記憶體，如：M/I/M(如第1圖所示)或M/I/M/I/M構造等，該電阻式記憶體R可設有二電極R1a、R1b(如：TiN或Ag等導電材料)及一變阻構件R2(如：僅由單層SiO2材料或由多層材料構成等)，惟不以此為限；該變阻構件R2結合於該二電極R1a、R1b之間，其中一電極R1a可電性連接該電控裝置1，另一電極R1b可用於接地，亦可利用切換開關由接地改為提供正電吸引力(如：連接一正電訊號)。
其中，如第4及5圖所示，該電控裝置1可為具電訊控制功能的電腦(computer)、嵌入式系統(Embedded System)、系統單晶片(SoC)、特殊功能積體電路(ASIC)、電源供應器(power supply)或訊號產生器(signal generator)等，該電控裝置1可執行一訊號產生邏輯/程式，用以產生該操作訊號SA及回復訊號SB。在此實施例中，該電控裝置1可為一可程式化電源供應器，惟不以此為限；另，該操作訊號SA可供該電阻式記憶體R進行至少一操作過程(operation process)，如：由該零電位(即電壓值為0V)轉為正電位(即電壓值為正值)，再由正電位轉為該零電位，以進行一設置程序P1(Set process)；或者，由該零電位轉為負電位(即電壓值為負值)，再由負電位轉為該零電位，以進行一重置程序P2(Reset process)。
另一方面，當該電阻式記憶體R進行一定次數的操作過程後，該電控裝置1可產生該回復訊號SB，如：若該操作訊號SA由該正/負電位轉至該零電位，該電控裝置1可控制該回復訊號SB由該零電位降至負電位，維持該回復時間TB(如：大於1奈秒，ns)，再由負電位升至該零電位，供該電阻式記憶體R進行一回復程序P3(Recovery process)。以下舉例說明該電控裝置1內部軟硬體協同運作之態樣，惟不以此為限。
舉例而言，如第4及5圖所示，該電控裝置1可包含相互耦接的一運算模組11及一發訊模組12，該運算模組11及發訊模組12可為協同運作的軟體或硬體模組，該運算模組11可依據一操作指令(如：人為輸入或由電子裝置產生的命令)控制該發訊模組12產生該操作訊號SA，使該操作訊號SA於該操作時間TA或TA’內由該零電位轉為該非零電位，再由該非零電位轉為該零電位，該運算模組11可判斷該操作訊號SA是否由該非零電位轉至該零電位，若判斷為「是」，該運算模組11可依據一回復指令控制該發訊模組12產生該回復訊號SB，使該回復訊號SB由該零電位降至該負電位，維持該回復時間TB，再由該負電位升至該零電位，若判斷為「否」，該運算模組11可持續監視該操作訊號SA的電位。
其中，該電控裝置1之運算模組11還可累計(accumulate)該操作訊號SA的輸出次數，直到該輸出次數等於該運算模組11預存的一回復次數(如：1×108次)，該運算模組11即可產生該回復指令，供該發訊模組12產生該回復訊號SB，使該回復訊號SB由該零電位降至該負電位，維持該回復時間，再由該負電位升至該零電位，該回復訊號SB之波形可為具有負電位之方波或梯形波等多邊形波，使該電阻式記憶體R維持良好性能，惟不以此為限。
值得注意的是，如第4圖所示，在上述操作過程中，由於該 電極R1a會帶有正電而對帶負電的氧離子產生吸引力，使氧離子會逐漸往該電極R1a擴散，為防止氧離子永久脫離該變阻構件R2，可適時令該電極R1a帶有防止該氧離子擴散的電位。舉例而言，如第5圖所示，在該回復程序P3中，該電阻式記憶體R之變阻構件R2可藉由負電位的電能，對該變阻構件R2持續施予電場作用力，如：利用該變阻構件R2周圍的電極R1a於氧離子擴散方向提供負電排斥力，用以防止該變阻構件R2中的氧離子逸散，同時，若將相反方向之電極R1b由接地改為提供正電吸引力，則可提高效果，以保留足夠的氧離子用於氧化該變阻構件R2中的金屬絲(filament)，經操作一定次數後，仍能使該電阻式記憶體R之高、低阻態(HRS、LRS)維持一定差距(如第6圖所示)，令該電阻式記憶體R的阻態記憶功能適時被修復，可以改善習知電阻式記憶體因高/低阻態差距過小而無法繼續操作之問題(如第3圖所示)。
請再參閱第4及5圖所示，本發明之用於修復電阻式記憶體的方法實施例，可供用於回復該電阻式記憶體R的阻態之一電控裝置1執行，該電控裝置1可用於電性連接該電阻式記憶體R非用於接地的一電極R1a，使該電極R1a接收該電控裝置1產生的操作訊號SA及回復訊號SB，該操作訊號SA可於該操作時間TA內由該零電位轉為該非零電位，再由該非零電位轉為該零電位，該方法實施例主要可包含：若該操作訊號SA由該非零電位轉至該零電位，該電控裝置1可產生該回復訊號SB，該回復訊號SB可於該回復時間TB內由該零電位降至該負電位，再由該負電位升至該零電位。在此實施例中，該方法與電控裝置實施例之回復時間、非零電位之值、回復訊號之波形及產生方式大致相同，在此容不贅述。
此外，本發明之用於修復電阻式記憶體的方法實施例還可利用程式語言(Program Language，如：C++、Java等)撰成電腦程式(如：上述訊號產生程式)，其程式碼(Program Code)的撰寫方式係其所屬技術 領域中具有通常知識者可以理解，用以產生一種內儲程式之電腦程式產品，該電腦程式產品還可儲存於一種內儲程式之電腦可讀取紀錄媒體，如：各式記憶體、記憶卡、硬碟、光碟或USB隨身碟等，當電腦(如：上述電控裝置1或具有電控功能的嵌入式系統等)載入上述程式並執行後，可完成本發明之方法實施例，亦可作為本發明之電控裝置實施例之軟硬體協同運作的依據。
藉此，本發明之用於修復電阻式記憶體的電控裝置、方法及內儲程式之電腦可讀取記錄媒體實施例，可於任意次數的操作過程後產生該回復訊號，該回復訊號可對該變阻構件施予電場作用力，可防止該變阻構件中的氧離子逸散，保留足夠的氧離子用於氧化該變阻構件中的金屬絲，使該電阻式記憶體之阻態得以適時回復區別性，避免高、低阻態過於接近導致資料讀取錯誤，故可達成「提高元件可靠度」、「延長元件使用壽命」及「避免資料錯漏」等功效。
雖然本發明已利用上述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
P1‧‧‧設置程序
P2‧‧‧重置程序
P3‧‧‧回復程序
SA‧‧‧操作訊號
SB‧‧‧回復訊號
TA,TA’‧‧‧操作時間
TB‧‧‧回復時間

Claims (12)

  1. 一種用於修復電阻式記憶體的電控裝置，用以輸出至少一操作訊號及一回復訊號至該電阻式記憶體非用於接地的一電極，該電控裝置包含相互耦接的一運算模組及一發訊模組，該運算模組依據一操作指令控制該發訊模組產生該操作訊號，使該操作訊號於一操作時間內由一零電位轉為一非零電位，再由該非零電位轉為該零電位，該運算模組判斷該操作訊號是否由該非零電位轉至該零電位，若判斷為是，該運算模組依據一回復指令控制該發訊模組產生該回復訊號，使該回復訊號由該零電位降至一負電位，維持一回復時間，再由該負電位升至該零電位，若判斷為否，該運算模組監視該操作訊號的電位；其中該運算模組累計該操作訊號的輸出次數，直到該輸出次數等於一回復次數，該運算模組產生該回復指令，供該發訊模組產生該回復訊號，使該回復訊號由該零電位降至該負電位，維持該回復時間，再由該負電位升至該零電位。
  2. 根據申請專利範圍第1項所述之用於修復電阻式記憶體的電控裝置，其中於該回復時間另產生一正電訊號，用以輸出至該電阻式記憶體的另一電極。
  3. 根據申請專利範圍第1項所述之用於修復電阻式記憶體的電控裝置，其中該回復時間大於1奈秒。
  4. 根據申請專利範圍第1項所述之用於修復電阻式記憶體的電控裝置，其中該非零電位之值為一正值或一負值。
  5. 根據申請專利範圍第1項所述之用於修復電阻式記憶體的電控裝置，其中該回復訊號之波形為方波或梯形波。
  6. 一種用於修復電阻式記憶體的方法，供用於修復該電阻式記憶體之一電控裝置執行，該電控裝置用於電性連接該電阻式記憶體非用於接地的一 電極，使該電極接收該電控裝置產生的一操作訊號及一回復訊號，該操作訊號於一操作時間內由一零電位轉為一非零電位，再由該非零電位轉為該零電位，該方法包含：若該操作訊號由該非零電位轉至該零電位，依據一回復指令使該回復訊號由該零電位降至一負電位，維持一回復時間，再由該負電位升至該零電位；其中累計該操作訊號的輸出次數直到等於一回復次數，產生該回復指令，使該回復訊號由該零電位降至該負電位，維持該回復時間，再由該負電位升至該零電位。
  7. 根據申請專利範圍第6項所述之用於修復電阻式記憶體的方法，其中於該回復時間另產生一正電訊號，用以輸出至該電阻式記憶體的另一電極。
  8. 根據申請專利範圍第6項所述之用於修復電阻式記憶體的方法，其中該回復時間大於1奈秒。
  9. 根據申請專利範圍第6項所述之用於修復電阻式記憶體的方法，其中該非零電位之值為一正值或一負值。
  10. 根據申請專利範圍第6項所述之用於修復電阻式記憶體的方法，其中該回復訊號之波形為方波或梯形波。
  11. 一種內儲程式之電腦程式產品，當電腦載入該電腦程式並執行後，可完成如請求項6至10項中任一項所述之方法。
  12. 一種內儲程式之電腦可讀取記錄媒體，當電腦載入該電腦程式並執行後，可完成如請求項6至10項中任一項所述之方法。
TW105113174A 2016-04-27 2016-04-27 用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體 TWI603338B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105113174A TWI603338B (zh) 2016-04-27 2016-04-27 用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體
US15/203,443 US9620211B1 (en) 2016-04-27 2016-07-06 Maintaining device, maintenance method, computer program product, and computer readable medium
CN201710089123.0A CN107315536B (zh) 2016-04-27 2017-02-20 用于修复电阻式内存的电控装置、方法、内储程序的计算机程序产品及可读取记录媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105113174A TWI603338B (zh) 2016-04-27 2016-04-27 用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體

Publications (2)

Publication Number Publication Date
TWI603338B true TWI603338B (zh) 2017-10-21
TW201738899A TW201738899A (zh) 2017-11-01

Family

ID=58461802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113174A TWI603338B (zh) 2016-04-27 2016-04-27 用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體

Country Status (3)

Country Link
US (1) US9620211B1 (zh)
CN (1) CN107315536B (zh)
TW (1) TWI603338B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511142B (zh) * 2012-07-30 2015-12-01 Macronix Int Co Ltd 記憶裝置的操作方法與記憶體陣列及其操作方法
US9064563B2 (en) * 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US8981327B1 (en) * 2013-12-23 2015-03-17 Intermolecular, Inc. Carbon-doped silicon based selector element
US9246092B1 (en) * 2014-11-26 2016-01-26 Intermolecular, Inc. Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application

Also Published As

Publication number Publication date
US9620211B1 (en) 2017-04-11
CN107315536A (zh) 2017-11-03
TW201738899A (zh) 2017-11-01
CN107315536B (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
US11024378B2 (en) Memory systems and memory programming methods
US8467226B2 (en) Programming an array of resistance random access memory cells using unipolar pulses
TW201727630A (zh) 閂鎖裝置及方法
KR101566949B1 (ko) 가변구조형 ｐｕｆ 장치 및 그의 동작 방법
TWI404062B (zh) 燒錄（ｐｒｏｇｒａｍｍｉｎｇ）、讀取及抹除記憶體-二極體陣列中之記憶體-二極體之方法
TW201737627A (zh) 利用相關電子開關的一次及多次程式化
US11527286B2 (en) Voltage drivers with reduced power consumption during polarity transition
TW202008174A (zh) 斷電保護方法及系統
TWI514384B (zh) 半導體記憶體裝置與其驅動方法
TW201514995A (zh) 具有覆寫能力及低寫入放大的非揮發性記憶體
US20190221260A1 (en) Power on reset method for resistive memory storage device
US9013946B2 (en) Apparatus and method to manage energy capacity of a backup power supply
US9824733B2 (en) Resistive memory and operating method for performing a forming operation thereof
CN104380385A (zh) 包含电流合规电路的设备及方法
TWI552148B (zh) 具電阻式及電容式儲存元件之記憶體胞元
US11967953B2 (en) Non-volatile Boolean logic circuit based on memristors and operation method thereof
TWI603338B (zh) 用於修復電阻式記憶體的電控裝置、方法、內儲程式之電腦程式產品及電腦可讀取紀錄媒體
KR101593164B1 (ko) 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법
CN106816170B (zh) 电阻式记忆胞的写入方法及电阻式内存
US20160211018A1 (en) Memory cell dynamic grouping using write detection
US20140136852A1 (en) Secure circuit integrated with memory layer
US11114156B2 (en) Read spike mitigation in integrated circuit memory
CN107430889A (zh) 半导体存储装置的改写方法以及半导体存储装置
WO2023019497A1 (en) Memory device and controlling method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees