KR101593164B1 - 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법 - Google Patents

저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법 Download PDF

Info

Publication number
KR101593164B1
KR101593164B1 KR1020140080708A KR20140080708A KR101593164B1 KR 101593164 B1 KR101593164 B1 KR 101593164B1 KR 1020140080708 A KR1020140080708 A KR 1020140080708A KR 20140080708 A KR20140080708 A KR 20140080708A KR 101593164 B1 KR101593164 B1 KR 101593164B1
Authority
KR
South Korea
Prior art keywords
resistance
change memory
resistance change
voltage
state
Prior art date
Application number
KR1020140080708A
Other languages
English (en)
Other versions
KR20160002027A (ko
Inventor
김문석
유상경
류석
이봉수
강준기
이상한
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140080708A priority Critical patent/KR101593164B1/ko
Publication of KR20160002027A publication Critical patent/KR20160002027A/ko
Application granted granted Critical
Publication of KR101593164B1 publication Critical patent/KR101593164B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Semiconductor Memories (AREA)

Abstract

저항변화 메모리의 장점인 높은 집적도와 빠른 읽기/쓰기를 그대로 유지하고 저항변화 전압값의 편차를 이용하는 실 난수 발생기 및 이의 동작방법을 제시한다. 제시된 실 난수 발생기는 저항변화 메모리 단위 셀에 의해 난수를 생성하는 저항변화 메모리 어레이, 및 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시킨 후 셋 전압을 인가하여 저항변화 메모리 어레이에서 난수를 생성하게 하거나 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시킨 후 리셋 전압을 인가하여 저항변화 메모리 어레이에서 난수를 생성하게 하는 저항변화 메모리 컨트롤러를 포함한다.

Description

저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법{True random number generator using resistance random access memory and operating method thereof}
본 발명은 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법에 관한 것으로, 보다 상세하게는 저항변화 메모리의 저항변화 전압값의 편차를 이용하는 실 난수 발생기 및 이의 동작방법에 관한 것이다.
현재 실리콘 기반의 반도체 메모리 기술은 물리적 한계에 부딪히고 있다. 따라서 이를 극복하기 위한 여러 차세대 비휘발성 메모리 소자들이 연구되고 있다.
그 중에서 저항변화 메모리(RRAM : Resistance Random Access Memory)는 저항변화 물질이 전압의 조건에 따라 저항값이 달라지는 특성을 이용한 메모리 소자이다. 저항변화 메모리는 저항변화층을 중간에 두고 그 저항변화층의 상부 및 하부에 금속을 배치시킨 구조이다. 즉, 저항변화 메모리는 금속-저항변화층-금속의 간단한 구조로 메모리 동작이 가능하다. 그에 따라, 저항변화 메모리는 집적도 면에서 매우 유리하고, 비휘발성 메모리로 상용화된 플래시 메모리에 비해서 공정과정이 간단하여 공정 비용이 저렴하고 읽기/쓰기 속도도 빠른 장점이 있다.
한편, 정보보호 시스템의 경우에는 공격자들로부터 정보를 보호하기 위해 예측 불가능한 비트들을 하드웨어 기반으로 생성해내는 실 난수 발생기의 중요성이 커지고 있다. 그래서, Chein-Yuan Huang 등은 저항변화 메모리 전자소자의 임의적 전신잡음(random telegraph noise)에 의한 저항변화 메모리의 저항크기의 작은 변화를 활용하여, 이 저항크기의 작은 변화를 증폭기를 통해 증폭시켜 실 난수 발생기를 구현하였다. 이 방식에서 난수성 발생원은 해당 저항변화 메모리 전자소자의 저항변화층의 결함(defect) 구역의 전자의 랜덤한 포획 또는 배출(capture or emission) 동작이다. 이 원리를 이용하여 여러 선행 논문에서 MOSFET 과 플래시 메모리에도 난수 발생기 혹은 PUF(물리적 복제 불가능 회로 : Physically unclonable function)로 구현하였다.
관련 선행기술로는, 저항변화 메모리를 활용한 하드웨어 기반의 실 난수 발생기에 대한 내용이, 미국등록특허 제8680906호에 기재되어 있다.
다른 관련 선행기술로는, 저항변화 메모리(memristor)의 저항 값(RON,ROFF)의 편차를 디지털 회로를 사용하여 증폭시켜 PUF 회로로 구현시킨 내용이, Arxiv:1302.2191 이라는 학술지에 "mrPUF: A memristive device based physical unclonable function"(Omid Kavehei, Chun Hosung, Damith Ranasinghe, and Stan Skafidas, 2013.2)의 논문으로 게재되었다.
또 다른 관련 선행기술로는, 임의적 전신 잡음에 의한 저항값의 편차를 증폭시켜 실 난수 발생기로 활용한 내용이, IEEE electron device letters 라는 학술지에 "A contact-resistive random-access-memory based true random number generator"(Chien-Yuan Huang, Wen Chao Shen, Yuan-Heng Tseng, Ya-Chin King, and Chrong-Jung Lin. Vol.33, No.8, pp. 1108 - 1110, 2012.8)의 논문으로 게재되었다.
또 다른 관련 선행기술로는, 저항변화 메모리(memristor)를 통해 모델링이 불가능한 PUF를 구현시킨 내용이, 2012 IEEE Computer Society Annual Symposium on VLSI 이라는 학술지에 "Nano-PPUF: A memristor-based security primitive"(Jeyavijayan Rajendran, Garrett S. Rose, Ramesh Karri, and Miodrag Potkonjak, pp. 84 - 87, 2012.8)의 논문으로 게재되었다.
또 다른 관련 선행기술로는, 저항변화 메모리(memristor)의 2가지 성질을 이용하여 PUF로 구현 가능함을 제안한 내용이, 2013 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH) 이라는 학술지에 "Foundations of Memristor Based PUF Architectures"(Garrett S. Rose, Nathan McDonald, Lok-Kwong Yan, Bryant Wysocki, and Karen Xu, pp. 52 - 57, 2013.7)의 논문으로 게재되었다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 저항변화 메모리의 장점인 높은 집적도와 빠른 읽기/쓰기를 그대로 유지하고 저항변화 전압값의 편차를 이용하는 실 난수 발생기 및 이의 동작방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시양태에 따른 저항변화 메모리를 이용한 실 난수 발생기는, 저항변화 메모리 단위 셀이 어레이되어 있고, 상기 저항변화 메모리 단위 셀에 의해 난수를 생성하는 저항변화 메모리 어레이; 및 상기 저항변화 메모리 어레이에서 난수를 생성하게 하되, 상기 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시킨 후 셋 전압을 인가하여 상기 저항변화 메모리 어레이에서 난수를 생성하게 하거나 상기 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시킨 후 리셋 전압을 인가하여 상기 저항변화 메모리 어레이에서 난수를 생성하게 하는 저항변화 메모리 컨트롤러;를 포함한다.
상기 저항변화 메모리 컨트롤러는 상기 셋 전압의 산포의 중간값 또는 평균값을 상기 셋 전압으로 설정할 수 있다. 이때, 상기 셋 전압은 2V ~ 4.5V에서 설정될 수 있다.
상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)이고, 상기 셋 전압은 상기 제 1 저항상태에서 상기 제 2 저항상태로 변화하기 위한 전압일 수 있다.
상기 저항변화 메모리 컨트롤러는 상기 리셋 전압의 산포의 중간값 또는 평균값을 상기 리셋 전압으로 설정할 수 있다.
상기 리셋 전압은 상기 제 2 저항상태에서 상기 제 1 저항상태로 변화하기 위한 전압일 수 있다.
본 발명의 바람직한 실시양태에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작방법은, 저항변화 메모리 컨트롤러가, 저항변화 메모리 어레이내의 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시키는 단계; 상기 저항변화 메모리 컨트롤러가, 셋 전압을 상기 저항변화 메모리 단위 셀에게 인가하는 단계; 및 상기 저항변화 메모리 어레이가, 상기 셋 전압에 의해 난수를 생성하는 단계;를 포함한다.
본 발명의 다른 실시양태에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작방법은, 저항변화 메모리 컨트롤러가, 저항변화 메모리 어레이내의 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시키는 단계; 상기 저항변화 메모리 컨트롤러가, 리셋 전압을 상기 저항변화 메모리 단위 셀에게 인가하는 단계; 및 상기 저항변화 메모리 어레이가, 상기 리셋 전압에 의해 난수를 생성하는 단계;를 포함한다.
이러한 구성의 본 발명에 따르면 다음과 같은 효과가 있다.
높은 집적도와 빠른 쓰기/읽기 속도로 플래시 메모리에 이어 차세대 비휘발성 메모리로 주목받고 있는 저항변화 메모리는 메모리 기능뿐만 아니라 실 난수 발생기로 활용 가능하다. 그래서, 본 발명을 통해 저항변화 메모리의 장점인 높은 집적도와 빠른 쓰기/읽기 속도 특성을 유지하면서 실 난수 발생기로 활용가능하다.
본 발명은 저항변화 메모리의 설정 전압 값의 크기 변화만으로 실 난수 발생기의 구현이 가능하므로, 저항변화 메모리 컨트롤러의 전압 조건을 바꾸는 것만으로 매우 간편하게 구현 가능하다.
도 1은 본 발명에 채용되는 저항변화 메모리의 단면도이다.
도 2는 양극성 저항변화 메모리의 스위칭 특성을 나타낸 그래프이다.
도 3은 단극성 저항변화 메모리의 스위칭 특성을 나타낸 그래프이다.
도 4는 양극성 저항 변화를 설명하기 위한 입력 전압-출력 전류 곡선을 나타낸 도면이다.
도 5는 단극성 저항 변화를 설명하기 위한 입력 전압-출력 전류 곡선을 나타낸 도면이다.
도 6은 본 발명의 구현 원리인 저항변화 전압(VSET)의 편차를 실험적으로 보여주는 입력 전압- 출력 전류 곡선을 나타낸 도면이다.
도 7은 난수 비트를 얻기 위한 시간 - 입력 전압의 곡선을 나타낸 그래프이다.
도 8은 도 7의 시간 - 입력 전압의 곡선에 근거하여 입력 신호를 인가하였을 때의 난수 출력 전류를 보여주는 시간 - 출력 전류의 곡선을 나타낸 그래프이다.
도 9는 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 구성도이다.
도 10은 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작 방법을 설명하는 플로우차트로서, 저항변화 전압(VSET)을 통한 동작 방법을 설명하는 플로우차트이다.
도 11은 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작 방법을 설명하는 플로우차트로서, 저항변화 전압(VReset)을 통한 동작 방법을 설명하는 플로우차트이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명에 채용되는 저항변화 메모리의 단면도이다.
저항변화 메모리는 비휘발성 메모리 소자로 활용하기 위해서 집적도가 아주 큰 장점이 있다.
도 1에 도시된 저항변화 메모리는 하부 전극(10), 저항변화층(12), 및 상부 전극(14)을 포함한다.
저항변화 메모리는 저항변화층(12)이 하부 전극(10) 상에 적층되고, 상부 전극(14)이 저항변화층(12) 상에 적층된다.
여기서, 하부 전극(10) 및 상부 전극(14)은 일반적인 전도성 물질로 형성되며, 저항변화층(12)은 저항변화특성을 나타내는 물질로 형성된다. 전도성 물질로는 주로 금속(예컨대, 알루미늄, 백금, 구리, 타이타늄 등)이 사용되며, 저항변화특성을 나타낸 물질로는 금속 산화물(Al2O3, Cu2O, TiO2, ZnO, and IGZO) 이나 페로브스카이트(SrTiO3) 등이 이용된다.
저항변화층(12)은 적절한 조건의 전압을 상부 전극(14)과 하부 전극(10) 사이에 가해주면 서로 다른 저항값, 즉 저항값이 작은 상태(LRS : Low Resistance State)와 저항값이 큰 상태(HRS : High Resistance State)인 두 가지 상태(state)를 갖게 된다. 이 두 가지 상태(state)를 구별함으로써 메모리동작을 하게 된다.
본 발명의 명세서에서는 HRS에서 LRS로 상태가 바뀌는 전압 값을 셋 전압(VSET)이라고 정의하고, LRS에서 HRS로 상태가 바뀌는 전압 값을 리셋 전압(VRESET)이라고 정의한다.
즉, 도 1에 도시된 저항변화 메모리는 하부 전극(10)은 접지되고 상부 전극(14)에 인가되는 바이어스를 조절하여 동작하게 된다. 소자의 동작은 크게 셋(SET)과 리셋(RESET)을 동작시킬 때 사용되는 전압의 극성에 따라 구분될 수 있다. 셋(SET)과 리셋(RESET) 동작이 서로 반대 극성에서 동작할 경우 이를 양극성(bipolar) 동작이라 하고, 셋(SET)과 리셋(RESET) 동작이 하나의 극성에서 모두 이루어지면 이를 단극성(unipolar) 동작이라 부른다.
양극성 동작은 도 2에 예시된 바와 같이, ①과 같이 네거티브(negative) 바이어스 영역으로 (-)전압이 인가될 때 초기 전류는 낮은 값을 유지하다가 임계전압이 될 때 급격하게 전류가 증가하게 된다. 이를 셋(SET) 동작이라고 한다. 이러한 셋(SET) 동작은 저항의 상태가 HRS에서 LRS로 됨을 의미한다.
다음으로, ②와 같이 네거티브(negative) 바이어스 영역에서 포지티브(positive) 바이어스 영역으로 전압이 인가될 때 저항변화 메모리의 상태는 (+) 임계전압에 도달할 때까지 LRS 상태를 유지하게 된다. 하지만, ③과 같이 (+)임계전압에 도달하게 되면 저항변화 메모리의 전류값이 급격하게 감소하게 된다. 이를 리셋(RESET) 동작이라고 한다. 이러한 리셋(RESET) 동작은 저항의 상태가 LRS에서 HRS로 됨을 의미한다. 마지막 단계로 ④와 같이 저항변화 메모리는 ①의 셋(SET) 동작이 다시 발생하기 전까지 HRS 상태를 유지하게 된다.
이와 반대로, 단극성 동작은 도 3에 예시된 바와 같이 각각 한쪽의 극성에서 셋(SET)과 리셋(RESET) 동작이 이루어짐을 볼 수 있다. 예를 들어, 포지티브 바이어스 영역에서 저항변화 메모리의 동작을 살펴보면, ①과 같이 인가전압이 증가될 때 임계전압이 될 때까지 HRS를 유지하다가 임계전압에서 저항변화 메모리의 전류값이 급격하게 증가되는 때의 전류값은 compliance current값을 이용하여 제한을 둔다. 이를 셋(SET) 동작이라 부르며, 저항의 상태가 HRS에서 LRS로 됨을 의미한다. 단극성 동작에서 리셋(RESET) 동작은 양극성에서와는 다르게 ②와 같은 동일한 포지티브 바이어스 영역에서 compliance current값을 조절함으로써 리셋(RESET) 동작이 가능하다.
한편, 저항변화 현상이 일어나기 위한 적절한 전압 조건은 양극성 저항변화(bipolar resistive switching : 도 4 참조) 및 단극성 저항변화(unipolar resistive switching : 도 5 참조)로 크게 구분할 수 있다. 여기서, 극성이란 전압의 인가 방향을 의미한다. 양극성 저항변화와 단극성 저항변화에 대해 도면을 통해 예를 들어 설명해 보도록 하겠다.
도 4에 도시된 바와 같이, 양극성 저항변화는 양 전압으로 쓰기를 할 때 LRS가 되고, 음 전압으로 쓰기를 할 때 HRS가 됨을 의미한다. 저항변화 메모리 소자의 물리적, 화학적 특성에 따라 음 전압으로 쓰기를 할 때 HRS가 되고, 양 전압으로 쓰기를 할 때 LRS가 될 때도 존재한다. 단극성 저항변화는 같은 방향의 전압이어도 쓰기 전압의 크기에 따라 LRS와 HRS가 구분됨을 의미한다. 도 4에서, 20은 양극성 저항변화의 셋 전압(VSET)을 의미하고, 22는 양극성 저항변화의 리셋 전압(VRESET)을 의미한다.
도 5를 통해 단극성 저항변화에 대해 설명한다. 도 5에 도시된 바와 같은 방향의 전압을 인가해도 셋 전압(VSET)의 크기로 인가할 때 LRS가 되고, 리셋 전압(VRESET)의 크기로 인가할 때 HRS가 되는 것을 단극성 저항변화라고 한다. 본 발명은 저항변화 메모리 소자의 양극성과 단극성 저항변화 중에서 양극성 저항변화에 한정한다. 도 5에서, 30은 단극성 저항변화의 리셋 전압(VRESET)을 의미하고, 32는 단극성 저항변화의 셋 전압(VSET)을 의미한다.
일반적으로, 저항변화 메모리의 저항변화 메커니즘은 여러 가지로 나눠지지만, 가장 대표적인 필라멘트 모형을 통해 저항변화 메모리의 저항변화 메커니즘을 설명하도록 하겠다. 금속 사이(즉, 하부 전극(10)과 상부 전극(14) 사이)의 저항변화층(12)은 원래 절연체의 특성을 가진다. 하지만 셋 전압(VSET) 크기 이상의 전압을 인가하면 저항변화층(12)의 산소 결핍 구역이 금속과 금속 사이(즉, 하부 전극(10)과 상부 전극(14) 사이)를 잇는다. 이러한 경우를 금속 필라멘트 브리지가 형성되었다고 한다. 그래서, 도 4에 도시된 대로 저항변화 메모리 단위 셀의 저항 상태가 HRS에서 LRS가 된다.
하지만, 도 4에 도시된 대로 반대 전압 방향으로 리셋 전압(VRESET) 크기 이상의 전압을 인가하면 저항변화층(12)의 필라멘트 연결이 끊어져서 HRS 저항상태가 된다.
실 난수 발생기로 사용하기 위해 본 발명에서 가장 중요한 것은 셋 전압(VSET) 또는 리셋 전압(VRESET)의 편차이다. 셋 전압(VSET) 값 또는 리셋 전압(VRESET) 값은 동일한 소자의 경우를 여러 번 반복하게 될 경우 셋 전압의 값 또는 리셋 전압의 값이 큰 편차로 무작위로 바뀌게 된다. 도 6에 도시된 그래프는 같은 저항변화 메모리 단위 셀을 여러 번 실험하여 얻은 전압-전류 값을 나타낸 것이다. 도 6은 셋 전압(VSET) 값이 큰 산포를 가지면서 변화하는 것을 보여준다. 저항변화 메모리 단위 셀의 저항상태가 HRS일 때, 셋 전압의 산포(40) 범위 안에서 셋 전압의 값(예컨대, 44)을 설정하면 VSET을 인가한 이후에 저항변화 메모리 단위 셀의 저항상태가 HRS 인지 LRS인지 예측 불가능하게 된다. 결국, HRS를 논리적으로 1, LRS를 논리적으로 0으로 인식한다고 하면 같은 소자에서 SET/RESET을 반복하여 0/1이 예측 불가능한 난수들을 생성할 수 있다. 도 6에서, 40은 저항변화 메모리 단위 셀의 반복적 저항변화 수행에 따른 셋 전압의 산포를 의미하고, 42는 일반적인 저항변화 메모리에 인가되는 셋 전압을 의미하고, 44는 실 난수 발생기 구현을 위한 저항변화 메모리에 인가되는 셋 전압을 의미한다.
본 발명에서, 셋 전압(VSET)은 셋 전압의 산포(40)의 중간값 또는 평균값으로 설정가능하다. 그리고, 셋 전압은 HRS 저항상태에서 LRS 저항상태로 변화하기 위한 전압을 의미할 수 있다. 여기서, 셋 전압(44)은 통상의 저항변화 메모리에 인가되는 셋 전압과는 다른 값이다. 예를 들어, 통상의 저항변화 메모리에 인가되는 셋 전압이 4.8V ~ 5V라고 한다면 본 발명에서의 실 난수 발생기 구현을 위한 저항변화 메모리에 인가되는 셋 전압(44)은 대략 2V ~ 4.5V에서 설정될 수 있다.
본 발명에서, 리셋 전압은 리셋 전압의 산포의 중간 값 또는 평균값으로 설정가능하다. 그리고, 리셋 전압은 LRS 저항상태에서 HRS 저항상태로 변화하기 위한 전압을 의미할 수 있다. 리셋 전압의 산포는 도면으로 도시하지 않았지만, 저항변화 메모리 단위 셀을 여러 번 실험하여 전압-전류 값을 얻게 되면 도 6의 셋 전압의 산포(40)와 동일 내지는 거의 유사한 산포를 가지면서 변화하는 것을 파악할 수 있다. 본 발명에서의 리셋 전압은 통상의 저항변화 메모리에 인가되는 리셋 전압과는 다른 값이다. 예를 들어, 통상의 저항변화 메모리에 인가되는 리셋 전압이 4.8V ~ 5V라고 한다면 본 발명에서의 실 난수 발생기 구현을 위한 저항변화 메모리에 인가되는 리셋 전압은 대략 2V ~ 4.5V에서 설정될 수 있다.
도 7은 난수 비트를 얻기 위한 시간 - 입력 전압의 곡선을 나타낸 그래프이고, 도 8은 도 7의 시간 - 입력 전압의 곡선에 근거하여 입력 신호를 인가하였을 때의 난수 출력 전류를 보여주는 시간 - 출력 전류의 곡선을 나타낸 그래프이다.
도 7에 도시된 바와 같이 양/음 전압 형태의 펄스 신호를 인가하여 랜덤 비트들을 생성할 수 있다. 양 전압에는 VSET의 산포 범위안의 전압 값을 설정하고, 음 전압에는 HRS가 되기 위한 VRESET 값을 인가한다. 이때에 같은 소자에도 VSET의 편차가 큰 성질 때문에 HRS 와 LRS가 예측 불가능하게 무작위로 선택되게 된다. 그래서, 도 8에 도시된 바와 같이 HRS의 경우 전류가 흐르지 않고, LRS의 경우 많은 양의 전류가 흐르는 것을 검출하여 논리적으로 0/1이 구분가능하다. 보통 저항변화 메모리의 필라멘트의 형성/파열로 만들어지는 저항변화의 차이 (RHRS/RLRS)≥105이므로 추가적인 증폭회로가 없어도 전류 값의 차이를 검출할 수 있다. 도 7 및 도 8에서, 50은 저항변화 메모리의 출력 값을 인지하는 타이밍을 표시한 화살표이다.
본 발명은 도 4에 도시된 양극성 저항변화에도 적용가능하다. 저항변화 메모리에 충분한 크기의 리셋 전압(VRESET)을 인가하여 HRS로 만든 후에 셋 전압(VSET)을 인가하고 셋 전압(VSET)의 편차를 이용하여 HRS와 LRS가 예측 불가능한 난수 값을 생성할 수 있다. 물론 LRS와 HRS의 순서는 바뀔 수 있다.
도 9는 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 구성도이다.
본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기는 저항변화 메모리 어레이(60), 및 저항변화 메모리 컨트롤러(62)를 포함한다.
저항변화 메모리 어레이(60)는 저항변화 메모리(저항변화 메모리 소자라고도 함)가 N×M 행렬 형태로 어레이되어 있다. 여기서, 어레이되어 있는 각각의 저항변화 메모리를 저항변화 메모리 단위 셀이라고 할 수 있다.
저항변화 메모리 어레이(60)는 초기화된 이후에 인가되는 셋 전압(VSET) 또는 리셋 전압(VRESET)에 의해 예측불가능한 난수를 생성하게 된다.
저항변화 메모리 컨트롤러(62)는 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들을 HRS(높은 저항상태)로 초기화시킨 후 소정의 셋 전압(VSET)을 저항변화 메모리 단위 셀들에게 인가한다. 이때의 셋 전압(VSET)은 저항변화 메모리에 통상적으로 인가되는 전압과는 다른 값으로서, 셋 전압의 산포(도 6 참조)의 중간값 또는 평균값으로 설정될 수 있다. 즉, 셋 전압의 전압값은 저항변화 메모리 어레이(60)내의 저항변화 메모리 단위 셀의 저항상태 변화 여부가 모호하게 되는 전압값이다. 그리하면, 저항변화 메모리 단위 셀들은 저마다의 저항변화 전압값의 편차에 의해 HRS 저항상태를 유지할지 아니면 LRS 저항상태로 변할지 예측불가능하게 된다. 그에 의해, 저항변화 메모리 어레이(60)는 예측불가능한 난수를 생성하게 된다.
한편, 저항변화 메모리 컨트롤러(62)는 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들을 LRS(낮은 저항상태)로 초기화시킨 후 소정의 리셋 전압(VRESET)을 저항변화 메모리 단위 셀들에게 인가한다. 이때의 리셋 전압(VRESET)은 저항변화 메모리에 통상적으로 인가되는 전압과는 다른 값으로서, 리셋 전압의 산포의 중간값 또는 평균값으로 설정될 수 있다. 즉, 리셋 전압의 전압값은 저항변화 메모리 어레이(60)내의 저항변화 메모리 단위 셀의 저항상태 변화 여부가 모호하게 되는 전압값이다. 그리하면, 저항변화 메모리 단위 셀들은 저마다의 저항변화 전압값의 편차에 의해 LRS 저항상태를 유지할지 아니면 HRS 저항상태로 변할지 예측불가능하게 된다. 그에 의해, 저항변화 메모리 어레이(60)는 예측불가능한 난수를 생성하게 된다.
도 10은 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작 방법을 설명하는 플로우차트로서, 저항변화 전압(VSET)을 통한 동작 방법을 설명하는 플로우차트이다.
먼저, 저항변화 메모리 컨트롤러(62)는 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들을 HRS 저항상태로 초기화시킨다(S10). 여기서, HRS 저항상태(즉, 저항값이 큰 상태)는 예를 들어 1MΩ 이상의 저항값을 갖는 상태를 의미한다고 볼 수 있다. 그리고, HRS 저항상태는 본 발명의 특허청구범위에 기재된 제 1 저항상태의 일 예가 될 수 있다.
이후, 저항변화 메모리 컨트롤러(62)는 소정의 셋 전압(VSET)을 저항변화 메모리 단위 셀들에게 인가한다(S12). 여기서, 셋 전압(VSET)은 도 6에서와 같이 셋 전압의 산포(40)내에 존재하는 전압이고, 저항변화 메모리에 인가되는 통상의 셋 전압(42)과는 다른 값이다.
그에 따라, 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들은 저마다의 저항변화 전압값의 편차에 의해 HRS 저항상태를 유지할지 아니면 LRS 저항상태로 변할지 예측불가능하게 된다(S14).
결국, 저항변화 메모리 어레이(60)의 각각의 저항변화 메모리 단위 셀은 저마다 "0" 또는 "1"의 값을 가지게 되고, 이에 의해 저항변화 메모리 어레이(60)는 예측불가능한 난수 또는 난수 비트를 생성하게 된다(S16).
도 11은 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작 방법을 설명하는 플로우차트로서, 저항변화 전압(VReset)을 통한 동작 방법을 설명하는 플로우차트이다.
먼저, 저항변화 메모리 컨트롤러(62)는 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들을 LRS 저항상태로 초기화시킨다(S20). 여기서, LRS 저항상태(즉, 저항값이 작은 상태)는 예를 들어 100Ω 이하의 저항값을 갖는 상태를 의미한다고 볼 수 있다. 그리고, LRS 저항상태는 본 발명의 특허청구범위에 기재된 제 2 저항상태의 일 예가 될 수 있다.
이후, 저항변화 메모리 컨트롤러(62)는 소정의 리셋 전압(VRESET)을 저항변화 메모리 단위 셀들에게 인가한다(S22). 여기서, 리셋 전압(VRESET)은 리셋 전압의 산포(즉, 셋 전압의 산포(40)에 해당할 수 있음)내에 존재하는 전압이고, 저항변화 메모리에 인가되는 통상의 리셋 전압과는 다른 값이다.
그에 따라, 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들은 저마다의 저항변화 전압값의 편차에 의해 LRS 저항상태를 유지할지 아니면 HRS 저항상태로 변할지 예측불가능하게 된다(S24).
결국, 저항변화 메모리 어레이(60)의 각각의 저항변화 메모리 단위 셀은 저마다 "0" 또는 "1"의 값을 가지게 되고, 이에 의해 저항변화 메모리 어레이(60)는 예측불가능한 난수 또는 난수 비트를 생성하게 된다(S26).
이상에서와 같이 도면과 명세서에서 최적의 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : 하부 전극 12 : 저항변화층
14 : 상부 전극 60 : 저항변화 메모리 어레이
62 : 저항변화 메모리 컨트롤러

Claims (15)

  1. 저항변화 메모리 단위 셀이 어레이되어 있고, 상기 저항변화 메모리 단위 셀에 의해 난수를 생성하는 저항변화 메모리 어레이; 및
    상기 저항변화 메모리 어레이에서 난수를 생성하게 하되, 상기 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시킨 후 셋 전압을 인가하여 상기 저항변화 메모리 어레이에서 난수를 생성하게 하거나 상기 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시킨 후 리셋 전압을 인가하여 상기 저항변화 메모리 어레이에서 난수를 생성하게 하는 저항변화 메모리 컨트롤러;를 포함하고,
    상기 저항변화 메모리 컨트롤러는
    상기 셋 전압의 산포의 중간값 또는 평균값을 상기 셋 전압으로 설정하는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 셋 전압은 2V ~ 4.5V에서 설정되는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.
  4. 청구항 1에 있어서,
    상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)이고,
    상기 셋 전압은 상기 제 1 저항상태에서 상기 제 2 저항상태로 변화하기 위한 전압인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.
  5. 청구항 1에 있어서,
    상기 저항변화 메모리 컨트롤러는 상기 리셋 전압의 산포의 중간값 또는 평균값을 상기 리셋 전압으로 설정하는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.
  6. 청구항 1에 있어서,
    상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)이고,
    상기 리셋 전압은 상기 제 2 저항상태에서 상기 제 1 저항상태로 변화하기 위한 전압인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.
  7. 저항변화 메모리 컨트롤러가, 저항변화 메모리 어레이내의 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시키는 단계;
    상기 저항변화 메모리 컨트롤러가, 셋 전압을 상기 저항변화 메모리 단위 셀에게 인가하는 단계; 및
    상기 저항변화 메모리 어레이가, 상기 셋 전압에 의해 난수를 생성하는 단계;를 포함하고,
    상기 셋 전압은
    상기 셋 전압의 산포의 중간값 또는 평균값으로 설정되는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법.
  8. 삭제
  9. 청구항 7에 있어서,
    상기 셋 전압은 2V ~ 4.5V에서 설정되는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법.
  10. 청구항 7에 있어서,
    상기 셋 전압은 상기 제 1 저항상태에서 제 2 저항상태로 변화하기 위한 전압인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법.
  11. 청구항 10에 있어서,
    상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법.
  12. 저항변화 메모리 컨트롤러가, 저항변화 메모리 어레이내의 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시키는 단계;
    상기 저항변화 메모리 컨트롤러가, 리셋 전압을 상기 저항변화 메모리 단위 셀에게 인가하는 단계; 및
    상기 저항변화 메모리 어레이가, 상기 리셋 전압에 의해 난수를 생성하는 단계;를 포함하고,
    상기 리셋 전압은
    상기 리셋 전압의 산포의 중간값 또는 평균값으로 설정되는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법.
  13. 삭제
  14. 청구항 12에 있어서,
    상기 리셋 전압은 상기 제 2 저항상태에서 제 1 저항상태로 변화하기 위한 전압인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법.
  15. 청구항 14에 있어서,
    상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법.
KR1020140080708A 2014-06-30 2014-06-30 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법 KR101593164B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140080708A KR101593164B1 (ko) 2014-06-30 2014-06-30 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140080708A KR101593164B1 (ko) 2014-06-30 2014-06-30 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법

Publications (2)

Publication Number Publication Date
KR20160002027A KR20160002027A (ko) 2016-01-07
KR101593164B1 true KR101593164B1 (ko) 2016-02-15

Family

ID=55168751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140080708A KR101593164B1 (ko) 2014-06-30 2014-06-30 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법

Country Status (1)

Country Link
KR (1) KR101593164B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022040193A1 (en) * 2020-08-18 2022-02-24 Nutech Ventures Core/shell nanoparticle-based devices for sensors and neuromorphic computing
KR102467915B1 (ko) 2021-05-17 2022-11-17 한국전자통신연구원 저항 변화 메모리 기반 가우시안 추출 장치 및 방법
KR102558145B1 (ko) 2021-05-20 2023-07-25 한국전자통신연구원 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치

Also Published As

Publication number Publication date
KR20160002027A (ko) 2016-01-07

Similar Documents

Publication Publication Date Title
KR101566949B1 (ko) 가변구조형 ｐｕｆ 장치 및 그의 동작 방법
US11869852B2 (en) Physical unclonable functions with copper-silicon oxide programmable metallization cells
Gaba et al. Stochastic memristive devices for computing and neuromorphic applications
US8767449B2 (en) Memory devices with in-bit current limiters
Yu et al. Read/write schemes analysis for novel complementary resistive switches in passive crossbar memory arrays
Pouyan et al. Reliability challenges in design of memristive memories
Rose et al. Foundations of memristor based PUF architectures
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
US9679647B2 (en) Semiconductor memory device including a resistance change element and a control circuit for changing resistance of the resistance change element
WO2011133139A1 (en) Refreshing memristive systems
US10003020B2 (en) Heterojunction oxide non-volatile memory device
US10839899B2 (en) Power on reset method for resistive memory storage device
TW201101324A (en) Capacitive crossbar arrays
CN111986720B (zh) 随机存取记忆体单元及电阻式随机存取记忆体单元的操作方法
KR101593164B1 (ko) 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법
JP2006245280A5 (ko)
Alam et al. Threshold switch assisted memristive memory with enhanced read distinguishability
US20230072287A1 (en) Rram circuit
US11682456B2 (en) Methods for enlarging the memory window and improving data retention in restistive memory device
US20180277760A1 (en) Method for forming non-volatile memory cell, non-volatile memory cell formed according to said method and microelectronic device comprising such memory cells
US11527285B2 (en) RRAM current limiting method
JP5418147B2 (ja) 素子制御回路、スイッチング素子及び素子制御方法
JP5638424B2 (ja) 半導体記憶装置、並びに、メモリセルの書き換え方法
Nandakumar et al. Verilog-A compact model for a novel Cu/SiO 2/W quantum memristor
EP4345818A1 (en) Devices and methods for operating a memristive element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 5