KR102558145B1 - 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치 - Google Patents

플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치 Download PDF

Info

Publication number
KR102558145B1
KR102558145B1 KR1020210064648A KR20210064648A KR102558145B1 KR 102558145 B1 KR102558145 B1 KR 102558145B1 KR 1020210064648 A KR1020210064648 A KR 1020210064648A KR 20210064648 A KR20210064648 A KR 20210064648A KR 102558145 B1 KR102558145 B1 KR 102558145B1
Authority
KR
South Korea
Prior art keywords
gaussian
error data
gaussian error
flash memory
threshold voltage
Prior art date
Application number
KR1020210064648A
Other languages
English (en)
Other versions
KR20220158115A (ko
Inventor
김문석
이봉수
강준기
김기홍
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020210064648A priority Critical patent/KR102558145B1/ko
Priority to US17/458,138 priority patent/US11880269B2/en
Publication of KR20220158115A publication Critical patent/KR20220158115A/ko
Application granted granted Critical
Publication of KR102558145B1 publication Critical patent/KR102558145B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0852—Quantum cryptography
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3093—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving Lattices or polynomial equations, e.g. NTRU scheme
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computational Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)

Abstract

플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치가 개시된다. 본 발명에 따른 가우시안 오류 데이터 생성 방법은 가우시안 오류 데이터 생성 요청을 수신하고, 플래시 메모리에 동작 명령을 전달하는 단계; 상기 플래시 메모리에서 상기 동작 명령을 수행함에 따라 발생하는 문턱 전압을 기반으로 가우시안 에러 잡음을 생성하는 단계; 및 상기 가우시안 에러 잡음에 상응하게 가우시안 오류 데이터를 생성하여 제공하는 단계를 포함한다.

Description

플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치 {METHOD FOR GENERATING GAUSSIAN ERROR DATA USING FLASH MEMORY AND APPARATUS USING THE SAME}
본 발명은 가우시안 오류 데이터를 생성하는 기술에 관한 것으로, 특히 플래시 메모리의 문턱 전압 편차를 이용하여 격자 기반 암호 구현에 필수적 구성 요소인 의도적 에러를 생성하는 기술에 관한 것이다.
플래시 메모리(Flash Memory)는 트랜지스터 내에 전하 저장층(charge trapping layer)을 포함하고, 전자 저장층의 전하 존재 유무에 따라 트랜지스터의 문턱 전압이 달라지는 물리적 특성을 이용한 메모리 소자이다. 이러한 플래시 메모리 중 낸드 플래시 메모리(Nand Flash Memory)는 현재 상용에서 가장 많이 사용하는 메모리 소자이며, 모든 반도체 소자 중에서 가장 집적도가 높으면서 메모리 읽기 속도가 빠른 장점이 있다.
한편, 양자 기술의 발전으로 양자 컴퓨터 기술 구현이 연구계에서 주목을 받고 있다. 특히, 양자 컴퓨팅에서만 구현 가능한 쇼어 알고리즘(Shor's Algorithm)은 소인수 분해 속도를 기존 컴퓨팅 방식보다 약 천만 배 빠르게 향상시킨다. 이는 RSA(Rivest, Shamir, and Adleman) 암호처럼 양자 컴퓨팅 기술 이전에 사용되던 암호가 암호 기능을 수행하지 못하는 것을 의미한다.
암호 학계에서는 이러한 문제를 해결하기 위해 미국 NIST (National Institute of Standards and Technology) 주도로 양자 후 암호(Post Quantum Cryptography: PQC) 기술 표준 제정을 진행하고 있다. PQC 기술 중 표준 제정으로 유력한 기술 중 하나는 격자 기반 암호 기술이다. 격자 기반 암호는 메시지에 공개키와 의도적 에러 정보를 인가하여 암호화를 수행하는 비대칭 암호 방식으로, 공격자가 개인키와 의도적 에러 정보가 없으면 메시지 복호화를 할 수 없다.
이 때, 의도적 에러 정보는 가우시안 분포 에러 정보를 뜻하며 가우시안 분포 에러를 출력하는 장치를 가우시안 추출기 또는 가우시안 샘플러(Gaussian Sampler)라고 한다. 가우시안 추출기는 실난수 발생기와 FPGA(Field-programmable gate array) 혹은 소프트웨어 회로를 조합하여 기능을 구현할 수 있다.
하지만 실난수 발생기는 구현 면적 및 속도에 많은 오버헤드가 존재하고 FPGA와 소프트웨어 회로 구현도 면적에 많은 오버헤드가 존재한다.
미국 공개 특허 US2019/0116035, 2019년 4월 18일 공개(명칭: Post-Quantum Cryptographic Communication Protocol)
본 발명의 목적은 실난수 발생기와 FPGA 회로 및 소프트웨어 회로를 사용하지 않고도 반도체 단위 소자의 물리적 특성을 이용하여 높은 집적도와 빠른 읽기/쓰기 특정을 모두 갖춘 가우시안 추출기를 구현하는 것이다.
또한, 본 발명의 목적은 세계적으로 가장 많이 사용하는 상용 반도체 제품의 하나인 플래시 메모리를 이용하여 공정 비용이 저렴하고 성능이 뛰어난 가우시안 샘플러를 구현하는 것이다.
또한, 본 발명의 목적은 상용에서 많이 사용되는 반도체 소자를 이용하여 가우시안 샘플러를 구현함으로써 실난수 발생기나 FPGA 및 소프트웨어 회로를 이용할 때보다 구현 면적 및 속도 측면에서 오버헤드를 감소시키는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 가우시안 오류 데이터 생성 방법은 가우시안 오류 데이터 생성 요청을 수신하고, 플래시 메모리에 동작 명령을 전달하는 단계; 상기 플래시 메모리에서 상기 동작 명령을 수행함에 따라 발생하는 문턱 전압을 기반으로 가우시안 에러 잡음을 생성하는 단계; 및 상기 가우시안 에러 잡음에 상응하게 가우시안 오류 데이터를 생성하여 제공하는 단계를 포함한다.
이 때, 가우시안 에러 잡음은 상기 문턱 전압을 기반으로 측정되는 가우시안 분포 저항에 상응하게 생성될 수 있다.
이 때, 문턱 전압은 플래시 메모리 단위 소자에서 읽기 명령을 수행할 때 발생하는 전압에 상응할 수 있다.
이 때, 가우시안 분포 저항은 상기 플래시 메모리가 상기 동작 명령에 따라 읽기, 쓰기 및 지우기를 반복적으로 수행하는 동안에 발생하는 상기 문턱 전압을 기반으로 측정될 수 있다.
이 때, 가우시안 오류 데이터는 양자 후 암호(POST QUANTUM CRYPTOGRAPHY, PQC) 기술인 격자 기반 암호 구현을 위한 의도적 에러 정보에 상응할 수 있다.
이 때, 플래시 메모리는 터널링 절연체(TUNNELING OXIDE), 전하 저장층(CHARGE TRAPPING LAYER) 및 터널링 방지 절연체(TUNNELING BLOCKING OXIDE)로 구성되는 게이트(GATE)를 포함할 수 있다.
이 때, 가우시안 분포 저항은 상기 게이트에서 상기 문턱 전압에 의해 발생하는 터널링(TUNNELING) 현상의 물리적 특성에 상응하게 측정될 수 있다.
이 때, 상기 전하 저장층의 전자 밀도가 높을수록 상기 문턱 전압이 높아질 수 있다.
또한, 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 장치는 가우시안 오류 데이터 생성 요청을 수신하고, 플래시 메모리에 동작 명령을 전달하고, 상기 플래시 메모리에서 상기 동작 명령을 수행함에 따라 발생하는 문턱 전압을 기반으로 가우시안 에러 잡음을 생성하고, 상기 가우시안 에러 잡음에 상응하게 가우시안 오류 데이터를 생성하여 제공하는 프로세서; 및 상기 가우시안 오류 데이터를 저장하는 메모리를 포함한다.
이 때, 가우시안 에러 잡음은 상기 문턱 전압을 기반으로 측정되는 가우시안 분포 저항에 상응하게 생성될 수 있다.
이 때, 문턱 전압은 플래시 메모리 단위 소자에서 읽기 명령을 수행할 때 발생하는 전압에 상응할 수 있다.
이 때, 가우시안 분포 저항은 상기 플래시 메모리가 상기 동작 명령에 따라 읽기, 쓰기 및 지우기를 반복적으로 수행하는 동안에 발생하는 상기 문턱 전압을 기반으로 측정될 수 있다.
이 때, 가우시안 오류 데이터는 양자 후 암호(POST QUANTUM CRYPTOGRAPHY, PQC) 기술인 격자 기반 암호 구현을 위한 의도적 에러 정보에 상응할 수 있다.
이 때, 플래시 메모리는 터널링 절연체(TUNNELING OXIDE), 전하 저장층(CHARGE TRAPPING LAYER) 및 터널링 방지 절연체(TUNNELING BLOCKING OXIDE)로 구성되는 게이트(GATE)를 포함할 수 있다.
이 때, 가우시안 분포 저항은 상기 게이트에서 상기 문턱 전압에 의해 발생하는 터널링(TUNNELING) 현상의 물리적 특성에 상응하게 측정될 수 있다.
이 때, 상기 전하 저장층의 전자 밀도가 높을수록 상기 문턱 전압이 높아질 수 있다.
본 발명에 따르면, 실난수 발생기가 없이도 반도체 단위 소자의 물리적 특성을 이용한 높은 집적도와 빠른 읽기/쓰기 특성을 모두 갖춘 가우시안 추출기를 구현할 수 있다.
또한, 본 발명은 세계적으로 가장 많이 사용하는 상용 반도체 제품의 하나인 플래시 메모리를 이용하여 공정 비용이 저렴하면서도 성능이 뛰어난 가우시안 샘플러를 제공할 수 있다.
또한, 본 발명은 상용에서 많이 사용되는 반도체 소자를 이용하여 가우시안 샘플러를 구현함으로써 실난수 발생기나 FPGA 및 소프트웨어 회로를 이용할 때보다 구현 면적 및 속도 측면에서 오버헤드를 감소시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 시스템을 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 방법을 나타낸 동작흐름도이다.
도 3은 본 발명에 따른 플래시 메모리 단위 소자의 일 예를 나타낸 단면도이다.
도 4는 본 발명에 따른 플래시 메모리 단위 소자의 입력 전압-출력 전류 곡선의 일 예를 나타낸 도면이다.
도 5는 본 발명에 따른 플래시 메모리 문턱 전압 산포도의 일 예를 나타낸 도면이다.
도 6은 본 발명에 따른 플래시 메모리 단위 소자와 컨트롤러의 일 예를 나타낸 블록도이다.
도 7은 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 장치를 나타낸 블록도이다.
도 8은 본 발명의 일실시예에 따른 컴퓨터 시스템을 나타낸 도면이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 시스템을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 시스템은 플래시 메모리(100), 가우시안 오류 데이터 생성 장치(110) 및 격자 기반 암호화 장치(120)를 포함한다.
플래시 메모리(100)는 트랜지스터의 전하 저장층(charge trapping layer)의 전하 저장 유무 상태에 따라 트랜지스터 문턱 전압 값이 달라지는 특성을 이용한 반도체 메모리 소자이다. 낸드 플래시 메모리(Nand Flash Memory)는 모든 반도체 소자 중에서 가장 집적도가 높은 메모리 소자인 장점이 있다. 하지만, 쓰기(Program) 및 지우기(Erase) 등의 메모리 동작에서 문턱 전압 산포(distribution)를 피할 수 없는 단점이 있다.
본 발명에서는 이러한 메모리 소자의 단점이었던 문턱 전압 산포를 장점으로 활용하여, 앞에서 설명한 플래시 메모리의 장점을 유지하면서도 플래시 메모리를 이용하여 격자기반 암호 구현에 필요한 가우시안 오류 데이터를 제공할 수 있는 방안을 제안하고자 한다.
가우시안 오류 데이터 생성 장치(110)는 격자 기반 암호화 장치(120)로부터 오류 데이터 생성 요청을 수신하고, 플래시 메모리(100)에 동작 명령을 전달한다.
이 때, 플래시 메모리(100)는 터널링 절연체(TUNNELING OXIDE), 전하 저장층(CHARGE TRAPPING LAYER) 및 터널링 방지 절연체(TUNNELING BLOCKING OXIDE)로 구성되는 게이트(GATE)를 포함할 수 있다.
또한, 가우시안 오류 데이터 생성 장치(110)는 플래시 메모리(100)에서 동작 명령을 수행함에 따라 발생하는 문턱 전압을 기반으로 가우시안 에러 잡음을 생성한다.
이 때, 문턱 전압은 플래시 메모리(100) 단위 소자에서 읽기 명령을 수행할 때 발생하는 전압에 상응할 수 있다.
이 때, 플래시 메모리(100) 전하 저장층의 전자 밀도가 높을수록 문턱 전압이 높아질 수 있다.
이 때, 가우시안 에러 잡음은 문턱 전압을 기반으로 측정되는 가우시안 분포 저항에 상응하게 생성될 수 있다.
이 때, 가우시안 분포 저항은 플래시 메모리(100)가 동작 명령에 따라 읽기, 쓰기 및 지우기를 반복적으로 수행하는 동안에 발생하는 문턱 전압을 기반으로 측정될 수 있다.
이 때, 가우시안 분포 저항은 플래시 메모리(100)의 게이트에서 문턱 전압에 의해 발생하는 터널링(Tunneling) 현상의 물리적 특성에 상응하게 측정될 수 있다.
또한, 가우시안 오류 데이터 생성 장치(110)는 가우시안 에러 잡음에 상응하게 가우시안 오류 데이터를 생성하여 제공한다.
이 때, 가우시안 오류 데이터는 양자 후 암호(POST QUANTUM CRYPTOGRAPHY, PQC) 기술인 격자 기반 암호 구현을 위한 의도적 에러 정보에 상응할 수 있다.
격자 기반 암호화 장치(120)는 격자 기반 암호를 구현하는 장치에 상응할 수 있다.
이 때, 격자기반 암호는 양자 컴퓨터에도 내성을 가지는 양자 후 암호 (PQC: Post-quantum cryptography)의 한 종류이다. 격자 기반 암호는 learning with error (LWE) 원리를 이용하는 것으로, 의도적으로 오류 신호를 인가함으로써 양자 컴퓨터 계산에도 암호 해독을 막는 기술이다.
이와 같이 의도적으로 오류 신호를 인가하기 위해서는 가우시안 분포 오류 신호를 생성하는 가우시안 샘플러 하드웨어가 필요하다.
종래에는 가우시안 샘플러를 구현하기 위해 실난수 발생기와 FPGA 혹은 소프트웨어 회로를 조합하여 사용하였는데, 실난수 발생기는 구현 면적 및 속도에 많은 오버헤드가 존재하고 FPGA와 소프트웨어 회로 구현도 구현 면적에 있어서 많은 오버헤드가 존재한다.
본 발명에 따르면 메모리 쓰기/지우기 동작을 수행할 때마다 가우시안(Gaussian) 분포에 문턱 전압 편차를 가지는 플래시 메모리(100)의 일반 기능을 이용하여 가우시안 분포 오류 신호를 생성 및 제공함으로써 보다 용이하게 가우시안 샘플러를 구현할 수 있다.
도 2는 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 방법을 나타낸 동작흐름도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 방법은 가우시안 오류 데이터 생성 요청을 수신하고, 플래시 메모리에 동작 명령을 전달한다(S210).
예를 들어, 양자 후 암호(POST QUANTUM CRYPTOGRAPHY, PQC) 기술인 격자 기반 암호 구현을 위해서 가우시안 오류 데이터의 생성이 요청될 수 있다.
이 때, 플래시 메모리는 터널링 절연체(TUNNELING OXIDE), 전하 저장층(CHARGE TRAPPING LAYER) 및 터널링 방지 절연체(TUNNELING BLOCKING OXIDE)로 구성되는 게이트(GATE)를 포함할 수 있다.
예를 들어, 도 3을 참조하면, 플래시 메모리에 상응하는 반도체 트랜지스터 소자는 게이트(GATE), 소스(SOURCE), 드레인(DRAIN) 3개의 단자를 가질 수 있다. 이 때, 게이트와 실리콘 바디(BODY) 사이에는 게이트 절연체가 존재한다.
일반적인 트랜지스터는 게이트 절연체가 단일막으로 존재하지만, 플래시 메모리는 게이트와 바디 사이에 전하 저장층(320)을 가질 수 있다.
즉, 도 3을 참조하면, 플래시 메모리 공정 과정에서는 실리콘 바디 위에 터널링 절연체(Tunneling oxide)(330)를 증착 혹은 생성할 수 있다. 이 후, 터널링 절연체(330) 위에 전하 저장층(Charge trapping layer)(320)을 증착할 수 있다. 이 후, 전하 저장층(320) 위에 터널링 방지 절연체(Tunneling blocking oxide)(310)를 증착할 수 있다.
이 때, 터널링 절연체(330)는 실리콘 바디와 전하 저장층(320) 사이에서 전자를 이동시키는 절연체에 해당할 수 있다. 예를 들어, 게이트에 일정 이상의 전압이 가해졌을 경우에 터널링 현상이 발생하면서 전자들이 얇은 터널링 절연체(330)를 뚫고 이동할 수 있게 된다.
이 때, 터널링 현상은 강한 전계의 의해 전자가 이동하는 현상을 의미한다.
따라서, 전하 저장층(320)은 전자가 손실되지 않고, 저장이 잘되는 물질을 사용하여 생성될 수 있다.
이 때, 터널링 방지 절연체(310)는 전하 저장층(320)의 전자가 게이트로 유출되는 것을 방지하는 절연체에 해당할 수 있다.
또한, 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 방법은 플래시 메모리에서 동작 명령을 수행함에 따라 발생하는 문턱 전압을 기반으로 가우시안 에러 잡음을 생성한다(S220).
이 때, 문턱 전압은 플래시 메모리 단위 소자에서 읽기 명령을 수행할 때 발생하는 전압에 상응할 수 있다.
예를 들어, 플래시 메모리 단위 소자에서 읽기(Reading) 절차를 수행하는 경우에 출력 전류의 크기가 급격하게 커지는 전압을 알 수 있는데, 이 전압이 문턱 전압에 해당할 수 있다.
이 때, 전하 저장층의 전자 밀도가 높을수록 문턱 전압이 높아질 수 있다.
즉, 전하 저장층의 전자 밀도가 높으면 트랜지스터의 문턱 전압이 높고, 반대로 전하 저장층의 전자가 낮으면 트랜지스터의 문턱 전압이 상대적으로 낮아질 수 있다.
예를 들어, 도 4를 참조하면, 플래시 메모리의 전하 저장층에 전자 존재 유무에 따라 전기적 특성이 변화하는 것을 알 수 있다.
이 때, 도 4는 문턱 전압이 높은 트랜지스터와 문턱 전압이 낮은 트랜지스터의 입력 전압 - 출력 전류 그래프를 나타낸 것으로, 입력 전압은 게이트 전압을 의미하고 출력 전류는 드레인 전류를 의미할 수 있다.
즉, 도 4에 도시된 점선 그래프(410)는 문턱 전압이 낮은 트랜지스터의 전압- 전류 그래프를 나타낸 것이고, 실선 그래프(420)는 문턱 전압이 높은 트랜지스터의 전압-전류 그래프를 나타낸 것으로, 점선 그래프(410)는 전하 저장층의 전자 밀도가 낮을 때이고, 실선 그래프(420)는 전하 저장층의 전자 밀도가 높을 때를 나타낼 수 있다.
이 때, 가우시안 에러 잡음은 문턱 전압을 기반으로 측정되는 가우시안 분포 저항에 상응하게 생성될 수 있다.
이 때, 가우시안 분포 저항은 플래시 메모리가 동작 명령에 따라 읽기, 쓰기 및 지우기를 반복적으로 수행하는 동안에 발생하는 문턱 전압을 기반으로 측정될 수 있다.
예를 들어, 가우시안 오류 데이터 생성 요청을 받은 후 플래시 메모리가 이레이즈(ERASE) 명령을 수행하도록 제어할 수 있다. 이는 플래시 메모리에 지우기 및 쓰기 절차를 수행하도록 하기 위함으로, 이 과정에서 읽기 절차를 반복적으로 수행하여 문턱 전압을 알 수 있다.
이 때, 가우시안 분포 저항은 게이트에서 문턱 전압에 의해 발생하는 터널링(TUNNELING) 현상의 물리적 특성에 상응하게 측정될 수 있다.
예를 들어, 도 5는 플래시 메모리의 메모리 상태에 따른 문턱 전압 산포도를 나타낸 것으로, 플래시 메모리는 터널링 현상의 물리적 특성으로 인해 불가피하게 가우시안 산포를 가질 수 있다.
이 때, 터널링 현상의 물리적 특성이란 양자역학의 하이젠베르크 불확정성 원리에 의해 전자의 위치가 확률로만 설명되는 물리적 특성을 의미할 수 있다.
예를 들어, 도 5에 도시된 것처럼 낮은 전자 밀도 상태일 때의 분포(510)와 높은 전자 밀도 상태일 때의 분포(520)로 가우시안 분포 저항이 나뉨을 확인할 수 있다. 즉, 문턱 전압에 따른 가우시안 분포 저항은 예측 불가능한 정규 분포를 가지게 되는데, 본 발명에서는 이러한 특성을 이용하여 PQC 격자기반 암호 구현에 필수적 구성 요청인 가우시안 에러 잡음을 생성할 수 있다.
또한, 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 방법은 가우시안 에러 잡음에 상응하게 가우시안 오류 데이터를 생성하여 제공한다(S230).
이 때, 가우시안 오류 데이터는 양자 후 암호(POST QUANTUM CRYPTOGRAPHY, PQC) 기술인 격자 기반 암호 구현을 위한 의도적 에러 정보에 상응할 수 있다.
이 때, 도 6은 본 발명에 따른 가우시안 오류 데이터 생성 방법을 적용하여 구현한 가우시안 샘플러(600)의 일 예를 나타낸 것으로, 가우시안 샘플러 컨트롤러(610)가 외부에서 가우시안 오류 데이터 생성 요청을 수신(GAUSSIAN ERROR REQUEST)하여 가우시안 오류 데이터를 출력(GAUSSIAN ERROR RESPONSE)하는 과정을 보여준다.
이 때, 가우시안 샘플러(600)를 구성하는 가우시안 샘플러 컨트롤러(610)는 본 발명에서 제안하는 가우시안 오류 데이터 생성 장치에 해당할 수 있다.
즉, 가우시안 샘플러 컨트롤러(610)는 데이터 요청 및 출력을 관리하는 역할을 수행할 수 있다. 즉, 플래시 메모리(620) 단위 소자의 문턱 전압을 추출하여 가우시안 샘플러의 출력 값을 생성하는데 활용할 수 있다.
이 때, 문턱 전압은 게이트의 전압을 입력하여 출력 전류의 크기가 특정 전류보다 높을 때 알 수 있다.
이와 같은 가우시안 오류 데이터 생성 방법을 통해 실난수 발생기와 FPGA 회로 및 소프트웨어 회로를 사용하지 않고도 반도체 단위 소자의 물리적 특성을 이용하여 높은 집적도와 빠른 읽기/쓰기 특정을 모두 갖춘 가우시안 추출기를 구현할 수 있다.
또한, 세계적으로 가장 많이 사용하는 상용 반도체 제품의 하나인 플래시 메모리를 이용하여 공정 비용이 저렴하고 성능이 뛰어난 가우시안 샘플러를 구현할 수 있다.
또한, 상용에서 많이 사용되는 반도체 소자를 이용하여 가우시안 샘플러를 구현함으로써 실난수 발생기나 FPGA 및 소프트웨어 회로를 이용할 때보다 구현 면적 및 속도 측면에서 오버헤드를 감소시킬 수도 있다.
도 7은 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 장치를 나타낸 블록도이다.
도 7을 참조하면, 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 장치는 통신부(710), 프로세서(720) 및 메모리(730)를 포함한다.
통신부(710)는 네트워크와 같은 통신망을 통해 가우시안 오류 데이터 생성을 위해 필요한 정보를 송수신하는 역할을 할 수 있다. 이 때, 네트워크는 장치들간에 데이터를 전달하는 통로를 제공하는 것으로서, 기존에 이용되는 네트워크 및 향후 개발 가능한 네트워크를 모두 포괄하는 개념이다.
예를 들면, 네트워크는 인터넷 프로토콜(IP)을 통하여 대용량 데이터의 송수신 서비스 및 끊기는 현상이 없는 데이터 서비스를 제공하는 아이피망, 아이피를 기반으로 서로 다른 망을 통합한 아이피망 구조인 올 아이피(All IP)망 등일 수 있으며, 유선망, Wibro(Wireless Broadband)망, WCDMA를 포함하는 3세대 이동통신망, HSDPA(High Speed Downlink Packet Access)망 및 LTE 망을 포함하는 3.5세대 이동통신망, LTE advanced를 포함하는 4세대 이동통신망, 위성통신망 및 와이파이(Wi-Fi)망 중에서 하나 이상을 결합하여 이루어질 수 있다.
또한, 네트워크는 한정된 지역 내에서 각종 정보장치들의 통신을 제공하는 유무선근거리 통신망, 이동체 상호 간 및 이동체와 이동체 외부와의 통신을 제공하는 이동통신망, 위성을 이용해 지구국과 지구국간 통신을 제공하는 위성통신망이거나 유무선 통신망 중에서 어느 하나이거나, 둘 이상의 결합으로 이루어질 수 있다. 한편, 네트워크의 전송 방식 표준은, 기존의 전송 방식 표준에 한정되는 것은 아니며, 향후 개발될 모든 전송 방식 표준을 포함할 수 있다.
프로세서(720)는 가우시안 오류 데이터 생성 요청을 수신하고, 플래시 메모리에 동작 명령을 전달한다.
이 때, 플래시 메모리는 터널링 절연체(TUNNELING OXIDE), 전하 저장층(CHARGE TRAPPING LAYER) 및 터널링 방지 절연체(TUNNELING BLOCKING OXIDE)로 구성되는 게이트(GATE)를 포함할 수 있다.
또한, 프로세서(720)는 플래시 메모리에서 동작 명령을 수행함에 따라 발생하는 문턱 전압을 기반으로 가우시안 에러 잡음을 생성한다.
이 때, 문턱 전압은 플래시 메모리 단위 소자에서 읽기 명령을 수행할 때 발생하는 전압에 상응할 수 있다.
이 때, 전하 저장층의 전자 밀도가 높을수록 문턱 전압이 높아질 수 있다.
이 때, 가우시안 에러 잡음은 문턱 전압을 기반으로 측정되는 가우시안 분포 저항에 상응하게 생성될 수 있다.
이 때, 가우시안 분포 저항은 플래시 메모리가 동작 명령에 따라 읽기, 쓰기 및 지우기를 반복적으로 수행하는 동안에 발생하는 문턱 전압을 기반으로 측정될 수 있다.
이 때, 가우시안 분포 저항은 게이트에서 문턱 전압에 의해 발생하는 터널링(TUNNELING) 현상의 물리적 특성에 상응하게 측정될 수 있다.
또한, 프로세서(720)는 가우시안 에러 잡음에 상응하게 가우시안 오류 데이터를 생성하여 제공한다.
이 때, 가우시안 오류 데이터는 양자 후 암호(POST QUANTUM CRYPTOGRAPHY, PQC) 기술인 격자 기반 암호 구현을 위한 의도적 에러 정보에 상응할 수 있다.
메모리(730)는 가우시안 오류 데이터를 저장한다.
또한, 메모리(730)는 상술한 바와 같이 본 발명의 일실시예에 따른 가우시안 오류 데이터 생성 장치에서 발생하는 다양한 정보를 저장한다.
실시예에 따라, 메모리(730)는 가우시안 오류 데이터 생성 장치와 독립적으로 구성되어 가우시안 오류 데이터 생성을 위한 기능을 지원할 수 있다. 이 때, 메모리(730)는 별도의 대용량 스토리지로 동작할 수 있고, 동작 수행을 위한 제어 기능을 포함할 수도 있다.
한편, 가우시안 오류 데이터 생성 장치는 메모리가 탑재되어 그 장치 내에서 정보를 저장할 수 있다. 일 구현예의 경우, 메모리는 컴퓨터로 판독 가능한 매체이다. 일 구현 예에서, 메모리는 휘발성 메모리 유닛일 수 있으며, 다른 구현예의 경우, 메모리는 비휘발성 메모리 유닛일 수도 있다. 일 구현예의 경우, 저장장치는 컴퓨터로 판독 가능한 매체이다. 다양한 서로 다른 구현 예에서, 저장장치는 예컨대 하드디스크 장치, 광학디스크 장치, 혹은 어떤 다른 대용량 저장장치를 포함할 수도 있다.
이와 같은 가우시안 오류 데이터 생성 장치를 이용함으로써 실난수 발생기와 FPGA 회로 및 소프트웨어 회로를 사용하지 않고도 반도체 단위 소자의 물리적 특성을 이용하여 높은 집적도와 빠른 읽기/쓰기 특정을 모두 갖춘 가우시안 추출기를 구현할 수 있다.
또한, 세계적으로 가장 많이 사용하는 상용 반도체 제품의 하나인 플래시 메모리를 이용하여 공정 비용이 저렴하고 성능이 뛰어난 가우시안 샘플러를 구현할 수 있다.
또한, 상용에서 많이 사용되는 반도체 소자를 이용하여 가우시안 샘플러를 구현함으로써 실난수 발생기나 FPGA 및 소프트웨어 회로를 이용할 때보다 구현 면적 및 속도 측면에서 오버헤드를 감소시킬 수도 있다.
도 8은 본 발명의 일실시예에 따른 컴퓨터 시스템을 나타낸 도면이다.
도 8을 참조하면, 본 발명의 실시예는 컴퓨터로 읽을 수 있는 기록매체와 같은 컴퓨터 시스템에서 구현될 수 있다. 도 8에 도시된 바와 같이, 컴퓨터 시스템(800)은 버스(820)를 통하여 서로 통신하는 하나 이상의 프로세서(810), 메모리(830), 사용자 입력 장치(840), 사용자 출력 장치(850) 및 스토리지(860)를 포함할 수 있다. 또한, 컴퓨터 시스템(800)은 네트워크(880)에 연결되는 네트워크 인터페이스(870)를 더 포함할 수 있다. 프로세서(810)는 중앙 처리 장치 또는 메모리(830)나 스토리지(860)에 저장된 프로세싱 인스트럭션들을 실행하는 반도체 장치일 수 있다. 메모리(830) 및 스토리지(860)는 다양한 형태의 휘발성 또는 비휘발성 저장 매체일 수 있다. 예를 들어, 메모리는 ROM(831)이나 RAM(832)을 포함할 수 있다.
따라서, 본 발명의 실시예는 컴퓨터로 구현된 방법이나 컴퓨터에서 실행 가능한 명령어들이 기록된 비일시적인 컴퓨터에서 읽을 수 있는 매체로 구현될 수 있다. 컴퓨터에서 읽을 수 있는 명령어들이 프로세서에 의해서 수행될 때, 컴퓨터에서 읽을 수 있는 명령어들은 본 발명의 적어도 한 가지 측면에 따른 방법을 수행할 수 있다.
이상에서와 같이 본 발명에 따른 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
100, 620: 플래시 메모리 110: 가우시안 오류 데이터 생성 장치
120: 격자 기반 암호화 장치
310: 터널링 방지 절연체(Tunneling Blocking Oxide)
320: 전하 저장층(Charge Trapping Layer)
330: 터널링 절연체(Tunneling Oxide)
600: 가우시안 샘플러 610: 가우시안 샘플러 컨트롤러
710: 통신부 720, 810: 프로세서
730, 830: 메모리 800: 컴퓨터 시스템
820: 버스 831: 롬
832: 램 840: 사용자 인터페이스 입력 장치
850: 사용자 인터페이스 출력 장치 860: 스토리지
870: 네트워크 인터페이스 880: 네트워크

Claims (16)

  1. 가우시안 오류 데이터 생성 요청을 수신하고, 플래시 메모리에 동작 명령을 전달하는 단계;
    상기 플래시 메모리에서 상기 동작 명령을 수행함에 따라 발생하는 문턱 전압을 기반으로 가우시안 에러 잡음을 생성하는 단계; 및
    상기 가우시안 에러 잡음에 상응하게 가우시안 오류 데이터를 생성하여 제공하는 단계
    를 포함하는 것을 특징으로 하는 가우시안 오류 데이터 생성 방법.
  2. 청구항 1에 있어서,
    상기 가우시안 에러 잡음은
    상기 문턱 전압을 기반으로 측정되는 가우시안 분포 저항에 상응하게 생성되는 것을 특징으로 하는 가우시안 오류 데이터 생성 방법.
  3. 청구항 1에 있어서,
    상기 문턱 전압은
    플래시 메모리 단위 소자에서 읽기 명령을 수행할 때 발생하는 전압에 상응하는 것을 특징으로 하는 가우시안 오류 데이터 생성 방법.
  4. 청구항 2에 있어서,
    상기 가우시안 분포 저항은
    상기 플래시 메모리가 상기 동작 명령에 따라 읽기, 쓰기 및 지우기를 반복적으로 수행하는 동안에 발생하는 상기 문턱 전압을 기반으로 측정되는 것을 특징으로 하는 가우시안 오류 데이터 생성 방법.
  5. 청구항 1에 있어서,
    상기 가우시안 오류 데이터는
    양자 후 암호(POST QUANTUM CRYPTOGRAPHY, PQC) 기술인 격자 기반 암호 구현을 위한 의도적 에러 정보에 상응하는 것을 특징으로 하는 가우시안 오류 데이터 생성 방법.
  6. 청구항 2에 있어서,
    상기 플래시 메모리는
    터널링 절연체(TUNNELING OXIDE), 전하 저장층(CHARGE TRAPPING LAYER) 및 터널링 방지 절연체(TUNNELING BLOCKING OXIDE)로 구성되는 게이트(GATE)를 포함하는 것을 특징으로 하는 가우시안 오류 데이터 생성 방법.
  7. 청구항 6에 있어서,
    상기 가우시안 분포 저항은
    상기 게이트에서 상기 문턱 전압에 의해 발생하는 터널링(TUNNELING) 현상의 물리적 특성에 상응하게 측정되는 것을 특징으로 하는 가우시안 오류 데이터 생성 방법.
  8. 청구항 6에 있어서,
    상기 전하 저장층의 전자 밀도가 높을수록 상기 문턱 전압이 높아지는 것을 특징으로 하는 가우시안 오류 데이터 생성 방법.
  9. 가우시안 오류 데이터 생성 요청을 수신하고, 플래시 메모리에 동작 명령을 전달하고, 상기 플래시 메모리에서 상기 동작 명령을 수행함에 따라 발생하는 문턱 전압을 기반으로 가우시안 에러 잡음을 생성하고, 상기 가우시안 에러 잡음에 상응하게 가우시안 오류 데이터를 생성하여 제공하는 프로세서; 및
    상기 가우시안 오류 데이터를 저장하는 메모리
    를 포함하는 것을 특징으로 하는 가우시안 오류 데이터 생성 장치.
  10. 청구항 9에 있어서,
    상기 가우시안 에러 잡음은
    상기 문턱 전압을 기반으로 측정되는 가우시안 분포 저항에 상응하게 생성되는 것을 특징으로 하는 가우시안 오류 데이터 생성 장치.
  11. 청구항 9에 있어서,
    상기 문턱 전압은
    플래시 메모리 단위 소자에서 읽기 명령을 수행할 때 발생하는 전압에 상응하는 것을 특징으로 하는 가우시안 오류 데이터 생성 장치.
  12. 청구항 10에 있어서,
    상기 가우시안 분포 저항은
    상기 플래시 메모리가 상기 동작 명령에 따라 읽기, 쓰기 및 지우기를 반복적으로 수행하는 동안에 발생하는 상기 문턱 전압을 기반으로 측정되는 것을 특징으로 하는 가우시안 오류 데이터 생성 장치.
  13. 청구항 9에 있어서,
    상기 가우시안 오류 데이터는
    양자 후 암호(POST QUANTUM CRYPTOGRAPHY, PQC) 기술인 격자 기반 암호 구현을 위한 의도적 에러 정보에 상응하는 것을 특징으로 하는 가우시안 오류 데이터 생성 장치.
  14. 청구항 10에 있어서,
    상기 플래시 메모리는
    터널링 절연체(TUNNELING OXIDE), 전하 저장층(CHARGE TRAPPING LAYER) 및 터널링 방지 절연체(TUNNELING BLOCKING OXIDE)로 구성되는 게이트(GATE)를 포함하는 것을 특징으로 하는 가우시안 오류 데이터 생성 장치.
  15. 청구항 14에 있어서,
    상기 가우시안 분포 저항은
    상기 게이트에서 상기 문턱 전압에 의해 발생하는 터널링(TUNNELING) 현상의 물리적 특성에 상응하게 측정되는 것을 특징으로 하는 가우시안 오류 데이터 생성 장치.
  16. 청구항 14에 있어서,
    상기 전하 저장층의 전자 밀도가 높을수록 상기 문턱 전압이 높아지는 것을 특징으로 하는 가우시안 오류 데이터 생성 장치.
KR1020210064648A 2021-05-20 2021-05-20 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치 KR102558145B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210064648A KR102558145B1 (ko) 2021-05-20 2021-05-20 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치
US17/458,138 US11880269B2 (en) 2021-05-20 2021-08-26 Method for generating Gaussian error data using flash memory and apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210064648A KR102558145B1 (ko) 2021-05-20 2021-05-20 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치

Publications (2)

Publication Number Publication Date
KR20220158115A KR20220158115A (ko) 2022-11-30
KR102558145B1 true KR102558145B1 (ko) 2023-07-25

Family

ID=84102801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210064648A KR102558145B1 (ko) 2021-05-20 2021-05-20 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치

Country Status (2)

Country Link
US (1) US11880269B2 (ko)
KR (1) KR102558145B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102467915B1 (ko) * 2021-05-17 2022-11-17 한국전자통신연구원 저항 변화 메모리 기반 가우시안 추출 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630655B2 (en) 2017-05-18 2020-04-21 Robert Bosch Gmbh Post-quantum secure private stream aggregation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038408B1 (ko) 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
EP3114690B1 (en) * 2014-03-07 2020-02-12 Intel Corporation Physically unclonable function circuit using resistive memory device
KR101593164B1 (ko) * 2014-06-30 2016-02-15 한국전자통신연구원 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법
JP6587188B2 (ja) * 2015-06-18 2019-10-09 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
US9997244B1 (en) * 2016-11-29 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM-based authentication circuit
US10581604B2 (en) 2017-10-17 2020-03-03 Comsats Institute Of Information Technology Post-quantum cryptographic communication protocol
US11126403B2 (en) * 2018-03-28 2021-09-21 University Of Massachusetts True random number generator (TRNG) circuit using a diffusive memristor
KR102644274B1 (ko) * 2018-11-22 2024-03-06 삼성전자주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템, 및 메모리 컨트롤러의 동작 방법
KR20210024912A (ko) 2019-08-26 2021-03-08 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10630655B2 (en) 2017-05-18 2020-04-21 Robert Bosch Gmbh Post-quantum secure private stream aggregation

Also Published As

Publication number Publication date
US11880269B2 (en) 2024-01-23
KR20220158115A (ko) 2022-11-30
US20220374302A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US10211974B2 (en) Encryption apparatus, method for encryption and computer-readable recording medium
US10171440B2 (en) Method and apparatus for managing encryption keys for cloud service
US10957586B2 (en) FDSOI with on-chip physically unclonable function
US20200053061A1 (en) Encryption schemes with addressable elements
EP3100407B1 (en) Systems and methods for faster public key encryption using the associated private key portion
US20190036704A1 (en) System and method for verification of a secure erase operation on a storage device
WO2013097105A1 (en) Efficient dynamic randomizing address remapping for pcm caching to improve endurance and anti-attack
US20140041040A1 (en) Creating secure multiparty communication primitives using transistor delay quantization in public physically unclonable functions
US10777265B2 (en) Enhanced FDSOI physically unclonable function
KR102558145B1 (ko) 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치
CN111639367B (zh) 基于树模型的两方联合分类方法、装置、设备及介质
CN111625862B (zh) 基于多数据节点的数据处理方法、系统及存储介质
Hoang et al. A multi-server oblivious dynamic searchable encryption framework
US20150092777A1 (en) Integrated circuit, code generating method, and data exchange method
CN114372273A (zh) 运用多个计算装置的安全存储装置验证
CN116614266A (zh) 数据传输方法、装置、设备及存储介质
CN110868288B (zh) 云存储环境下基于策略的外包数据细粒度可信删除方法
KR102474897B1 (ko) 양자 내성 암호화 알고리즘에 기초한 봉인 키 교환을 통해 가상 사설 네트워크를 제공하는 가상 사설 네트워크 형성 방법 및 이를 수행하는 가상 사설 네트워크 운용 시스템
KR102035941B1 (ko) 게이트 - 유발 드레인 누설 전류를 이용한 비휘발성 메모리 소자, 비휘발성 메모리 소자의 소거 방법 및 이를 포함하는 전자 시스템
KR102474891B1 (ko) 양자 내성 암호화 알고리즘에 기초하여 생성한 키를 활용하여 가상 사설 네트워크를 제공하는 가상 사설 네트워크 형성 방법 및 이를 수행하는 가상 사설 네트워크 운용 시스템
CN111343072B (zh) 开放异构多隧道自适应数据通信方法、设备和存储介质
US20240070089A1 (en) Measurement command for memory systems
KR102453989B1 (ko) 자가파괴 기능 및 물리적 복제 방지 기능을 갖는 분리된 이중 게이트 트랜지스터
WO2023124530A1 (zh) 一种数据加密系统及相关产品
KR102474894B1 (ko) 양자 내성 암호화 알고리즘에 기초한 서명과 인증을 수행함으로써 가상 사설 네트워크를 제공하는 가상 사설 네트워크 형성 방법 및 이를 수행하는 가상 사설 네트워크 운용 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant