KR102467915B1 - 저항 변화 메모리 기반 가우시안 추출 장치 및 방법 - Google Patents

저항 변화 메모리 기반 가우시안 추출 장치 및 방법 Download PDF

Info

Publication number
KR102467915B1
KR102467915B1 KR1020210063597A KR20210063597A KR102467915B1 KR 102467915 B1 KR102467915 B1 KR 102467915B1 KR 1020210063597 A KR1020210063597 A KR 1020210063597A KR 20210063597 A KR20210063597 A KR 20210063597A KR 102467915 B1 KR102467915 B1 KR 102467915B1
Authority
KR
South Korea
Prior art keywords
resistance change
resistance
change memory
gaussian
memory
Prior art date
Application number
KR1020210063597A
Other languages
English (en)
Inventor
김문석
이봉수
강준기
김기홍
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020210063597A priority Critical patent/KR102467915B1/ko
Priority to US17/458,129 priority patent/US11783894B2/en
Application granted granted Critical
Publication of KR102467915B1 publication Critical patent/KR102467915B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H01L45/04—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Theoretical Computer Science (AREA)

Abstract

저항 변화 메모리 기반 가우시안 추출 장치 및 방법이 개시된다. 본 발명의 실시예에 따른 저항 변화 메모리 기반 가우시안 추출 장치는, 상부 전극 및 하부 전극 사이에 저항 변화층이 배치된 저항 변화 메모리 및 샘플링 제어부를 포함하며, 샘플링 제어부는, 외부로부터 가우시안 오류 데이터 요청이 수신됨에 따라, 저항 변화 메모리에 리셋 전압을 인가하는 삭제 동작을 수행하는 단계, 삭제 명령을 마친 후 저항 변화 메모리에 셋 전압을 인가하는 프로그램 명령을 수행하는 단계, 저항 변화 메모리로부터 저항 데이터 읽기 동작을 수행하는 단계 및 저항 변화 메모리의 저항 데이터를 가우시안 오류 데이터로 외부에 응답하는 단계를 수행할 수 있다.

Description

저항 변화 메모리 기반 가우시안 추출 장치 및 방법{Apparatus and Method for Gaussian Sampling based on Resistance Random Access Memory}
기재된 실시예는 가우시안 추출 장치 및 방법에 관한 것이다.
양자 기술의 발전으로 양자 컴퓨터 기술 구현이 연구계에 주목을 받고 있다. 특히 양자 컴퓨팅에서만 구현 가능한 Shors 알고리즘은 소인수 분해 속도를 기존 컴퓨팅 방식보다 약 천만배 증가 시킨다. 이는 RSA(Rivest, Shamir, and Adleman) 암호와 같은 양자 컴퓨팅 이전에 암호가 암호 기능을 못하는 것을 의미한다.
암호 기술은 이 문제를 해결하기 위해 양자 후 암호(Post Quantum Cryptography: PQC) 기술 표준 제정을 미국 NIST(National Institute of Standards and Technology) 주도로 진행하고 있다.
PQC 기술 중 표준 제정으로 유력한 기술 중 하나는 격자 기반 암호 기술이다. 격자 기반 암호는 메시지에 공개키와 의도적 에러 정보를 인가하여 암호화를 수행하는 비대칭 암호 방식이다. 공격자가 개인키와 의도적 에러 정보가 없으면 메시지 복호화를 할 수 없다.
의도적 에러 정보는 가우시안 분포에 에러 정보를 뜻하며 가우시안 분포에 에러를 출력하는 장치를 가우시안 추출기(Gaussian Sampler)라고 한다.
종래에는 가우시안 추출기가 실난수 발생기와 FPGA(Field-programmable gate array) 혹은 소프트웨어 회로를 조합하여 기능 구현을 하고 있다.
하지만 실난수 발생기는 구현 면적 및 속도에 많은 오버헤드가 존재하고 FPGA와 소프트웨어 회로 구현도 면적에 많은 오버헤드가 존재한다.
기재된 실시예는 실난수 발생기가 필요없이 반도체 단위 소자의 물리적 특성을 이용한 높은 집적도와 빠른 읽기/쓰기 두 가지 특성을 모두 갖춘 저항 변화 메모리 기반 가우시안 추출 장치를 제안하는데 그 목적이 있다.
실시예에 따른 저항 변화 메모리 기반 가우시안 추출 장치는, 상부 전극 및 하부 전극 사이에 저항 변화층이 배치된 저항 변화 메모리 및 샘플링 제어부를 포함하며, 샘플링 제어부는, 외부로부터 가우시안 오류 데이터 요청이 수신됨에 따라, 저항 변화 메모리에 리셋 전압을 인가하는 삭제 동작을 수행하는 단계, 삭제 명령을 마친 후 저항 변화 메모리에 셋 전압을 인가하는 프로그램 명령을 수행하는 단계, 저항 변화 메모리로부터 저항 데이터 읽기 동작을 수행하는 단계 및 저항 변화 메모리의 저항 데이터를 가우시안 오류 데이터로 외부에 응답하는 단계를 수행할 수 있다.
이때, 상부 전극 및 하부 전극은, 알루미늄, 백금, 구리 및 타이타늄 중 하나를 포함하는 전도성 물질로 제작될 수 있다.
이때, 저항 변화층은, 금속 산화물 또는 페로브스카이트로 제작될 수 있다.
이때, 저항 변화층은, 상부 전극 및 하부 전극에 셋 전압이 인가됨에 따라, 저항값이 큰 상태에서 작은 상태로 변화되고, 상부 전극 및 하부 전극에 리셋 전압이 인가됨에 따라, 저항값이 작은 상태에서 큰 상태로 변화될 수 있다.
이때, 셋 전압 및 리셋 전압은, 상이한 극성을 가질 수 있다.
이때, 셋 전압 및 리셋 전압은, 동일한 극성을 가지고, 그 크기가 상이할 수 있다.
실시예에 따른 저항 변화 메모리 기반 가우시안 추출 장치는, 저항 변화 메모리의 아날로그 저항 데이터를 디지털로 변환하여 샘플링 제어부에 출력하는 아날로그 디지털 변환기를 더 포함할 수 있다.
실시예에 따른 저항 변화 메모리 기반 가우시안 추출 방법은, 외부로부터 가우시안 오류 데이터 요청이 수신됨에 따라, 저항 변화 메모리에 리셋 전압을 인가하는 삭제 동작을 수행하는 단계, 삭제 명령을 마친 후 저항 변화 메모리에 셋 전압을 인가하는 프로그램 명령을 수행하는 단계, 저항 변화 메모리로부터 저항 데이터 읽기 동작을 수행하는 단계 및 저항 변화 메모리의 저항 데이터를 가우시안 오류 데이터로 외부에 응답하는 단계를 포함하되, 저장 변화 메모리는, 상부 전극 및 하부 전극 사이에 저항 변화층이 배치될 수 있다.
이때, 상부 전극 및 하부 전극은, 알루미늄, 백금, 구리 및 타이타늄 중 하나를 포함하는 전도성 물질로 제작될 수 있다.
이때, 저항 변화층은, 금속 산화물 또는 페로브스카이트로 제작될 수 있다.
이때, 저항 변화층은, 상부 전극 및 하부 전극에 셋 전압이 인가됨에 따라, 저항값이 큰 상태에서 작은 상태로 변화되고, 상부 전극 및 하부 전극에 리셋 전압이 인가됨에 따라, 저항값이 작은 상태에서 큰 상태로 변화될 수 있다.
이때, 셋 전압 및 리셋 전압은, 상이한 극성을 가질 수 있다.
이때, 셋 전압 및 리셋 전압은, 동일한 극성을 가지고, 그 크기가 상이할 수 있다.
이때, 응답하는 단계는, 저항 변화 메모리의 아날로그 저항 데이터를 디지털로 변환하는 단계를 포함할 수 있다.
높은 집적도와 빠른 쓰기/읽기 속도로 플래시 메모리에 이어 차세대 비휘발성 메모리로 주목 받고 있는 저항변화 메모리는 메모리 기능 뿐만 아니라 가우시안 샘플로로 활용 가능하다.
종래에는 저항 변화 메모리 기반 가우시안 추출 장치를 실난수 발생기와 FPGA 혹은 소프트웨어 회로를 조합하여 구현하였다. 하지만 실난수 발생기는 구현 면적 및 속도에 많은 오버헤드가 존재하고 FPGA와 소프트웨어 회로 구현도 많은 면적 오버헤드가 존재한다.
따라서, 저항변화 메모리의 장점인 높은 집적도와 빠른 쓰기/읽기 속도 특성을 유지하면서 가우시안 샘플러로 활용 가능하다.
실시예에 따른 저항변화 메모리는 금속-저항변화 층-금속의 간단한 구조로 메모리 동작이 가능하여 집적도 면에서 매우 유리하며 공정과정이 간단하여 공정 비용이 저렴하며 메모리 읽기/쓰기 속도가 빠른 장점이 있다.
도 1은 실시예에 따른 저항 변화 메모리 기반 가우시안 추출 장치의 개략적인 구성도이다.
도 2는 실시예에 따른 저항변화 메모리 구조의 단면도이다.
도 3은 양극성 저항 변화를 설명하기 위한 입력 전압-출력 전류 그래프이다.
도 4는 단극성 저항 변화를 설명하기 위한 입력 전압-출력 전류 그래프이다.
도 5는 실시예에 따른 저항변화 메모리 기반 가우시안 샘플링 방법을 설명하기 위한 순서도이다.
도 6은 저항변화 메모리의 저항 편차를 설명하기 위한 개념도이다.
도 7은 실시예에 따른 컴퓨터 시스템 구성을 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 "제1" 또는 "제2" 등이 다양한 구성요소를 서술하기 위해서 사용되나, 이러한 구성요소는 상기와 같은 용어에 의해 제한되지 않는다. 상기와 같은 용어는 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용될 수 있다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서에서 사용된 용어는 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 또는 "포함하는(comprising)"은 언급된 구성요소 또는 단계가 하나 이상의 다른 구성요소 또는 단계의 존재 또는 추가를 배제하지 않는다는 의미를 내포한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 해석될 수 있다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서는, 도 1 내지 도 7을 참조하여 실시예에 따른 저항 변화 메모리 기반 가우시안 추출 장치 및 방법이 상세히 설명된다.
도 1은 실시예에 따른 저항 변화 메모리 기반 가우시안 추출 장치의 개략적인 구성도이다.
도 1을 참조하면, 실시예에 따른 저항 변화 메모리 기반 가우시안 추출 장치(100)는, 가우시안 샘플링 제어부(Gaussian Sampling Controller)(110) 및 저항 변화 메모리(Resistance Random Access Memory, RRAM)(120)를 포함할 수 있다.
저항 변화 메모리(120)는, 저항 변화 물질이 전압의 조건에 따라 저항값이 달라지는 특성을 이용한 메모리 소자이다. 이는 금속-저항 변화 층-금속의 간단한 구조로 메모리 동작이 가능하기 때문에 집적도 면에서 매우 유리하고 비휘발성 메모리로 상용화된 플래시 메모리에 비해서 공정 과정이 간단하여 공정 비용이 저렴하다는 읽기/쓰기 속도도 빠른 장점이 있다. 이에 대해 도 2 내지 도 5를 참조하여 후술하기로 한다.
샘플링 제어부(110)는, 외부로부터 가우시안 오류 데이터 요청(Gausssian Error Request)이 수신됨에 따라, 저항 변화 메모리(120)의 저항 데이터를 가우시안 오류 데이터 응답(Gaussian Error Response)으로 출력할 수 있다. 이에 대한 상세한 동작에 대해 도 5를 참조하여 후술하기로 한다.
또한, 도면에는 도시되어 있지 않지만, 저항 변화 메모리 기반 가우시안 추출 장치(100)는, 저항 변화 메모리(120)의 아날로그 저항 데이터를 디지털로 변환하여 샘플링 제어부(110)에 출력하는 아날로그 디지털 변환기를 더 포함할 수도 있다.
도 2는 실시예에 따른 저항변화 메모리 구조의 단면도이고, 도 3은 양극성 저항 변화를 설명하기 위한 입력 전압-출력 전류 그래프이고, 도 4는 단극성 저항 변화를 설명하기 위한 입력 전압-출력 전류 그래프이다.
도 2를 참조하면, 저항 변화 메모리(120)를 구성하는 메모리 셀 각각은, 상부 전극(121a) 및 하부 전극(121b) 사이에 저항 변화층(122)이 배치된다.
이때, 상부 전극(121a) 및 하부 전극(121b)는, 전도성 물질로 제작될 수 있다. 여기서, 전도성 물질은, 알루미늄, 백금, 구리 및 타이타늄 등을 포함하는 금속일 수 있다.
이때, 저항 변화층(122)은, 저항변화특성을 나타내는 물질로 제작될 수 있다. 여기서, 저항변화특성을 나타내는 물질은, 금속 산화물(Al2O3, Cu2O, TiO2, ZnO, and IGZO) 이나 페로브스카이트(SrTiO3) 등이 포함될 수 있다.
이때, 저항 변화층(122)은, 상부 전극(121a) 및 하부 전극(121b)에 인가되는 전압을 달리함에 따라, 저항 값이 변화될 수 있다. 즉, 저항 변화층(122)은, 저항값이 큰 상태(High Resistance State, HRS)와 저항값이 작은 상태(Low Resistance State, LRS)의 두 가지 상태(state)를 가질 수 있다. 따라서, 저항 변화층(122)의 두 가지 상태(state)를 구별함으로써 메모리로 동작되도록 할 수 있다.
구체적으로, 저항 변화층(122)은, 상부 전극(121a) 및 하부 전극(121b)에 셋 전압 (VSET)이 인가됨에 따라, 저항값이 큰 상태(High Resistance State, HRS)에서 작은 상태(Low Resistance State, LRS)로 변화될 수 있다.
반면, 저항 변화층(122)은, 상부 전극(121a) 및 하부 전극(121b)에 리셋 전압(VRESET)이 인가됨에 따라, 저항값이 작은 상태(Low Resistance State, LRS)에서 큰 상태(High Resistance State, HRS)로 변화될 수 있다.
이때, 저항변화 현상이 일어나기 위한 적절한 전압 조건은 양극성 저항변화 (bipolar resistive switching)와 단극성 저항변화(unipolar resistive switching)로 크게 구분될 수 있다. 여기서, 극성은, 전압의 인가가 방향을 의미한다.
일 실시예에 따라, 셋 전압(VSET) 및 리셋 전압(VRESET)은, 상이한 극성을 가질 수 있다. 즉, 도 3에 도시된 바와 같이, 양극성 저항변화는 양(+)의 전압으로 쓰기를 할 때 LRS가 되고, 음(-)의 전압으로 쓰기를 할 때 HRS가 됨을 의미한다. 그러나, 본 발명은 이에 한정되지 않는다. 즉, 저항변화 메모리 소자의 물리적, 화학적 특성에 따라 음 전압으로 쓰기를 할 때 HRS가 되고, 양 전압으로 쓰기를 할 때 LRS가 될 때도 존재한다.
다른 실시예에 따라, 셋 전압(VSET) 및 리셋 전압(VRESET)은, 동일한 극성을 가지고, 그 크기가 상이할 수 있다. 즉, 도 4를 참조하면, 같은 방향의 전압을 인가해도 셋 전압의 크기로 인가할 때 LRS가 되고 리셋 전압의 크기로 인가할 때 HRS가 되는 것을 단극성 저항변화라고 한다. 단극성 저항변화는 같은 방향의 전압이어도 쓰기 전압의 크기에 따라 LRS와 HRS가 구분됨을 의미한다.
일반적으로 저항변화 메모리(120)의 저항변화 메커니즘은 다양하나, 가장 대표적인 필라멘트 모형을 통해 저항변화 메모리의 저항변화 메커니즘을 설명하기로 한다.
금속 사이의 저항변화 층(110)은 원래 절연체의 특성을 가진다.
금속 사이의 절연체에 셋 전압(VSET)을 인가하면, 저항변화 층(110)의 산소 결핍 구역이 금속과 금속사이를 잇는 필라멘트가 형성되고, 저항변화 메모리 단위 셀의 저항 상태가 LRS가 된다.
반대로, 금속 사이의 절연체에 리셋 전압(VRESET)을 인가하면, 저항변화 층(110)의 필라멘트 연결이 끊어져서 저항 상태가 HRS가 된다.
도 5는 실시예에 따른 저항변화 메모리 기반 가우시안 추출 방법을 설명하기 위한 순서도이고, 도 6은 저항변화 메모리의 저항 편차를 설명하기 위한 개념도이다.
도 5를 참조하면, 샘플링 제어부(110)는, 외부로부터 가우시안 오류 데이터 요청(Gaussian Error Data Request)이 수신(S210)됨에 따라, 저항 변화 메모리(120)에 삭제(Erase) 명령을 수행한다(S220).
이때, 삭제 명령은, 저항 변화 메모리(120)에 리셋 전압(VRESET)을 인가하여, HRS 상태로 전환시키는 것을 의미한다.
샘플링 제어부(110)는, 삭제(Erase) 명령을 마친 후 저항 변화 메모리(120)에 프로그램 명령을 수행한다(S230).
이때, 프로그램 명령은, 저항 변화 메모리(120)에 셋 전압(VSET)을 인가하여 저항 상태를 LRS 상태로 전환시키는 것을 의미한다.
이때, 저항 변화 메모리(120)의 저항 분포는 예측 불가능한 정규 분포를 가지게 된다.
도 6을 참조하면, 좌측에는 저항변화 메모리 단위 셀의 반복적 저항 변화 수행에 따른 LRS 저항 가우시안 분포 그래프가 도시되고, 우측은 저항변화 메모리 단위 셀의 반복적 저항 변화 수행에 따른 HRS 저항 가우시안 분포 그래프가 도시되어 있다.
S220 및 S230의 저항변화 프로그램/이래이즈 명령을 수행할 때마다 저항 변화 메모리(120)는 정규 분포(Gaussian distribution)의 저항 분포를 가진다.
즉,저항 변화 메모리 소자의 물리적 특성으로 인해 저항이 변화할 때마다 정규 분포의 저항 분포를 예측 불가능하게 가진다.
샘플링 제어부(110)는, 전술한 바와 같은 예측 불가능한 정규 분포를 가지는 저항 분포를 기반으로 하는 저항 데이터에 대한 읽기(Read) 동작을 수행한다(S240).
샘플링 제어부(110)는, 저항 변화 메모리의 저항 데이터를 가우시안 오류 데이터로 외부에 응답한다(S250).
이때, 저항 데이터는 정전류를 인가해 출력 전압 데이터를 통해 가우시안 샘플러 외부에 출력으로 사용할 수도 있다.
이때, 저항 변화 메모리(120)의 아날로그 저항 데이터는 디지털로 변환되어 출력될 수 있다.
전술한 바와 같은 저항변화 메모리 기반의 가우시안 샘플러 동작 원리는 프로그램/이래이즈 마다 예측 불가능하게 발생하는 저항 크기의 정규 분포 편차이다. 이는 저항변화 메모리 고유의 물리적 특성이다. 상기의 가우시안 샘플러 동작으로 논리적으로 예측 불가능한 정규 분포 오류 신호가 출력된다. 이 결과는 PQC 격자기반 암호 구현에 필수적인 구성 요소인 의도적인 에러 생성 기술에 기여한다.
도 7은 실시예에 따른 컴퓨터 시스템 구성을 나타낸 도면이다.
실시예에 따른 저항 변화 메모리 기반 가우시안 추출 장치는 컴퓨터로 읽을 수 있는 기록매체와 같은 컴퓨터 시스템(1000)에서 구현될 수 있다.
컴퓨터 시스템(1000)은 버스(1020)를 통하여 서로 통신하는 하나 이상의 프로세서(1010), 메모리(1030), 사용자 인터페이스 입력 장치(1040), 사용자 인터페이스 출력 장치(1050) 및 스토리지(1060)를 포함할 수 있다. 또한, 컴퓨터 시스템(1000)은 네트워크(1080)에 연결되는 네트워크 인터페이스(1070)를 더 포함할 수 있다. 프로세서(1010)는 중앙 처리 장치 또는 메모리(1030)나 스토리지(1060)에 저장된 프로그램 또는 프로세싱 인스트럭션들을 실행하는 반도체 장치일 수 있다. 메모리(1030) 및 스토리지(1060)는 휘발성 매체, 비휘발성 매체, 분리형 매체, 비분리형 매체, 통신 매체, 또는 정보 전달 매체 중에서 적어도 하나 이상을 포함하는 저장 매체일 수 있다. 예를 들어, 메모리(1030)는 ROM(1031)이나 RAM(1032)을 포함할 수 있다.
이상에서 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100 : 저항 변화 메모리 기반 가우시안 추출 장치
110 : 가우시안 샘플링 제어부 120 : 저항 변화 메모리
121a : 상부 전극 121b : 하부 전극
122 : 저항 변화 층

Claims (14)

  1. 상부 전극 및 하부 전극 사이에 저항 변화층이 배치된 저항 변화 메모리; 및
    샘플링 제어부를 포함하며,
    샘플링 제어부는,
    외부로부터 가우시안 오류 데이터 요청이 수신됨에 따라, 저항 변화 메모리에 리셋 전압을 인가하는 삭제 동작을 수행하는 단계;
    삭제 명령을 마친 후 저항 변화 메모리에 셋 전압을 인가하는 프로그램 명령을 수행하는 단계;
    저항 변화 메모리로부터 저항 데이터 읽기 동작을 수행하는 단계; 및
    저항 변화 메모리의 저항 데이터를 가우시안 오류 데이터로 외부에 응답하는 단계를 수행하는, 저항 변화 메모리 기반 가우시안 추출 장치.
  2. 제1 항에 있어서, 상부 전극 및 하부 전극은,
    알루미늄, 백금, 구리 및 타이타늄 중 하나를 포함하는 전도성 물질로 제작되는, 저항 변화 메모리 기반 가우시안 추출 장치.
  3. 제1 항에 있어서, 저항 변화층은,
    금속 산화물 또는 페로브스카이트으로 제작되는, 저항 변화 메모리 기반 가우시안 추출 장치.
  4. 제1 항에 있어서, 저항 변화층은,
    상부 전극 및 하부 전극에 셋 전압이 인가됨에 따라, 저항값이 큰 상태에서 작은 상태로 변화되고,
    상부 전극 및 하부 전극에 리셋 전압이 인가됨에 따라, 저항값이 작은 상태에서 큰 상태로 변화되는, 저항 변화 메모리 기반 가우시안 추출 장치.
  5. 제4 항에 있어서, 셋 전압 및 리셋 전압은,
    상이한 극성을 가지는, 저항 변화 메모리 기반 가우시안 추출 장치.
  6. 제4 항에 있어서, 셋 전압 및 리셋 전압은,
    동일한 극성을 가지고, 그 크기가 상이한, 저항 변화 메모리 기반 가우시안 추출 장치.
  7. 제1 항에 있어서,
    저항 변화 메모리의 아날로그 저항 데이터를 디지털로 변환하여 샘플링 제어부에 출력하는 아날로그 디지털 변환기를 더 포함하는, 저항 변화 메모리 기반 가우시안 추출 장치.
  8. 외부로부터 가우시안 오류 데이터 요청이 수신됨에 따라, 저항 변화 메모리에 리셋 전압을 인가하는 삭제 동작을 수행하는 단계;
    삭제 명령을 마친 후 저항 변화 메모리에 셋 전압을 인가하는 프로그램 명령을 수행하는 단계;
    저항 변화 메모리로부터 저항 데이터 읽기 동작을 수행하는 단계; 및
    저항 변화 메모리의 저항 데이터를 가우시안 오류 데이터로 외부에 응답하는 단계를 포함하되,
    저장 변화 메모리는,
    상부 전극 및 하부 전극 사이에 저항 변화층이 배치되는, 저항 변화 메모리 기반 가우시안 추출 방법.
  9. 제8 항에 있어서, 상부 전극 및 하부 전극은,
    알루미늄, 백금, 구리 및 타이타늄 중 하나를 포함하는 전도성 물질로 제작되는, 저항 변화 메모리 기반 가우시안 추출 방법.
  10. 제8 항에 있어서, 저항 변화층은,
    금속 산화물 또는 페로브스카이트로 제작되는, 저항 변화 메모리 기반 가우시안 추출 방법.
  11. 제8 항에 있어서, 저항 변화층은,
    상부 전극 및 하부 전극에 셋 전압이 인가됨에 따라, 저항값이 큰 상태에서 작은 상태로 변화되고,
    상부 전극 및 하부 전극에 리셋 전압이 인가됨에 따라, 저항값이 작은 상태에서 큰 상태로 변화되는, 저항 변화 메모리 기반 가우시안 추출 방법.
  12. 제11 항에 있어서, 셋 전압 및 리셋 전압은,
    상이한 극성을 가지는, 저항 변화 메모리 기반 가우시안 추출 방법.
  13. 제11 항에 있어서, 셋 전압 및 리셋 전압은,
    동일한 극성을 가지고, 그 크기가 상이한, 저항 변화 메모리 기반 가우시안 추출 방법.
  14. 제8 항에 있어서, 응답하는 단계는,
    저항 변화 메모리의 아날로그 저항 데이터를 디지털로 변환하는 단계를 더 포함하는, 저항 변화 메모리 기반 가우시안 추출 방법.
KR1020210063597A 2021-05-17 2021-05-17 저항 변화 메모리 기반 가우시안 추출 장치 및 방법 KR102467915B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210063597A KR102467915B1 (ko) 2021-05-17 2021-05-17 저항 변화 메모리 기반 가우시안 추출 장치 및 방법
US17/458,129 US11783894B2 (en) 2021-05-17 2021-08-26 Gaussian sampling apparatus and method based on resistive random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210063597A KR102467915B1 (ko) 2021-05-17 2021-05-17 저항 변화 메모리 기반 가우시안 추출 장치 및 방법

Publications (1)

Publication Number Publication Date
KR102467915B1 true KR102467915B1 (ko) 2022-11-17

Family

ID=83998008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210063597A KR102467915B1 (ko) 2021-05-17 2021-05-17 저항 변화 메모리 기반 가우시안 추출 장치 및 방법

Country Status (2)

Country Link
US (1) US11783894B2 (ko)
KR (1) KR102467915B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160002027A (ko) * 2014-06-30 2016-01-07 한국전자통신연구원 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법
US20170178710A1 (en) * 2014-03-07 2017-06-22 Intel Corporation Physically unclonable function circuit using resistive memory device
US20170242660A1 (en) * 2015-06-18 2017-08-24 Panasonic Intellectual Property Management Co., Ltd. Random number processing device generating random numbers by using data read from non-volatile memory cells, and integrated circuit card
US20180151224A1 (en) * 2016-11-29 2018-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Rram-based authentication circuit
KR20200060104A (ko) * 2018-11-22 2020-05-29 삼성전자주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템, 및 메모리 컨트롤러의 동작 방법
KR20200101619A (ko) * 2019-02-20 2020-08-28 연세대학교 산학협력단 메모리 기반 puf 장치 및 그 동작 방법
US11126403B2 (en) * 2018-03-28 2021-09-21 University Of Massachusetts True random number generator (TRNG) circuit using a diffusive memristor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5075959B2 (ja) * 2010-09-14 2012-11-21 株式会社東芝 抵抗変化メモリ
US9213602B1 (en) * 2014-06-23 2015-12-15 Seagate Technology Llc Write mapping to mitigate hard errors via soft-decision decoding
US10581604B2 (en) 2017-10-17 2020-03-03 Comsats Institute Of Information Technology Post-quantum cryptographic communication protocol
KR102558145B1 (ko) * 2021-05-20 2023-07-25 한국전자통신연구원 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170178710A1 (en) * 2014-03-07 2017-06-22 Intel Corporation Physically unclonable function circuit using resistive memory device
KR20160002027A (ko) * 2014-06-30 2016-01-07 한국전자통신연구원 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법
US20170242660A1 (en) * 2015-06-18 2017-08-24 Panasonic Intellectual Property Management Co., Ltd. Random number processing device generating random numbers by using data read from non-volatile memory cells, and integrated circuit card
US20180151224A1 (en) * 2016-11-29 2018-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Rram-based authentication circuit
US11126403B2 (en) * 2018-03-28 2021-09-21 University Of Massachusetts True random number generator (TRNG) circuit using a diffusive memristor
KR20200060104A (ko) * 2018-11-22 2020-05-29 삼성전자주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템, 및 메모리 컨트롤러의 동작 방법
KR20200101619A (ko) * 2019-02-20 2020-08-28 연세대학교 산학협력단 메모리 기반 puf 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US11783894B2 (en) 2023-10-10
US20220366975A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
US11552810B2 (en) PUF with dissolvable conductive paths
Salaoru et al. Resistive switching of oxygen enhanced TiO2 thin-film devices
CN108921290A (zh) 神经突触单元电路、神经网络电路和信息处理系统
US20180075904A1 (en) Memristive crossbar array having multi-selector memristor cells
US20210193207A1 (en) Nonvolatile memory cell and nonvolatile memory device comprising the same
US10516104B2 (en) High retention resistive random access memory
JP2012528419A5 (ko)
JP6912609B2 (ja) 抵抗を有するメモリセル及び抵抗を有するメモリセルの形成
US11121259B2 (en) Metal-oxide-based neuromorphic device
Wang et al. Effects of sidewall etching on electrical properties of SiOx resistive random access memory
EP4184511A1 (en) Ferroelectric memory device and electronic device including the same
Chai et al. The over-reset phenomenon in Ta 2 O 5 RRAM device investigated by the RTN-based defect probing technique
KR102467915B1 (ko) 저항 변화 메모리 기반 가우시안 추출 장치 및 방법
CN108920788B (zh) 基于忆阻器非实质蕴涵逻辑的编、译码电路的操作方法
CN112002362B (zh) 对称型存储单元及bnn电路
CN109427392B (zh) 电阻式存储装置及其写入方法
US9716224B2 (en) Memristor devices with a thermally-insulating cladding
US9934852B2 (en) Sensing an output signal in a crossbar array based on a time delay between arrival of a target output and a sneak output
US20230267990A1 (en) Symmetric memory cell and bnn circuit
TW202209330A (zh) 電阻式記憶體裝置及其操作方法
TWI632604B (zh) 使用鋁作為蝕刻停止層
Laiho et al. Memristive analog arithmetic within cellular arrays
Lin et al. Highly robust self-compliant and nonlinear TaO x/HfO x RRAM for 3D vertical structure in 1TnR architecture
Miyatani et al. Two modes of bipolar resistive switching characteristics in asymmetric TaOx-based ReRAM cells
US20200058859A1 (en) Resistive memory device and method for fabricating the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant