TW201737627A - 利用相關電子開關的一次及多次程式化 - Google Patents

利用相關電子開關的一次及多次程式化 Download PDF

Info

Publication number
TW201737627A
TW201737627A TW106110710A TW106110710A TW201737627A TW 201737627 A TW201737627 A TW 201737627A TW 106110710 A TW106110710 A TW 106110710A TW 106110710 A TW106110710 A TW 106110710A TW 201737627 A TW201737627 A TW 201737627A
Authority
TW
Taiwan
Prior art keywords
ces
component
threshold
programmed
ces component
Prior art date
Application number
TW106110710A
Other languages
English (en)
Other versions
TWI718278B (zh
Inventor
露西安 席芙蘭
羅伯特坎貝爾 阿金
維克斯 錢德
巴爾Ｓ 桑德胡
Original Assignee
Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｒｍ股份有限公司 filed Critical Ａｒｍ股份有限公司
Publication of TW201737627A publication Critical patent/TW201737627A/zh
Application granted granted Critical
Publication of TWI718278B publication Critical patent/TWI718278B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本案提供一種包括相關電子開關(Correlated Electron Switch; CES)元件及程式化電路之裝置。當CES元件已程式化之次數小於閾值時，程式化電路提供程式化信號至CES元件以程式化CES元件至多個阻抗狀態中之一阻抗狀態。

Description

利用相關電子開關的一次及多次程式化
本揭示案係關於利用相關電子開關(Correlated Electron Switch; CES)元件之一次及多次程式化之裝置及方法。
唯讀記憶體為在功率循環時不會損失儲存資料之一種非依電性記憶體。一次可程式化(One-time programmable; OTP)記憶體為一種可程式化唯讀記憶體，資料永久地儲存其中且不能修改。換言之，OTP記憶體可僅經程式化以儲存資料一次，且該儲存之資料不能重寫/改寫。典型OTP記憶體單元從讀取「1」之全部位元開始。電信號用以燒毀保險絲，該保險絲允許設置OTP記憶體單元之每個位元。即，使用電信號燒毀保險絲可致使位元讀取「0」。記憶體藉由熔斷保險絲來程式化。
另一種非依電性記憶體為可再程式化唯讀記憶體，其廣泛使用在例如安全應用、快速計算應用、軍事應用等等中。儲存在可再程式化記憶體之記憶體單元中之資料為可再抹除及可重複使用的。可再程式化唯讀記憶體之實例包括多次可程式化(multiple time programmable; MTP)記憶體或較少次可程式化(few time programmable; FTP)記憶體。可抹除可程式化唯讀記憶體(erasable programmable read-only memory; EPROM)、電可抹除可程式化唯讀記憶體(electrically erasable programmable read-only memory; EEPROM)、快閃EPROM等為MTP記憶體之實例。
根據本技術之第一態樣，提供了一種裝置。該裝置包括相關電子開關(Correlated Electron Switch; CES)元件。該裝置進一步包括程式化電路。程式化電路可經配置以當CES元件已程式化之次數小於一閾值時，提供程式化信號至CES元件以程式化CES元件至複數個阻抗狀態之一個。
根據本技術之第二態樣，提供一種方法。該方法包括決定相關電子開關(CES)元件之閾值程式化數目；擷取指示CES元件已程式化多少次之計數；決定該計數是否小於該閾值；以及回應於決定該計數小於該閾值，提供程式化信號至該CES元件以程式化該CES元件至複數個阻抗狀態之一個。
根據本技術之第三態樣，提供一種裝置。該裝置包含複數個相關電子開關(CES)元件，其中每個CES元件處於複數個阻抗狀態之第一阻抗狀態中；以及複數個連接墊，每個連接墊耦接至複數個CES元件之至少一個CES元件並經配置以接收至少一個CES元件之程式化信號，以便當至少一個CES元件已程式化之次數小於閾值時，程式化該至少一個CES元件至所要阻抗狀態。
在實施例中，複數個CES元件可佈置成陣列。該裝置可經配置為積體晶片。每個CES元件處於多個阻抗狀態之第一阻抗狀態中。
以下特徵同等地應用至上述態樣之每個。
較佳地，閾值為大於或等於一之整數。
在實施例中，當程式化CES元件之次數等於閾值減去一時，程式化電路藉由實體地修改CES元件來程式化CES元件至阻抗狀態。
在實施例中，複數個阻抗狀態包含至少一高阻抗狀態及一低阻抗狀態。
在實施例中，該裝置可包含經配置以儲存CES元件程式化之次數之計數的計數器，其中程式化電路經配置以回應於正程式化之CES元件來增加計數。該計數器可包含至少一個額外CES元件。
在實施例中，該裝置可包含經配置以當CES元件已程式化之次數等於閾值時去能程式化電路程式化CES元件之控制電路。
在實施例中，該裝置可包含讀取CES元件之阻抗狀態之讀取電路。該讀取電路可包含嵌位電路。
在實施例中，該方法可進一步包含以下步驟：決定計數何時等於閾值減去一；以及當該計數經決定為等於該閾值減去一時，藉由實體地修改該CES元件來程式化CES元件至阻抗狀態。
在實施例中，該方法進一步包含回應於正程式化之該CES元件來增加該計數。
在實施例中，該方法進一步包含當決定該計數等於該閾值時去能程式化該CES元件。
在本技術之相關態樣中，提供了傳送代碼之非暫時性資料載體，當其在處理器上實施時，將致使處理器執行本文所述之方法。
熟習此項技術者將理解，本技術可具體化為系統、方法或電腦程式產品。因此，本技術可採取完全硬體實施例、完全軟體實施例或組合軟體和硬體態樣之實施例的形式。
另外，本技術可採取具體化在電腦可讀取媒體中之電腦程式產品之形式，該電腦可讀取媒體上具體化有電腦可讀取程式碼。該電腦可讀媒體可為電腦可讀信號媒體或電腦可讀儲存媒體。電腦可讀媒體可為例如但不限制在電子、磁性、光學、電磁、紅外線、或半導體系統、裝置或器件、或上述之任何適宜組合。
用於執行本技術之操作的電腦程式代碼可以以一或多個程式化語言（包括物件導向程式化語言及常規過程程式化語言）之任何組合來編寫。代碼組件可具體化為程序、方法等，且可包含子組件，其可在任一抽象位準上採取指令或指令序列的形式，自本端指令集之直接機器指令至高階編譯或解譯語言建構。
概括言之，本技術之實施例提供裝置及方法以提供一次可程式化(one-time programmable; OTP)記憶體及多次可程式化(multiple time programmable; MTP)記憶體。該裝置包含至少一個相關電子開關(Correlated Electron Switch; CES)元件，其包含相關電子材料(correlated electron material; CEM)。該CES可用作非依電性儲存器以及可賦能電路中之連接性的電路元件。如下文更詳細地解釋，CES元件包含可至少部分地基於材料（至少一部分）在導電狀態與絕緣狀態之間的轉變而在預定可偵測的記憶體狀態之間轉變的材料。可程式化CES元件使得其可以非依電性方式儲存配置，並且使用其阻抗狀態以賦能連接性。
術語「相關電子開關」在本文可與「CES」、「CES元件」、「CES裝置」、「相關電子隨機存取記憶體」、「CeRAM」及「CeRAM裝置」交換使用。
非依電性記憶體是一記憶體類別，在該記憶體中，在移除供應至裝置的電力之後，記憶體單元或元件不丟失其狀態。在快閃記憶體元件中，犧牲保持隨機存取（抹除/寫入單一位元）之能力而獲得速度及更高位元密度。快閃記憶體仍是一個非依電性記憶體選擇。然而，大體認為，快閃記憶體技術可能不易縮小至40奈米(nanometer; nm)以下；因此，正在積極地尋找能夠縮小至更小尺寸之新非依電性記憶體元件。
CES為（全部地或部分地）由CEM形成之特定類型開關。一般而言，CES可展現由於電子相關性而非固態結構相變而產生之急劇導電或絕緣狀態轉變。（固態結構相變之實例包括在相變記憶體(phase change memory, PCM)器件中之晶態/非晶態變化，或電阻RAM裝置中之長絲形成及導電，如上所述）。CES中之急劇導體/絕緣體轉變可回應於量子機械現象，與熔融/凝固或長絲形成不同。
CES在絕緣狀態與導電狀態之間的量子機械轉變可根據莫特轉變(Mott transition)來理解。在莫特轉變中，若發生莫特轉變條件，則材料可從絕緣狀態切換至導電狀態。當達到臨限載流子濃度使得滿足莫特準則，則將發生莫特轉變，且狀態將從高電阻/阻抗（或電容）變化至低電阻/阻抗（或電容）。
CES元件之「狀態」或「記憶體狀態」可取決於CES元件之阻抗狀態或導電狀態。在此情境中，「狀態」或「記憶體狀態」意謂著記憶體元件之可偵測狀態，該狀態僅舉例而言指示值、符號、參數及/或條件。在一個特定實施方式中，如下所述，可至少部分地基於在讀取操作中於記憶體元件端子上偵測到的信號來偵測記憶體元件之記憶體狀態。在另一特定實施方式中，如下所述，記憶體元件可藉由在「寫入操作」中跨記憶體元件之端子施加一或更多個信號，而進入特定記憶體狀態以表示或儲存特定值、符號或參數。
在特定的實施中，CES元件可包含夾在導電端子之間的材料。藉由在端子之間施加特定電壓及電流，材料可在前述導電狀態與絕緣狀態之間轉變。如下文之特定示例性實施中所論述，夾在導電端子之間的CES元件之材料可藉由橫跨端子以電流密度為Jreset 施加具有電壓Vreset 與電流Ireset 之第一程式化信號而進入絕緣狀態，或藉由橫跨端子以電流密度為Jset 施加具有電壓Vset 與電流Iset 之第二程式化信號而進入導電狀態。
另外或替代地，可提供CES元件為交叉點記憶體陣列中之記憶體單元，藉此CES元件可包含形成於半導體上之金屬/CEM/金屬(M/CEM/M)堆疊。該M/CEM/M堆疊例如可形成在二極體上。在示例性實施方式中，該二極體可選自由接面二極體及肖特基二極體組成之群組。在此情境中，應理解，「金屬」意謂著導體，亦即任何特性類似於金屬之材料，包括例如多晶矽或摻雜半導體。
第1圖圖示橫跨CES元件之端子（未圖示）之電流密度對電壓之曲線。至少部分地基於施加至CES元件之端子之電壓（例如在寫入操作中），CES可進入導電狀態或絕緣狀態。例如，電壓Vset 及電流密度Jset 之施加可使CES元件進入導電記憶體狀態，而電壓Vreset 及電流密度Jreset 之施加可使CES元件進入絕緣記憶體狀態。
CES進入絕緣狀態或導電狀態之後，可藉由施加電壓Vread （例如在讀取操作中）及偵測到例如在CES元件端子處之電流或電流密度或橫跨CES元件端子的偏壓來偵測CES元件之特定狀態。
需要控制CES元件之電流及電壓兩者以便切換CES元件狀態。舉例而言，若CES元件處於導電狀態，並且對其施加使元件進入絕緣記憶體狀態所需之電壓Vreset ，則在電流密度亦處在Jreset 之所需值之前CES元件將不會切換至絕緣狀態。此意謂，當CES元件用於自記憶體中讀取/寫入時，可以防止意外重寫，因為即使施加足夠的電壓至CES元件上，記憶體狀態將僅在同時亦施加所需電流密度時發生變化。
第1圖之CES元件可包括任何過渡金屬氧化物(transition metal oxide;TMO)，諸如鈣鈦礦、莫特絕緣體、電荷交換絕緣體，及安德森無序絕緣體。在特定實施方式中，CES元件可由諸如氧化鎳、氧化鈷、氧化鐵、氧化釔及鈣鈦礦（如鉻摻雜鈦酸鍶、鈦酸鑭），及包括高錳酸鈣(praesydium calcium manganate)及高錳酸鑭(praesydium lanthanum manganite)之錳酸鹽族的切換材料形成，僅提供幾個實例。特定而言，包括具有不完整的 d 及 f 軌道殼層之元素的氧化物可展現充足的電阻切換特性以供用於CES元件中。在一實施例中，CES元件可在無電鑄之情況下製備。其他實施方式可在不背離本案所主張標的之情況下使用其他過渡金屬化合物。例如，{M(chxn)2Br}Br2，其中M可包括Pt、Pd，或Ni，並且chxn包括1R,2R-環己烷二胺，並且可在不背離所主張之標的的情況下使用其他此類金屬錯合物。
當施加充足的偏壓（例如，超過能帶分裂電位）及滿足前述莫特條件（注入電洞等於切換區域中之電子）時，CES元件可經由莫特轉變而快速從導電狀態切換至絕緣狀態。此可發生在第1圖中之曲線的點108處。在此點處，電子不再被屏蔽，而被定域。此相關性可產生強大的電子間相互作用電位，此電位使能帶分裂以形成絕緣體。雖然CES元件仍然處於絕緣狀態，但可藉由電洞傳輸而生成電流。當跨於CES端子施加充足偏壓時，則可越過金屬絕緣體金屬(metal-insulator-metal; MIM)器件之電位屏障而將電子注入MIM二極體。當已注入充足電子及跨於端子施加充足電位以使CES元件進入設定狀態時，電子增多可屏蔽電子及移除電子定域，此舉可使形成金屬之能帶分裂電位崩潰。
CES元件之電流可由外部施加的「順應」條件控制，該條件至少部分地基於在寫入操作期間受限制以使CES元件進入導電狀態的外部電流而決定。此外部施加之順應電流亦可設定電流密度條件，以用於隨後的重設操作，以使CES進入絕緣狀態。
如第1圖之特定實施方式圖示，於寫入操作期間在點116處施加以使CES元件進入導電狀態之電流密度Jcomp 可決定在後續寫入操作中使CES裝置進入絕緣狀態的順應性條件。例如，CES元件可隨後藉由在點108處在電壓Vreset 下施加電流密度Jreset ≧Jcomp 而置於絕緣狀態，其中Jcomp 從外部施加。
因此，順應性條件可設定將藉由莫特轉變之電洞「捕獲」之CES元件中的電子數目。換言之，在寫入操作中經施加以使CES元件置於導電記憶體狀態之電流可決定將注入CES元件之電洞的數目，該等電洞用於隨後將CES元件轉變至絕緣記憶體狀態。
如上文所指出，重設條件可回應於點108處之莫特轉變而出現。如上文指出，該種莫特轉變可在CES元件中之一條件下發生，在該條件下，電子濃度n 等於電洞濃度p 。
第1圖中圖示曲線之區域104中之電流或電流密度可回應於根據跨CES元件之端子施加的電壓信號注入電洞而存在。在此，當臨界電壓VMI跨CES元件之端子施加時，電洞注入可滿足莫特轉變準則，以在臨界電流IMI下進行從導電狀態至絕緣狀態的轉變。
用於在讀取操作中偵測CES元件之記憶體狀態的「讀取窗口」102可表述為當CES元件處於絕緣狀態時第1圖之曲線中之部分106，與當CES元件在讀取電壓Vread 下處於導電狀態時第1圖之曲線中之部分104之間的差。
類似地，在寫入操作中用於使CES元件進入絕緣或導電記憶體狀態之「寫入窗口」110可表述為Vreset （在Jreset 下）與Vset （在Jset 下）之間的差。確立|Vset |＞|Vreset |賦能導電與絕緣狀態之間的切換。Vreset 可近似處於因相關性產生之能帶分裂電位下，而Vset 可近似為能帶分裂電位之兩倍。在特定實施方式中，可至少部分地藉由CES元件之材料與摻雜而決定寫入窗口110之大小。從高電阻（或高電容）到低電阻（或低電容）之轉變可由元件之單一阻抗表示。
第2圖描繪示例性可變阻抗裝置（諸如CES裝置）之等效電路之示意圖，該可變阻抗裝置如可變阻抗裝置124。如所提及，可變阻抗裝置124可包含可變電阻與可變電容兩者之特徵。例如，在一實施例中，用於可變阻抗裝置之等效電路可包含可變電阻器，諸如與可變電容器並聯之可變電阻器126，諸如可變電容器128。儘管可變電阻器126與可變電容器128在第2圖中描繪為離散部件，但可變阻抗裝置124可同樣包括大體上同質的CES元件，其中CES元件包括可變電容與可變電阻之特徵。下表1顯示示例性可變阻抗裝置之示例性真值表，該裝置為諸如可變阻抗裝置124。 表1
第3圖圖示用於使用相關電子開關(CES)實施一次程式化及多次程式化之示例性裝置200之示意圖。裝置200包含CES元件208。CES元件208能夠經程式化至複數個阻抗狀態之一個。在一實施例中，該複數個阻抗狀態可包括至少一高阻抗狀態及一低阻抗狀態。CES元件208之阻抗狀態可對應於電阻狀態、電容狀態或其組合。在實例中，當輸入至CES元件208之資料對應於邏輯位準一時CES元件208可經程式化至處於高阻抗狀態中，且當輸入至CES元件208之資料對應於邏輯位準零時可程式化至處於低阻抗狀態中。在另一實例中，當輸入至CES元件208之資料對應於邏輯位準零時CES元件208可經程式化至高阻抗狀態，且當輸入至CES元件208之資料對應於邏輯位準一時可程式化至低阻抗狀態。儘管第3圖僅圖示了一個CES元件208，但裝置200可包括複數個CES元件208，其每個能夠經程式化至相同或不同之阻抗狀態。
裝置200包括程式化電路204。在一實施例中，藉由施加由程式化電路204供應之適宜程式化信號206來程式化CES元件208至所要阻抗狀態中。在實施例中，CES元件208可設置在低阻抗狀態中（即CES元件208之最初阻抗狀態為低阻抗狀態）。在另一實施例中，CES元件208可經設置在高阻抗狀態中（即CES元件208之最初阻抗狀態為高阻抗狀態）。
程式化電路204接收指示寫在CES元件208上之資料的輸入信號202。程式化電路204耦接至CES元件208。當CES元件208程式化之次數小於閾值數目時，程式化電路204回應於輸入信號202，提供程式化信號206至CES元件以程式化CES元件208至阻抗狀態。如本文使用，術語「閾值」或「閾值數目」指CES元件208可程式化之次數。在其中CES元件208形成一次可程式化(OTP)記憶體之部分的實施例中，該閾值可等於一，從而指示CES元件208可僅程式化一次。當該閾值等於一時，程式化電路204可藉由實體地修改CES元件208來程式化CES元件208至所要阻抗狀態。在實施例中，所要阻抗狀態可為高阻抗狀態。由於實體修改，CES元件208不能再次程式化。因此，CES元件208呈現為一次可程式化。
在其中CES元件208形成多次可程式化(MTP)記憶體之部分之實施例中，該閾值可為大於一之整數，從而指示CES元件208可程式化不止一次。當閾值大於一時，監控或計數CES元件208已程式化之次數。當CES元件208已程式化之次數等於閾值減一時，則下次CES元件208經程式化至阻抗狀態，其藉由實體地修改CES元件208來程式化。因此，一旦達到閾值數目，則不能進一步/再次程式化CES元件208。因此，在此實施例中，CES元件208呈現為多次可程式化。在實施例中，當CES元件208已程式化之次數達到閾值時，去能程式化電路204進一步程式化CES元件208，而不是實體地修改CES元件208。
程式化信號206可包括電壓信號、電流信號、或電壓及電流信號兩者。在一實施例中，程式化電路204藉由施加程式化信號來程式化CES元件208至SET狀態，即低阻抗狀態，該程式化信號具有大於SET電壓之電壓及大於程式化CES元件208至SET狀態，即低阻抗狀態之閾值電流密度所需的電流密度（參見第1圖及對應之上文論述）。在一個實例中，SET電壓可為1.2伏特(V)，但此僅為說明性的而非限制性示例性值。SET電壓及SET電流密度可根據CES元件208之設計或製造程序而變化。
另外，藉由施加具有大於或等於RESET電壓之電壓的程式化信號206、及使用大於或等於切換CES元件208至RESET狀態，即高阻抗狀態之閾值電流密度所需的電流密度（參見第1圖及對應之上文論述），程式化電路204程式化CES元件208至RESET狀態，即高阻抗狀態。在實例中，RESET電壓可為0.6V，但此僅為說明性的而非限制性示例性值。RESET電壓及RESET電流密度可根據CES元件208之設計或製造程序而變化。
程式化電路204可包括用來提供前述程式化信號206至CES元件208的各種電路元件（未圖示）。
CES元件208為用於儲存資料之基於阻抗的記憶體部件。在本技術中，CES元件208之阻抗及記憶體特性可用於一次及多次程式化。裝置200可進一步包含用於監控及儲存CES元件208已程式化之次數的計數器212。在實例中，計數器212可包括至少一個額外CES元件。每個額外CES元件可用作計數器212之一個位元。在此實例中，裝置200可包含用於基於CES元件208已程式化之次數程式化額外CES元件的額外程式化電路（未圖示）。在另一實例中，任一常規計數器可用作計數器212。程式化電路204可回應於正程式化CES元件208來增加計數器212之計數。在示例性實例方式中，經配置為一次可程式化(OTP)之CES元件208本身可用作計數器212。例如，當CES元件208製造為第一阻抗狀態中及經程式化至第二阻抗狀態時，檢查CES元件208之阻抗狀態可賦能決定CES元件208是否已程式化。當發現CES元件208處於第二阻抗狀態中時，決定已程式化CES元件208一次，及因此去能進一步程式化OTP CES元件208。
在實施例中，裝置200可進一步包括耦接至CES元件208之狀態指示器214。狀態指示器214作為旗標並指示CES元件208已程式化之次數是否已達到閾值。例如，若CES元件208已程式化之次數小於閾值則狀態指示器214可為零，且當CES元件208已程式化之次數等於閾值時可將狀態指示器214設置為一。狀態指示器214可耦接至計數器212以檢查是否已達到閾值數目。在實施例中，額外CES元件可經配置為狀態指示器214。
裝置200可進一步包括控制電路216。控制電路216可經配置以當CES元件208已程式化之次數等於閾值時去能程式化電路204程式化CES元件208。在示例性實施方式中，控制電路216可監控狀態指示器214及/或比較儲存在計數器212中之值與閾值，來決定CES元件208已程式化之次數是否等於閾值。當達到閾值時，控制電路216可否定（de-assert）提供至程式化電路216之控制信號218。本文使用術語「否定」意謂可施加控制信號218（若早前沒有施加控制信號），可移除控制信號218（若早前施加控制信號）、或修改控制信號218之特性。程式化電路216可經配置以當否定控制信號218時去能。在實例中，控制信號218可為寫入賦能信號。
裝置200可進一步包含經配置以讀取CES元件208之阻抗狀態之讀取電路210。讀取電路210可提供讀出信號209至CES元件208以確定CES元件208之阻抗狀態。在示例性實施方式中，讀取電路210包含嵌位電路（未圖示）。嵌位電路經配置以限制讀出信號209之電壓及/或電流密度使得讀出信號209不會意外地切換CES元件208之阻抗狀態。因此，嵌位電路將讀出信號209之電壓及/或電流密度限制為低於在阻抗狀態之間切換所需之位準，如上文根據第1圖論述。
第4圖圖示用於使用CES元件304實施一次及多次程式化之示例性裝置300之示意圖。在示例性實施方式中，裝置300經配置為積體電路(IC)晶片302。在示例性實施方式中，CES元件304可製造在積體電路(IC)晶片302之矽晶圓上。CES元件304可製造在第一阻抗狀態中。根據一個實施例，第一阻抗狀態可為低阻抗狀態。在實例中，IC晶片302可包含單位元CES元件304。在另一實例中，複數個CES元件304可製造在IC晶片302上。複數個CES元件304可佈置在陣列中以提供多個位元。
IC晶片302可包含一或多個連接墊306。每個連接墊306耦接至複數個CES元件304之至少一個CES元件304。連接墊306提供可存取CES元件304之外部程式化電路308以例如提供程式化信號310至CES元件304，以當CES元件304程式化之次數小於閾值時，程式化CES元件304至所要阻抗狀態。在實施例中，閾值可等於一，從而配置CES元件304為一次可程式化。在實施例中，程式化信號310藉由實體地修改CES元件304來程式化CES元件304至所要阻抗狀態。外部程式化電路308程式化CES元件304之至少一個CES元件至第二阻抗狀態。第二阻抗狀態可為高阻抗狀態。在一個示例性實施方式中，程式化電路308提供程式化信號310使得實體地修改至少一個CES元件至第二阻抗狀態。可存取連接墊306以在封裝IC晶片302之前程式化CES元件304。在CES元件用於一次程式化之實施例中，一旦程式化電路308程式化至少一個CES元件，則此後不接觸連接墊306。一般而言，當CES元件304已程式化之次數等於閾值時，去能連接墊306提供程式化信號310。因此，去能程式化電路308程式化CES元件304超過閾值次數。因此，可能不可重複存取CES元件304以再程式化，從而將CES元件304呈現為一次可程式化或多次可程式化。
在實施例中，相比於可用於多次程式化之CES元件之尺寸，具有大體上更小尺寸之CES元件（諸如CES元件208或CES元件304）可用為一次程式化。當CES元件之尺寸及因此表面積小而不影響CES元件之特性時，實體地修改CES元件通常更容易。CES元件之更小表面積允許大體上更大電流密度流過CES元件，其允許藉由施加具有大體上更低強度或密度之電場來實體地修改CES元件。
第5圖描繪用於使用CES元件實施一次及多次程式化之示例性方法400。此方法開始時決定CES元件之閾值程式化數目（步驟S402）。可預先定義此閾值以程式化該或每個CES元件，並指示CES元件可程式化之最大次數。閾值為大於或等於一之整數。若閾值為一，則CES元件為可一次程式化。若閾值大於一，則CES元件為可多次程式化。可為每個CES元件儲存閾值。
在實施例中，藉由例如上文所述之計數器212來監控程式化CES元件之次數。決定CES元件已程式化之次數之計數（步驟S404）。計數器212、狀態指示器214、控制電路216、或其他適宜元件或模組可經配置來決定計數是否小於CES元件之閾值（步驟S406）。若計數大於或等於閾值，則可去能程式化電路（步驟S412）再次程式化CES元件（若尚未去能），如上所述。在一實施例中，藉由實體地修改CES元件來去能CES元件之程式化。在另一實施例中，藉由阻止存取CES元件來去能CES元件之程式化。在另一實施例中，去能程式化電路提供程式化信號至CES元件，從而阻止程式化CES元件。因此，程式化電路（或其他電路/模組）阻止程式化CES元件超過閾值次數。
若決定計數小於閾值，則可至少再一次程式化CES元件至特定阻抗狀態中。藉由施加程式化信號來程式化CES元件，該程式化信號可包括電壓信號及/或電流信號。在步驟S408，僅當CES元件已程式化之次數之計數小於閾值時，提供程式化信號至CES元件以程式化CES元件至複數個阻抗狀態之一個。當將程式化信號施加至CES元件時或之後，更新計數（步驟S410），且可儲存新的計數。下次程式化CES元件時，可在步驟S402再次開始處理（即決定程式化特定CES元件之閾值）。在實施例中，可在步驟S402之前執行步驟S404，或大體上同時執行。
第6圖圖示用於使用CES元件實施一次程式化之示例性方法500。程式化電路包含寫入電路。在步驟506，寫入電路接收寫入賦能信號502及包含待寫入CES元件之資料的資料信號504。在步驟508，程式化電路檢查是否設置旗標位元。旗標位元指示CES元件是否已程式化。在一個示例性實施方式中，當程式化CES元件時設置旗標位元。若設置旗標位元，則在步驟510處理結束，從而將CES元件呈現為一次程式化。若不設置旗標位元，則在步驟512程式化電路基於資料信號504來程式化CES元件。在步驟514，設置旗標位元。
第7圖圖示用於使用CES元件實施多次程式化之示例性方法600。在步驟606，程式化電路包含接收寫入賦能信號602及資料信號604之寫入電路。程式化電路擷取指示程式化CES元件之次數的計數。計數可儲存在旗標計數器中。在實例中，旗標計數器為另一CES元件。在步驟608，程式化電路檢查在旗標計數器中儲存之計數是否大於或等於閾值，定義該閾值用以程式化CES元件。若計數大於或等於閾值，則處理在步驟610結束。若計數小於閾值，則在步驟612將資料信號寫入CES元件，且旗標計數器在步驟614增加。處理繼續直到計數大於或等於閾值。
在實例中，作為如本文所述之一次程式化或多次程式化實施之CES元件可在各種系統中用作嵌入記憶體之來源，例如：晶片上系統(system on chip; SoC)，支付卡，諸如信用卡、轉帳卡、儲值卡、禮品卡、艦隊卡等等，用於儲存加密密鑰之安全系統，視訊遊戲控制台，射頻識別(radio-frequency identification; RFID)標籤、可植入醫用器材、高清晰度多媒體介面(high-definition multimedia interface; HDMI)、汽車電子產品、在智慧型手機上使用之IC晶片等。
儘管本文已參考所附圖式詳細地描述本發明之說明性實施例，但應理解，本發明並不限於彼等精確實施例且熟習此項技術者可在不背離隨附申請專利範圍所定義之本發明之範疇及精神之情況下在其中實施各種改變及修改。
102‧‧‧「讀取窗口」
104‧‧‧部分
106‧‧‧部分
108‧‧‧點
110‧‧‧「寫入窗口」
116‧‧‧點
124‧‧‧可變阻抗裝置
126‧‧‧可變電阻器
128‧‧‧可變電容器
200‧‧‧示例性裝置
202‧‧‧輸入信號
204‧‧‧程式化電路
206‧‧‧程式化信號
208‧‧‧CES元件
209‧‧‧信號
210‧‧‧讀取電路
212‧‧‧計數器
214‧‧‧狀態指示器
216‧‧‧控制電路
218‧‧‧控制信號
300‧‧‧示例性裝置
302‧‧‧IC晶片
304‧‧‧CES元件
306‧‧‧連接墊
308‧‧‧外部程式化電路
310‧‧‧程式化信號
500‧‧‧示例性方法
502‧‧‧寫入信號
504‧‧‧資料信號
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
512‧‧‧步驟
514‧‧‧步驟
600‧‧‧示例性方法
602‧‧‧寫入信號
604‧‧‧資料信號
606‧‧‧步驟
608‧‧‧步驟
610‧‧‧步驟
612‧‧‧步驟
614‧‧‧步驟
S402‧‧‧步驟
S404‧‧‧步驟
S406‧‧‧步驟
S408‧‧‧步驟
S410‧‧‧步驟
S412‧‧‧步驟
例如，在附圖中示意地圖示了該技術，其中：
第1圖圖示用於相關電子開關(CES)元件之電流密度對電壓之曲線；
第2圖為用於CES裝置之等效電路的示意圖；
第3圖圖示用於使用CES實施一次及多次程式化之示例性裝置之示意圖；
第4圖圖示用於使用CES元件實施一次及多次程式化之另一示例性裝置之示意圖；
第5圖圖示用於使用CES元件實施一次及多次程式化之示例性方法；
第6圖圖示用於使用CES元件實施一次程式化之示例性方法；以及
第7圖圖示用於使用CES元件實施多次程式化之示例性方法。
無
300‧‧‧示例性裝置
302‧‧‧IC晶片
304‧‧‧CES元件
306‧‧‧連接墊
308‧‧‧外部程式化電路
310‧‧‧程式化信號

Claims (20)

  1. 一種裝置，其包含： 一相關電子開關(CES)元件；以及 一程式化電路，經配置以： 當該CES元件已程式化之一次數小於一閾值時，提供一程式化信號至該CES元件以程式化該CES元件至複數個阻抗狀態之一個。
  2. 如請求項1所述之裝置，其中該閾值為大於或等於一之一整數。
  3. 如請求項1所述之裝置，其中當該CES元件程式化之該次數等於該閾值減去一時，該程式化電路藉由實體地修改該CES元件來程式化該CES元件至該阻抗狀態。
  4. 如請求項1所述之裝置，其中該複數個阻抗狀態包含至少一高阻抗狀態及一低阻抗狀態。
  5. 如請求項1所述之裝置，進一步包含經配置以儲存該CES元件程式化之該次數之一計數的一計數器，其中該程式化電路經配置以回應於正程式化之該CES元件來增加該計數。
  6. 如請求項5所述之裝置，其中該計數器包含至少一個額外CES元件。
  7. 如請求項1所述之裝置，進一步包含經配置以當該CES元件已程式化之該次數等於該閾值時去能該程式化電路程式化該CES元件。
  8. 如請求項1所述之裝置，進一步包含讀取該CES元件之該阻抗狀態之一讀取電路。
  9. 如請求項8所述之裝置，其中該讀取電路包含一嵌位電路。
  10. 一種方法，該方法包含以下步驟： 決定一相關電子開關(CES)元件之一閾值程式化數目； 擷取指示該CES元件已程式化多少次之一計數； 決定該計數是否小於該閾值； 回應於決定該計數小於該閾值，提供一程式化信號至該CES元件以程式化該CES元件至複數個阻抗狀態之一個。
  11. 如請求項10所述之方法，其中該閾值為大於或等於一之一整數。
  12. 如請求項10所述之方法，進一步包含以下步驟： 決定該計數何時等於該閾值減去一；以及 當決定該計數等於該閾值減去一時，藉由實體地修改該CES元件來程式化該CES元件至該阻抗狀態。
  13. 如請求項10所述之方法，進一步包含以下步驟：回應於正程式化之該CES元件來增加該計數。
  14. 如請求項10所述之方法，進一步包含以下步驟：當決定該計數等於該閾值時去能程式化該CES元件。
  15. 一種裝置，其包含： 複數個相關電子開關(CES)元件，其中每個CES元件處於複數個阻抗狀態之一第一阻抗狀態中；以及 複數個連接墊，每個連接墊耦接至該複數個CES元件之至少一個CES元件並經配置以接收該至少一個CES元件之一程式化信號，以當該至少一個CES元件已程式化之次數小於一閾值時，程式化該至少一個CES元件至一所要阻抗狀態。
  16. 如請求項15所述之裝置，其中當該至少一個CES元件已程式化之該次數等於該閾值減去一時，該程式化信號藉由實體地修改該至少一個CES元件來程式化該至少一個CES元件至該所要阻抗狀態。
  17. 如請求項15所述之裝置，其中當該CES元件已程式化之該次數等於該閾值時，去能該複數個連接墊提供該程式化信號。
  18. 如請求項15所述之裝置，其中該第一阻抗狀態為一低阻抗狀態。
  19. 如請求項15所述之裝置，該裝置經配置為一積體晶片。
  20. 如請求項15所述之裝置，其中該複數個CES元件經佈置在一陣列中。
TW106110710A 2016-03-31 2017-03-30 利用相關電子開關的一次及多次程式化 TWI718278B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/086,767 2016-03-31
US15/086,767 US10032487B2 (en) 2016-03-31 2016-03-31 One-time and multi-time programming using a correlated electron switch

Publications (2)

Publication Number Publication Date
TW201737627A true TW201737627A (zh) 2017-10-16
TWI718278B TWI718278B (zh) 2021-02-11

Family

ID=58455358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110710A TWI718278B (zh) 2016-03-31 2017-03-30 利用相關電子開關的一次及多次程式化

Country Status (4)

Country Link
US (1) US10032487B2 (zh)
CN (1) CN108885894B (zh)
TW (1) TWI718278B (zh)
WO (1) WO2017168130A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH551113A (de) * 1972-04-26 1974-06-28 Zellweger Uster Ag Elektronische schalteinrichtung, die bei speisespannungsunterbruch ihren schaltzustand mindestens fuer eine bestimmte zeitdauer haelt.
US6567304B1 (en) 2002-05-09 2003-05-20 Matrix Semiconductor, Inc Memory device and method for reliably reading multi-bit data from a write-many memory cell
US6937054B2 (en) * 2003-05-30 2005-08-30 International Business Machines Corporation Programmable peaking receiver and method
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7813167B2 (en) * 2008-03-21 2010-10-12 Micron Technology, Inc. Memory cell
CN103632723A (zh) * 2013-11-06 2014-03-12 天津瑞能电气有限公司 一种多功能串行编程器及其烧录方法
US9514814B1 (en) * 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system

Also Published As

Publication number Publication date
CN108885894A (zh) 2018-11-23
US20170287528A1 (en) 2017-10-05
WO2017168130A1 (en) 2017-10-05
US10032487B2 (en) 2018-07-24
TWI718278B (zh) 2021-02-11
CN108885894B (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
TWI718278B (zh) 利用相關電子開關的一次及多次程式化
TWI708261B (zh) 閂鎖裝置及方法
US9105432B2 (en) Apparatus and method for generating digital value
CN108885895B (zh) 作为逻辑电路之间的连接元件的相关电子电阻存储器元件
CN109791783A (zh) 在非易失性子阵列中存储存储器阵列操作信息
WO2017144855A1 (en) Correlated electron memory element-based latching circuits
JP2016105344A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
CN108733350B (zh) 随机数生成装置及其控制方法
CN108369817A (zh) 电阻性交叉点存储阵列
CN108243003B (zh) 在集成电路上生成数据集的方法、集成电路及其制造方法
TWI772414B (zh) 控制在編程操作期間經過相關電子切換元件的電流
TWI776877B (zh) 用於相關電子開關（ces）裝置操作的方法、系統及裝置
García-Redondo et al. Auto-erasable RRAM architecture secured against physical and firmware attacks