KR100822546B1 - 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법 - Google Patents

강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법 Download PDF

Info

Publication number
KR100822546B1
KR100822546B1 KR1020067023926A KR20067023926A KR100822546B1 KR 100822546 B1 KR100822546 B1 KR 100822546B1 KR 1020067023926 A KR1020067023926 A KR 1020067023926A KR 20067023926 A KR20067023926 A KR 20067023926A KR 100822546 B1 KR100822546 B1 KR 100822546B1
Authority
KR
South Korea
Prior art keywords
memory cell
imprint
memory
ferroelectric
state
Prior art date
Application number
KR1020067023926A
Other languages
English (en)
Other versions
KR20070006909A (ko
Inventor
한스 구데 구데센
기릴 아이. 리스테드
이사크 엥퀘스트
괴란 구스타프손
Original Assignee
딘 필름 올드코 에이에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 딘 필름 올드코 에이에스 filed Critical 딘 필름 올드코 에이에스
Publication of KR20070006909A publication Critical patent/KR20070006909A/ko
Application granted granted Critical
Publication of KR100822546B1 publication Critical patent/KR100822546B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

데이터의 저장을 위해 인가되고 임프린트 조건에 이르는 강유전성 또는 일렉트릿 메모리 셀의 데이터 저장 능력을 향상시키기 위한 방법에서, 적절한 전압 펄스들이 비파괴 독출 동작시 임프린트 분극 상태로부터 구별될 수 있는 휘발성 분극 상태로 임프린트 조건의 일시적 완화를 야기하기 위해 사용된다. 하나 이상의 전압 펄스의 시퀀스가 상기 분극 상태들을 바꾸지 않고 메모리 셀의 비휘발성 및 휘발성 분극 상태를 각각 나타내는 독출 신호를 야기하는데 사용된다. 임프린트 메모리 셀은 제 1 논리값을 임프린트 메모리 셀에 부여하고 완화된 휘발성 상태로 변환된 메모리 셀로 선택된 변환에 의해 제 2 논리값을 부여하여 강유전 또는 일렉트릿 메모리 소자의 메모리 소자의 데이터의 일시적 휘발성 저장에 영향을 주도록 겹쳐쓰기 되고, 이로써 저장된 논리값은 각각 임프린트 및 완화된 메모리 셀의 다이내믹 응답의 차이를 검출하여 구별될 수 있다.

Description

강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법{A METHOD FOR ADDRESSING OF A FERROELECTRIC OR ELECTRET MEMORY CELL, A METHOD FOR NON-DESTRUCTIVE READOUT OF A STORED LOGIC VALUE IN A FERROELECTRIC OR ELECTRET MEMORY CELL AND A METHOD FOR STORING AND ACCESSING DATA IN A FERROELECTRIC OR ELECTRET MEMORY DEVICE}
본 발명은 어드레싱이 판독 동작 및 기록 또는 재설정 동작을 포함하고, 초기 기록 동작시 메모리 셀이 각각의 논리값들이 부여된 제 1 또는 제 2 비휘발성 분극 상태로 설정되고, 그 후에 메모리 셀이 임프린트 상태에 도달할 수 있는, 강유전성 또는 일렉트릿 메모리 셀의 어드레싱 방법에 관한 것이다. 또한 본 발명은 초기 기록 동작의 메모리 셀이 각각의 논리값들이 부여된 제 1 또는 제 2 비휘발성 분극 상태로 설정되고, 그 후에 메모리 셀이 임프린트 상태에 도달할 수 있는 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출 방법에 관한 것이다. 또한 본 발명은 데이터가 각각의 메모리 셀에 분극 상태로서 기록되고 임프린트 상태에 도달할 수 있는 메모리 셀 그룹을 포함하는 강유전성 메모리 소자에 데이터를 저장하고 액세싱하기 위한 방법에 관한 것이다.
최근에, 메모리 물질로서 분극가능한 유전성 재료, 특히 두 개의 분극 상태 중 하나로 분극될 수 있는 강유전성 또는 일렉트릿 재료의 사용에 기초하는 새로운 데이터 저장 개념이 제시되었다. 이와 관련하여 강유전성 메모리 재료는 항전기장(coercive field) 및 히스테리시스를 갖는 일렉트릿 재료의 하위그룹이다. 메모리 재료에는 통상적으로 캐패시터로서 작동하는, 즉 메모리 재료에 전기장을 가해 예컨대 논리적 0 또는 논리적 1을 나타내도록 취해질 수 있는 마주하는 방향 중 하나로 메모리 재료를 분극화시킴으로써 전하를 저장할 수 있는 마이크로크기의 메모리 셀 구조물이 제공된다. 강유전성 또는 일렉트릿 재료는 무기물 또는 유기물이며, 메모리 셀에는 워드라인으로 불리는 평행한 스트립형 전극들의 제 1 세트 및 비트라인으로 불리며 대체로 제 1 세트의 전극에 직교하게 제공된 평행한 스트립형 전극의 제 2 세트 사이에 매트릭스-어드레스가능한 어레이가 제공된다. 이런 종류의 매트릭스는 예컨대 트랜지스터인 스위칭 수단이 각각의 메모리 셀 또는 커패시터형 구조물과 접속되면 메모리 재료가 어드레싱 사이클을 벗어나서도 기껏해야 하나의 전극과 영구 접촉하는 것을 방지하는 능동 어드레스가능 매트릭스, 및 셀의 메모리 재료가 전극 세트 및 메모리 재료가 샌드위치 구조물을 형성하도록 워드라인과 비트라인 전극 사이에 전체적인 층으로 제공됨으로써 셀의 메모리 재료가 워드라인 및 비트라인 전극과 영구적으로 접촉하는 수동 어드레스가능 매트릭스가 있다.
강유전성 또는 일렉트릿 메모리 재료에 기초한 메모리는 비휘발성이다. 즉 이들 메모리는 전하를 보유하고 이로써 어떠한 전력이 인가되지 않더라도 저장된 데이터를 보유한다. 그러나, 이들 메모리는 통상적으로 메모리 셀에 저장된 논리값의 판독이 파괴적이기 때문에 결함을 갖는다. 메모리 셀의 논리값은 분극 상태의 스위칭, 즉 분극 방향의 역전을 포함하는 파괴적인 독출 동작에서 파괴되기 때문에, 이러한 값은 독출 데이터를 유지하는 것이 바람직한 경우 다시 기록되어야 한다. 실제 용어에서 파괴적 독출 프로세스는 독출을 위해 스위칭 전압을 메모리 셀에 인가함으로써 구별되고, 용이하게 검출가능한 독출값을 생성하기 위해 스위칭 전압은 메모리 셀의 항전압보다 통상적으로 매우 크게 선택된다. 만약 분극화의 방향이 인가된 전기장의 방향과 정렬된다면, 메모리 셀의 분극화는 포화값에 이르고 다시 원래의 잔류 값으로 되돌아간다. 그러나, 인가된 전기장이 메모리 셀의 설정된 분극화와 정렬하지 않으면, 메모리 셀은 스위칭된다. 즉 분극화 방향이 역전되고 셀은 반대 분극 상태를 위로하게 된다.
강유전성 메모리 셀의 특징은 강유전성 메모리 셀이 상당히 짧은 시간 기간(span)내에 비파괴적 판독 또는 또다른 기록 동작에 영향을 받지 않고 연장된 시간 기간 동안 설정된 분극화 또는 논리 상태로 남겨진다면 셀의 분극화는 소위 "고착화(stuck)"되고 메모리 재료의 일반적인 항전기장보다 매우 큰 전기장을 인가하더라도 바꾸기가 매우 어렵다는 것이다. 이는 독출 또는 기록 동작이 시도될 때 다이내믹 반응을 바꾸며 이러한 현상을 통상적으로 "임프린트"라고 부른다.
메모리 셀이 전기장에 영향을 받을 때 분극 변화는 일시적이지만 다이내믹 반응 곡선을 따르며 이러한 특성은 강유전성 또는 일렉트릿 메모리 셀의 매트릭스-어드레스가능 어레이의 적어도 부분적인 비파괴적 독출을 제공하는 것으로 설명되었으며, 이는 (Thin Film Electronics ASA에 부여된) 국제 공개출원번호 WO 02/05288호에 개시되어 있다. 이는 각각의 판독 및 기록 사이클 동안 분극화가능한 메모리 재료의 분극화 정도를 제어 장치에 의해 한정된 값까지 제한하고 0부터 분극화의 포화에 대응하는 상한 사이의 값 또는 포화에 도달하는 값으로 판독 및 기록 동작을 제어함으로써 이루어지며, 이는 검출을 위해 인가된 전기장이 메모리 셀에 이미 설정된 분극화 방향과 정렬하지 않는 경우에 분극화의 역전을 야기하지 않고 메모리 셀의 논리 상태의 신뢰가능한 검출을 위해 미리설정된 기준과 일치한다. 그러나, 이러한 방법은 임프린트되지 않은 메모리 셀에서 수행되는 경우를 가정한 것이고, 대체로 임프린트는 강유전성 또는 일렉트릿 매트릭스-어드레스가능 메모리 장치의 적절한 동작에 심각한 결함으로 간주된다. 하지만 이러한 결함은 강유전성 또는 일렉트릿 메모리 재료의 고유 특성이기 때문에, 충분히 높은 주파수로 반복 리프레시 또는 반복 어드레싱 동작없이 메모리 셀이 충분히 오랜 시간 동안 하나의 동일한 분극 상태로 남겨져 있다면 항상 발생한다. 이를 인식하여 임프린트 특성을 자산으로 바람직하게 변형하고 강유전성 또는 일렉트릿 매트릭스-어드레스가능 메모리의 데이터 저장 능력을 강화시키기 위해 이를 이용하는 것이 바람직할 수 있다.
따라서, 본 발명의 제 1 목적은 임프린트된 메모리 셀을 완화시키고 이로써 메모리 셀에 판독 및 기록 동작을 수행할 수 있는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 비파괴적 독출을 달성하기 위해 메모리 셀의 임프린트 조건을 이용하는 것이다.
마지막으로 본 발명의 목적은 임프린트 조건이 데이터 저장을 위해 이용되는 메모리 소자를 제공하는 것이다.
상기 목적 및 추가의 특징과 장점들은 임프린트 상태의 완화를 야기하고, 다음에 메모리 셀의 분극 상태에 의해 나타나는 부여된 논리값을 나타내는 독출 신호가 얻어지도록 스위칭 전압 펄스를 인가함으로써 독출 동작을 수행하거나, 메모리 셀의 저장된 논리값이 동일하거나 반대 논리값으로 겹쳐써지도록 초기 기록 동작에서 설정된 것과 같은 메모리 셀 분극 상태의 겹쳐쓰기 또는 스위칭을 야기하는 스위칭 전압 펄스를 메모리 셀에 인가함으로써 기록 동작을 수행하기에 충분한 형태, 극성 및/또는 시정수를 갖는 하나 이상의 전압 펄스들을 메모리 셀에 인가하는 특징을 갖는 방법에 의해 달성된다.
이러한 방법의 또 다른 특징과 장점은 첨부된 종속항 제 2항 및 제 3항에서 자명하게 나타날 것이다.
또한 상기 목적과 또 다른 특징 및 장점은 셀의 임프린트 상태를 완화시키거나 잔류 분극을 바꾸지 않고 메모리 셀의 잔류 분극 상태를 나타내는 독출 신호를 야기하기에 충분한 형태, 분극화 및/또는 시정수를 갖는 하나 이상의 전압 펄스를 메모리 셀에 인가하고, 독출 신호의 검출이 비파괴 판독 동작에 해당하여 메모리 셀에 저장된 논리값이 검출될 수 있는 비파괴 독출 방법에 의해 이루어진다.
하나 이상의 전압 펄스가 사용되는, 이런 종류의 비파괴 독출 동작과 관련하여, 펄스는 바람직하게 양극성이고 비대칭일 수 있다.
마지막으로, 상기 목적 및 추가의 특징과 장점들은 임프린트 상태의 메모리 완화를 야기하기에 충분한 형태, 극성 및/또는 시정수를 갖는 하나 이상의 전압 펄스를 그룹내의 선택된 메모리 셀에 인가하고, 상기 그룹의 선택되지 않은 메모리 셀은 임프린트 상태로 남아 있으며; 각각의 메모리 셀에 제 1 논리값을 부여하고 임프린트 상태의 메모리 셀에 또 다른 논리값을 부여하여, 이로써 메모리 셀의 그룹이 각각 완화된 상태의 이진 논리값을 휘발성으로 저장하며; 임프린트 상태 및 상기 그룹의 메모리 셀에 완화된 메모리 셀과 임프린트의 메모리 셀 사이를 구별하는 다이내믹 응답을 발생시키는 하나 이상의 전압 펄스를 인가하여 상기 메모리 셀의 그룹에 일시적으로 저장된 논리값이 완화된 상태의 수명에 의해 주어진 시간 윈도우에서 비파괴 판독 동작에서 판독될 수 있는 데이터를 저장하고 액세스하기 위한 방법에 의해 달성된다.
본 발명은 첨부된 도면과 함께 취해지는 여러 실시예들의 설명으로부터 보다 잘 이해될 수 있을 것이다.
도 1은 강유전성 메모리 재료에 대한 히스테리시스 곡선을 도시한다.
도 2a는 완화된 메모리 셀의 응답과 함께 임프린트된 분극 상태를 완화시키는데 사용될 수 있는 본 발명에 따른 전압 펄스 시퀀스를 도시한다.
도 2b는 본 발명에 따른 완화되고 완화되지 않은 또는 임프린트된 메모리 셀 각각에 대한 다이내믹 독출 응답 곡선을 도시한다.
도 3은 임프린트된 메모리 셀의 다이내믹 독출 응답을 사이클 수를 증가시킨 전압 펄스 시퀀스를 인가하여 야기된 다이내믹 독출 응답과 비교한 것이다.
도 4는 본 발명에 사용되는 메모리 셀들의 매트릭스-어드레스가능 어레이의 개략도이다.
도 5a는 본 발명에 따라 바이트 형태의 데이터가 어떻게 메모리 셀의 로우(row)에 기록되고 임프린트된 조건으로 저장되는지를 개략적으로 도시한다.
도 5b는 바이트 형태의 데이터가 도 5a의 메모리 셀의 일시적인 또는 휘발성 저장을 위해 겹쳐써지는지(overwritten)를 예시한 것이다.
본 발명의 배경은 강유전체, 예컨대 유기 강유전성 폴리머 중에서 유력한 메모리 재료인 폴리비닐리덴-플루오라이드 트리플루오로에틸렌(PVDF-TrFE:polyvinylidene-fluoride trifluoroethylene)과 같은 유기 코폴리머의 히스테리시스 곡선을 도시한 도 1을 참조하여 상세하게 설명되었다. 이하에서는 메모리 재료는 간략히 하기 위해 강유전성 메모리 재료, 즉 두 개의 분극 상태 중 하나로 분극될 수 있고 항전기장과 히스테리시스를 갖는 재료로 부르지만, 강유전성 재료는 일렉트릿 재료의 적절한 부분집합을 형성하고 통상적으로 상술한 것처럼 보여준 히스테리시스와 항전기장의 능력에 의해 구별된다는 것을 알 것이며 이는 큐리 온도 이하에서 강유전성 동작을 보여주는 재료이다. 상기 재료는 상기 온도 이상에서 강유전성 특성을 완화시키고 파라일렉트릿(paraelectric)이 된다. 도 1의 히스테리시스 루프는 가로좌표가 전압이고 세로좌표가 분극이며, 분극이 강유전성 메모리의 경우 μC/cm2로 측정된, 좌표 시스템으로 도시되었다. 가로좌표는 전압대신에 전기장 세기를 나타내지만 편의를 위해 주어진 메모리 셀에 대해서 국부적으로 사용되었으며, 전압 파라미터는 재료의 항전기장 세기 및 메모리 셀의 메모리 재료의 두께, 즉 메모리 재료와 접촉하는 워드라인과 비트라인 및 함께 커패시터형 구조물을 형성하는 어드레싱 전극들 간의 간격으로부터 계산된다. 데이터는 메모리 재료를 두 개의 잔류 분극 상태, 즉 메모리 셀의 +PR 및 -PR 중 하나로 분극화시키고 전기장의 반대 방향에 대응시켜 메모리 셀에 저장된다. 메모리 재료의 잔류 분극 상태는 영구적이고 저장된 논리값 또는 데이터, 예컨대 도 1에 지시된 것처럼 "0" 또는 "1"를 나타내는데 사용될 수 있다. 이러한 값은 메모리 셀에 기록된 이후에 메모리 셀에 어떠한 추가의 전기장을 인가하지 않은 상태에서 비휘발성 조건으로 언제까지나 무기한으로 저장될 수 있다. 메모리 셀의 통상적인 잔류 분극은 10 내지 20 μC/cm2 정도가 된다. 포화 분극 레벨은 +PS 및 -PS로 각각 표시되지만, 포화 분극(PS)과 잔류 분극(PR) 사이의 차이는 스위칭되지 않은 분극으로 불리고
Figure 112008010074598-pct00012
즉 경우에 따라 각각 +
Figure 112008010074598-pct00013
와 -
Figure 112008010074598-pct00014
이 된다. 잔류 분극 상태들 사이의 분극 레벨의 차이는 P*으로 취해진 절대항이고 분극 방향이 스위칭 동작에서 역전될 때, 즉 이를 유효화하기에 충분한 전기장 세기가 인가될 때 유도된 순수한 분극 변화의 양에 이르는 스위칭 분극으로 불린다. 이러한 항전기장은 항전압, 즉 히스테리시스 곡선과 가로좌표의 교차점에서 각각 +VC, -VC 값에 해당한다. 원래의 상태 또는 분극되지 않은 상태에서 원하는 분극 상태로 강유전성 메모리 셀을 설정시키는 것은 메모리 재료에 항전압(VC)보다 큰, 통상적으로 예컨대 VC보다 적어도 50% 큰 전위차 또는 전압차를 인가하여 수행된다. 이러한 전압 레벨은 스위칭 전압(VS)으로 불린다. VS가 분극 방향과 정렬되는, 예컨대 +VS로서 불리는 도 1의 예컨대 양(positive)인 경우, 분극은 포화값(+PS)으로 이동하고 도 1에서 논리적 0의 저장을 나타내도록 취해지는 잔류 분극 상태(+PR)로 완화된다. 유사하게 음의 스위칭 전압(-VS)를 인가하는 것은 메모리 셀이 논리 1의 저장을 나타내도록 취해진 도 1의 반대 잔류 분극(-PR)로 분극되게 한다. 저장된 논리값의 독출은 메모리 셀에 적절한 전압 펄스, 통상적으로 스위칭 전압(VS)을 질문신호로 보냄으로써 즉시 이루어질 수 있다. 메모리 셀이 양의 잔류 분극 상태(+PR)이고 논리 0을 저장하는 경우에, 양의 스위칭 전압(+VS)은 메모리 셀의 분극을 포화(+VS)를 향하게 구동시키고 스위칭 전압(+VS)을 제거한 후에 다시 잔류 분극 상태(+VR)로 완화시킨다. 유도된 분극 변화는 이 경우 비스위칭 분극
Figure 112008010074598-pct00015
에 해당하고 통상적으로 세기가 유도 분극 변화에 해당하는 비트라인 전극 상에 작은 전류 신호를 출력한다. 만약 메모리 셀이 음의 잔류 분극 상태(-PR)에 있고 이로써 논리 1을 저장한다면, 큰 양의 스위칭 전압(+VS)은 메모리 셀의 분극을 양의 포화 값(+VS)으로 구동시키고, 이후에 스위칭 전압(+VS)을 제거하면 메모리 셀이 반대 잔류 분극(+PR)으로 완화된다. 즉 전기장의 분극 방향은 역전되고 저장된 초기 데이터, 즉 "1"은 "0"으로 반전된다. 물론 부여된 논리값은 미리설정된 또는 선택된 프로토콜, 즉 규칙에 따른다. 다음에 분극의 순수한 변화는 스위칭 분극(P*)에 해당하고 저장된 논리적 "0"과 "1" 사이의 차이가 독출 동작시 용이하게 구별될 수 있을 정도로 큰 비트라인 상의 독출신호를 만든다. 그러나, 만약 원래 데이터가 소위 파괴적 독출 프로세스에서 파괴되었다면, 분극 방향을 1회이상 바꾸기 위해 메모리 셀에 기록 동작을 수행하여서만 유지될 수 있다. 이는 양의 잔류 분극(+PR)에 있는 셀에 음의 스위칭 전압(-VS)을 인가하여 셀의 분극을 음의 포화 분극(-PS)을 향해 구동시키고, 이와 동시에 메모리 셀이 스위칭 전압(-VS)을 제거한 후 다시 원래의 음의 잔류 분극(-PR)으로 완화되고 원래 기록된 논리 "1"을 다시 저장함으로써 이루어진다.
상기 설명에서, 메모리 셀은 임프린트되지 않은 조건, 즉 데이터가 영구적으로 저장되지만 독출 및 스위칭이 독출 동작시 단일 스위칭 전압 펄스를 인가하여 용이하게 이루어지고 파괴된 데이터가 반대 부호인 스위칭 전압(VS)을 메모리 셀에 인가하여 매우 용이하게 재설정되는 것을 가정한 것이다. 그러나, 만약 메모리 셀이 초기 설정 또는 데이터 기록 이후 일부 시간 동안 어드레스된 채 남아 있다면, 임프린트되는 경향, 즉 다소 영구적으로 잔류 분극 상태로 잠긴 채 직립하고 예컨대 정상적인 스위칭 전압의 인가에 반응하지 않는 경향이 있다. 하지만 임프린트 조건은 완화될 수 있고 메모리 셀의 데이터 내용은 응답을 야기하도록 또는 궁극적으로 메모리 셀의 비파괴적 독출 또는 재설정을 수행하기에 충분히 오랜 기간동안 또는 매우 큰 크기로 하나 이상의 전압 펄스를 인가함으로써 판독 또는 재설정된다. 즉, 임프린트 조건에서 메모리 셀에 어드레싱 동작을 수행할 가능성은 메모리 셀의 임프린트 조건을 완화시키기 위해 적절한 모양, 극성 및/또는 충분한 시정수의 전압 펄스를 인가하는 것에 의존한다. 또한 이러한 임프린트-완화 동작은 임프린트된 이후에 메모리 셀이 정상 모드에서 1회 이상 액세스가능하고 비-임프린트 조건에 남아 있을 수 있는 후속 액세스 주파수에 의존하게 하는 것으로서 리프레시된다고 부른다. 즉, 적절히 높은 주파수로 반복적인 리프레시 전압 사이클을 인가함으로써, 임프린트는 방지될 수 있다.
임프린트된 메모리 셀의 분극 상태는 상이한 방식으로 바뀔 수 있지만, 본 발명의 바람직한 실시예에 따르면 임프린트는 매우 짧은 기간 또는 길이를 갖지만 스위칭 전압에 상당하는 또는 이보다 높은 전압을 갖는 양극성 전압 펄스의 빠른 시퀀스를 인가함으로써 완화된다. 이러한 방법은 임프린트 조건을 완화시키고 셀의 데이터 내용이 정상적으로 독출될 수 있다. 임프린트된 메모리 셀에서 이러한 종류의 완화를 유효화하기 위한 바람직한 전압 펄스 시퀀스가 도 2a에 도시되어 있다. 도 2a는 완화를 위해 인가된 전압 펄스 시퀀스와 이로 인한 메모리 셀의 독출 응답이 1000 초동안 임프트 조건에 존재한 후에 25℃에서 있게 한다. 인가된 전압 펄스 시퀀스는 얇은 선으로 도시되었고 약 30μs 기간의 초기 펄스를 포함하며 이후에 반대 극성의 매우 짧은 펄스 시퀀스가 후속한다. 도 2a에서 두꺼운 선으로 도시된 독출 응답은 링잉(ringing) 펄스 시퀀스로서 도시되었으며, 이는 초기에 예컨대 10 내지 12 μC/cm2 사이의 분극에 해당하는 30 μs 펄스에 해당하고 이후에 반대 극성이지만 제 1 펄스와 동일한 분극 값을 대략 갖는 매우 예리한 펄스 시퀀스가 후속한다. 펄스 크기는 대응하게 이르는 분극값을 나타내지만, 가로좌표에 수직인 짧은 선은 시간축의 중단(break)을 마킹한다. 도 2b는 각각의 완화된, 즉 임프린트되지 않은 메모리 셀과 임프린트된 메모리 셀의 응답에 대한 펄스 시퀀스를 도시한다. 얇은 선은 완화된 셀에 대해 독출 펄스가 25℃에 있고 이후에 1000 초의 임프린트 시간에 있지만, 두꺼운 선은 메모리 셀에 대한 독출 응답이 임프린트 조건에 있다. 도시된 바와 같이, 각각의 시퀀스의 제 1 펄스의 크기 및 상기 시퀀스의 후속 음의 펄스의 크기 모두의 경우에 전하값이 현저히 다르다는 것을 보여준다. 이는 완화된 조건에 있는 메모리셀과 임프린트 조건에 있는 메모리 셀로부터의 독출 신호를 구별하기가 용이하다는 것을 의미한다. 도 2a와 유사하게, 도 2b의 가로좌표에 수직인 선들은 시간축의 중단을 마킹한다. 상기 시퀀스의 초기 개시 펄스는 14V의 전압이며, 이는 정상 스위칭 전압으로 간주되지만 당연히 자신의 방향에서 영구적인 변화가 발생하지 않고 감지시 독출 동작이 비파괴적인, 즉 독출 이후에 일시적인 완화 상태로부터 전이될 때 원래의 분극 상태가 유지되는 분극의 일시적인 또는 전이 변화 이외의 것에 영향을 주지 않는다.
하지만, 메모리 셀의 실제 및 일시적인 분극 값은 일부가 도 1의 이중화살표로 지시된, 펄스 시퀀스 시간 파라미터 및 다이내믹 분극 응답의 시간 상수에 의존하는 기간에 의해 잔류 분극 값에 대해 진동한다.
하지만, 완화된 모드의 독출 신호는 임프린트된 메모리 셀에서 얻어질 수 있는 것과 현저히 다르며 이는 도 3에 도시된 것처럼 다이내믹 특성으로 보여준다. 여기서 최상위 곡선은 5μs 및 14V의 판독 펄스를 이용하여 완화되지 않은 임프린트 메모리 셀에 대한 다이내믹 분극 응답을 도시한다. 연속하는 후속 곡선은 메모리 셀이 52일간 임프린트 조건에 있은 후 초기 14V의 양극성 30 μs 전압이 지시된 횟수(6 내지 5556)로 인가된 것을 나타낸다. 예컨대 상부 및 하부의 제 3 응답 곡선을 야기하는 56 양극성 30 μs 전압 펄스를 이용하는 것은 임프린트된, 즉 완화되지 않은 메모리 셀과, 완화된 메모리 셀 사이의 신호 세기의 현저한 차이를 야기한다는 것을 알 수 있다. 제 1 경우에서 5 μs 이후의 분극은 약 - 6 μC/cm2 이고; 제 2 경우에서는 약 - 11 μC/cm2 이므로, 신호 세기 차이는 약 5 μC/cm2 가 된다. 이러한 신호 세기의 큰 차이는 전혀 새롭고 기대치 않은 방식으로 메모리 셀의 저장 능력을 향상시킬 수 있으며 이에 대해서는 하기에 상세히 설명한다.
도 4는 메모리 셀의 어레이로서 및 본 발명에 사용될 수 있는 메모리 소자의 레이아웃을 개략적으로 도시한다. 간단히 하기 위하여 도 4의 메모리 소자는 단지 8 워드라인과 8 비트라인을 가지며 이로써 모두 64 메모리 셀을 갖는 수동 매트릭스로서 도시되었다. 대체로 메모리 매트릭스는 교차점에서 수백만 메모리 셀을 포함한다. 데이터가 도 4의 메모리 소자의 모든 메모리 셀에 기록되고 메모리 셀이 수십분의 1 초에서 무한 시간까지 이르는 시간 동안 해당 상태에 남아 있는 것으로 가정하면, 메모리 셀은 임프린트 조건에 고착된다. 즉 예컨대 독출을 위해 또는 메모리 셀을 반대 분극 상태로 스위칭하도록 메모리 셀로부터 응답을 야기시키기 위해 매우 큰 에너지가 필요하다. 도 4에 도시된 매트릭스-어드레스가능 메모리 소자의 모든 로우(row)가 임프린트 조건의 새로운 데이터로 겹쳐써진(overwritten) 것으로 가정한다. 도 5는 활성 워드라인(AWL)이 데이터 워드 또는 바이트 01011001로 기록된 상황에 해당하는 메모리 셀의 로우를 나타내는 도이다. 분극 상태는 수평축으로 연속하고 수직축으로는 분극 레벨이 남겨진 8 메모리 셀의 로우로 표시되었다. 각각의 메모리 셀은 분극이 메모리 재료의 잔류 분극에 대한 분극 방향을 지시하는 화살포로 표현되고 이로써 데이터 바이트 01011001이 지시된 것처럼 이들의 분극 상태 및 임프린트 중 하나를 갖는 메모리 셀의 로우로 설정된다. 이러한 임프린트 바이트를 새로운 데이터 워드 또는 바이트 10101110으로 일시적으로 겹쳐쓰는 것이 바람직하다. 이는 제 1 메모리 셀의 임프린트 분극 상태를 완화시키고, 제 2 셀의 임프린트 분극 상태를 남겨두고, 제 3 셀의 분극 상태를 완화시키고, 제 4 셀의 임프린트 분극 상태를 남겨두고, 제 5 셀의 분극 상태를 완화시키고, 제 6 및 제 7 셀의 분극 상태를 완화시키면서, 제 8 및 마지막 셀을 임프린트 조건으로 남겨놓음으로써 이루어진다. 이들이 양 또는 음의 잔류 분극 상태에 해당하는지와 관계없이 자신의 임프린트 상태를 유지하는 메모리 셀들은 논리적 0을 나타내는 것으로 취해지지만, 모든 완화된 메모리 셀은 논리적 1을 나타내는 것으로 취해진다. 이는 매우 간단한 재기록 프로토콜에 의해 가능하며, 이는 원래의 분극 상태가 전혀 영향을 받지 않는다. 상기 프로토콜은 (이 경우 논리적 0에 있는) 임프린트 메모리 셀에 부여되지만 (이 경우 논리적 1에 있는) 제 2 논리 상태는 완화된 메모리 셀에 부여되는 것만을 필요로 한다. 독출은 매우 큰 전압, 즉 임프린트 조건이 매우 느리고 다이내믹 응답을 하지 않는 것으로 밝혀지는 경우에 10 볼트보다 큰 초기 양극성 펄싱에 의해 용이하게 수행되지만, 완화된 메모리 셀은 도 2b에서 자명한 것처럼 매우 큰 다이내믹 응답을 갖는다. 물론, 완화된 분극 상태의 수명이 주어진 시간 윈도우 내에 추가의 액세스가 시도되지 않는다면, 이들 메모리 셀은 초기 임프린트 조건으로 재설정되고 기록된 정보는 잃게 된다.
도시된 것처럼, 본 발명에 따른 완화된 메모리 셀의 독출은 비파괴적으로 수행되고 독출 사이클의 다이내믹 응답을 모니터링함으로써 분극 상태를 스위칭하지 않는다. 이는 이미 상기 언급한 국제특허출원 WO 02/05288에서 제시된 것이며 본 발명에 의한 독출을 위한 표준 모드이다. 즉, 독출 프로세스에 실제로 영향을 주는 다이내믹 응답 및 저장된 논리값들을 구별할 수있는 기록된 다이내믹 응답이다. 비록 이경우 메모리에 대한 기록 동작에 해당하는 완화가 랜덤 액세스 시간과 관련하여 느리지만, 병렬 기록의 가능성은 비트 속도를 현저히 증가시킨다. 완화된 메모리 셀을 이용하여 저장된 데이터는 액세스하지 않을 때 결국 잃게 되지만, 언급한 것처럼 단지 수초 또는 수십분의 1초 동안 데이터의 일시적인 저장이 필요하거나 바람직한 많은 경우가 있다. 소위 고속 캐시 또는 버퍼 메모리는 이를 위해 사용되며, 이들은 예컨대 프로세싱 동작에 사용되고 유지되어야 하는 다른 타입의 데이터, 예컨대 소스 코드의 영구 저장을 위해 할당된다. 물론, 이는 내부 메모리의 영구적 및 일시적 데이터 저장의 필요가 큰 데이터 저장 능력을 요구하는 보다 큰 데이터 처리 동작의 단점이 될 수 있는 종래 일시적인 데이터 저장에 이용될 수 있는 저장 공간을 감소시킨다.
당업자에게 자명하겠지만, 임프린트(비휘발성) 및 완화된(휘발성) 조건에 있는 메모리 셀을 이용하여 본 발명에 따른 강유전성 메모리 소자를 작동시키는 것은 비파괴적 어드레싱 동작을 포함한다. 즉 메모리 셀의 분극 방향의 스위칭이 발생하지 않는다. 이는 (논리 0 및 논리 1이 동일하게 분포하는 것으로 가정한) 로우의 메모리 셀의 평균 50%가 독출 동작시 스위칭될 때, 임프린트가 아닌 메모리 소자의 어드레싱 동작과 비교될 수 있다. 독출은 거의 항상 완전한 로우 판독으로서 수행되기 때문에, 즉 활성 워드 라인의 모든 메모리 셀이 병렬로 판독되고 로우의 메모리 셀(또는 비트라인)의 수와 동일한 데이터 워드가 출력되기 때문에, 독출은 비활성 워드라인에서 어드레스되지 않은 메모리 셀에 원치않는 전압 펄스인 소위 교란을 발생시킨다. 이는 예컨대 선택된 분수(fraction), 통상적으로 판독 사이클의 워드라인 및 비트라인에 대해 스위칭 전압의 1/2 또는 1/3에 이르는 전압 레벨의 인가를 지정하는 적절한 전압 펄스 프로토콜을 적용하고, 판독 사이클 동안 예컨대 활성 비트라인과 동일한 전압 레벨을 활성 워드라인을 클램핑하고, 이로써 전자 및 후자 사이의 전위차를 제거하여 교란 전압의 효과를 감쇠시킴으로써 크게 감쇠될 수 있다. 또한 파괴적 판독 메모리 셀이 재설정되어야 할 때 즉, 원래의 분극 상태, 즉 논리값으로 다시 스위칭될 때 유사한 프로토콜이 제공된다. 이는 로우의 메모리 셀의 1/2 상에서, 즉 워드라인 상에서 수행될 때에만 평균의 재설정 (또는 리프레시)를 포함하는 다소 복잡한 프로토콜(강유전성 메모리의 어드레싱 동작을 위한 전압 펄스 프로토콜과 관련하며, 국제공개출원 WO 02/05287를 참조)을 수행한다. 본 발명에서, 어드레스되지 않은 모든 셀은 임프린트 조건에 있고 완전한 로우 기록/판독으로서 수행될 수 있는 임의의 기록/판독 동작은 항상 비파괴적이며 임의 경우의 임프린트 메모리 셀이 크게 면역되는(immune) 언급가능한 교란을 발생시킬 수 없다.
본 발명은 메모리가 완전히 데이터의 영구 저장에 전용되게 하며 동시에 영구적으로 저장된 데이터가 일시적인 저장을 위해 겹쳐써질 수 있는 방법을 개시한다. 물론 이는 본 발명과 함께 사용될 수 있는 강유전성 또는 일렉트릿 메모리의 데이터 저장 능력을 두 배로 늘린다. 휘발성 또는 완화된 상태는 데이터가 또 다른 이동 동작에서 업로딩 또는 다운로딩된 후에 영구적으로 저장된 데이터가 상기 언급처럼 액세스될 수 있는 원래의 임프린트 상태로 다시 반전될 수 있다.
그러나, 완화된 메모리 셀에 휘발성 저장을 사용하는 제 2 모드로 저장된 데이터를 유지하는 것이 바람직하다. 이는 자신의 휘발성 상태를 유지하도록 10-1000 Hz의 주파수로 완화된 메모리 셀을 반복적으로 리프레시함으로써 이루어질 수 있다. 선택적으로, 독출 데이터는 동일한 메모리 소자에서 또 다른 위치로 전달될 수 있고 임프린트를 선택적으로 남겨둘 수 있는 교호적인 분극 상태로서 기록되며, 이 경우 리프레시는 종래 파괴적 독출이 시도되기 전에 필요하다. 그러나, 당업자는 적절한 맵핑 처리가 필요 또는 요구에 따라 데이터의 저장을 최적으로 다루기 위해 메모리 소자에 적용될 수 있다는 것을 알 것이다. 더구나 완화된 또는 휘발성 조건으로 저장된 데이터를 유지하기 위해 반복적인 리프레시 동작이 다이내믹 랜덤 액세스 메모리(DRAM)에 저장된 데이터를 유지하는데 필요한 리프레시 동작과 유사하며, 이러한 특징의 완화된 모드에서 동작된 강유전성 메모리는 DRAM과 유사하다.
모든 실용적인 목적을 위해, 임프린트 강유전성 또는 일렉트릿 메모리 소자는 임프린트 상태로 남겨질 때 일종의 ROM으로서 간주될 수 있다. 데이터는 액세스되고 독출될 수 있지만, 메모리 셀을 리프레시하거나 완화하고 임프린트 메모리 상탤르 완화하기 위한 시도는 이루어지지 않는다. 임프린트 조건의 저장 관계는 메모리가 한번만 기록되고 필요에 따라 독출들 간에 가능한 오랜 간격으로 여러번 독출되는 것이다. 한편 동일한 메모리가 본 발명에 개시된 방법으로 사용될 때, 즉 논리값을 나타내는 휘발성 또는 완화된 상태 및 임프린트 상태를 이용함으로써 기록 동작이 임프린트 상태를 완화시키거나 완화시키지 않는다면 데이터 저장 능력은 두 배가 될 수 있다.
요약하면, 본 발명은 제 1 모드의 메모리 소자가 바람직하게 ROM으로서 동작하고 바람직하게 비파괴 독출의 사용 및 데이터가 잔류 분극 상태의 형태로 저장되고, 제 2 모드에서 비파괴 독출로 휘발성으로 저장되고 액세스된 이진 데이터를 나타내는 완화된 상태 또는 임프린트 상태를 사용함으로써 빠른 전이 버퍼로서 동작한다. 당업자는 다수의 변형된 프로토콜이 본 발명과 사용될 수 있게 용이하게 구현할 수 있다. 마지막으로, 제 2 모드의 데이터 저장이 휘발성 및 전이된 이후 메모리가 초기 임프린트 상태로 반전될 때 어떻게 휘발성 데이터가 추적되지 않고 눈 앞에서 사라지는지를 볼 수 있다. 이러한 독특한 현상은 관련된 데이터 저장과 함께 본 발명의 출원서에 개시되어 있다.

Claims (11)

  1. 어드레싱이 판독 동작들 및 기록 또는 재설정 동작들을 포함하고, 초기 기록 동작시 메모리 셀이 각각의 논리값들이 부여된 제 1 또는 제 2 비휘발성 분극 상태로 설정되며, 그 후에 상기 메모리 셀이 일정 시간 동안 어드레스되지 않으면 임프린트(imprint) 상태에 도달하는, 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법으로서,
    저장된 논리 값을 파괴하지 않으면서 상기 임프린트 상태의 완화(relaxation)를 야기할 수 있는 형상, 극성 및/또는 시적분을 갖는 하나 이상의 전압 펄스들을 상기 메모리 셀에 인가한 후, 상기 메모리 셀의 분극 상태에 의해 나타난 부여된 논리값을 지시하는 독출 신호가 얻어지도록 독출 동작을 수행하거나, 상기 메모리 셀의 저장된 논리값이 동일하거나 반대 논리값으로 겹쳐써지도록 초기 기록 동작시 설정된 상기 메모리 셀 분극 상태의 겹쳐쓰기 또는 스위칭을 야기하는 형상, 극성 및/또는 시적분을 갖는 하나 이상의 전압 펄스들을 상기 메모리 셀에 인가하여 기록 동작을 수행하는 것을 특징으로 하는, 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법.
  2. 제 1 항에 있어서, 상기 하나 이상의 전압 펄스의 인가는 상기 인가된 전압 펄스들이 양극성(bipolar)인 것을 특징으로 하는 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법.
  3. 제 2 항에 있어서,
    상기 양극성 펄스들은 형상, 극성 및/또는 시적분이 비대칭인 것을 특징으로 하는 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법.
  4. 초기 기록 동작시 메모리 셀이 각각의 논리값들이 부여된 제 1 또는 제 2 비휘발성 분극 상태로 설정되고, 그 후에 상기 메모리 셀이 일정 시간 동안 어드레스되지 않으면 임프린트 상태에 도달하는, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법으로서,
    상기 메모리 셀의 임프린트 상태를 완화시키지 않거나 잔류 분극을 바꾸지 않으면서 상기 메모리 셀의 잔류 분극 상태를 지시하는 독출 신호를 야기할 수 있는 형상, 극성 및/또는 시적분을 갖는 하나 이상의 전압 펄스들을 상기 메모리 셀에 인가하고-상기 독출 신호의 검출은 비파괴 판독 동작에 해당함-, 이에 의해, 상기 메모리 셀에 저장된 논리값들이 결정될 수 있는 것을 특징으로 하는, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출 방법.
  5. 제 4 항에 있어서, 상기 하나 이상의 전압 펄스의 인가는 상기 인가된 전압 펄스들이 양극성인 것을 특징으로 하는 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출 방법.
  6. 제 5 항에 있어서, 상기 양극성 펄스들은 형상, 극성 및/또는 시적분이 비대칭인 것을 특징으로 하는 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출 방법.
  7. 데이터가 각각의 메모리 셀들의 분극 상태들로서 기록되고, 그 후 상기 메모리 셀들이 임프린트(imprint) 상태에 도달하는, 상기 메모리 셀들의 그룹을 포함하는 강유전성 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법으로서,
    상기 그룹의 선택되지 않은 메모리 셀들은 임프린트 상태로 유지하면서, 상기 그룹의 선택된 메모리 셀들에는 임프린트 상태의 메모리의 완화를 야기시킬 수 있는 형상, 극성 및/또는 시적분을 갖는 하나 이상의 전압 펄스들을 인가하고; 제 1 논리값을 상기 각각의 완화된 메모리 셀들에 부여하고 또 다른 논리값을 상기 임프린트 상태의 메모리 셀들에 부여하여, 이에 의해 상기 메모리 셀들의 그룹은 각각 완화된 상태 및 임프린트 상태에서 이진 논리값을 휘발성으로 저장하고, 상기 그룹의 메모리 셀들에 완화된 메모리 셀 및 상기 임프린트 상태의 메모리 셀 사이를 구별하는 다이내믹 응답을 발생시키는 하나 이상의 전압 펄스들을 인가하여, 이에 의해 상기 메모리 셀들의 그룹에 일시적으로 저장된 논리값들은 상기 완화된 상태의 수명으로 주어진 시간 윈도우에서 비파괴적 판독 동작으로 독출될 수 있는 것을 특징으로 하는, 강유전성 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020067023926A 2004-04-15 2005-04-12 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법 KR100822546B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20041540A NO322040B1 (no) 2004-04-15 2004-04-15 Bimodal drift av ferroelektriske og elektrete minneceller og innretninger
NO20041540 2004-04-15

Publications (2)

Publication Number Publication Date
KR20070006909A KR20070006909A (ko) 2007-01-11
KR100822546B1 true KR100822546B1 (ko) 2008-04-16

Family

ID=34859260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023926A KR100822546B1 (ko) 2004-04-15 2005-04-12 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법

Country Status (10)

Country Link
US (1) US7266008B2 (ko)
EP (1) EP1743341A1 (ko)
JP (1) JP2007533065A (ko)
KR (1) KR100822546B1 (ko)
CN (1) CN1969339A (ko)
AU (1) AU2005234356A1 (ko)
CA (1) CA2562350A1 (ko)
NO (1) NO322040B1 (ko)
RU (1) RU2329553C1 (ko)
WO (1) WO2005101419A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060215437A1 (en) * 2005-03-28 2006-09-28 Trika Sanjeev N Recovering from memory imprints
US8164941B2 (en) * 2006-12-27 2012-04-24 Hynix Semiconductor Inc. Semiconductor memory device with ferroelectric device and refresh method thereof
ITTO20070017A1 (it) * 2007-01-12 2008-07-13 St Microelectronics Srl Metodo e dispositivo di lettura non-distruttiva per un supporto di memorizzazione di materiale ferroelettrico
US8488361B2 (en) * 2011-02-01 2013-07-16 Stmicroelectronics S.R.L. Memory support provided with memory elements of ferroelectric material and improved non-destructive reading method thereof
US9934840B2 (en) 2014-03-11 2018-04-03 Texas Instruments Incorporated Method and circuit enabling ferroelectric memory to be fixed to a stable state
US9721639B1 (en) 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
CN109040608B (zh) * 2018-08-20 2020-07-03 昆山晔芯电子科技有限公司 一种单帧高动态范围成像方法及系统
US12019506B2 (en) * 2019-09-24 2024-06-25 Micron Technology, Inc. Imprint recovery management for memory systems
US10998080B2 (en) * 2019-09-24 2021-05-04 Micron Technology, Inc. Imprint recovery for memory cells
US20230402083A1 (en) * 2022-06-13 2023-12-14 Ferroelectric Memory Gmbh Memory device, memory controller, and methods thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262982A (en) 1991-07-18 1993-11-16 National Semiconductor Corporation Nondestructive reading of a ferroelectric capacitor
US5539279A (en) 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
US5953245A (en) * 1996-11-21 1999-09-14 Rohm Co., Ltd. Semiconductor memory device and method of controlling imprint condition thereof
US6141238A (en) 1999-08-30 2000-10-31 Micron Technology, Inc. Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same
EP0724265B1 (en) 1995-01-27 2001-05-09 Nec Corporation Ferroelectric random-access memory
US20030203511A1 (en) * 2002-04-26 2003-10-30 Kinya Ashikaga Method of manufacture of ferroelectric memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
NO312699B1 (no) 2000-07-07 2002-06-17 Thin Film Electronics Asa Adressering av minnematrise
NO312698B1 (no) 2000-07-07 2002-06-17 Thin Film Electronics Asa Fremgangsmåte til å utföre skrive- og leseoperasjoner i en passiv matriseminne og apparat for å utföre fremgangsmåten
JP2003233984A (ja) * 2001-12-04 2003-08-22 Sanyo Electric Co Ltd メモリ装置
US6809949B2 (en) * 2002-05-06 2004-10-26 Symetrix Corporation Ferroelectric memory
JP2004303293A (ja) * 2003-03-28 2004-10-28 Seiko Epson Corp 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262982A (en) 1991-07-18 1993-11-16 National Semiconductor Corporation Nondestructive reading of a ferroelectric capacitor
US5539279A (en) 1993-06-23 1996-07-23 Hitachi, Ltd. Ferroelectric memory
EP0724265B1 (en) 1995-01-27 2001-05-09 Nec Corporation Ferroelectric random-access memory
US5953245A (en) * 1996-11-21 1999-09-14 Rohm Co., Ltd. Semiconductor memory device and method of controlling imprint condition thereof
US6141238A (en) 1999-08-30 2000-10-31 Micron Technology, Inc. Dynamic random access memory (DRAM) cells with repressed ferroelectric memory methods of reading same, and apparatuses including same
US20030203511A1 (en) * 2002-04-26 2003-10-30 Kinya Ashikaga Method of manufacture of ferroelectric memory

Also Published As

Publication number Publication date
CA2562350A1 (en) 2005-10-27
NO20041540D0 (no) 2004-04-15
AU2005234356A1 (en) 2005-10-27
RU2329553C1 (ru) 2008-07-20
NO322040B1 (no) 2006-08-07
RU2006139054A (ru) 2008-05-20
WO2005101419A1 (en) 2005-10-27
US7266008B2 (en) 2007-09-04
KR20070006909A (ko) 2007-01-11
US20060002171A1 (en) 2006-01-05
CN1969339A (zh) 2007-05-23
NO20041540L (no) 2005-10-17
JP2007533065A (ja) 2007-11-15
EP1743341A1 (en) 2007-01-17

Similar Documents

Publication Publication Date Title
KR100822546B1 (ko) 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법
AU2001290357B2 (en) A method for performing write and read operations in a passive matrix memory, and apparatus for performing the method
JP5743987B2 (ja) 受動マトリクス・アドレス指定可能素子の読み取り方法並びにその方法を実施するための素子
JP2007087579A (ja) メモリマトリックスのアドレス指定
US7215565B2 (en) Method for operating a passive matrix-addressable ferroelectric or electret memory device
KR100823007B1 (ko) 넌-스위칭 사전 및 사후-방해 보상 펄스들
JP2004303293A (ja) 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置
JP2007512657A (ja) メモリ性能を改善する方法および装置
JP2008527584A (ja) 受動マトリクス・アドレッシング方式の強誘電体又はエレクトレット・メモリ・デバイスの動作方法
US6870753B2 (en) Ferroelectric memory
KR100913424B1 (ko) 수동 매트릭스-어드레스 가능한 메모리 장치
KR20070094646A (ko) 수동 매트릭스-어드레스 가능한 강유전체 또는 일렉트렛메모리 장치를 동작하기 위한 방법
JP6201539B2 (ja) メモリ
KR101201673B1 (ko) 수동 매트릭스-어드레스 가능한 메모리 장치
JP2004288276A (ja) 強誘電体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee