-
Die
Erfindung bezieht sich auf ein Verfahren zur Bestimmung eines logischen
Zustands ausgewählter
Speicherzellen, welche in einem passiven, über eine Matrix adressierbaren
Datenspeicher-Bauelement vorgesehen sind, das Wort- und Bitleitungen enthält, bei
welchem nach einem vorgegebenen Protokoll einem spezifischen logischen
Zustand ein einmal vorkommender logischer Wert zugeordnet wird, bei
welchem die Zellen Daten in Form eines elektrischen Polarisierungszustands
in kondensatorähnlichen
Strukturen abspeichern, die ein polarisierbares Material enthalten,
insbesondere ein ferroelektrisches oder Elektret-Material, das zur
Entwicklung einer Hysterese in der Lage ist, bei welchem das polarisierbare
Material in der Lage ist, bei Fehlen einer von außen aufgeprägten Spannung über die
kondensatorähnlichen
Strukturen eine nicht auf Null zurückgehende elektrische Polarisierung
aufrecht zu erhalten, bei welchem eine Auswahl von Speicherzellen dadurch
erfolgt, dass die Wortleitung oder die Bitleitung oder beide Leitungen,
die sich an einer in Frage kommenden Speicherzelle kreuzen, aktiviert
wird bzw. werden, bei welchem die Aktivierung einer Wortleitung
oder einer Bitleitung dadurch erfolgt, dass zwischen diesen Potentialdifferenzen
von außen
angelegt und somit die ausgewählten
Zellen mit einer Abtastspannung mit Kleinsignal beaufschlagt werden,
welche sich aus der angelegten Potentialdifferenz ergeben, wodurch
ein Antwortstrom aus den Zellen erzeugt wird, bei welchem die Kleinsignal-Abtastspannung
in einer willkürlich
wählbaren
Weise zeitabhängig
ist und Spannungsamplituden und/oder Impulsdauern aufweist, die
kleiner sind als jene, die erforderlich sind, um in den Polarisierungszuständen der
Zellen eine erhebliche dauerhafte Veränderung herbeizuführen, bei
welchem der logische Zustand dadurch ermittelt wird, dass Komponenten
in dem Antwortstrom aus der ausgewählten Zelle erfasst werden,
bei welchem die Komponenten des Antwortstroms in zeitliche Korrelation
zu der Kleinsignal-Abtastspannung oder daraus abgeleiteten Referenzsignalen
gebracht werden, und bei welchem eine Entscheidung über einen
logischen Zustand einer ausgewählten
Zelle auf der Grundlage eines Vergleichs des Antwortstroms mit einem
Satz zuvor definierter Kriterien getroffen wird.
-
Die
vorliegende Erfindung bezieht sich außerdem auf Vorrichtungen zur
Durchführung
des Verfahrens.
-
In
den vergangenen Jahren wurde eine Datenspeicherung in elektrisch
polarisierbaren Medien nachgewiesen, die aus Dünnfilmschichten bestehen. Im
vorliegenden Zusammenhang sind Elektretmaterialien sowie ferroelektrische
Werkstoffe aus Keramik- oder Polymermaterial von besonderem Interesse,
bei denen der logische Zustand einer einzelnen Speicherzelle durch
die Polarisierungsrichtung der Dünnfilmschicht
in dieser Zelle repräsentiert
wird. Im Falle von ferroelektrischen Materialien werden Daten dadurch
in die Speicherzellen geschrieben, dass die Filmschicht durch Anlegen
eines entsprechend gerichteten elektrischen Feldes in der gewünschten Richtung
polarisiert wird, wobei das elektrische Feld das Koerzitivfeld des
ferroelektrischen Werkstoffs übersteigt.
Ein größerer Vorteil
solcher Werkstoffe besteht darin, dass sie auch ohne laufende Zuleitung elektrischer
Energie ihre Polarisierung beibehalten, was bedeutet, dass die Datenspeicherung
nicht flüchtig
ist.
-
Es
wurden zwei Hauptgruppen von Speicherbausteinen nachgewiesen, welche
grundlegend unterschiedliche Bauelement-Architekturen besitzen.
-
Bei
der ersten Gruppe von Bauelementen umfasst jede Speicherzelle mindestens
einen Transistor. Bei dieser Speicherarchitektur handelt es sich insgesamt
um einen Typus mit aktiver Matrix, wobei der wichtigste Vorteil
gegenüber
herkömmlichen SRAM-
und DRAM-Bauelementen darin besteht, dass der ferroelektrisch gespeicherte
logische Zustand nicht flüchtiger
Art ist. Bei Bauelementen dieser Art stellt die Notwendigkeit, einen
oder mehrere Transistoren in jeder Zelle vorzusehen, einen größeren Nachteil
hinsichtlich der Komplexität
und der verminderten Datenspeicherung im Hinblick auf die Bauelementefläche dar.
-
Bei
der zweiten Gruppe von Bauelementen, die hier besonders relevant
sind, sind die Speicherzellen in einer Architektur mit passiver
Matrix ausgelegt, wobei zwei Sätze
zueinander jeweils senkrechter Elektroden Matrizenanordnungen mit
kondensatorähnlicher
Struktur an den Kreuzungspunkten zwischen den Elektroden bilden.
Dabei bildet jeder Kondensator eine Speicherzelle, wobei zwischen
den Elektroden eine ferroelektrische Filmschicht eingeschlossen
ist.
-
Entsprechend
dem Stand der Technik werden Daten dadurch in eine Speicherzellen
geschrieben oder daraus ausgelesen, dass an das Material jeder in
Frage kommenden Zelle ein elektrisches Feld ausreichender Größe angelegt
wird, um so den Hysterese-Effekt zu überwinden und die elektrische Polarisierung
in der Zelle in Richtung des angelegten Feldes zu orientieren. Wenn
das Material bereits vor dem Anlegen des Feldes in dieser Richtung
polarisiert war, findet keine Umkehr der Polarisierung statt und
fließt
durch die Zelle nur ein geringer momentaner Strom. Wenn dagegen
das Material in der entgegen gesetzten Richtung polarisiert war,
findet eine Umkehr der Polarisierung statt, was den Durchfluss eines
viel stärkeren
momentanen Stromes durch die Zelle veranlasst. Auf diese Weise erreicht
man ein Auslesen des logischen Zustands in einer einzelnen Speicherzelle,
d.h. die Bestimmung der Richtung der elektrischen Polarisierung
in der Zelle, durch Anlegen einer Spannung mit einer Größe, die
ausreicht, um das Koerzitiv-Feld in dem ferroelektrischen Material
zu übersteigen,
sowie durch Erfassen des sich dabei ergebenden Stromes.
-
Im
Vergleich zu den Bauelementen, die auf einer aktiven Matrix aufbauen,
können
die auf einer passiven Matrix aufbauenden Bauelemente mit einer viel
höheren
Dichte der Speicherzellen hergestellt werden und ist die Speichermatrix
an sich viel weniger kompliziert. Der Auslesevorgang nach dem Stand
der Technik ist jedoch destruktiv bzw. zerstörend, wozu gehört, dass
der Dateninhalt in der gerade ausgelesenen Zelle verloren geht.
Somit müssen gerade
ausgelesene Daten in das Speicherbauelement zurück geschrieben werden, wenn
eine weitere Speicherung dieser Daten gewünscht wird. Eine ernstere Konsequenz
der Polaritäts-Umschaltung besteht
in der Ermüdung,
d.h. in einem allmählichen Verlust
der umschaltbaren Polarisierung, der im typischen Fall mit einer
Notwendigkeit einhergeht, dass an die Zelle eine höhere Spannung
angelegt werden muss, um die Polarisierungs-Umkehr herbeizuführen. Die
Ermüdung
schränkt
die Anzahl an Lesezyklen ein, die eine bestimmte Speicherzelle aushalten kann,
und somit den Bereich der Einsatzgebiete. Außerdem führt dies zu einem langsameren
Antwort-Verhalten
und erhöhter
Spannungserfordernisse für
das Speicher-Bauelement. Die begleitende allmähliche Veränderung in den Betriebsparametern
für einzelne
Speicherzellen in einem bestimmten Bauelement lässt sich a priori nur selten
vorhersagen und führt
zu der Notwendigkeit einer Auslegung für den „schlimmsten Fall" und zu einem suboptimalen
Betrieb.
-
Man
bemühte
sich bisher, Techniken zu entwickeln, die ein zerstörungsfreies
Auslesen aus Speichern ermöglichen,
die auf ferroelektrischem Material aufbauen, während eine einfache elementare
Architektur der Speicherzellen beibehalten wird.
-
C.J.
Brennan beschreibt ferroelektrische Kondensator-Zellen und zugehörige Module
mit elementarer Schaltung für
die Datenspeicherung in den US-Patentschriften Nr. 5,343,421; 5,309,390; 5,262,983;
5,245,568; 5,151,877 und 5,140,548. Durch Abgreifen der Kleinsignal-Kapazitätswerte
bei gleichzeitigem Beaufschlagen des ferroelektrischen Materials
mit mäßig starken
Vorspannfeldern, d.h. Vorspannfeldern, die während des Auslesens mit Überschreiten
des Koerzitivfeldes in dem ferroelektrischen Material nicht zur
Spitzenspannung durch die Zelle führen, wird die Richtung der
spontanen Polarisierung in dem Kondensator und damit der logische Zustand
der Speicherzelle ermittelt. Es bestehen dabei jedoch bestimmte
sehr spezifische Voraussetzungen für den Einsatz der von Brennan
beschriebenen Verfahren und Vorrichtung, da diese Erscheinungen hervorrufen,
denen die Raumladungsspeicherung an den Elektroden zugrunde liegt,
die ausdrücklich
von den Werkstoffen abhängig
ist, die bei den Elektroden verwendet werden, sowie von dem angrenzenden ferroelektrischen
Material. Das Auslesen der Daten umfasst das Abtasten der Raumladung,
was auf Zeitskalen erfolgen muss, die mit einer derartigen Ladungsspeicherung
kompatibel sind. Außerdem
enthalten die Patentschriften von Brennan keinerlei Lehre darüber, wie
die Kleinsignal-Spannung und die Vorspannung zeitlich zu steuern
und bezüglich
zu einander in Korrelation zu bringen sind, was für die Realisierung
bei praktischen Bauelementen von überragend hoher Bedeutung ist.
Es findet sich dort auch keinerlei Lehre darüber, wie die in Frage stehenden
Speicherzellen angeordnet und in großen Anordnungen adressiert
werden können,
welche leistungsfähige
und zuverlässige
Lese- und Schreib-Operationen ermöglichen.
-
In
der internationalen Patentanmeldung Nr. PCT/NO01/00472, welche auf
den Anmelder der vorliegenden Anmeldung übertragen wurde, werden ein Satz
Techniken zum zerstörungsfreien
Auslesen und die zugehörige
Vorrichtung offenbart und in Verbindung mit Speicher-Bauelementen
mit ferroelektrischem Dünnfilm-Kondensator offenbart
und beschrieben. Ausgelesen wird dadurch, dass die Speicherzellen
mit einer Kombination aus zeitabhängigen Spannungen beaufschlagt
werden, wodurch ein Kleinsignal-Antwortstrom mit linearen und nichtlinearen
Komponenten ausgelöst
wird, die zur Bestimmung des logischen Zustands jeder Zelle verarbeitet werden.
Während
die in Frage kommenden Speicherzell-Strukturen in hohem Maße an Adressier-Schemata
mit passiven Matrizen anpassbar sind, wird auf die Frage nicht eingegangen,
wie dies in der Praxis realisiert werden soll. Dieser Punkt ist von
großer
Bedeutung und die Lösung
dieses Problems soll festlegen, ob die vorstehend angesprochenen
Möglichkeiten
zum zerstörungsfreien
Auslesen letztendlich gangbare Wege darstellen oder nicht.
-
In
der US-Patentschrift Nr. 5666305 (Mihara und andere) wird offenbart,
wie eine ferroelektrische Speicherzelle zerstörungsfrei ausgelesen werden kann,
wenn die Speicherzelle zum Abspeichern von Daten in einer bestimmten
Weise polarisiert ist. Die Speicherzelle wird dabei in jede Richtung
auf den Remanenz-Zustand polarisiert, umeinen ersten logischen Wert
einzuschreiben, während
zum Schreiben eines zweiten logischen Werts die Zelle mit einer
Mischung aus ferroelektrischen Bereichen teilweise polarisiert wird,
die sowohl in positiver als auch negativer Richtung polarisiert
sind. Zum Auslesen wird an die Speicherzelle ein Spannungsimpuls
oder eine Folge von Spannungsimpulsen mit einer Amplitude angelegt,
dessen bzw. deren Amplitude nur einem Bruchteil einer Umschaltspannung
entspricht; der aktuelle logische Zustand wird dadurch bestimmt,
dass ein Kapazitäts-
oder Stromwert erfasst wird. Mihara u.a. befassen sich tatsächlich mit
zwei abweichenden Ausführungsbeispielen
eines ferroelektrischen Speichers. Beim ersten handelt es sich um
einen Hybrid-Speicher aus Transistor und ferroelektrischem Element,
bei dem ein ferroelektrisches Speichermaterial als Dünnfilmschicht
zwischen der Steuerelektrode und dem Kanalbereich eines Feldeffekttransistors
vorgesehen ist und somit als Steuerisolierelement wirkt. Der Polarisierungszustand
des ferroelektrischen Materials beeinflusst die Leitfähigkeit
des Transistorkanals und ausgelesen wird durch Vorspannen des Gitters
und durch Erfassen des Austrittsstroms. Bei dem anderen Ausführungsbeispiel nach
Mihara u.a. handelt es sich um einen herkömmlichen ferroelektrischen
Speicher, der über
eine passiv e Matrix adressierbar ist und bei dem die Speicherzellen
wieder in der vorstehend beschriebenen Weise polarisiert werden,
um einen logischen Wert abzuspeichern und um auszulesen, was durch
Anlegen eines Kleinsignal-Impulses
oder noch besser einer Abfolge von Kleinsignal-Impulsen geschieht,
um für
zerstörungsfreies
Auslesen eines Kapazitätswerts zu
sorgen, welcher den logischen Zustand repräsentiert.
-
Fasst
man die Darstellung des Standes der Technik zusammen, zeigt sich,
dass im Zusammenhang mit Speicherzellen, die in Speicherstrukturen vorgesehen
sind, die über
passive Matrizen adressierbar sind, wobei die Zellen in Form von
Kondensatoren vorgesehen sind, die mit einem elektrisch polarisierbaren
Material mit Hysterese-Eigenschaften, z.B. einem ferroelektrischen
Material, gefüllt
sind, Bauelemente und Verfahren benötigt werden, mit denen Daten
zerstörungsfrei ohne
parasitäre
Einflüsse aus
nicht adressierten Zellen in der Matrix ausgelesen werden können, welche
das Auslesen korrumpieren.
-
Der
vorliegenden Erfindung liegt vornehmlich die Aufgabe zugrunde, Strategien
und Verfahren zum zerstörungsfreien
Auslegen des logischen Zustands ausgewählter Speicherzellen zu schaffen,
die über
eine Anordnung mit passiver Matrix adressiert werden, während gleichzeitig
eine Verstümmelung der
Messwerte durch parasitäre
Signaleinflüsse
vermieden werden, welche auf besonders kapazitive Kopplungen in
der Matrix zurückzuführen sind,
da sich derartige kapazitive Kopplungen beispielsweise in der kapazitiven
Erfassung von Signalen (Ladungen) aus den nicht adressierten Zellen
in der Matrix oder in der kapazitiven Abtastung aus dem Netzwerk aus
Elektroden und Zellen manifestieren, welche die ausgewählten Zellen
in der Matrix umgeben.
-
Eine
weitere Aufgabe der vorliegenden Erfindung besteht darin, allgemeine
Verfahren zu beschreiben und spezielle Beispiele für Vorrichtungen zur
Realisierung der vorstehend genannten Strategien und Verfahren zu
entwickeln.
-
Eine
noch andere Aufgabe der vorliegenden Erfindung ist die Erzielung
eines im Wesentlichen ermüdungsfreien
Vorgangs zum Auslesen aus Speicher-Bauelementen ohne die Notwendigkeit,
nach jedem Auslesevorgang den Inhalt zurück zu schreiben.
-
Die
vorgenannten Zielsetzungen sowie weitere Merkmale und Vorteile werden
mit einem Verfahren zur Bestimmung eines logischen Zustands ausgewählter Speicherzellen
erreicht, welche in einem passiven, über eine Matrix adressierbaren
Datenspeicher-Bauelement vorgesehen sind, das Wort- und Bitleitungen
enthält,
bei welchem nach einem vorgegebenen Protokoll einem spezifischen
logischen Zustand ein einmal vorkommender logischer Wert zugeordnet
wird, bei welchem die Zellen Daten in Form eines elektrischen Polarisierungszustands
in kondensatorähnlichen
Strukturen abspeichern, die ein polarisierbares Material enthalten, insbesondere ein
ferroelektrisches oder Elektret-Material, das zur Entwicklung einer
Hysterese in der Lage ist, bei welchem das polarisierbare Material
in der Lage ist, bei Fehlen einer von außen aufgeprägten Spannung über die
kondensatorähnlichen
Strukturen eine nicht auf Null zurückgehende elektrische Polarisierung aufrecht
zu erhalten, bei welchem eine Auswahl von Speicherzellen dadurch
erfolgt, dass die Wortleitung oder die Bitleitung oder beide Leitungen,
die sich an einer in Frage kommenden Speicherzelle kreuzen, aktiviert
wird bzw. werden, bei welchem die Aktivierung einer Wortleitung
oder einer Bitleitung dadurch erfolgt, dass zwischen diesen Potentialdifferenzen von
außen
angelegt und somit die ausgewählten
Zellen mit einer Abtastspannung mit Kleinsignal beaufschlagt werden,
welche sich aus der angelegten Potentialdifferenz ergeben, wodurch
ein Antwortstrom aus den Zellen erzeugt wird, bei welchem die Kleinsignal-Abtastspannung
in einer willkürlich
wählbaren Weise
zeitabhängig
ist und Spannungsamplituden und/oder Impulsdauern aufweist, die
kleiner sind als jene, die erforderlich sind, um in den Polarisierungszuständen der
Zellen eine erhebliche dauerhafte Veränderung herbeizuführen, bei
welchem der logische Zustand dadurch ermittelt wird, dass Komponenten in
dem Antwortstrom aus der ausgewählten
Zelle erfasst werden, bei welchem die Komponenten des Antwortstroms
in zeitliche Korrelation zu der Kleinsignal-Abtastspannung oder
daraus abgeleiteten Referenzsignalen gebracht werden, bei welchem
eine Entscheidung über
einen logischen Zustand einer ausgewählten Zelle auf der Grundlage
eines Vergleichs des Antwortstroms mit einem Satz zuvor definierter
Kriterien getroffen wird, und bei welchem an ausgewählten Wort-
und Bitleitungen oder Gruppen von Wort- und Bitleitungen zeitabhängige Potentiale angelegt
werden, wobei die zeitabhängigen
Potentiale nach Größe und Zeit
in der Weise mit einander koordiniert werden, dass die sich dabei
ergebenden Spannungen an allen oder einigen der nicht ausgewählten Zellen
an den Kreuzungspunkten zwischen inaktiven Wortleitungen und einer
aktiven Bitleitung oder aktiven Bitleitungen und/oder zwischen inaktiven
Bitleitungen und mindestens einer aktiven Wortleitung dazu gebracht
werden, dass sie nur vernachlässigbar
kleine Spannungskomponenten enthalten, die in zeitliche Korrelation
zu den Kleinsignal-Abtastspannung
bzw. daraus abgeleiteten Referenzsignalen gebracht werden.
-
Für gewöhnlich wird
vorteilhafterweise zu einem Zeitpunkt nur eine einzelne Wortleitung
aktiviert.
-
Bei
dem erfindungsgemäßen Verfahren
gilt es als Vorteil, dass inaktive Wort- und/oder Bitleitungen mit Potentialen
beaufschlagt werden, welche dynamisch den an die jeweiligen aktiven
Bitleitungen und/oder Wortleitungen angelegten Spannungen mit hoher
Wiedergabetreue und in Echtzeit folgen, und/oder dass die Potentiale
an inaktiven Wortleitungen von dedizierten Signalquellen gesteuert
werden, welche aus einer aktiven Bitleitung bzw. aus aktiven Bitleitungen
ein Signal ableiten, um dem Potential auf der aktiven Bitleitung
bzw. den aktiven Bitleitungen dynamisch zu folgen; und/oder dass
die Potentiale auf inaktiven Bitleitungen von dedizierten Signalquellen
gesteuert werden, welche aus einer aktiven Wortleitung ein Signal
ableiten, um dem Potential auf der aktiven Wortleitung dynamisch
zu folgen; und/oder dass die Potentiale auf inaktiven Wortleitungen
dadurch gesteuert werden, dass diese über Schalter und Verdrahtungsleitungen
elektrisch auf dem Potential auf einer aktiven Bitleitung bzw. auf
aktiven Bitleitungen (ABL) eingerastet werden; und/oder dass die Potentiale
auf inaktiven Wortleitungen dadurch gesteuert werden, dass diese über Schalter
und Verdrahtungsleitungen elektrisch auf dem Potential auf einer
aktiven Wortleitung eingerastet werden.
-
Bei
dem erfindungsgemäßen Verfahren
wird der Umstand als vorteilhaft angesehen, dass eine mit jeder
aktiven Bitleitung verbundene aktive elektronische Schaltung eingesetzt
wird, welche das Potential auf einer aktiven Bitleitung auf einem
zuvor definierten Wert hält,
und dass es dann vorzuziehen ist, dass der zuvor definierte Wert
als Systemerdpotential gewählt
wird. Dann ist es auch vorzuziehen, dass alle Bitleitungen aktive
Bitleitungen sind. In diesem Zusammenhang ist es außerdem auch
von Vorteil, wenn ein Multiplexer oder eine Durch schaltbank vorgesehen
ist, um zu einem bestimmten Zeitpunkt jeweils eine aktive Bitleitung
mit einer aktiven elektronischen Schaltung zu verbinden, welche
das Potential auf der einen aktiven Bitleitung auf einem zuvor definierten
Wert hält;
oder alternativ ist es vorzuziehen, einen Multiplexer oder eine
Durchschaltbank vorzusehen, um zu einem bestimmten Zeitpunkt jeweils
einen ausgewählten
Satz aktiver Bitleitungen mit einem Satz aktiver elektronischer
Schaltungen zu verbinden, welche das Potential auf den aktiven Bitleitungen
auf dem zuvor definierten Wert halten. In diesem Zusammenhang wird
auch bevorzugt, dass die aktive elektronische Schaltung Informationen über die
Ladung bzw. den Strom liefert, welcher) in die aktive Bitleitung
fließt.
-
Bei
dem erfindungsgemäßen Verfahren
gilt es als Vorteil, dass inaktive Wortleitungen über eine Bank
aus Durchschaltelementen bzw. Schaltern auf dem Systemerdpotential
eingerastet werden.
-
Bei
dem Verfahren gemäß der Erfindung
wird es als vorteilhaft angesehen, einen Multiplexer oder eine Durchschaltbank
vorzusehen, um zu einem bestimmten Zeitpunkt jeweils eine aktive
Wortleitung mit einer elektronischen Schaltung zu verbinden, welche
das Potential auf der einen aktiven Wortleitung nach einem zuvor
definierten Protokoll steuert, und dann wird bevorzugt, dass das
Potential auf der einen aktiven Wortleitung eine Überlagerung
einer Kleinsignal-Abtastspannung
und einer Hintergrund-Vorspannung umfasst.
-
Bei
dem ersten Ausführungsbeispiel
des Verfahrens gemäß der vorliegenden
Erfindung wird ein Antwortstrom aus ausgewählten Speicherzellen nach einem
so genannten Güterwagen-Verfahren analysiert,
wobei dieses Verfahren mit Taktsignalen arbeitet, die aus Schaltungen
abgeleitet sind, welche die Potentiale auf einer aktiven Wortleitung
und/oder einer aktiven Bitleitung bzw. auf aktiven Bitleitungen steuern.
-
Bei
einem zweiten Ausführungsbeispiel
des Verfahrens gemäß der vorliegenden
Erfindung wird der Antwortstrom aus ausgewählten Speicherzellen mit einem
so genannten Lock-in-Verfahren analysiert, wobei dieses Verfahren
mit einem oder mehreren Referenzsignalen in dem Frequenzbereich
arbeitet, der aus Schaltungen abgeleitet wird, welche die Potentiale
auf der aktiven Wortleitung und/oder den aktiven Bitleitungen steuert.
In diesem Zusammenhang wird bevorzugt, dass die Analyse mit einem
Referenzsignal vorgenommen wird, das aus einer Abtastspannungskomponente
der Spannung abgeleitet wird, welche an den ausgewählten Speicherzellen angelegt
ist; oder alternativ wird die Analyse mit einem Referenzsignal vorgenommen,
das aus einer Vorspannungskomponente der Spannung abgeleitet wird,
welche an die ausgewählten
Speicherzellen angelegt ist; oder auch mit doppelten Referenzsignalen, von
denen eines von einer Abtastspannungskomponente und eines von einer
Vorspannungskomponente der Spannung abgeleitet wird, welche an den
ausgewählten
Speicherzellen angelegt sind; oder die Analyse des Ansprechstroms
wird unter Verwendung dominanter Frequenzkomponenten von mindestens einer
der folgenden Spannungskomponenten vorgenommen, nämlich der
Grundfrequenz oder höherer Harmonischer
(2., 3., ... Harmonische) einer Abtastspannung in den Fällen, in
denen die Abtastspannung eine einzige dominante Frequenz enthält, oder der
Grundfrequenz oder höherer
Harmonischer (2., 3., ... Harmonische) von einer oder mehreren Komponenten
der Abtastspannung, wobei die Komponenten zwei oder mehr separate
dominante Frequenzen enthalten, oder der Summen- bzw. Differenzfrequenzen, die
durch Addieren und/oder Subtrahieren der zwei oder mehr dominanten
Frequenzen erzeugt werden.
-
Die
vorstehend genannten Zielsetzungen sowie weitere Merkmale und Vorteile
werden auch mit einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens
realisiert, wobei die Vorrichtung Signalgeber aufweist, wovon mindestens
einer mit mindestens einem anderen Signalgeber zur koordinierten
Anlegung von Spannungen auf allen inaktiven Wortleitungen und allen
inaktiven Bit leitungen in der Weise koordiniert ist, dass alle inaktiven
Wortleitungen mit dem gleichen augenblicklichen Potential wie eine
aktive Bitleitung und alle inaktiven Bitleitungen mit dem gleichen
augenblicklichen Potential wie eine aktive Wortleitung beaufschlagt
werden, wodurch an alle nicht ausgewählten Speicherzellen eine vernachlässigbar
kleine Spannungskomponente angelegt ist, welche in zeitliche Korrelation
mit der Kleinsignal-Abtastspannung bzw. daraus abgeleiteten Referenzsignalen
gebracht ist.
-
Diese
Vorrichtung kann mit einem ferroelektrischen Speicherbaustein mit
Speicherzellen (1) in einer passiven adressierbaren Matrixanordnung
verbunden werden und einen Teil desselben bilden, wobei die Matrix
eine erste Elektrodengruppe aufweist, welche die Wortleitungen des
Speicherbausteins bildet, und eine zweite Elektrodengruppe, welche
die Bitleitungen desselben bildet, und bei welcher die inaktiven
Bitleitungen über
einen Gemeinschaftssignalgeber für
die koordinierte Anlegung von Spannung an die Leitungen an eine
aktive Wortleitung direkt angeklemmt sind, wobei der Gemeinschaftssignalgeber
eine niedrige Quellenimpedanz besitzt.
-
Bei
der Vorrichtung können
alle Wortleitungen – mit
Ausnahme einer aktiven Wortleitung – und alle Bitleitungen über einen
untergeordneten Signalgeber für
die koordinierte Anlegung von Spannungen an die Leitungen an das
Potential einer aktiven Bitleitung direkt angeklemmt sein.
-
Die
Vorrichtung kann des Weiteren eine oder mehrere Leseverstärker-Schaltungen aufweisen,
die zum Erfassen der Komponenten des Antwortstroms aus der ausgewählten Zelle
und einem oder mehreren Lock-in-Verstärkern an die Vorrichtung anschließbar sind,
von denen jeder mit einem Ausgang einer jeweiligen Schaltung der
einen oder mehreren Leserverstärker-Schaltungen
zur zeitlichen Korrelierung der Komponenten mit der Kleinsignal-Abtastspannung
bzw. den daraus abgeleiteten Referenzsignalen verbunden ist.
-
Die
vorliegende Erfindung wird in der nachstehenden ausführlichen
Darstellung bevorzugter Ausführungsbeispiele
der Erfindung anhand der beiliegenden Zeichnungen deutlicher beschrieben,
in denen
-
1 eine
allgemeine Hysterese-Kurve für ein
Speichermaterial vom ferroelektrischen Typus darstellt;
-
2 die
Elektroden-Anordnung in einem Speicher mit Adressierung über eine
passive Matrix zeigt, wie zum Beispiel einen ferroelektrischen Speicher,
wie er bei der vorliegenden Erfindung eingesetzt wird;
-
3 ein
typisches Verhalten eines Kleinsignal-Antwortstroms darstellt, beispielsweise
bei einer ferroelektrischen Speicherzelle;
-
4a ein
Beispiel eines Spannungsmusters beim Auslesevorgang zeigt, wie man
es bei dem Verfahren gemäß der vorliegenden
Erfindung erhält;
-
4b die
Potentialmuster darstellt, welche dem Spannungsmuster beim Auslegevorgang
entsprechen;
-
5 das
Prinzip darstellt, das einem ersten Ausführungsbeispiel des Verfahrens
gemäß der Erfindung
zugrunde liegt;
-
6 eine
Variante des in 5 dargestellten Ausführungsbeispiels
zeigt;
-
7 eine
andere Variante des Ausführungsbeispiels
gemäß 5 repräsentiert;
-
8 ein
Beispiel für
eine Leserverstärker-Schaltung
zeigt, wie sie bei der vorliegenden Erfindung Verwendung findet;
-
9 das
Prinzip darstellt, das einem zweiten Ausführungsbeispiel des Verfahrens
gemäß der Erfindung
zugrunde liegt;
-
10 eine
Darstellung der Struktur einer ersten erfindungsgemäßen Vorrichtung
zur Durchführung
des zweiten Ausführungsbeispiels
des erfindungsgemäßen Verfahrens
ist, und
-
11 die
Struktur einer zweiten Vorrichtung zur Durchführung einer zweiten erfindungsgemäßen Vorrichtung
zur Durchführung
des erfindungsgemäßen Verfahrens
darstellt.
-
Vor
der ausführlicheren
Beschreibung der Erfindung soll nachstehend der allgemeine Hintergrund
der vorliegenden Erfindung kurz dargestellt werden.
-
1 stellt
eine typische Hysterese-Kurve für
ein ferroelektrisches Material dar, bei welcher die zwei stabilen
Polarisierungszustände
in einem externen Null-Feld durch die jeweiligen zugewiesenen logischen
Zustände „0" bzw. „1" angegeben sind.
-
Die
Hysterese-Kurve gibt die elektrische Polarisierung in Mikrofarad/cm2 gegenüber
dem elektrischen Potential in Volt an. In 1 wird die
positive Polarität
mit logischer „0" dargestellt, während die
negative Polarität
mit logischer „1" repräsentiert
wird. Außerdem
bezeichnet Vc die Koerzitiv-Spannung und PR die remanente Polarisierung bezeichnet,
während P die Differenz zwischen
der elektrischen Polarität bei
Sättigungsspannung
und remanenter Polarisierung PR angibt.
Schließlich
bezeichnet P* die gesamte Veränderung
der Polarisierung, wenn die Polarität umgekehrt wird, wie dies
der Fall ist, wenn die Speicherzelle von logisch „0" auf logisch „1" umgeschaltet wird,
was bei zerstörendem
Auslesen aus einer Speicherzelle geschehen kann.
-
2 zeigt
die Elektrodenanordnung, wie sie allgemein bei einem passiven, über eine
Matrix adressierbaren ferroelektrischen Speicher verwendet wird.
Das Speichermedium als solches, d.h. das ferroelektrische Material,
ist jeweils zwischen einer ersten Reihe paralleler Elektroden WL1 – WLm als Zwischenschicht eingesetzt, die als
horizontale Elektroden bezeichnet werden, und einer zweiten Reihe
paralleler Elektroden BL1 – BLn, die senkrecht zur ersten Gruppe Elektroden
angeordnet sind und als vertikale Elektroden bezeichnet werden,
wobei auf diese Weise eine rechtwinklige Elektrodenmatrix gebildet
wird. Nach Anlegen einer Spannung an die jeweiligen horizontalen
und vertikalen Elektroden werden Speicherzellen an den Kreuzungspunkten
der Elektroden in der Matrix betroffen. Nach Anlegen einer Spannung
an eine spezielle horizontale Elektrode und an eine spezielle vertikale
Elektrode bildet sich ein Potential durch die in Frage stehende
Speicherzelle aus, so dass man eine elektrische Polarisierung in positiver
oder negativer Form erhält,
die jeweils einem logischen Zustand „0" bzw. einem logischen Zustand „1" entspricht, was
je nach Bedarf oder entsprechend einem vorgegebenen Protokoll geschieht.
-
Bei
der vorliegenden Erfindung konzentriert sich die Aufmerksamkeit
insbesondere auf bestimmte spezielle Schemata zum zerstörungsfreien
Auslesen in der jeweiligen Art, wie sie in dem vorstehend besprochenen
Stand der Technik dargestellt wurde und im Zusammenhang mit der
vorliegenden Erfindung als relevant betrachtet wird. Im typischen
Fall erfolgt das Auslesen durch Messen der Kleinsignal-Reaktion
der in Frage stehenden Speicherzelle durch Anlegen einer zeitlich
sich verändernden
Kleinsignal-Prüfspannung
an die in Frage kommende ausgewählte
Zelle, während
gleichzeitig eine überlagerte Vorspannung
mit langsamerer zeitlicher Veränderung
als die Veränderung
der Kleinsignal-Prüfspannung
zugeführt
wird. Der logische Zustand wird im Allgemeinen daran erkennbar,
dass die Abhängigkeit der
aufgezeichneten Kleinsignal-Reaktion auf die Vorspannung aufgezeichnet
wird. Letztere kann so gewählt
werden, dass sie sich entsprechend einem zuvor definierten Plan
verändert,
beispielsweise indem sie zwischen zwei Werten gleicher oder entgegen
gesetzter Polarität
umgeschaltet oder periodisch zwischen zwei Extremwerten moduliert
wird. Die Kleinsignal-Reaktion kann beispielsweise die Kapazität der Speicherzelle
bei der Frequenz der Kleinsignal-Prüfspannung sein oder es kann
sich dabei um die Amplitude oder Phase einer höheren Harmonischen des Antwortsignals
handeln.
-
Unter
Beibehaltung des üblichen
Sprachgebrauchs und unter Bezugnahme auf 2 soll im Folgenden
die nachstehende Terminologie gelten, nach welcher horizontale Elektroden
WL als Wortleitungen und vertikale Elektroden BL als Bitleitungen bezeichnet
werden. Die Speicherzellen, die zum Schreiben, Auslesen, Löschen oder
Auffrischen ausgewählt
werden, werden als ausgewählte
Zellen bezeichnet, während
alle übrigen
Zellen als nicht ausgewählte
Zellen gelten. Eine Wortleitung WL, die mit einer oder mehreren
ausgewählten
Zellen verbunden ist, wird als aktive Wortleitung (abgekürzt: AWL)
bezeichnet, während
eine Bitleitung BL, die mit einer oder mehreren ausgewählten Zellen
verbunden ist, als aktive Bitleitung (ABL) bezeichnet wird. Dementsprechend
werden eine Wortleitung WL und eine Bitleitung BL, die nicht mit
irgendwelchen ausgewählten Zellen
verbunden sind, als inaktive Wortleitung (IWL) bzw. inaktive Bitleitung
(IBL) bezeichnet.
-
Ein
grundlegendes Problem, das immer wieder beim Speicher, Auslesen
und Löschen
von Daten in passiven, über
eine Matrix adressierbaren Speicheranordnungen auftritt, ist die
große
Anzahl elektrischer Verknüpfungen
innerhalb des Netzwerks aus Elektroden und Speicherzellen in der
Matrix. Somit kann das Anlegen einer Spannung an eine Gruppe sich
gegenseitig überkreuzender
Wort- und Bitleitungen
zum Adressieren einer bestimmten Zelle oder Gruppe von Zellen in
der Matrix gleichzeitig dazu führen,
dass nicht adressierte Zellen in der Matrix mit Spannungen beaufschlagt
werden, die unter Umständen
deren logische Zustände
stören,
oder dass derartige nicht adressierte Zellen gegebenenfalls elektrische
Ladungen beitragen, welche die Reaktion stören, die aus dem adressierten
Zellen gemessen wird. Dies lässt
sich anhand von 2 darstellen. Es wird beispielsweise
angenommen, dass der logische Zustand der Speicherzelle 1 an der Überschneidung zwischen
der aktiven Wortleitung AWL und der aktiven Bitleitung ABL in der
Matrix in der dargestellten Weise ausgelesen werden soll. Weiterhin
wird angenommen, dass der Auslesevorgang durch Anlegen einer zeitabhängigen Spannung
an die Zelle 1 und durch Messen des sich dabei ergebenden
Antwortstroms vorgenommen werden soll. Da die Messungen über Verbindungen
mit den aktiven Wort- und Bitleitungen AWL; ABL an den Rändern der
Matrix vorgenommen werden, werden Potentiale, die auf diese Leitungen
gegeben werden, auch an den nicht adressierten Zellen spürbar, welche
mit diesen Leitungen verbunden sind. Somit können je nach der Gesamtverteilung
der Potentiale und Impedanzen in der gesamten Matrix Störsignale
aus einer großen Zahl
nicht adressierter Zellen zu der gemessenen Reaktion aus der adressierten
Zelle 1 hinzukommen. Dieses Problem kann leicht von Fachleuten
auf dem Gebiet der Elektronik bestätigt werden, wenn man berücksichtigt,
dass praktische Bauelemente Matrizen mit mehreren hundert oder tausend
Wort- und Bitleitungen umfassen.
-
Die
passive Matrixadressierung ist insofern einzigartig, als hier eine
hohe Speicherzellendichte mit Einfachheit und Flexibilität in der
Architektur kombiniert wird. Soweit den Erfindern bekannt ist, ist
jedoch keinerlei einschlägiger
Stand der Technik vorhanden, mit dem sich das Problem der Störsignale
in passiven, über
eine Matrix adressierbaren Speicherbauelementen lösen lässt, bei
denen mit Schemata zum zerstörungsfreien
Auslesen in der Weise gearbeitet wird, wie Brennan dies in den vorstehend
angesprochenen Patentschriften lehrt, oder in der Weise, wie sie
in der vorgenannten internationalen Patentanmeldung Nr. PCT/NO01/00472
gelehrt wird, auf die vorstehend ebenfalls verwiesen wurde, oder auch
nach ähnlichen
Schemata. Derartige Schemata zum zerstörungsfreien Auslesen bleiben
nur von rein akademischem Interesse, sofern sie nicht mit realistischen
und wirksamen Mitteln zur Adressierung kombiniert werden können.
-
Auch
wenn sich gemäß den Ausführungen
in der Einleitung die vorliegende Erfindung insbesondere damit befasst,
Störsignaleinträge wie jene
zu beseitigen, die durch kapazitive Kopplungen verursacht werden,
versteht sich doch von selbst, dass bei einem passiven, über eine
Matrix adressierbaren Speicherbauelement, bei welchem das erfindungsgemäße Verfahren
angewendet werden soll, auch induktive oder Strahlungs-Kopplungen
vorhanden sein können,
wodurch ein induktiver oder Strahlungs-Abgriff aus dem aus Elektroden
und Zellen bestehenden Netzwerk herbeigeführt wird, welche die ausgewählten Zellen
in der Matrix umgeben. Dies lässt
sich noch leichter erkennen, wenn man berücksichtigt, dass die Speichermatrix
als Netzwerk aus kapazitiven, induktiven und Widerstandselementen
betrachtet werden kann, in welchem zusätzlich sich zeitlich verändernde
Spannungen oder Ströme
mit Frequenzkomponenten in der Matrix fließen können. Es wurden jedoch Simulationsstudien
mit großen
passiven adressierbaren Speichermatrizen vorgenommen, die auf der
Verwendung eines vereinfachten Modells der Matrix aufbauten – d.h. auf
einem Ersatzschaltungsmodell, in dem die Kopplung zwischen den unterschiedlichen
Leitungen in der Matrix unter Verwendung konzentrierter kapazitiver,
induktiver und Widerstands-Elementen beschrieben werden kann. Bei
der Durchführung
einer Simulation der Felder anhand eines zweidimensionalen Modells,
welches das Verhalten des tatsächlichen
Bauelements mit angemessener Genauigkeit nachahmt, zeigt sich nicht
unerwartet, dass kapazitive Kopplungen die Ursache für Störsignaleinträge waren,
wohingegen induktive Kopplungen in der Praxis vernachlässigt werden
konnten. Auch Strahlungseffekte erschienen vernachlässigbar.
Auch wenn Signale, die in der Matrix fließen, unter Umständen Frequenzkomponenten aufweisen,
können
die Signale als sich langsam mit der Zeit verändernd und Frequenzen entsprechend niedrig
betrachtet werden. Jedwede kapazitiven und induktiven Kopplungen
können
als Nahfeldeffekte angesehen werden und die tatsächlichen Abmessungen der Matrix
stellen außerdem
sicher, dass Verzögerungseffekte
nicht vorhanden sind. Bei 1 GHz beträgt die Wellenlänge einer
elektromagnetischen Welle 33 cm, wohingegen das Bauelemente, bei
dem das erfindungsgemäße Verfahren
angewendet wird, den Abmessungen in der herkömmlichen Technologie der Mikroschaltungen
entspricht, d.h. bei den linearen Abmessungen in der Größenordnung
von einigen Millimetern liegen und bis zu etwa 1 cm betragen können. Eine
Erhöhung
der Speicherdichte, d.h. der Zelldichte in dem Speicherbauelement
könnte
das Bauteil leichter gegenüber
Störeffekten
reagieren lassen, doch soll jede Verkleinerung von Leitungsbreiten,
Abständen
und Zellengrößen ohne
Veränderung
der Ladungsdichtewerte und der Feldstärken auch mit einer entsprechenden
Verringerung in den Betriebsspannungen einhergehen. In jedem Fall kann
schlussendlich das in Frage stehende Speicherbauelement zu allen
praktischen Zwecken primär
so gesehen werden, dass es aus konzentrierten kapazitiven Strukturen
oder konzentrierten Ladungen in einem Netzwerk besteht, wobei die
Ladungen statisch sind oder im Verlauf einer Adressier-Operation
nur geringfügig
betroffen werden, wobei höchstens
Nahfeld-Kopplungseffekte mit Frequenzen herbeigeführt werden,
die weit unter den Frequenzen liegen, von denen erwartet wird, dass
sie das Auftreten irgendwelcher Strahlungskopplungen fördern. Unter
Berücksichtigung
der vorstehenden Überlegungen
sind die nachfolgenden Darstellungen spezieller Ausführungsbeispiele
des erfindungsgemäßen Verfahrens
und der erfindungsgemäßen Vorrichtungen
in dem Sinne zu verstehen, dass sie sich m Wesentlichen auf die
Verringerung von Störsignaleinträgen beziehen,
die sich nur aus kapazitiven Kopplungen ergeben, ohne sich übermäßig mit
induktiven oder Strahlungskopplungen befassen zu müssen.
-
Nachstehend
wird die vorliegende Erfindung nun ausführlich und konkreter beschrieben,
wobei ausdrücklich
Bezug auf ihre verschiedenen Ausführungsbeispiele genommen wird.
-
Der
Grundgedanke der vorliegenden Erfindung leitet sich aus der Beobachtung
ab, dass Störimpulse
aus Strömen
stammen, die durch Zellen und Elektroden in der Matrix fließen, angetrieben
durch Potentialunterschiede. In einfachen Worten hörten diese
Ströme
zu fließen
auf, wenn man alle Teile der Matrix jederzeit auf gleichem Potential
hielte. Die Auslesevorgänge,
die hier relevant sind, setzen jedoch voraus, dass die ausgewählten Zellen
mit einer sich zeitlich verändernden
Spannung beaufschlagt werden.
-
Gemäß der vorliegenden
Erfindung wird die gestellte Aufgabe dadurch gelöst, dass man von der Zeit abhängige Potentiale
an die Elektroden in der Matrix in der Weise anlegt, dass an den
ausgewählten
Zellen die geeigneten Vor- und Abgreifspannungen vorliegen, wohingegen
an allen nicht ausgewählten
Zellen eine Nullspannung im dynamischen Sinne vorhanden ist. Dies
wird durch ein korreliertes Ansteuern der Potentiale auf Word- und
Bitleitungen nach Zeit und Größe erreicht,
so dass die Wort- und Bitleitungen, die sich an nicht ausgewählten Zellen kreuzen,
auf mit einander verriegelten Potentialen liegen. Wenn somit das
Potential auf einer Wortleitung an einer bestimmten, nicht ausgewählten Zelle dazu
veranlasst wird, Veränderungen
auszuführen, um
so das von der Zeit abhängige
Potential präzise und
in Echtzeit zu emulieren, wobei das Potential auf die Bitleitung
aufgeprägt
wird, welche mit dergleichen Zelle verbunden ist, dann ergibt sich
an der Zelle ein dynamisches Äquipotential.
Wie nachstehend in Verbindung mit bevorzugten Ausführungsbeispielen noch
beschrieben wird, können
die Wort- und Bitleitungen,
die sich an den nicht adressierten Zellen kreuzen, entweder zeitlich
abhängige
Potentiale aufweisen, die sich schrittweise mit einander verriegelt verändern, oder
sie sind beide an das gleiche quasi-statische Potential angeklemmt.
-
Unter
Zuhilfenahme der 3 und 4 wird nun
das Grundprinzip dargestellt. 3 gibt das Kleinsignal-Antwortstrom-Verhalten
einer Speicherzelle wider, die in einer der beiden Richtungen polarisiert
ist, welche einem logischen Zustand „0" bzw. "1" entsprechen. 4a zeigt
das Spannungs-Auslesemuster, wie es eine ausgewählte Speicherzelle mit einer
sinusförmigen
Kleinsignal-Abgreifspannung wahrnimmt, die auf eine Rechteckwellen-Vorspannung überlagert
ist. Es gilt nun die Annahme, dass die Speicherzellen das in 3 dargestellte
Verhalten bezüglich
der Kleinsignal-Kapazität
gegenüber der
Spannung zeigen. Dort ist zu erkennen, dass sich die logischen Zustände „0" und „1" dadurch bestimmen
lassen, dass eine Vorspannung angelegt und die auftretende Veränderung
in der Kapazität
aufgezeichnet wird. Die Vorspannung kann von der Zeit abhängig sein
und beispielsweise als Sinuswelle oder Rechteckwelle mit einer charakteristischen
Periode angelegt werden, die viel kleiner als die Periode der Kleinsignal-Spannung
ist, die zur Messung der Kapazität
eingesetzt wird. Im letzteren Fall verändert sich die an der ausgewählten Zelle
wahrgenommene Spannung im Verlauf der Zeit, wie dies in 4a angezeigt
ist. Diese Spannung wird durch den Unterschied bei augenblicklichen
Potentialen zwischen der aktiven Wortleitung und aktiven Bitleitung
erzeugt, welche sich an der ausgewählten Zelle kreuzen – vgl. die
mit IWL und ABL in 4b markierten Kurven, bei denen
das jeweilige Potential auf der aktiven Wortleitung und auf der
aktiven Bitleitung als Sinuswellen mit gegenläufiger Phase gewählt wird.
Wenn das Potential auf der inaktiven Wortleitung so gesteuert wird,
dass es das Potential auf der aktiven Bitleitung nachahmt, wie dies
durch die mit IWL in 4b markierte Kurve angegeben
ist, dann wird erkennbar, dass der Potentialunterschied zwischen
IWL und ABL jederzeit netto Null beträgt (was der Spannung entspricht,
die von allen nicht ausgewählten
Zellen auf der aktiven Bitleitung wahrgenommen wird). Wenn somit
der Antwortstrom durch eine Detektionsschaltung aufgezeichnet wird,
die mit der aktiven Bitleitung verbunden ist, dann liegt an allen
Zellen – mit Ausnahme
der ausgewählten
Zelle – eine
Spannung von netto Null an.
-
In
vielen Praxissituationen muss dieses einfache Verfahren zum genauen
Abgleich des Potentials auf jeder Seite der nicht adressierten Zellen
erweitert und modifiziert werden. Je nach dem Modus der Diskriminierung
zwischen logischen Zuständen (Kapazität gegenüber Vorspannung,
zweiter oder höherer
Harmonischer, Summen- oder Differenz-Frequenz) treten die am stärksten schadenden
Signalbeiträge
aus Störströmen ganz
allgemein bei Frequenzen auf, die aus jenen gut entfernt wurden,
welche in der typischerweise auf niedrigerer Frequenz liegenden
Vorspannkomponente der Spannung enthalten sind, welche an die ausgewählten Speicherzellen
angelegt ist. Somit muss der dynamische Potential-Abgleich der Wort-
und Bitz6ilen in vielen Fällen
nur bei bestimmten speziellen Frequenzen herangezogen werden, die
aus der Gesamtspannung abgeleitet sind, die an den ausgewählten Speicherzellen
anliegt. Ein einfaches Beispiel hierfür liefert der Fall, in dem
eine Messung der Kapazität
gegenüber der
Vorspannung mit einer hochfrequenten Sondierspannung vorgenommen
wird, die mit einer Frequenz ω angelegt
wird, die auf eine niederfrequente Vorspannung mit einer Frequenz Ω überlagert
ist. Unter der Annahme eines linearen Antwort-Verhaltens genügt es in
diesem Fall, einen Gleichgewichtszustand zwischen den Potentialen
auf den Wort- und Bitleitungen an ausgewählten Zellen bei einer Frequenz ω herbeizuführen.
-
Wie
in der Einleitung schon erwähnt,
konzentriert sich die vorliegende Erfindung in erster Linie darauf,
kapazitive Kopplungen zu beseitigen oder zu verringern. Somit liegt
ein äußerst wichtiger
Aspekt der Erfindung darin, einen kapazitiven Abgriff bei dem Auslesevorgang
zu eliminieren.
-
Bei
hohen Frequenzen kann der Auslesevorgang zusätzlich durch einen parasitären Abgriff
gestört
werden, der durch induktive und Strahlungsankopplungen an Wort-
und Bitleitungen an anderer Stelle in der Matrix verursacht wird.
Auch wenn, wie im vorstehenden Abschnitt dargelegt, diese beiden Kopplungen
eine geringere Rolle spielen, besteht ein weiterer und nicht ganz
unwichtiger Aspekt der vorliegenden Erfindung darin, einen Störsignalabgriff
auf ein Mindestmaß zu
verringern, der sich auch aus solchen Kopplungen ergibt. Gemäß einer
Gruppe von Ausführungsbeispielen
der vorliegenden Erfindung wird dies dadurch erreicht, dass vorgeschrieben
ist, dass während
des Auslese-Zyklus alle nicht adressierten Wort- und Bitleitungen
dazu veranlasst werden, zusammen Potentialänderungen auszuführen, um
relevante Signalkomponenten zu emulieren, die auf die aktive Bitleitung
bzw. auf eine Gruppe von Bitleitungen aufgeprägt werden. Dabei werden natürlich Verzögerungseffekte
ignoriert, doch bei den meisten praktischen Speicherbauelementen
muss jede Adressiermatrix klein genug sein und müssen die Frequenzen niedrig
genug sein, damit diese Approximation zulässig bzw. gültig ist.
-
Das
in 4a und 4b dargestellte
Beispiel für
die Erregung einer einzelnen Zelle zeigt, wie man durch koordiniertes
Anlegen von Spannungen an allen inaktiven Wortleitungen, die sich
mit der aktiven Bitleitung kreuzen, einen kapazitiven Abgriff von nicht
adressierten Zellen vermeidet, und zwar in der Weise, dass die ein zigen
nicht vernachlässigbaren Kleinsignal-Erregungsspannungen
an der adressierten Zelle auftreten. Nachstehend soll das Problem der
Einbeziehung der Prinzipien, die in der vorliegenden Erfindung gelehrt
werden, in Matrizen, welche eine Vielzahl von Wort- und Bitleitungen
enthalten, angesprochen werden, während einige bevorzugte Ausführungsbeispiele
beschrieben werden. Dabei versteht sich, dass diese Ausführungsbeispiele
in keiner Weise den vollständigen
Umfang der vorliegenden Erfindung repräsentieren.
-
Ein
erstes Ausführungsbeispiel
des erfindungsgemäßen Verfahrens
wird nun unter Bezugnahme auf 5 bis 8 beschrieben,
bei dem eine einzelne Speicherzelle zufällig adressiert wird.
-
In 5 ist
ein passives Matrix-Auslesen aus einer einzelnen Speicherzelle dargestellt,
das mit einer aktiven Wortleitung AWL und einer aktiven Bitleitung
ABL vorgenommen wird, wobei beide Leitungen galvanisch von den inaktiven
Wort- und Bitleitungen
isoliert sind.
-
Insbesondere
zeigt 5, wie man einen kapazitiven Abgriff aus nicht
adressierten Zellen auf der aktiven Wortleitung AWL bzw. Bitleitung
BWL durch koordiniertes Anlegen von Spannungen an allen inaktiven
Wort- und Bitleitungen IWL; IBL vermeidet, so dass nur die nicht
vernachlässigbaren
Spannungen über
die adressierte Zelle 1 und an dieser auftreten. Wie dies
aus der Figur ersichtlich ist, wird dies durch alle inaktiven Wortleitungen
IWL erreicht, welche das augenblickliche Potential auf der aktiven
Bitleitung ABL widerspiegeln, wobei gleichzeitig alle inaktiven Bitleitungen
IBL das augenblickliche Potential auf der aktiven Wortleitung AWL
widerspiegeln. Auf diese Weise tritt an einer der nicht adressierten
Zellen auf der aktiven Wortleitung AWL keine Spannung auf und gleichzeitig
liegt an keiner der nicht adressierten Zellen auf der aktiven Bitleitung
ABL eine Spannung an.
-
Bei
dem in 5 dargestellten Schema werden die aktiven und
inaktiven Wort- und
Bitleitungen aus zwei galvanisch getrennten, aber mit einander koordinierten
Signalgebern 2, 2' gespeist,
weshalb die Kapazitätsmessung
an der adressierten Zelle 1 direkt über die Anschlüsse an die
aktive Wortleitung und Bitleitung über einen großen Bereich
von Techniken und Hardware vorgenommen werden kann.
-
6 zeigt,
wie mit Hilfe einer Leseverstärker-Schaltung 3 auf
der aktiven Bitleitung ABL ein Antwortstrom erfasst wird, während die
aktive Wortleitung AWL von dem Signalgeber 2 mit einer
niedrigen Quellimpedanz versorgt wird. Die inaktiven Bitleitungen
IBL können
optional an die aktive Wortleitung AWL angeschlossen werden, wie
dies hier dargestellt ist. 6 zeigt
somit etwas, was als Untergruppe des in 5 dargestellten
Schemas angesehen werden kann, wobei die inaktiven Bitleitungen IBL
direkt spannungsmäßig an die
aktive Wortleitung AWL angeklemmt sind. Nun wird angenommen, dass der
Signalgeber 2 auf der Wortleitung Nun wird angenommen,
dass der Signalgeber „steif" sei, d.h. eine sehr
geringe Quellimpedanz besitzt, und dass der Antwortstrom von einer
Leseverstärker-Schaltung 3 erfasst
wird, welche den Strom erfasst, der in die aktive Bitleitung ABL
fließt,
wenn das Spannungsprotokoll des Lesezyklus abgearbeitet wird. Die
Potentiale auf den inaktiven Wortleitungen IWL werden dazu gebracht,
dass sie das Potential auf der aktiven Bitleitung ABL mit Hilfe
des nachgeführten
Signalgebers 2' widerspiegeln,
der in 5 dargestellt ist. Auch wenn die inaktiven Bitleitungen
IBL keinen kapazitiven Strombeitrag zur aktiven Bitleitung ABL über nicht
ausgewählte
Zellen zuliefern, besitzt das in 6 dargestellte
Schema gewisse nützliche
Attribute, z.B. dadurch, dass es für die Steuerung der Potentiale
auf inaktiven Bitleitungen IBL sorgt. Eine einfachere Alternative
besteht natürlich
darin, dass man inaktive Bitleitungen floaten lässt.
-
7 stellt
ein Schema dar, das ähnlich
dem in 6 dargestellten ist, und zwar wiederum mit einer
ausgewählten
Zelle 1, wobei hier allerdings alle Leitungen WL; BL in
der Elektrodenmatrix an das Potential auf der aktiven Bitleitung über einen
nachgeführten
Signalgeber 2' angeklemmt
sind. Somit stellt 7 eine an dere Untergruppe des
in 5 dargestellten Schemas dar. Hier sind allerdings
alle Leitungen in der Matrix – mit
Ausnahme der aktiven Wortleitung AWL – an das Potential auf der
aktiven Bitleitung angeklemmt. Ein Vorteil dieses Schemas besteht
darin, das nicht nur alle inaktiven Wortleitungen IWL, welche sich
mit der aktiven Bitleitung ABL kreuzen, als Störsignalquellen entfernt werden,
aber der Abgriff von den anderen Teilen der Matrix, insbesondere
ein kapazitiver Abgriff von nah benachbarten Bitleitungen aufgehoben
wird.
-
Die
Varianten des ersten erfindungsgemäßen Ausführungsbeispiels, die in 5, 6 und 7 dargestellt
sind, stellen sicher, dass überall dort,
wo die aktive Bitleitung ABL sich mit einer inaktiven Wortleitung
IWL kreuzt, die Zelle an diesem Punkt eine an ihr anliegende Spannung
nahe Null erfährt
und der einzige nicht vernachlässigbare
Beitrag zum Strom auf einer Bitleitung, der durch den Leseverstärker 3 fließt, aus
der adressierten Zelle 1 stammt. Eine Leseverstärker-Schaltung 3 kann
in der Weise konfiguriert werden, wie dies in 8 dargestellt
ist, die zeigt, wie aktive Bitleitungen ABL als virtuelle Masse
definiert werden können.
Dies ist zwar eine standardmäßige Auslegung
für die
Messung der Kapazität,
doch kann sie auch für
jeden der Detektionsmodi eingesetzt werden, die im vorliegenden
Zusammenhang eine Rolle spielen. Bei Verwendung eines Operationsverstärkers mit
hohem Verstärkungsfaktor
kann die Eingangsklemme und somit die Bitleitung an ein gewünschtes
Potential angeklemmt werden, das frei wählbar ist, allerdings in vielen
praktischen Fällen
identisch mit der System-Masse
sein sollte. In diesem Fall wird der Verbindungspunkt mit der aktiven
Bitleitung ABL im Folgenden als virtuelle Masse definiert. Wenn
eine Detektionsschaltung mit virtueller Masse herangezogen, so ist
aus 7 zu entnehmen, dass die gesamte Matrix – mit Ausnahme
der aktiven Wortleitung AWL – auf
Massepotential bleibt. Dies erbringt hinsichtlich der einfachen
Struktur und der Abschirmung gegenüber einem Störsignalabgriff
ganz offensichtliche günstige
Konsequenzen. In diesem Fall kommt die Spannungsschaltung (Vorspannung
und Abgriffspannung) an der ausgewählten Zelle 1 vollständig aus
der aktiven Wortlei tung AWL, während
das Grundprinzip des Gleichgewichts der Potentiale an nicht ausgewählten Zellen beibehalten
wird.
-
Ein
zweites Ausführungsbeispiel
des erfindungsgemäßen Verfahrens,
bei dem Wortleitungen WL parallel adressiert werden, wird nachstehend
nun unter Bezugnahme auf 9 beschrieben. Auch hier wird
mit passiver Matrixadressierung gearbeitet, allerdings nun mit gleichzeitiger
Adressierung einer ganzen Reihe von Speicherzellen auf einer Wortleitung,
während
Störsignale
gleichzeitig unterdrückt werden.
-
Bei
diesem zweiten Ausführungsbeispiel wird
jede Bitleitung parallel mit einer oder mehreren – potentiell
allen anderen – Bitleitungen
mit Hilfe von dedizierten Leseverstärker-Schaltungen 3 ausgelesen,
die mit jeder Bitleitung BL verbunden sind; vgl. 9.
Damit kann die gesamte Matrix – mit
Ausnahme der einzelnen adressierten Wortleitung AWL – während des
gesamten Auslesezyklus auf gemeinsamem Potential gehalten werden,
wobei alle inaktiven Wortleitungen IWL an ein gewähltes Potential, z.B.
Masse, angeklemmt sind, während
die aktive Wortleitung AWL mit einem Signalgeber 2 verbunden ist,
der eine Vorspannung sowie eine Kleinsignal-Abgriffspannung liefert.
Dieser Signalgeber 2 besitzt eine niedrige Quellimpedanz,
was bedeutet, dass er die programmierten Vorspann- und Prüfsignalspannungen
auf der angeschlossenen aktiven Wortleitung AWL aufrecht erhalten
kann, ohne von Ausgangsströmen
zu den kreuzenden Bitleitungen beeinträchtigt zu werden. Dabei ist
jeder einzelnen Bitleitung BL eine Leseverstärker-Schaltung 3 zugeordnet,
zum Beispiel eine Schaltung ähnlich
der in 7 dargestellten Schaltung, wodurch der Stromfluss
in jede Bitleitung bestimmt werden kann. Das Potential an den Leseverstärker-Eingängen und
somit der Bitleitungen BL wird auf der virtuellen Masse gehalten, womit
sichergestellt ist, dass an den Zellen, welche Bitleitungen BL mit
inaktiven (nicht adressierten) Wortleitungen IWL verbinden, keine
kapazitive Ladung übertragen
wird.
-
Bei
diesem Ausführungsbeispiel
können zwei
wichtige Vorteile erzielt werden:
- 1) Zusätzlich zur
Entfernung eines kapazitiven Abgriffs einer Ladung von nicht adressierten
Zellen auf den aktiven Bitleitungen ABL ist es auch wünschenswert,
dass ein Übersprechen
durch kapazitive und gegebenenfalls auch induktive oder Strahlungskopplungen
auf Wort- und Bitleitungen an anderer Stelle in der Adressiermatrix
auf ein Mindestmaß reduziert
wird. Derartige Probleme verschärfen
sich umso mehr, je stärker
die Signalfrequenzen ansteigen und/oder der physische Abstand zwischen
den Wort- und Bitleitungen sich verringert, also je stärker die
Auslegung des Bauelements zu höherer
Leistung hin getrimmt wird. Bei diesem bevorzugten Ausführungsbeispiel kann
ein hohes Maß an
Abgriff von Störeinstrahlungen
auf die Auslegesignale erzielt werden, da die gesamte Matrix (mit
Ausnahme der aktiven Wortleitung) auf dem gleichen Potential, z.B.
Masse, gehalten werden kann. Dies bietet Möglichkeiten für einen
erheblich reduzierten Abgriff von Störsignalen auf die Auslesesignale.
- 2) Da jede Bitleitung BL sich mit der aktiven (adressierten)
Wortleitung AWL kreuzt und mit eigenen Leseverstärkern 3 versehen ist,
ist einparalleles Auslesen aus allen Zellen auf der adressierten
Wortleitung AWL mit entsprechender Erhöhung der Ausgangsdatenrate
aus der Matrix möglich.
-
Wie
für den
Fachmann auf dem Gebiet der Elektronik offensichtlich ist, bietet
das zweite Ausführungsbeispiel
Möglichkeiten,
eine Vereinfachung der Potentialsteuerung durch direkte Verdrahtung
zu erzielen.
-
Dies
wird in Verbindung mit 10 und 11 erläutert, welche
die Auslegung einer ersten bzw. zweiten Vorrichtung darstellen,
die beide zur Ausführung
des Verfahrens nach dem zweiten Ausführungsbeispiel der Erfindung
eingesetzt werden.
-
Bei
dem vorstehend beschriebenen Schema für den Zugriff auf eine ganze
Wortleitung wurde davon ausgegangen, dass jeder Bitleitung eine
dedizierte Leseverstärker-Schaltung 3 zugeordnet
ist. Ganz allgemein ist es wünschenswert,
Zellen in der Matrix so eng wie möglich zu packen, was impliziert, dass
die Schrittgröße der Bitleitungen
minimiert werden sollte. Dies führt
jedoch entlang der Anordnung der Leseverstärker-Schaltungen am Rande der
Matrix zu einer Anhäufung,
wobei sich das Problem noch umso mehr verschärft, je stärker die Schaltungen der Leseverstärker an
Komplexität
zunehmen.
-
Eine
Möglichkeit,
das Anhäufungsproblem zu
umgehen, besteht darin, die Anzahl der Treiberschaltungen für die Wortleitungen
und der Leseverstärker-Schaltungen für die Bitleitungen
dadurch zu verringern, dass sie mit Hilfe von weniger Platz beanspruchenden
Weichen oder Routern n der Matrix mit den Wort- und Bitleitungen WL; BL verbunden werden.
Zu diesem Zweck zeigt 10 insbesondere eine erste erfindungsgemäße Anordnung
zur Realisierung eines Schemas zum Auslesen ganzer Wörter, bei
dem eine Zeit-Multiplex-gemäße, aktive
Wortleitungs-Verbindung verwendet wird, die mit dem geschalteten
Anklemmen inaktiver Wortleitungen WL an das Masse-Potential synchronisiert
wird, in Verbindung mit Bitleitungen BL mit Detektionsschaltungen,
welche die Bitleitungen mit der virtuellen Masse verbinden. An einem
Ende jeder Bitleitung BL ist eine Leseverstärker-Schaltung 3 ähnlich der
in 8 dargestellten Schaltung angeschlossen und an
die virtuelle Masse angeklemmt. Mit jeder Leseverstärker-Schaltung 3 ist
ein Lock-in-Verstärker 4 mit
einem Ausgang für
das Auslesesignal und einem Eingang für das Referenzsignal verbunden.
Das Referenzsignal wird von einer kombinierten Quelle 5 für die Vorspannung
und die Signale erzeugt, wobei ein Referenz-Ausgangssignal an die
Lock-in-Verstärkern 4 angelegt
ist. Die Vorspannungs- und Signalquelle 5 besitzt auch
einen Ausgang zu einem Treiber 6 für die aktiven Wortleitungen,
dessen einer Ausgang mit einem Multiplexer 7 verbunden
ist, welcher eine Wortleitung WL zum Auslesen auswählt, d.h.
die aktive Wortleitung AWL, während
die inaktiven Wortleitungen IWL in entsprechender Weise gleichzeitig
vorgespannt werden. Die gegenüber
liegenden Enden der Wortleitungen sind mit einer Durchschaltbank 8 verbunden,
was ein Anklemmen der inaktiven Wortleitungen IWL an die Masse unter
Verwendung geeigneter Schaltmittel 8' ermöglicht. Somit kann eine ganze
Wortleitung ausgelesen werden, d.h. alle Speicherzellen 1,
in denen die Bitleitungen BL die aktiven Wortleitungen AWL kreuzen,
können
parallel ausgelesen werden.
-
11 zeigt
eine zweite erfindungsgemäße Vorrichtung,
die der in 10 dargestellten Anordnung recht ähnlich ist;
allerdings ist hier eine Zeit-Multiplex-gemäße Verbindungen der Bitleitungen
BL an die Detektionsschaltungen vorgesehen. Die Vorrichtung nach 11 verbindet
eine Signal-Leseverstärkerschaltung 3 mit
der ausgewählten aktiven
Bitleitung ABL über
einen Multiplexer 9 für eine
aktive Bitleitung, der an einem Ende der Bitleitungen BL anschließbar ist.
Wie zuvor wird die Leseverstärker-Schaltung 3 an
die virtuelle Masse angeklemmt, wobei ihr Ausgang mit dem Eingang
eines einzigen Lock-in-Verstärkers 4 verbunden
ist, der einen ersten Ausgang für
das Auslesesignal und einen Eingang für ein Bezugssignal aus einer
kombinierten Vorspannungs- und Lesesignal-Quelle 5 aufweist. Die
Anordnung der kombinierten Vorspannungs- und Signalquelle 5,
eines Treibers 6 für
die aktiven Wortleitungen und eines Multiplexers 7 für die aktiven Wortleitungen
ist genauso wie bei der Vorrichtung nach 10 und
erfüllt
natürlich
die gleichen Funktionen wie in der letztgenannten Vorrichtung. Bei
der Vorrichtung in 11 ist auch das andere Ende
der Wortleitungen WL mit einer Durchschaltbank 8 verbunden,
was es möglich
macht, die inaktiven Wortleitungen WL mit Hilfe von Schaltmitteln 8' an Masse anzuklemmen.
Bei der Vorrichtung gemäß 11 ist jedoch
am anderen Ende der Bitleitungen BL zusätzlich eine Durchschaltbank 10 für die inaktiven
Bitleitungen vorgesehen, welche in ähnlicher Weise mit Schaltmitteln 10' arbeitet, welche
ein Anklemmen der inaktiven Bitleitungen BL an die gleiche Masse
wie die inaktiven Wortleitungen ermöglichen.
-
Wie
aus 11 ersichtlich ist, führt diese Vorrichtung einen
Auslesevorgang mit einer ganzen Reihe aus, der in einem gewissen
Maß den
Auslesevorgängen
bei einer ganzen Reihe für
ein zerstörungsfreies
Auslesen ähnlich
ist, wie sie in Patentanmeldungen beschrieben werden, die der gleichen Anmelderin
gehören.
Es muss jedoch unbedingt beachtet werden, dass im Gegensatz zu dem,
was für die zerstörungsfreien
Auslesevorgänge
gilt, das Auslesen einer ganzen Reihe in Verbindung mit einem Multiplex
erfolgen kann, ohne Datenverlust. Da das Auslesen im vorliegenden
Fall nicht zerstörend
ist, behalten die Zellen auf den Bitleitungen, die nicht von den
Schaltern oder Routern in einem bestimmten Lesezyklus adressiert
werden, ihren logischen Zustand bei. Somit lässt sich eine ganze Reihe von
Zellen durch wiederholten Einsatz der Erregung einer ganzen Wortleitung
auslesen, in Verbindung mit sequentiellem Auslesen in der bzw. den
Leseverstärker-Schaltung(en).
-
Für Fachleute
auf diesem Gebiet müsste
es auf der Hand liegen, dass das Ausführungsbeispiel des erfindungsgemäßen Verfahrens
und der Vorrichtung nur exemplarisch beschrieben wurde und keinesfalls
als einschränkend
zu betrachten ist. Zum Beispiel sollte es offensichtlich sein, dass
verschiedene Abläufe
zur Realisierung der notwendigen Schaltvorgänge, Treiberfunktionen und
Multiplex-Funktionen zumindest zur Ausführung des erfindungsgemäßen Verfahrens
von einem Fachmann auf diesem Gebiet ausgelegt werden können, ohne dass
irgendwelche Einschränkungen
für das
erfindungsgemäße Verfahren
gelten, und zwar in der Weise, dass die primäre Zielsetzung der Erfindung,
nämlich
die Beseitigung kapazitiver Kopplungen in einer passiven, über eine
Matrix adressierbaren Speicheranordnung bei kondensatorähnlichen
Strukturen mit einem polarisierbaren Speichermaterial, in jedem Fall
erreicht wird, wenn die Potentialdifferenz an den nicht adressierten
Zellen auf Null gebracht wird.