JPH05129622A - 強誘電体メモリ装置 - Google Patents
強誘電体メモリ装置Info
- Publication number
- JPH05129622A JPH05129622A JP28670191A JP28670191A JPH05129622A JP H05129622 A JPH05129622 A JP H05129622A JP 28670191 A JP28670191 A JP 28670191A JP 28670191 A JP28670191 A JP 28670191A JP H05129622 A JPH05129622 A JP H05129622A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- information
- harmonic
- ferroelectric memory
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明はメモリとしての高寿命化を図り、集積
化に好適する非破壊読み出し強誘電体メモリ装置を提供
することを目的とする。 【構成】本発明は、強誘電体コンデンサから成るマトリ
ックスメモリ１と、所望セルを選択する行切換制御部２
及び列切換制御部３と、情報を書込むための書込み回路
５と、正負の正弦波の読み出しドライバー印加電圧の発
生及びその応答の第２高調波の位相検出する読み出し部
６とで構成され、情報を書き込まれた前記強誘電体膜に
抗電界より小さい正・負の電圧を印加して、その電流応
答の第２高調波成分の位相検出することにより該情報を
非破壊で読み出しする強誘電体メモリ装置である。
化に好適する非破壊読み出し強誘電体メモリ装置を提供
することを目的とする。 【構成】本発明は、強誘電体コンデンサから成るマトリ
ックスメモリ１と、所望セルを選択する行切換制御部２
及び列切換制御部３と、情報を書込むための書込み回路
５と、正負の正弦波の読み出しドライバー印加電圧の発
生及びその応答の第２高調波の位相検出する読み出し部
６とで構成され、情報を書き込まれた前記強誘電体膜に
抗電界より小さい正・負の電圧を印加して、その電流応
答の第２高調波成分の位相検出することにより該情報を
非破壊で読み出しする強誘電体メモリ装置である。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体材料を情報記
録媒体に用いた強誘電体メモリ装置に関する。
録媒体に用いた強誘電体メモリ装置に関する。
【０００２】
【従来の技術】一般に、強誘電体材料のヒステリシス特
性を利用し、不揮発性メモリとしてデータを記憶できる
ことが知られている。この強誘電体メモリ装置の素子構
造としては、大別して２通り考えられる。１つは強誘電
体薄膜の両主面に表裏で直交するようにストライプ電極
を設け、その交差点を１つのメモリセルとする単純マト
リックス構造であり、構造が簡単で高密度化の可能性が
大きい。もう１つは、１つの強誘電体セルに１つのスイ
ッチ素子が設けられているアクティブマトリックス構造
で、この構造は複雑であり、高密度化には限界がある。
性を利用し、不揮発性メモリとしてデータを記憶できる
ことが知られている。この強誘電体メモリ装置の素子構
造としては、大別して２通り考えられる。１つは強誘電
体薄膜の両主面に表裏で直交するようにストライプ電極
を設け、その交差点を１つのメモリセルとする単純マト
リックス構造であり、構造が簡単で高密度化の可能性が
大きい。もう１つは、１つの強誘電体セルに１つのスイ
ッチ素子が設けられているアクティブマトリックス構造
で、この構造は複雑であり、高密度化には限界がある。
【０００３】従来、これらのメモリの読み出し法は、読
出すために選択されたメモリセルへ再書き込みを必要と
する、分極反転電流を利用する破壊読み出しが行なわれ
ている。
出すために選択されたメモリセルへ再書き込みを必要と
する、分極反転電流を利用する破壊読み出しが行なわれ
ている。
【０００４】また、本出願人が出願した特開平２−１５
４３８９号には、強誘電体薄膜自身のもつ自己反転現象
を利用して、低インピーダンスの書き込み読み出しによ
って、非選択セルへの影響をおさえながら書き込み、読
み出しをする単純マトリックス構造のメモリ素子が記載
されている。
４３８９号には、強誘電体薄膜自身のもつ自己反転現象
を利用して、低インピーダンスの書き込み読み出しによ
って、非選択セルへの影響をおさえながら書き込み、読
み出しをする単純マトリックス構造のメモリ素子が記載
されている。
【０００５】
【発明が解決しようとする課題】しかし、前述した従来
の強誘電体メモリ装置には、強誘電体メモリから破壊読
み出しによりデータが読出されているため、その度に強
誘電体の分極反転が繰り返され、強誘電性が劣化する。
この結果、残留分極が小さくなりメモリとしての高寿命
化が望めず、さらに複雑な回路による再書き込み操作を
必要とする。
の強誘電体メモリ装置には、強誘電体メモリから破壊読
み出しによりデータが読出されているため、その度に強
誘電体の分極反転が繰り返され、強誘電性が劣化する。
この結果、残留分極が小さくなりメモリとしての高寿命
化が望めず、さらに複雑な回路による再書き込み操作を
必要とする。
【０００６】また、特開平２−１５４３８９号は、単純
マトリックスメモリにおける書き込み、読み出し方法と
して有用であるが、自発分極の自己反転現象に関して
は、それを実現するための具体的なメカニズムおよびデ
バイス構造がまだ見い出されていない。そこで本発明は
メモリとしての高寿命化を図り、集積化に好適する非破
壊読み出し強誘電体メモリ装置を提供することを目的と
する。
マトリックスメモリにおける書き込み、読み出し方法と
して有用であるが、自発分極の自己反転現象に関して
は、それを実現するための具体的なメカニズムおよびデ
バイス構造がまだ見い出されていない。そこで本発明は
メモリとしての高寿命化を図り、集積化に好適する非破
壊読み出し強誘電体メモリ装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、強誘電体の主面両側に形成される導電体膜
からなる第１電極，第２電極で構成強誘電体メモリセル
がマトリックス状に配置された強誘電体メモリアレイ
と、前記強誘電体メモリアレイ内の所望するメモリセル
を選択する選択手段と、前記選択手段により選択された
選択メモリセルの分極方向に情報を書き込む書き込み手
段と、情報が書き込まれた選択メモリセルにドライブ波
形を印加する読出しドライバー手段と、第２高調波の基
準波を発生する第２高調波基準波発生手段と、前記読出
しドライバー手段によりドライブ波形の駆動電圧が印加
された選択メモリセルから読み出しドライブの電流応答
と前記基準波との位相を比較し、第２の第２高調波成分
の位相検出する検出する手段とを具備し、情報を格納す
る選択メモリセルにドライブ波形を印加して、その電流
応答の第２の第２高調波成分の位相検出することによ
り、該情報の読み出しを行う強誘電体メモリ装置を提供
する。
するために、強誘電体の主面両側に形成される導電体膜
からなる第１電極，第２電極で構成強誘電体メモリセル
がマトリックス状に配置された強誘電体メモリアレイ
と、前記強誘電体メモリアレイ内の所望するメモリセル
を選択する選択手段と、前記選択手段により選択された
選択メモリセルの分極方向に情報を書き込む書き込み手
段と、情報が書き込まれた選択メモリセルにドライブ波
形を印加する読出しドライバー手段と、第２高調波の基
準波を発生する第２高調波基準波発生手段と、前記読出
しドライバー手段によりドライブ波形の駆動電圧が印加
された選択メモリセルから読み出しドライブの電流応答
と前記基準波との位相を比較し、第２の第２高調波成分
の位相検出する検出する手段とを具備し、情報を格納す
る選択メモリセルにドライブ波形を印加して、その電流
応答の第２の第２高調波成分の位相検出することによ
り、該情報の読み出しを行う強誘電体メモリ装置を提供
する。
【０００８】
【作用】以上のような構成の強誘電体メモリ装置によれ
ば、抗電界より小電圧の動作電圧の印加により、２値の
メモリ状態“１”、“０”の格納状態を判別して、蓄積
された情報が読み出されても該情報が失われることがな
く、非破壊読み出しされ、かつ再書き込み用の回路が不
要になる。
ば、抗電界より小電圧の動作電圧の印加により、２値の
メモリ状態“１”、“０”の格納状態を判別して、蓄積
された情報が読み出されても該情報が失われることがな
く、非破壊読み出しされ、かつ再書き込み用の回路が不
要になる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１に、本発明による第１実施例の強誘電
体メモリ装置の構成を示し、説明する。
に説明する。図１に、本発明による第１実施例の強誘電
体メモリ装置の構成を示し、説明する。
【００１０】この強誘電体メモリは、強誘電体コンデン
サから成るマトリックスメモリ１と選択された行の切換
えを行う行切換制御部２と選択された列の切換えを行う
列切換制御部３を有している。さらに前記強誘電体メモ
リは、回路を切換える切換回路４と情報を書込むための
書込み回路５と、正負の正弦波の読み出しドライバー印
加電圧の発生及びその応答の第２高調波の位相検出する
読み出し部６で構成される。
サから成るマトリックスメモリ１と選択された行の切換
えを行う行切換制御部２と選択された列の切換えを行う
列切換制御部３を有している。さらに前記強誘電体メモ
リは、回路を切換える切換回路４と情報を書込むための
書込み回路５と、正負の正弦波の読み出しドライバー印
加電圧の発生及びその応答の第２高調波の位相検出する
読み出し部６で構成される。
【００１１】前記読み出し部６は、選択セルに正負の正
弦波を印加する読み出しドライバ７と、この読み出しド
ライバ７に第２高調波の基準波を供給する第２高調波基
準波発生回路８と、前記正弦波が印加された選択セルか
ら応答する電流を電流−電圧する電流／電圧変換（Ｉ／
Ｖ）９と、変換された応答電圧から第２高調波成分を取
り出すバンドパスフィルタ（ＢＰＦ）１０と、前記第２
高調波の基準波と位相を比較する位相比較回路１１とで
構成される。
弦波を印加する読み出しドライバ７と、この読み出しド
ライバ７に第２高調波の基準波を供給する第２高調波基
準波発生回路８と、前記正弦波が印加された選択セルか
ら応答する電流を電流−電圧する電流／電圧変換（Ｉ／
Ｖ）９と、変換された応答電圧から第２高調波成分を取
り出すバンドパスフィルタ（ＢＰＦ）１０と、前記第２
高調波の基準波と位相を比較する位相比較回路１１とで
構成される。
【００１２】次に強誘電体メモリから非破壊読出しを行
う方法を説明する。まず、Ｎ個の原子が並んだ一次元の
格子モデルによる現象論的理論解析を考える。各原子の
双極子モーメントを“Ｐ1 ”〜“ＰN ”とし、外部から
の電界の強さを“ｅ”とすれば、全自由エネルギーｆ
は、
う方法を説明する。まず、Ｎ個の原子が並んだ一次元の
格子モデルによる現象論的理論解析を考える。各原子の
双極子モーメントを“Ｐ1 ”〜“ＰN ”とし、外部から
の電界の強さを“ｅ”とすれば、全自由エネルギーｆ
は、
【００１３】
【数１】 で与えられる。
【００１４】ここで、Ｐn はｎ番目の原子の双極子モー
メント、κは双極子間の相互作用係数、αは温度の関数
α＝ａ（Ｔ−Ｔo ）であり、ａ＞０、Ｔo はキューリ温
度である。ここでは強誘電相を考慮するのでα＜０、β
＞０である。
メント、κは双極子間の相互作用係数、αは温度の関数
α＝ａ（Ｔ−Ｔo ）であり、ａ＞０、Ｔo はキューリ温
度である。ここでは強誘電相を考慮するのでα＜０、β
＞０である。
【００１５】次に強誘電体の分極反転においては、個々
の双極子モーメントが、反転の動きに遅れを引き起こす
原因となる粘性を考慮しなければならない。前記双極子
モーメントの時間変化に対し、粘性を考慮した式は、
の双極子モーメントが、反転の動きに遅れを引き起こす
原因となる粘性を考慮しなければならない。前記双極子
モーメントの時間変化に対し、粘性を考慮した式は、
【００１６】
【数２】 となる。ここで、γは粘性係数を示す。（１）、（２）
式より（３）式を得る。
式より（３）式を得る。
【００１７】
【数３】 ドメイン構造は連続モデルにおいて次式で与えられる。
【００１８】
【数４】 ここで、境界条件は、Ｘ＝±∞でＰ＝±ＰS （但しＰS
は自発分極）とする。
は自発分極）とする。
【００１９】核形式は、はじめから残留核をランダムに
分布させた場合を扱う。また電場をかけない初期状態と
してメモリにおける２値信号（“１”、“０”）の一方
の状態を考え、各原子の双極子モーメントをＰn ＝−１
に揃え、熱平衡状態を確立する（メモリ状態“１”に設
定）。さらに、正（＋）の核の位置での双極子モーメン
トは、Ｐn ≧１の値、負（−）の核の位置では、Ｐn ≦
−１の値のみとることができるようにし、境界条件とて
周期境界条件を採用する。パルス電界によるスイッチン
グ応答は（３）式を用いて各時刻に於けるＮ個の双極子
モーメントの解Ｐ1 〜ＰN を得て、分極Ｐ＝ΣＰn を計
算することで求まり、その電流応答はｉ＝ｄ／ｄｔ
（Ｐ）を計算すればよい。また電流応答の第２高調波の
位相は、電流応答のフーリエ変換から求めることができ
る。以上のことから、この非破壊読出し方法は、現象論
的理論解析によって有効であることが裏づけられる。
分布させた場合を扱う。また電場をかけない初期状態と
してメモリにおける２値信号（“１”、“０”）の一方
の状態を考え、各原子の双極子モーメントをＰn ＝−１
に揃え、熱平衡状態を確立する（メモリ状態“１”に設
定）。さらに、正（＋）の核の位置での双極子モーメン
トは、Ｐn ≧１の値、負（−）の核の位置では、Ｐn ≦
−１の値のみとることができるようにし、境界条件とて
周期境界条件を採用する。パルス電界によるスイッチン
グ応答は（３）式を用いて各時刻に於けるＮ個の双極子
モーメントの解Ｐ1 〜ＰN を得て、分極Ｐ＝ΣＰn を計
算することで求まり、その電流応答はｉ＝ｄ／ｄｔ
（Ｐ）を計算すればよい。また電流応答の第２高調波の
位相は、電流応答のフーリエ変換から求めることができ
る。以上のことから、この非破壊読出し方法は、現象論
的理論解析によって有効であることが裏づけられる。
【００２０】図１に示した強誘電体メモリの書き込み・
非破壊読出し動作について説明する。また図２はメモリ
状態の定義を示した特性図、図３は読出しドライブ波形
の経時変化を示した波形図である。この図３では抗電界
ｅc より小さい振幅ｅo の１周期Ｔの正弦波を示してい
る。このドライブ波形の周期は、１周期以上ながくても
よく、また正の振幅と負の振幅は非対称であってもよ
い。
非破壊読出し動作について説明する。また図２はメモリ
状態の定義を示した特性図、図３は読出しドライブ波形
の経時変化を示した波形図である。この図３では抗電界
ｅc より小さい振幅ｅo の１周期Ｔの正弦波を示してい
る。このドライブ波形の周期は、１周期以上ながくても
よく、また正の振幅と負の振幅は非対称であってもよ
い。
【００２１】図４（ａ），（ｂ）、図５（ａ），（ｂ）
は、メモリ状態“１”、“０”における電流応答の周波
数特性（振幅、位相）のシミュレーション結果を示した
特性図である。これらの図４（ｂ）、図５（ｂ）から第
２高調波の位相はドライブ波形に対し、メモリ状態
“１”、“０”で、それぞれ負及び正の値をとる。
は、メモリ状態“１”、“０”における電流応答の周波
数特性（振幅、位相）のシミュレーション結果を示した
特性図である。これらの図４（ｂ）、図５（ｂ）から第
２高調波の位相はドライブ波形に対し、メモリ状態
“１”、“０”で、それぞれ負及び正の値をとる。
【００２２】前記マトリックスメモリ１の各メモリセル
は、同じヒステリシス特性を有する強誘電体コンデンサ
から形成されている。前記書き込み回路５と行切換制御
部２及び列切換制御部３によって、マトリックスメモリ
の各メモリセルに抗電界ｅcより大きく、分極反転する
スイッチング時間より十分長いパルス幅の電圧を印加す
ることで、各セルに分極方向の書き込みが行なわれる。
は、同じヒステリシス特性を有する強誘電体コンデンサ
から形成されている。前記書き込み回路５と行切換制御
部２及び列切換制御部３によって、マトリックスメモリ
の各メモリセルに抗電界ｅcより大きく、分極反転する
スイッチング時間より十分長いパルス幅の電圧を印加す
ることで、各セルに分極方向の書き込みが行なわれる。
【００２３】次に情報を読み出すには、切換回路４によ
って、読み出し回路６が動作する様に設定される。更
に、行切換制御部２及び列切換制御部３の制御部を使用
して選択されたセルの情報を抗電界ｅc より小さい正、
負の１周期以上の正弦波を印加する。
って、読み出し回路６が動作する様に設定される。更
に、行切換制御部２及び列切換制御部３の制御部を使用
して選択されたセルの情報を抗電界ｅc より小さい正、
負の１周期以上の正弦波を印加する。
【００２４】そしてその電流応答の電流を電圧変換（Ｉ
／Ｖ）し、第２高調波成分をバンドパスフィルタ（ＢＰ
Ｆ）１０で取り出す。この後、電流応答の第２高調波と
基準波と位相比較することで位相差が検出でき、メモリ
状態“１”、“０”を判別することができる。このよう
に、メモリ状態“１”、“０”における電流応答の第２
高調波の位相を調べることで“１”、“０”の判別が可
能となる。このように従来の破壊読み出しにおける再書
き込みの複雑な回路が不要であり、非破壊で蓄積された
情報を読み出すことができる。また本発明は、前述した
一実施例に限定されるものではなく、他にも発明の要旨
を逸脱しない範囲で種々の変形や応用が可能であること
は勿論である。
／Ｖ）し、第２高調波成分をバンドパスフィルタ（ＢＰ
Ｆ）１０で取り出す。この後、電流応答の第２高調波と
基準波と位相比較することで位相差が検出でき、メモリ
状態“１”、“０”を判別することができる。このよう
に、メモリ状態“１”、“０”における電流応答の第２
高調波の位相を調べることで“１”、“０”の判別が可
能となる。このように従来の破壊読み出しにおける再書
き込みの複雑な回路が不要であり、非破壊で蓄積された
情報を読み出すことができる。また本発明は、前述した
一実施例に限定されるものではなく、他にも発明の要旨
を逸脱しない範囲で種々の変形や応用が可能であること
は勿論である。
【００２５】
【発明の効果】以上詳述したように本発明によれば、格
納する情報を非破壊で読み出すことができ、従来の破壊
読み出しに於ける再書き込みの複雑な回路が不要である
だけでなく、集積化に好適する強誘電体メモリ装置提供
することができる。
納する情報を非破壊で読み出すことができ、従来の破壊
読み出しに於ける再書き込みの複雑な回路が不要である
だけでなく、集積化に好適する強誘電体メモリ装置提供
することができる。
【図１】図１は、本発明による第１実施例の強誘電体メ
モリ装置の構成を示す図である。
モリ装置の構成を示す図である。
【図２】図２は、メモリ状態の定義を示した特性図であ
る。
る。
【図３】図３は、読出しドライブ波形の経時変化を示し
た波形図である。
た波形図である。
【図４】図４（ａ），（ｂ）は、メモリ状態“１”にお
ける電流応答の周波数特性を示した特性図である。
ける電流応答の周波数特性を示した特性図である。
【図５】図５（ａ），（ｂ）は、メモリ状態“０”にお
ける電流応答の周波数特性を示した特性図である。
ける電流応答の周波数特性を示した特性図である。
１…マトリックスメモリ、２…行切換制御部、３…列切
換制御部、４…切換回路、５…書込み回路、６…読み出
し部、７…読み出しドライバ、８…第２高調波基準波発
生回路、９…電流／電圧変換（Ｉ／Ｖ）１０…バンドパ
スフィルタ（ＢＰＦ）、１１…位相比較回路。
換制御部、４…切換回路、５…書込み回路、６…読み出
し部、７…読み出しドライバ、８…第２高調波基準波発
生回路、９…電流／電圧変換（Ｉ／Ｖ）１０…バンドパ
スフィルタ（ＢＰＦ）、１１…位相比較回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 49/00 Ｚ 8728−4Ｍ
Claims (2)
- 【請求項１】 強誘電体の主面両側に形成される導電体
膜からなる第１電極，第２電極で構成強誘電体メモリセ
ルがマトリックス状に配置された強誘電体メモリアレイ
と、 前記強誘電体メモリアレイ内の所望するメモリセルを選
択する選択手段と、 前記選択手段により選択された選択メモリセルの分極方
向に情報を書き込む書き込み手段と、 情報が書き込まれた選択メモリセルにドライブ波形の駆
動電圧を印加する読出しドライバー手段と、 第２高調波の基準波を発生する第２高調波基準波発生手
段と、 前記読出しドライバー手段によりドライブ波形の駆動電
圧が印加された選択メモリセルから読み出しドライブの
電流応答と前記基準波との位相を比較し、第２高調波成
分の位相検出する検出する手段とを具備し、 情報を格納する選択メモリセルにドライブ波形の駆動電
圧を印加して、その電流応答の第２高調波成分の位相検
出することにより、該情報の読み出しを行うことを特徴
とする強誘電体メモリ装置。 - 【請求項２】 前記ドライブ波形の駆動電圧が、抗電界
より小さい電界で正電圧と負電圧の非対称振幅波形とす
ることを特徴とする請求項１に記載の強誘電体メモリ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28670191A JPH05129622A (ja) | 1991-10-31 | 1991-10-31 | 強誘電体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28670191A JPH05129622A (ja) | 1991-10-31 | 1991-10-31 | 強誘電体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129622A true JPH05129622A (ja) | 1993-05-25 |
Family
ID=17707871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28670191A Withdrawn JPH05129622A (ja) | 1991-10-31 | 1991-10-31 | 強誘電体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129622A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043070A1 (en) * | 2000-11-27 | 2002-05-30 | Thin Film Electronics Asa | A method for non-destructive readout and apparatus for use with the method |
| WO2002069340A1 (en) * | 2001-02-26 | 2002-09-06 | Thin Film Electronics Asa | Non-destructive readout |
| KR100447790B1 (ko) * | 2001-12-04 | 2004-09-08 | 한국과학기술연구원 | 비파괴 판독형 비휘발성 강유전체 메모리의 쓰기 신호오류 방지 회로 및 방지 방법 |
| US7266007B2 (en) | 2004-03-26 | 2007-09-04 | Seiko Epson Corporation | Device structure of ferroelectric memory and nondestructive reading method |
| JP2014067477A (ja) * | 2012-09-25 | 2014-04-17 | Palo Alto Research Center Inc | 強誘電体メモリの読み込みを行うシステムおよび方法 |
-
1991
- 1991-10-31 JP JP28670191A patent/JPH05129622A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043070A1 (en) * | 2000-11-27 | 2002-05-30 | Thin Film Electronics Asa | A method for non-destructive readout and apparatus for use with the method |
| US6804139B2 (en) | 2000-11-27 | 2004-10-12 | Thin Film Electronics Asa | Method for non-destructive readout and apparatus for use with the method |
| CN1329920C (zh) * | 2000-11-27 | 2007-08-01 | 薄膜电子有限公司 | 用于非破坏性读出的方法和使用该方法的设备 |
| WO2002069340A1 (en) * | 2001-02-26 | 2002-09-06 | Thin Film Electronics Asa | Non-destructive readout |
| US6937499B2 (en) | 2001-02-26 | 2005-08-30 | Per-Erik Nordal | Non-destructive readout |
| CN100367403C (zh) * | 2001-02-26 | 2008-02-06 | 薄膜电子有限公司 | 被选存储单元非破坏性读出的方法及设备 |
| KR100447790B1 (ko) * | 2001-12-04 | 2004-09-08 | 한국과학기술연구원 | 비파괴 판독형 비휘발성 강유전체 메모리의 쓰기 신호오류 방지 회로 및 방지 방법 |
| US7266007B2 (en) | 2004-03-26 | 2007-09-04 | Seiko Epson Corporation | Device structure of ferroelectric memory and nondestructive reading method |
| JP2014067477A (ja) * | 2012-09-25 | 2014-04-17 | Palo Alto Research Center Inc | 強誘電体メモリの読み込みを行うシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4542744B2 (ja) | 受動マトリックス・メモリの読出し動作および書込み動作を実行する方法および前記方法を実行する装置 | |
| US7154768B2 (en) | Non-destructive readout of ferroelectric memories | |
| JPH07122661A (ja) | 強誘電体メモリ装置 | |
| US20070041233A1 (en) | Wake-up of ferroelectric thin films for probe storage | |
| JP2007087579A (ja) | メモリマトリックスのアドレス指定 | |
| KR960012300A (ko) | 불휘발성 반도체기억장치 | |
| CN1845251B (zh) | 半导体存储器及半导体存储器的存取方法 | |
| TW394943B (en) | A ferroelectric random access memory device and its related process | |
| JPH08180673A (ja) | 強誘電体メモリセル及びそのアクセス装置 | |
| CN1307645C (zh) | 强电介质存储器装置及其驱动方法 | |
| Atkin | Performance of sputtered pb0. 92bi0. 07la0. 01 (fe0. 405NB0. 325Zr0. 27) O3 ferroelectric memory films | |
| WO2003081601A1 (fr) | Dispositif de stockage ferroelectrique, procede d'attaque et circuit d'attaque associes | |
| US5530667A (en) | Ferroelectric memory device | |
| JPH05129622A (ja) | 強誘電体メモリ装置 | |
| JP2004303293A (ja) | 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置 | |
| JP4187664B2 (ja) | 強誘電体抵抗器不揮発性メモリアレイ | |
| JPH06275062A (ja) | 強誘電体メモリ装置 | |
| US7869335B2 (en) | Multiple ferroelectric films | |
| JPH0793968A (ja) | 強誘電体メモリ装置 | |
| JPH08212788A (ja) | ラマー・ドラブ効果を利用する非破壊読取り強誘電メモリセル | |
| CN100485811C (zh) | 非易失性半导体存储装置及读出方法 | |
| JPH06131866A (ja) | 強誘電体メモリ装置 | |
| JPH0714380A (ja) | 強誘電体メモリ装置 | |
| JPH03108770A (ja) | 強誘電体メモリ | |
| JPH02198094A (ja) | 強誘電体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |