JPH0714380A - 強誘電体メモリ装置 - Google Patents
強誘電体メモリ装置Info
- Publication number
- JPH0714380A JPH0714380A JP5066357A JP6635793A JPH0714380A JP H0714380 A JPH0714380 A JP H0714380A JP 5066357 A JP5066357 A JP 5066357A JP 6635793 A JP6635793 A JP 6635793A JP H0714380 A JPH0714380 A JP H0714380A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- ferroelectric capacitor
- hysteresis
- memory
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】格納する情報を非破壊読み出しができ、高寿命
化され、且つ集積化に好適する強誘電体メモリ装置を提
供すること。 【構成】メモリセル部に使用するための分極ＰA の強誘
電体キャパシタＣA から情報を読出す際に、切換スイッ
チ３１又は３２を介して、分極ＰB の強誘電体キャパシ
タＣB を上記強誘電体キャパシタＣA に対して並列もし
くは直列に接続することにより、互いに異なるヒステリ
シス特性の強誘電体キャパシタＣA ，ＣBの合成のヒス
テリシスは非破壊読み出しに有効なツイスティドヒステ
リシスになる。
化され、且つ集積化に好適する強誘電体メモリ装置を提
供すること。 【構成】メモリセル部に使用するための分極ＰA の強誘
電体キャパシタＣA から情報を読出す際に、切換スイッ
チ３１又は３２を介して、分極ＰB の強誘電体キャパシ
タＣB を上記強誘電体キャパシタＣA に対して並列もし
くは直列に接続することにより、互いに異なるヒステリ
シス特性の強誘電体キャパシタＣA ，ＣBの合成のヒス
テリシスは非破壊読み出しに有効なツイスティドヒステ
リシスになる。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体材料を情報記
録媒体に用いた強誘電体メモリ装置に関する。
録媒体に用いた強誘電体メモリ装置に関する。
【０００２】
【従来の技術】従来より、強誘電体材料はヒステリシス
特性を有し、この特性を利用して不揮発性メモリとして
データを記憶できるということが一般に知られている。
強誘電体メモリの素子構造としては、大別して、次の２
通りが考えられる。１つは、単純マトリックス構造と称
されるもので、薄膜の表裏に付設された直交ストライプ
の電極の交差点を１つのメモリセルとするものである。
この素子構造は、構造が簡単で、高密度化の可能性が大
きい。もう１つの構造は、１つの強誘電体セルに１つの
スイッチ素子が設けられているアクティブマトリックス
構造と称されるものであり、これは構造が複雑で、高密
度化に限界がある。従来、これらのメモリの読み出し法
は、選択セルの再書き込みが必要な分極反転電流を利用
する破壊読み出しが行なわれている。
特性を有し、この特性を利用して不揮発性メモリとして
データを記憶できるということが一般に知られている。
強誘電体メモリの素子構造としては、大別して、次の２
通りが考えられる。１つは、単純マトリックス構造と称
されるもので、薄膜の表裏に付設された直交ストライプ
の電極の交差点を１つのメモリセルとするものである。
この素子構造は、構造が簡単で、高密度化の可能性が大
きい。もう１つの構造は、１つの強誘電体セルに１つの
スイッチ素子が設けられているアクティブマトリックス
構造と称されるものであり、これは構造が複雑で、高密
度化に限界がある。従来、これらのメモリの読み出し法
は、選択セルの再書き込みが必要な分極反転電流を利用
する破壊読み出しが行なわれている。
【０００３】一方、本発明出願人による特開平２−１５
４３８９号公報には、単純マトリックスメモリ構造のメ
モリに於いて、強誘電体薄膜自身の自己反転現象（ここ
では、外部パルスを印加した時、初期の分極状態に戻る
現象を呼ぶ）を低インピーダンスの書き込み，読み出し
によって、非選択セルの影響を抑えながら書き込み，読
み出しをするというアイデアが開示されている。
４３８９号公報には、単純マトリックスメモリ構造のメ
モリに於いて、強誘電体薄膜自身の自己反転現象（ここ
では、外部パルスを印加した時、初期の分極状態に戻る
現象を呼ぶ）を低インピーダンスの書き込み，読み出し
によって、非選択セルの影響を抑えながら書き込み，読
み出しをするというアイデアが開示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
強誘電体メモリにあっては、下記に示すいくつかの欠点
がある。
強誘電体メモリにあっては、下記に示すいくつかの欠点
がある。
【０００５】即ち、破壊読み出し法では、分極反転が繰
り返されるために、強誘電性の劣化により、残留分極が
小さくなり、メモリとして高寿命化が難かしい（ファテ
ィーグの問題）だけでなく、複雑な回路による再書き込
みが必要である。
り返されるために、強誘電性の劣化により、残留分極が
小さくなり、メモリとして高寿命化が難かしい（ファテ
ィーグの問題）だけでなく、複雑な回路による再書き込
みが必要である。
【０００６】また、上記公報に開示された方法では、単
純マトリックスメモリに於ける書き込み，読み出し方法
として実現の可能性は高いが、自発分極の自己反転現象
に関しては、それを実現するための具体的なメカニズム
及びデバイス構造がまだ見い出されていない。本発明
は、上記の点に鑑みてなされたもので、非破壊読み出し
でき、高寿命化され、且つ集積化に好適する強誘電体メ
モリ装置を提供することを目的とする。
純マトリックスメモリに於ける書き込み，読み出し方法
として実現の可能性は高いが、自発分極の自己反転現象
に関しては、それを実現するための具体的なメカニズム
及びデバイス構造がまだ見い出されていない。本発明
は、上記の点に鑑みてなされたもので、非破壊読み出し
でき、高寿命化され、且つ集積化に好適する強誘電体メ
モリ装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による強誘電体メモリ装置は、情報が強誘
電体膜に書き込まれる第１の強誘電体キャパシタを含む
メモリセルと、上記第１の強誘電体キャパシタとは異な
るヒステリシス特性を持つ第２の強誘電体キャパシタ
と、上記第１の強誘電体キャパシタからの情報の読み出
し時に、上記第２の強誘電体キャパシタを上記第１の強
誘電体キャパシタに対して並列もしくは直列に接続する
読み出し手段とを備えることを特徴としている。
めに、本発明による強誘電体メモリ装置は、情報が強誘
電体膜に書き込まれる第１の強誘電体キャパシタを含む
メモリセルと、上記第１の強誘電体キャパシタとは異な
るヒステリシス特性を持つ第２の強誘電体キャパシタ
と、上記第１の強誘電体キャパシタからの情報の読み出
し時に、上記第２の強誘電体キャパシタを上記第１の強
誘電体キャパシタに対して並列もしくは直列に接続する
読み出し手段とを備えることを特徴としている。
【０００８】
【作用】即ち、本発明の強誘電体メモリ装置によれば、
情報が書き込まれた第１の強誘電体キャパシタから情報
を読出す際に、読み出し手段は、この第１の強誘電体キ
ャパシタとは異なるヒステリシス特性を持つ第２の強誘
電体キャパシタを、この上記第１の強誘電体キャパシタ
と並列に、あるいは直列に接続して、非破壊読み出しに
有効なツイスティドヒステリシス特性を得て、情報を読
み出すようにしている。
情報が書き込まれた第１の強誘電体キャパシタから情報
を読出す際に、読み出し手段は、この第１の強誘電体キ
ャパシタとは異なるヒステリシス特性を持つ第２の強誘
電体キャパシタを、この上記第１の強誘電体キャパシタ
と並列に、あるいは直列に接続して、非破壊読み出しに
有効なツイスティドヒステリシス特性を得て、情報を読
み出すようにしている。
【０００９】つまり、本発明の強誘電体メモリ装置によ
れば、読み出しドライブ電圧の印加により、２値のメモ
リ状態“１”，“０”の格納状態を従来より大きなＳ／
Ｎで判別できる。また、蓄積された情報が読み出されて
も、該情報が失われることがなく、非破壊読み出しされ
かつ再書き込み回路が不要になる。
れば、読み出しドライブ電圧の印加により、２値のメモ
リ状態“１”，“０”の格納状態を従来より大きなＳ／
Ｎで判別できる。また、蓄積された情報が読み出されて
も、該情報が失われることがなく、非破壊読み出しされ
かつ再書き込み回路が不要になる。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。 （第１実施例）
に説明する。 （第１実施例）
【００１１】図２は、本発明の強誘電体メモリ装置に於
いて、通常のヒステリシス特性をもつメモリセル部の強
誘電体キャパシタＣA と異なるヒステリシス特性をもつ
強誘電体キャパシタＣB を並列または直列に接続し、そ
の合成によって得られるヒステリシス特性である。今、
図２のヒステリシスをツイスティドヒステリシスと呼
ぶ。このヒステリシス特性が非破壊読み出しに有効であ
ることが、本発明出願人による特開平３−２４３４６４
号公報に開示されている。
いて、通常のヒステリシス特性をもつメモリセル部の強
誘電体キャパシタＣA と異なるヒステリシス特性をもつ
強誘電体キャパシタＣB を並列または直列に接続し、そ
の合成によって得られるヒステリシス特性である。今、
図２のヒステリシスをツイスティドヒステリシスと呼
ぶ。このヒステリシス特性が非破壊読み出しに有効であ
ることが、本発明出願人による特開平３−２４３４６４
号公報に開示されている。
【００１２】本発明は、こうしたツイスティドヒステリ
シスを得るために、メモリセルの強誘電体キャパシタＣ
A と異なる残留分極と抗電界を有する別の強誘電体キャ
パシタＣB を予め用意しておく。今、強誘電体キャパシ
タＣA とＣB のそれぞれのヒステリシスの残留分極をＰ
rA，ＰrB、また抗電界をｅCA，ｅCBとすれば、ＰrA＞Ｐ
rB、ｅCA＜ｅCBの条件を満足するものとする。強誘電体
キャパシタＣA ，ＣBの各ヒステリシス特性を図３に示
す。同図の左方に示す強誘電体キャパシタＣAのヒステ
リシスは、例えば、ＰＺＴ（ジルコンチタン酸鉛）にド
ナーを発生する元素（Ｎｂ，Ｌａ，Ｂｉ等）を添加して
得ることができる。また、同図の右方に示す別の強誘電
体キャパシタＣB のヒステリシスは、例えば、ＰＺＴに
アクセプタを発生する元素（例えばＣｒ，Ｆｅ，Ｍｎ，
Ｃｏ，Ｃｕ等）を添加して得られる。図１の（Ａ）は、
本発明の第１実施例の構成を示す図である。
シスを得るために、メモリセルの強誘電体キャパシタＣ
A と異なる残留分極と抗電界を有する別の強誘電体キャ
パシタＣB を予め用意しておく。今、強誘電体キャパシ
タＣA とＣB のそれぞれのヒステリシスの残留分極をＰ
rA，ＰrB、また抗電界をｅCA，ｅCBとすれば、ＰrA＞Ｐ
rB、ｅCA＜ｅCBの条件を満足するものとする。強誘電体
キャパシタＣA ，ＣBの各ヒステリシス特性を図３に示
す。同図の左方に示す強誘電体キャパシタＣAのヒステ
リシスは、例えば、ＰＺＴ（ジルコンチタン酸鉛）にド
ナーを発生する元素（Ｎｂ，Ｌａ，Ｂｉ等）を添加して
得ることができる。また、同図の右方に示す別の強誘電
体キャパシタＣB のヒステリシスは、例えば、ＰＺＴに
アクセプタを発生する元素（例えばＣｒ，Ｆｅ，Ｍｎ，
Ｃｏ，Ｃｕ等）を添加して得られる。図１の（Ａ）は、
本発明の第１実施例の構成を示す図である。
【００１３】メモリセル部に使用するための分極ＰA の
強誘電体キャパシタＣA は、基板上に形成された導電体
膜から成る下部電極１１と、この下部電極１１上に形成
され、情報が書き込まれる強誘電体膜１２と、この強誘
電体膜１２上に形成された導電体膜から成る上部電極１
３により構成されている。同様に、分極ＰB の強誘電体
キャパシタＣB も、基板上に形成された導電体膜から成
る下部電極２１と、この下部電極２１上に形成された強
誘電体膜２２と、この強誘電体膜２２上に形成された導
電体膜から成る上部電極２３により構成されている。切
換スイッチ３１は、上記構成の強誘電体キャパシタＣA
に対して、情報の読み出し時のみ強誘電体キャパシタＣ
B が並列に接続されるようにオンされる。このように切
換スイッチ３１をオンすることで、強誘電体キャパシタ
ＣA ，ＣB の合成のヒステリシスは、図２に示したよう
なツイスティドヒステリシスになる。なお、読み出しド
ライブ信号ｅの信号波形は、図１の（Ｂ）に示すよう
に、正の振幅ｅo が抗電界ｅc より小さく、負の振幅ｅ
1 は正の振幅ｅo 及びｅ′より小さいことである（ｅ1
＝ｅo ／２＜ｅo ＜ｅc ）。なお、このドライブ波形は
正弦波、矩形波、三角波またはこれらを組み合わせたも
のでよい。
強誘電体キャパシタＣA は、基板上に形成された導電体
膜から成る下部電極１１と、この下部電極１１上に形成
され、情報が書き込まれる強誘電体膜１２と、この強誘
電体膜１２上に形成された導電体膜から成る上部電極１
３により構成されている。同様に、分極ＰB の強誘電体
キャパシタＣB も、基板上に形成された導電体膜から成
る下部電極２１と、この下部電極２１上に形成された強
誘電体膜２２と、この強誘電体膜２２上に形成された導
電体膜から成る上部電極２３により構成されている。切
換スイッチ３１は、上記構成の強誘電体キャパシタＣA
に対して、情報の読み出し時のみ強誘電体キャパシタＣ
B が並列に接続されるようにオンされる。このように切
換スイッチ３１をオンすることで、強誘電体キャパシタ
ＣA ，ＣB の合成のヒステリシスは、図２に示したよう
なツイスティドヒステリシスになる。なお、読み出しド
ライブ信号ｅの信号波形は、図１の（Ｂ）に示すよう
に、正の振幅ｅo が抗電界ｅc より小さく、負の振幅ｅ
1 は正の振幅ｅo 及びｅ′より小さいことである（ｅ1
＝ｅo ／２＜ｅo ＜ｅc ）。なお、このドライブ波形は
正弦波、矩形波、三角波またはこれらを組み合わせたも
のでよい。
【００１４】また、読み出し時に強誘電体キャパシタＣ
A ，ＣB を並列に接続する代わりに、図１の（Ｃ）に示
すように、スイッチ３２により直列に接続するようにし
てもよい。この場合の読み出しドライブ信号ｅの信号波
形は、図１の（Ｄ）に示すようになる。
A ，ＣB を並列に接続する代わりに、図１の（Ｃ）に示
すように、スイッチ３２により直列に接続するようにし
てもよい。この場合の読み出しドライブ信号ｅの信号波
形は、図１の（Ｄ）に示すようになる。
【００１５】図４は、図３の左方に示すようなヒステリ
シス特性を持つ強誘電体キャパシタＣA で成るメモリセ
ルをマトリックス状に配したマトリックスメモリ４１に
対して情報の書き込み及び読み出しを行うメモリ回路を
示すブロック図である。
シス特性を持つ強誘電体キャパシタＣA で成るメモリセ
ルをマトリックス状に配したマトリックスメモリ４１に
対して情報の書き込み及び読み出しを行うメモリ回路を
示すブロック図である。
【００１６】このような構成のメモリ回路に於いては、
書き込み回路４２と行切換制御部４３及び列切換制御部
４４とによって、マトリックスメモリ４１の各セルに、
抗電界ｅCAより大きい電圧を印加することで、各セルに
分極方向の書き込みが行われる。
書き込み回路４２と行切換制御部４３及び列切換制御部
４４とによって、マトリックスメモリ４１の各セルに、
抗電界ｅCAより大きい電圧を印加することで、各セルに
分極方向の書き込みが行われる。
【００１７】次に書き込みを終えた後、切換回路４５に
よって、読み出し回路４６と図３の右方に示すようなヒ
ステリシス特性を持つ強誘電体キャパシタＣB とが、図
１の（Ａ）もしくは（Ｃ）に示す回路で動作する様に設
定される。さらに、行及び列の切換御回路４３，４４を
使って選択されたセルの情報を、抗電界ｅc より小さい
電圧を印加して読み出す。この読み出しドライブ信号
は、図４の（Ｂ）に示すようなものであり、その波形の
条件は上述した通りである。
よって、読み出し回路４６と図３の右方に示すようなヒ
ステリシス特性を持つ強誘電体キャパシタＣB とが、図
１の（Ａ）もしくは（Ｃ）に示す回路で動作する様に設
定される。さらに、行及び列の切換御回路４３，４４を
使って選択されたセルの情報を、抗電界ｅc より小さい
電圧を印加して読み出す。この読み出しドライブ信号
は、図４の（Ｂ）に示すようなものであり、その波形の
条件は上述した通りである。
【００１８】また、本発明に用いる合成ヒステリシス特
性では、“１”，“０”に於ける読み出し電圧に対し
て、微分誘電率（ヒステリシスの傾き）が大きく異なる
ため、出力電流に大きな差を生じ、“１”，“０”の状
態を判別して、情報を非破壊で読み出すことが可能であ
る。
性では、“１”，“０”に於ける読み出し電圧に対し
て、微分誘電率（ヒステリシスの傾き）が大きく異なる
ため、出力電流に大きな差を生じ、“１”，“０”の状
態を判別して、情報を非破壊で読み出すことが可能であ
る。
【００１９】従って、従来の破壊読み出しすることによ
って、失われた情報を再書き込みするための複雑な回路
が不要であるだけでなく、使用に伴うファティーグによ
る性能劣化も少なく、高寿命で高性能な強誘電体メモリ
装置を提供することができる。 （第２実施例）次に、合成した強誘電体キャパシタによ
る多値メモリを、本発明の第２実施例として説明する。
って、失われた情報を再書き込みするための複雑な回路
が不要であるだけでなく、使用に伴うファティーグによ
る性能劣化も少なく、高寿命で高性能な強誘電体メモリ
装置を提供することができる。 （第２実施例）次に、合成した強誘電体キャパシタによ
る多値メモリを、本発明の第２実施例として説明する。
【００２０】即ち、残留分極及び抗電界の違うヒステリ
シスの強誘電体キャパシタ群を並列または直列に接続
し、これを１つのメモリセルとして使うことで多値メモ
リが実現できる。
シスの強誘電体キャパシタ群を並列または直列に接続
し、これを１つのメモリセルとして使うことで多値メモ
リが実現できる。
【００２１】図５は、２つのヒステリシスの合成による
３値メモリの例である。合成ヒステリシスの残留分極を
Ｐr とすれば、分極が＋Ｐr ，０，−Ｐr の３値メモリ
が得られる。なお、本発明は前述した実施例に限定され
るものでなく、他にも発明の要旨を逸脱しない範囲で種
々の変形や応用が可能である。
３値メモリの例である。合成ヒステリシスの残留分極を
Ｐr とすれば、分極が＋Ｐr ，０，−Ｐr の３値メモリ
が得られる。なお、本発明は前述した実施例に限定され
るものでなく、他にも発明の要旨を逸脱しない範囲で種
々の変形や応用が可能である。
【００２２】
【発明の効果】以上詳述したように、本発明によれば、
格納する情報を非破壊読み出しができ、高寿命化され、
且つ集積化に好適する強誘電体メモリ装置を提供するこ
とができる。
格納する情報を非破壊読み出しができ、高寿命化され、
且つ集積化に好適する強誘電体メモリ装置を提供するこ
とができる。
【図１】（Ａ）及び（Ｃ）はそれぞれ第１実施例の構成
を示す図であり、（Ｂ）及び（Ｄ）はそれぞれ読み出し
ドライブ信号波形図である。
を示す図であり、（Ｂ）及び（Ｄ）はそれぞれ読み出し
ドライブ信号波形図である。
【図２】本発明で用いるツイスティドヒステリシスを示
す図である。
す図である。
【図３】２種類の強誘電体キャパシタのヒステリシス特
性図である。
性図である。
【図４】（Ａ）は第１実施例の適用されたメモリ回路の
構成を示すブロック図であり、（Ｂ）は読み出しドライ
ブ信号波形図である。
構成を示すブロック図であり、（Ｂ）は読み出しドライ
ブ信号波形図である。
【図５】本発明の第２実施例としてのツイスティドヒス
テリシスによる多値メモリを説明するための図である。
テリシスによる多値メモリを説明するための図である。
ＣA ，ＣB …強誘電体キャパシタ、 １１，２１…下部
電極、 １２，２２…強誘電体膜、 １３，２３…上部
電極、 ３１，３２…切換スイッチ、 ４１…マトリッ
クスメモリ、 ４２…書き込み回路、 ４３…行切換制
御部、 ４４…列切換制御部、 ４５…切換回路、 ４
６…読み出し回路。
電極、 １２，２２…強誘電体膜、 １３，２３…上部
電極、 ３１，３２…切換スイッチ、 ４１…マトリッ
クスメモリ、 ４２…書き込み回路、 ４３…行切換制
御部、 ４４…列切換制御部、 ４５…切換回路、 ４
６…読み出し回路。
Claims (1)
- 【請求項１】 情報が強誘電体膜に書き込まれる第１の
強誘電体キャパシタを含むメモリセルと、 前記第１の強誘電体キャパシタとは異なるヒステリシス
特性を持つ第２の強誘電体キャパシタと、 前記第１の強誘電体キャパシタからの情報の読み出し時
に、前記第２の強誘電体キャパシタを前記第１の強誘電
体キャパシタに対して並列もしくは直列に接続する読み
出し手段と、 を具備することを特徴とする強誘電体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066357A JPH0714380A (ja) | 1993-03-25 | 1993-03-25 | 強誘電体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5066357A JPH0714380A (ja) | 1993-03-25 | 1993-03-25 | 強誘電体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714380A true JPH0714380A (ja) | 1995-01-17 |
Family
ID=13313527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5066357A Pending JPH0714380A (ja) | 1993-03-25 | 1993-03-25 | 強誘電体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714380A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344991B1 (en) | 2000-07-27 | 2002-02-05 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device |
| WO2012113365A1 (de) * | 2011-02-24 | 2012-08-30 | Forschungszentrum Jülich GmbH | Verfahren zum nichtdestruktiven auslesen resistiver speicherelemente |
| JP2014204146A (ja) * | 2013-04-01 | 2014-10-27 | 富士通セミコンダクター株式会社 | 論理回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112217U (ja) * | 1983-01-18 | 1984-07-28 | 斎藤 義信 | 眼鏡わく |
| JPS6046523U (ja) * | 1983-09-07 | 1985-04-02 | 長谷川 好道 | 眼鏡フレ−ム |
| JPS6090421U (ja) * | 1983-11-26 | 1985-06-20 | 古賀 絹子 | 穴付きメガネフレ−ム |
-
1993
- 1993-03-25 JP JP5066357A patent/JPH0714380A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112217U (ja) * | 1983-01-18 | 1984-07-28 | 斎藤 義信 | 眼鏡わく |
| JPS6046523U (ja) * | 1983-09-07 | 1985-04-02 | 長谷川 好道 | 眼鏡フレ−ム |
| JPS6090421U (ja) * | 1983-11-26 | 1985-06-20 | 古賀 絹子 | 穴付きメガネフレ−ム |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344991B1 (en) | 2000-07-27 | 2002-02-05 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device |
| WO2012113365A1 (de) * | 2011-02-24 | 2012-08-30 | Forschungszentrum Jülich GmbH | Verfahren zum nichtdestruktiven auslesen resistiver speicherelemente |
| US9001558B2 (en) | 2011-02-24 | 2015-04-07 | Forschungszentrum Juelich Gmbh | Method for nondestructively reading resistive memory elements |
| JP2014204146A (ja) * | 2013-04-01 | 2014-10-27 | 富士通セミコンダクター株式会社 | 論理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07122661A (ja) | 強誘電体メモリ装置 | |
| US5373463A (en) | Ferroelectric nonvolatile random access memory having drive line segments | |
| JP4603437B2 (ja) | 相補出力型抵抗性メモリセル | |
| US7154768B2 (en) | Non-destructive readout of ferroelectric memories | |
| JP4475098B2 (ja) | 記憶素子及びその駆動方法 | |
| JPH08180673A (ja) | 強誘電体メモリセル及びそのアクセス装置 | |
| JP2006344289A (ja) | 強誘電体記憶装置 | |
| JP3635716B2 (ja) | 不揮発性メモリ | |
| JP2002269973A (ja) | 強誘電体メモリ装置およびその駆動方法 | |
| WO2005106955A1 (ja) | 記憶素子 | |
| US5063539A (en) | Ferroelectric memory with diode isolation | |
| JPH0676562A (ja) | 強誘電体メモリ | |
| JPH0714380A (ja) | 強誘電体メモリ装置 | |
| US7869335B2 (en) | Multiple ferroelectric films | |
| US5291436A (en) | Ferroelectric memory with multiple-value storage states | |
| US6720599B2 (en) | Ferroelectric memory and electronic apparatus | |
| US6760247B2 (en) | Methods and apparatus for flexible memory access | |
| US7142445B2 (en) | Ferroelectric memory device, method of driving the same, and driver circuit | |
| US20010019498A1 (en) | Ferroelectric memory capable of suppressing deterioration of dummy cells and drive method therefor | |
| JPH03108770A (ja) | 強誘電体メモリ | |
| JPH06275062A (ja) | 強誘電体メモリ装置 | |
| US6584009B1 (en) | Memory integrated circuit with improved reliability | |
| JPH05129622A (ja) | 強誘電体メモリ装置 | |
| US7440307B2 (en) | Memory | |
| JP2001222884A (ja) | 不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030401 |