JPH06275062A - 強誘電体メモリ装置 - Google Patents
強誘電体メモリ装置Info
- Publication number
- JPH06275062A JPH06275062A JP5060290A JP6029093A JPH06275062A JP H06275062 A JPH06275062 A JP H06275062A JP 5060290 A JP5060290 A JP 5060290A JP 6029093 A JP6029093 A JP 6029093A JP H06275062 A JPH06275062 A JP H06275062A
- Authority
- JP
- Japan
- Prior art keywords
- read
- ferroelectric
- electric field
- hysteresis
- polarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】非破壊読み出し、高寿命化、集積化に好適する
強誘電体メモリを提供する。 【構成】分極−電界のヒステリシスの非線形部分におい
て、情報の読み出しドライブとして、強誘電体膜に正及
び負の正弦波、三角波、矩形波またはその組み合わせを
印加して、その電流応答の第２高調波成分の位相を検出
することにより前記情報の読み出しを行う読み出し回路
７を具備する。
強誘電体メモリを提供する。 【構成】分極−電界のヒステリシスの非線形部分におい
て、情報の読み出しドライブとして、強誘電体膜に正及
び負の正弦波、三角波、矩形波またはその組み合わせを
印加して、その電流応答の第２高調波成分の位相を検出
することにより前記情報の読み出しを行う読み出し回路
７を具備する。
Description
【０００１】
【産業上の利用分野】本発明は強誘電体材料を情報記録
媒体に用いた強誘電体メモリに関する。
媒体に用いた強誘電体メモリに関する。
【０００２】
【従来の技術】強誘電体材料はヒステリシス特性を有
し、この特性を利用して不揮発性メモリによってデータ
を記憶できることが一般に知られている。強誘電体メモ
リの素子構造としては大別して２通り考えられる。１つ
は単純マトリックス構造で、薄膜の表裏に付設された直
交ストライプ電極の交差点を１つのメモリセルとするも
のであり、構造が簡単で高密度化の可能性が大きい。も
う１つは１つの強誘電体セルに１つのスイッチ素子が設
けられているアクティブマトリックス構造で、構造が複
雑で高密度化に限界がある。
し、この特性を利用して不揮発性メモリによってデータ
を記憶できることが一般に知られている。強誘電体メモ
リの素子構造としては大別して２通り考えられる。１つ
は単純マトリックス構造で、薄膜の表裏に付設された直
交ストライプ電極の交差点を１つのメモリセルとするも
のであり、構造が簡単で高密度化の可能性が大きい。も
う１つは１つの強誘電体セルに１つのスイッチ素子が設
けられているアクティブマトリックス構造で、構造が複
雑で高密度化に限界がある。
【０００３】従来、これらのメモリの読み出し法は選択
セルの再書き込みが必要な分極反転電流を利用する破壊
読み出しを使用している。一方、本出願人による特開平
２−１５４３８９は、単純マトリックス構造メモリにお
いて、強誘電体薄膜自身の自己反転現象（ここでは外部
パルスを印加した時、初期の分極状態に戻る現象を意味
する）を利用して低インピーダンスの書き込み、読み出
しによって非選択セルの影響をおさえながら、書き込み
読み出しを行う方法を開示している。
セルの再書き込みが必要な分極反転電流を利用する破壊
読み出しを使用している。一方、本出願人による特開平
２−１５４３８９は、単純マトリックス構造メモリにお
いて、強誘電体薄膜自身の自己反転現象（ここでは外部
パルスを印加した時、初期の分極状態に戻る現象を意味
する）を利用して低インピーダンスの書き込み、読み出
しによって非選択セルの影響をおさえながら、書き込み
読み出しを行う方法を開示している。
【０００４】
【発明が解決しようとする課題】上記した従来の強誘電
体メモリにあっては、下記に示すいくつかの欠点があ
る。
体メモリにあっては、下記に示すいくつかの欠点があ
る。
【０００５】（１）破壊読み出し法では、分極反転が繰
り返されるために強誘電体の劣化により残留分極が小さ
くなり、メモリとして高寿命化が難かしいといったファ
ティーグの問題がある上に、再書き込みのための複雑な
回路が必要となる。
り返されるために強誘電体の劣化により残留分極が小さ
くなり、メモリとして高寿命化が難かしいといったファ
ティーグの問題がある上に、再書き込みのための複雑な
回路が必要となる。
【０００６】（２）特開平２−１５４３８９に開示した
方法は、単純マトリックスメモリにおける書き込み読み
出し方法として実現の可能性が高いが、自発分極の自己
反転現象に関しては、それを実現するための具体的なメ
カニズムおよびデバイス構造がまだ見い出されていな
い。
方法は、単純マトリックスメモリにおける書き込み読み
出し方法として実現の可能性が高いが、自発分極の自己
反転現象に関しては、それを実現するための具体的なメ
カニズムおよびデバイス構造がまだ見い出されていな
い。
【０００７】本発明の強誘電体メモリ装置はこのような
課題に着目してなされたものであり、前記の問題
（１）、（２）を克服して非破壊読み出し、高寿命化、
集積化に好適する強誘電体メモリ装置を提供することに
ある。
課題に着目してなされたものであり、前記の問題
（１）、（２）を克服して非破壊読み出し、高寿命化、
集積化に好適する強誘電体メモリ装置を提供することに
ある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、基板上に形成された導電体膜から成る
第１電極と、この第１電極上に形成され、情報が書き込
まれる強誘電体膜と、この強誘電体膜上に形成された導
電体膜から成る第２電極とを具備する強誘電体メモリ装
置において、分極−電界のヒステリシスの非線形部分に
おいて、前記情報の読み出しドライブとして、前記強誘
電体膜に正及び負の正弦波、三角波、矩形波またはその
組み合わせを印加して、その電流応答の第２高調波成分
の位相を検出することにより前記情報の読み出しを行う
読み出し手段を具備する。
めに、本発明は、基板上に形成された導電体膜から成る
第１電極と、この第１電極上に形成され、情報が書き込
まれる強誘電体膜と、この強誘電体膜上に形成された導
電体膜から成る第２電極とを具備する強誘電体メモリ装
置において、分極−電界のヒステリシスの非線形部分に
おいて、前記情報の読み出しドライブとして、前記強誘
電体膜に正及び負の正弦波、三角波、矩形波またはその
組み合わせを印加して、その電流応答の第２高調波成分
の位相を検出することにより前記情報の読み出しを行う
読み出し手段を具備する。
【０００９】
【作用】すなわち、本発明の強誘電体メモリ装置におい
ては、分極−電界のヒステリシスの非線形部分におい
て、情報の読み出しドライブとして、強誘電体膜に正及
び負の正弦波、三角波、矩形波またはその組み合わせを
印加して、その電流応答の第２高調波成分の位相を検出
することにより情報の読み出しを行う。
ては、分極−電界のヒステリシスの非線形部分におい
て、情報の読み出しドライブとして、強誘電体膜に正及
び負の正弦波、三角波、矩形波またはその組み合わせを
印加して、その電流応答の第２高調波成分の位相を検出
することにより情報の読み出しを行う。
【００１０】
【実施例】まず、本発明の実施例の概略を説明する。本
実施例の強誘電体メモリ装置は、基板上に形成された導
電体膜から成る第１電極と、この第１電極上に形成され
た強誘電体膜と、この強誘電体膜上に形成された導電体
膜から成る第２電極とを具備し、前記強誘電体膜には書
き込み手段によって格納すべき情報が書き込まれてい
る。そして、後述する読み出し回路は、分極−電界のヒ
ステリシスの非線形曲線部分（図２参照）において、情
報の読み出しドライブとして、前記強誘電体膜に正及び
負の正弦波、三角波、矩形波またはその組み合わせを印
加して、その電流応答の第２高調波成分の位相を検出す
ることにより該情報を非破壊的に読み出す。
実施例の強誘電体メモリ装置は、基板上に形成された導
電体膜から成る第１電極と、この第１電極上に形成され
た強誘電体膜と、この強誘電体膜上に形成された導電体
膜から成る第２電極とを具備し、前記強誘電体膜には書
き込み手段によって格納すべき情報が書き込まれてい
る。そして、後述する読み出し回路は、分極−電界のヒ
ステリシスの非線形曲線部分（図２参照）において、情
報の読み出しドライブとして、前記強誘電体膜に正及び
負の正弦波、三角波、矩形波またはその組み合わせを印
加して、その電流応答の第２高調波成分の位相を検出す
ることにより該情報を非破壊的に読み出す。
【００１１】以上のような構成の強誘電体メモリによれ
ば、読み出しドライブ電圧の印加により、２値のメモリ
状態“１”、“０”を判別して蓄積された情報は非破壊
読み出しされるので該情報が失われることがなく、した
がって再書き込み回路が不要になる。以下、裏付けとな
る現象論的理論解析方法を示す。今、Ｍ、Ｎ個の原子が
並んだ二次元格子モデルを考える。ここで、（ｍ、ｎ）
番目の原子の双極子モーメントｐm,n とし、外部電界の
強さをｅとすれば、全自由エネルギーｆは、
ば、読み出しドライブ電圧の印加により、２値のメモリ
状態“１”、“０”を判別して蓄積された情報は非破壊
読み出しされるので該情報が失われることがなく、した
がって再書き込み回路が不要になる。以下、裏付けとな
る現象論的理論解析方法を示す。今、Ｍ、Ｎ個の原子が
並んだ二次元格子モデルを考える。ここで、（ｍ、ｎ）
番目の原子の双極子モーメントｐm,n とし、外部電界の
強さをｅとすれば、全自由エネルギーｆは、
【００１２】
【数１】
【００１３】で与えられる。ここで、κ1 、κ2 、κ3
は双極子間の相互作用係数、αは温度関数でα＝ａ（Ｔ
−Ｔ0 ）（但しａ＞０、Ｔ0 はキュリー温度）である。
ここでは強誘電相を考慮するのでα＜０、β＞０であ
る。次に強誘電体の分極反転では個々の双極子モーメン
トを求めるとき、その動きに遅れを引き起こす粘性を考
えなければならない。双極子モーメントの時間変化に対
し粘性を考慮した式は、
は双極子間の相互作用係数、αは温度関数でα＝ａ（Ｔ
−Ｔ0 ）（但しａ＞０、Ｔ0 はキュリー温度）である。
ここでは強誘電相を考慮するのでα＜０、β＞０であ
る。次に強誘電体の分極反転では個々の双極子モーメン
トを求めるとき、その動きに遅れを引き起こす粘性を考
えなければならない。双極子モーメントの時間変化に対
し粘性を考慮した式は、
【００１４】
【数２】 となる。γは粘性係数を示す。（１）式を（２）式に代
入し、解を求めることでパルス電界のスイッチング応答
がシミュレーションできる。
入し、解を求めることでパルス電界のスイッチング応答
がシミュレーションできる。
【００１５】各時刻に於けるＭ×Ｎ個の双極子モーメン
トの解を得て、分極Ｐ＝Σｐm,n を計算することで求ま
り、その電流応答はｉ＝ｄＰ／ｄｔを計算すれば良い。
また電流応答の第２高周波の振幅と位相は、電流応答の
フーリエ交換から求めることができる。本発明の第１実
施例を以下に説明する。
トの解を得て、分極Ｐ＝Σｐm,n を計算することで求ま
り、その電流応答はｉ＝ｄＰ／ｄｔを計算すれば良い。
また電流応答の第２高周波の振幅と位相は、電流応答の
フーリエ交換から求めることができる。本発明の第１実
施例を以下に説明する。
【００１６】図１はバイアス電界を加えながら第２高調
波の読み出しをする場合のブロック図であり、強誘電体
キャパシタからなるマトリックスメモリセル１、情報を
書き込むための書き込み回路５、バイアス電界を加えな
がら読み出しパルスを印加し、その電流応答の第２高調
波成分の振幅と位相を検出する読み出し回路７から構成
されている。各メモリセル部は、同じヒステリシス特性
をもつ強誘電体キャパシタからなる。
波の読み出しをする場合のブロック図であり、強誘電体
キャパシタからなるマトリックスメモリセル１、情報を
書き込むための書き込み回路５、バイアス電界を加えな
がら読み出しパルスを印加し、その電流応答の第２高調
波成分の振幅と位相を検出する読み出し回路７から構成
されている。各メモリセル部は、同じヒステリシス特性
をもつ強誘電体キャパシタからなる。
【００１７】まず、書き込み回路５と、行切換制御部２
及び列切換制御部３によってマトリックスメモリの各セ
ル１に抗電界ｅc より大きく、分極反転するスイッチン
グ時間（分極反転電流の最大値の１／１０の大きさの値
になる時間）より十分長いパルス幅の電圧を印加するこ
とで、各セルに分極方向の書き込みが行なわれる。
及び列切換制御部３によってマトリックスメモリの各セ
ル１に抗電界ｅc より大きく、分極反転するスイッチン
グ時間（分極反転電流の最大値の１／１０の大きさの値
になる時間）より十分長いパルス幅の電圧を印加するこ
とで、各セルに分極方向の書き込みが行なわれる。
【００１８】次に、情報を読み出すために切換回路４に
よって読み出し回路７が動作する様に設定される。そし
て、行切換制御部２及び列切換制御部３によって、選択
されたセル１の情報を読み出すべく、選択されたセル１
に抗電界より小さいバイアス電界を加えながら、正及び
負の１サイクル以上の正弦波、三角波、矩形波及びそれ
らの組み合せ波形を印加する。そして、その電流応答を
電流・電圧変換回路（Ｉ／Ｖ）９によって電流・電圧変
換し、第２高調波成分をバンドパスフィルタ（ＢＰＦ）
１０で取り出す。この後、バンドパスフィルタ（ＢＰ
Ｆ）１０の出力の位相と、第２高調波基準波発生回路８
からの基準波の位相とを比較することで位相差を検出
し、メモリ状態“１”、“０”を判別する。
よって読み出し回路７が動作する様に設定される。そし
て、行切換制御部２及び列切換制御部３によって、選択
されたセル１の情報を読み出すべく、選択されたセル１
に抗電界より小さいバイアス電界を加えながら、正及び
負の１サイクル以上の正弦波、三角波、矩形波及びそれ
らの組み合せ波形を印加する。そして、その電流応答を
電流・電圧変換回路（Ｉ／Ｖ）９によって電流・電圧変
換し、第２高調波成分をバンドパスフィルタ（ＢＰＦ）
１０で取り出す。この後、バンドパスフィルタ（ＢＰ
Ｆ）１０の出力の位相と、第２高調波基準波発生回路８
からの基準波の位相とを比較することで位相差を検出
し、メモリ状態“１”、“０”を判別する。
【００１９】図２は抗電界より小さいバイアス電界ｅを
加えながら正弦波のドライブをした時の第２高調波読み
出しのシミュレーション結果を示す。図２（ａ）、
（ｂ）、（ｃ）はメモリ状態が“１”のときバイアス電
界を加えた場合のヒステリシスの非線形部における電流
応答の第２高調波成分の振幅と位相及びヒステリシスで
ある。図２（ｄ）、（ｅ）、（ｆ）はメモリ状態が
“０”の場合を示す。
加えながら正弦波のドライブをした時の第２高調波読み
出しのシミュレーション結果を示す。図２（ａ）、
（ｂ）、（ｃ）はメモリ状態が“１”のときバイアス電
界を加えた場合のヒステリシスの非線形部における電流
応答の第２高調波成分の振幅と位相及びヒステリシスで
ある。図２（ｄ）、（ｅ）、（ｆ）はメモリ状態が
“０”の場合を示す。
【００２０】また、図３にはバイアス電界がゼロの場合
のシミュレーション結果を示す。図２から第２高調波の
位相はドライブ波形に対し、メモリ状態“１”、“０”
で正及び負の値をとることがわかり、“１”と“０”を
判別できる。
のシミュレーション結果を示す。図２から第２高調波の
位相はドライブ波形に対し、メモリ状態“１”、“０”
で正及び負の値をとることがわかり、“１”と“０”を
判別できる。
【００２１】また、本実施例によるバイアス電界を加え
た場合（図２（ａ））の方がバイアス電界がゼロの場合
（図３（ａ））より、第２高調波成分の振幅が大きな値
をもち読み出し時のＳ／Ｎが改善される。
た場合（図２（ａ））の方がバイアス電界がゼロの場合
（図３（ａ））より、第２高調波成分の振幅が大きな値
をもち読み出し時のＳ／Ｎが改善される。
【００２２】次に、第２実施例を説明する。図４
（ａ）、（ｂ）に示す様に分極−電界ヒステリシスの非
線形特性部（Ａ，Ｂ，Ｃ，Ｄ）を４ヶ所以上もつ強誘電
体薄膜（例えば強誘電相−強誘電相転移（同型相転移）
をおこす材料（ＮＨ3 ）4 Ｈ（ＳＯ4 ）2 等）を用い
る。図４のヒステリシスをここではツイステッドヒステ
リシスと呼ぶ。読み出し波形の条件は、正の最大振幅ｅ
0 が抗電界ｅc より小さく、負の最大振幅ｅ1 は、正の
最大振幅ｅ0 とｅ′より小さいことである。メモリ状態
“１”における小電圧に対し、非線形部Ａを含んでいる
ため第２高調波成分の振幅が大きな値をもち読み出し時
のＳ／Ｎが従来の一般的ヒステリシス（図３（ｃ））に
比べて改善される。
（ａ）、（ｂ）に示す様に分極−電界ヒステリシスの非
線形特性部（Ａ，Ｂ，Ｃ，Ｄ）を４ヶ所以上もつ強誘電
体薄膜（例えば強誘電相−強誘電相転移（同型相転移）
をおこす材料（ＮＨ3 ）4 Ｈ（ＳＯ4 ）2 等）を用い
る。図４のヒステリシスをここではツイステッドヒステ
リシスと呼ぶ。読み出し波形の条件は、正の最大振幅ｅ
0 が抗電界ｅc より小さく、負の最大振幅ｅ1 は、正の
最大振幅ｅ0 とｅ′より小さいことである。メモリ状態
“１”における小電圧に対し、非線形部Ａを含んでいる
ため第２高調波成分の振幅が大きな値をもち読み出し時
のＳ／Ｎが従来の一般的ヒステリシス（図３（ｃ））に
比べて改善される。
【００２３】次に第３実施例を説明する。図５（ａ）及
び（ｂ）は、初期の温度Ｔ1 におけるヒステリシスがレ
ーザ光の照射等によって温度Ｔ2 （Ｔ2 ＞Ｔ1 ）に上昇
した時のヒステリシスおよびその実施例の回路図であ
る。図５（ａ）において、Ｐｒ、Ｐｒ′は残留分極であ
り、Ｐｒ＞Ｐｒ′の関係がある。また、ｅc 、ｅc ′は
抗電界であり、ｅb はバイアス電界である。ここで、ｅ
c ＞ｅc ′＞ｅb である。又、図５（ｂ）において、５
１は強誘電体キャパシタ、５２はスイッチングＭＯＳト
ランジスタであり、５３はビット線であり、５４はワー
ド線である。
び（ｂ）は、初期の温度Ｔ1 におけるヒステリシスがレ
ーザ光の照射等によって温度Ｔ2 （Ｔ2 ＞Ｔ1 ）に上昇
した時のヒステリシスおよびその実施例の回路図であ
る。図５（ａ）において、Ｐｒ、Ｐｒ′は残留分極であ
り、Ｐｒ＞Ｐｒ′の関係がある。また、ｅc 、ｅc ′は
抗電界であり、ｅb はバイアス電界である。ここで、ｅ
c ＞ｅc ′＞ｅb である。又、図５（ｂ）において、５
１は強誘電体キャパシタ、５２はスイッチングＭＯＳト
ランジスタであり、５３はビット線であり、５４はワー
ド線である。
【００２４】非破壊的な第２高調波読み出しの条件は、
メモリ状態“１”において、温度Ｔ1 、Ｔ2 のヒステリ
シスのそれぞれの抗電界ｅc 、ｅc ′よりも小さく、温
度Ｔ2 のヒステリシスの非線形部Ｂの部分を含むように
バイアス電界ｅb を加えながら、小電圧の１サイクル以
上正弦波等を印加すれば良い。この様に、レーザー光を
強誘電体膜に照射するかまたは発熱素子を具備した強誘
電体膜を用いて強誘電体膜に温度変化を与えることで、
より小さいバイアス電界で、Ｓ／Ｎ比のよい第２高調波
の非破壊読み出しが可能となる。
メモリ状態“１”において、温度Ｔ1 、Ｔ2 のヒステリ
シスのそれぞれの抗電界ｅc 、ｅc ′よりも小さく、温
度Ｔ2 のヒステリシスの非線形部Ｂの部分を含むように
バイアス電界ｅb を加えながら、小電圧の１サイクル以
上正弦波等を印加すれば良い。この様に、レーザー光を
強誘電体膜に照射するかまたは発熱素子を具備した強誘
電体膜を用いて強誘電体膜に温度変化を与えることで、
より小さいバイアス電界で、Ｓ／Ｎ比のよい第２高調波
の非破壊読み出しが可能となる。
【００２５】以上説明したように、本実施例において
は、非破壊的でかつ第２高調波成分のＳ／Ｎが大きくな
るように蓄積された情報を読み出すことができるので、
破壊読み出しの場合のように失われた情報を再書き込み
するための複雑な回路が不要である。また小電圧の読み
出しであるため、使用に伴うファティーグによる性能劣
化も少なく高寿命で高性能な強誘電体メモリを提供する
ことができる。本発明は前述した上記実施例に限定され
るものでなく、他にも発明の要旨を逸脱しない範囲で種
々の変形や応用が可能であることは勿論である。
は、非破壊的でかつ第２高調波成分のＳ／Ｎが大きくな
るように蓄積された情報を読み出すことができるので、
破壊読み出しの場合のように失われた情報を再書き込み
するための複雑な回路が不要である。また小電圧の読み
出しであるため、使用に伴うファティーグによる性能劣
化も少なく高寿命で高性能な強誘電体メモリを提供する
ことができる。本発明は前述した上記実施例に限定され
るものでなく、他にも発明の要旨を逸脱しない範囲で種
々の変形や応用が可能であることは勿論である。
【００２６】
【発明の効果】以上詳述した様に、本発明によれば格納
する情報の非破壊読み出しが可能となり、高寿命化かつ
集積化に好適する強誘電体メモリ装置を提供できる。
する情報の非破壊読み出しが可能となり、高寿命化かつ
集積化に好適する強誘電体メモリ装置を提供できる。
【図１】バイアス電界を加えながら第２高調波の読み出
しをする場合のブロック図である。
しをする場合のブロック図である。
【図２】第１実施例において抗電界より小さいバイアス
電界ｅb を加えながら正弦波のドライブをした時の第２
高調波読み出しのシミュレーション結果を示す図であ
る。
電界ｅb を加えながら正弦波のドライブをした時の第２
高調波読み出しのシミュレーション結果を示す図であ
る。
【図３】バイアス電界がゼロの場合のシミュレーション
結果を示す図である。
結果を示す図である。
【図４】第２実施例のシミュレーション結果を示す図で
ある。
ある。
【図５】第３実施例のシミュレーション結果を示す図で
ある。
ある。
１…マトリックスメモリセル、２…行切換制御部、３…
列切換制御部、４…切換回路、５…書き込み回路、６…
読み出しドライバー、７…読み出し回路、８…基準波発
生回路、９…電流・電圧変換回路（Ｉ／Ｖ）、１０…バ
ンドパスフィルタ（ＢＰＦ）、１１…位相比較回路。
列切換制御部、４…切換回路、５…書き込み回路、６…
読み出しドライバー、７…読み出し回路、８…基準波発
生回路、９…電流・電圧変換回路（Ｉ／Ｖ）、１０…バ
ンドパスフィルタ（ＢＰＦ）、１１…位相比較回路。
Claims (1)
- 【請求項１】 基板上に形成された導電体膜から成る第
１電極と、 この第１電極上に形成され、情報が書き込まれる強誘電
体膜と、 この強誘電体膜上に形成された導電体膜から成る第２電
極とを具備する強誘電体メモリ装置において、 分極−電界のヒステリシスの非線形部分において、前記
情報の読み出しドライブとして、前記強誘電体膜に正及
び負の正弦波、三角波、矩形波またはその組み合わせを
印加して、その電流応答の第２高調波成分の位相を検出
することにより前記情報の読み出しを行う読み出し手段
を具備することを特徴とする強誘電体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060290A JPH06275062A (ja) | 1993-03-19 | 1993-03-19 | 強誘電体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060290A JPH06275062A (ja) | 1993-03-19 | 1993-03-19 | 強誘電体メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275062A true JPH06275062A (ja) | 1994-09-30 |
Family
ID=13137886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5060290A Pending JPH06275062A (ja) | 1993-03-19 | 1993-03-19 | 強誘電体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275062A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043070A1 (en) * | 2000-11-27 | 2002-05-30 | Thin Film Electronics Asa | A method for non-destructive readout and apparatus for use with the method |
| WO2002069340A1 (en) * | 2001-02-26 | 2002-09-06 | Thin Film Electronics Asa | Non-destructive readout |
| EP1339070A1 (de) * | 2002-02-25 | 2003-08-27 | Infineon Technologies AG | Verfahren zum Auslesen des Inhalts einer Speicherzelle zum Speichern von Daten |
| US7266007B2 (en) | 2004-03-26 | 2007-09-04 | Seiko Epson Corporation | Device structure of ferroelectric memory and nondestructive reading method |
| JP2014067477A (ja) * | 2012-09-25 | 2014-04-17 | Palo Alto Research Center Inc | 強誘電体メモリの読み込みを行うシステムおよび方法 |
-
1993
- 1993-03-19 JP JP5060290A patent/JPH06275062A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043070A1 (en) * | 2000-11-27 | 2002-05-30 | Thin Film Electronics Asa | A method for non-destructive readout and apparatus for use with the method |
| US6804139B2 (en) | 2000-11-27 | 2004-10-12 | Thin Film Electronics Asa | Method for non-destructive readout and apparatus for use with the method |
| AU2002223164B2 (en) * | 2000-11-27 | 2005-02-17 | Thin Film Electronics Asa | A method for non-destructive readout and apparatus for use with the method |
| CN1329920C (zh) * | 2000-11-27 | 2007-08-01 | 薄膜电子有限公司 | 用于非破坏性读出的方法和使用该方法的设备 |
| WO2002069340A1 (en) * | 2001-02-26 | 2002-09-06 | Thin Film Electronics Asa | Non-destructive readout |
| US6937499B2 (en) | 2001-02-26 | 2005-08-30 | Per-Erik Nordal | Non-destructive readout |
| CN100367403C (zh) * | 2001-02-26 | 2008-02-06 | 薄膜电子有限公司 | 被选存储单元非破坏性读出的方法及设备 |
| EP1339070A1 (de) * | 2002-02-25 | 2003-08-27 | Infineon Technologies AG | Verfahren zum Auslesen des Inhalts einer Speicherzelle zum Speichern von Daten |
| US7266007B2 (en) | 2004-03-26 | 2007-09-04 | Seiko Epson Corporation | Device structure of ferroelectric memory and nondestructive reading method |
| JP2014067477A (ja) * | 2012-09-25 | 2014-04-17 | Palo Alto Research Center Inc | 強誘電体メモリの読み込みを行うシステムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396455A (en) | Magnetic non-volatile random access memory | |
| JPH07122661A (ja) | 強誘電体メモリ装置 | |
| US7154768B2 (en) | Non-destructive readout of ferroelectric memories | |
| US6363002B1 (en) | Ferroelectric memory with bipolar drive pulses | |
| AU2002233838B2 (en) | Non-destructive readout | |
| JP2007087579A (ja) | メモリマトリックスのアドレス指定 | |
| JP2007242228A (ja) | 強誘電体ランダムアクセスメモリ装置の製造方法 | |
| JPH10125078A (ja) | 半導体メモリ装置及びそのアクセス方法 | |
| JP3848772B2 (ja) | 強誘電体ランダムアクセスメモリ装置及びメモリセルのデータ書込／読出方法 | |
| KR20070006909A (ko) | 강유전성 및 일렉트릿 메모리 셀 및 소자들의 바이모달동작 | |
| US5530667A (en) | Ferroelectric memory device | |
| JPH06275062A (ja) | 強誘電体メモリ装置 | |
| JP2004303293A (ja) | 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置 | |
| JP3720983B2 (ja) | 強誘電体メモリ | |
| JP4187664B2 (ja) | 強誘電体抵抗器不揮発性メモリアレイ | |
| JP2002269973A (ja) | 強誘電体メモリ装置およびその駆動方法 | |
| TWI255460B (en) | Increasing the read signal in ferroelectric memories | |
| JP3944450B2 (ja) | 非破壊的読出しの方法とこの方法を利用する装置 | |
| JPH05129622A (ja) | 強誘電体メモリ装置 | |
| JPH0793968A (ja) | 強誘電体メモリ装置 | |
| JPH0714380A (ja) | 強誘電体メモリ装置 | |
| US6870753B2 (en) | Ferroelectric memory | |
| JPH06131866A (ja) | 強誘電体メモリ装置 | |
| US20050078507A1 (en) | Ferroelectric memory device, method of driving the same, and driver circuit | |
| JPH0582800A (ja) | 強誘電体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030401 |