KR102408494B1 - 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 - Google Patents

전기장을 이용한 전류 경로 제어 방법 및 전자 소자 Download PDF

Info

Publication number
KR102408494B1
KR102408494B1 KR1020190098937A KR20190098937A KR102408494B1 KR 102408494 B1 KR102408494 B1 KR 102408494B1 KR 1020190098937 A KR1020190098937 A KR 1020190098937A KR 20190098937 A KR20190098937 A KR 20190098937A KR 102408494 B1 KR102408494 B1 KR 102408494B1
Authority
KR
South Korea
Prior art keywords
electrodes
region
active layers
electric field
electrode
Prior art date
Application number
KR1020190098937A
Other languages
English (en)
Other versions
KR20210020207A (ko
Inventor
손종화
손종역
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020190098937A priority Critical patent/KR102408494B1/ko
Publication of KR20210020207A publication Critical patent/KR20210020207A/ko
Priority to KR1020220062942A priority patent/KR102631956B1/ko
Application granted granted Critical
Publication of KR102408494B1 publication Critical patent/KR102408494B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Plasma & Fusion (AREA)

Abstract

본 발명의 일 실시예는, 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들; 상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며, 상기 제1 방향으로 서로 이격되어 배열된 복수의 제2 전극들; 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에서, 상기 복수의 제1 전극들과 상기 제2 전극들의 중첩영역들에 배치되어 평면상에서 격자패턴을 이루는 활성층들; 및 상기 평면상에서, 상기 활성층들 사이에 위치하는 절연부;를 포함하고, 상기 활성층들은 자발 분극성 재료를 포함하고, 상기 활성층들 각각에는 대응하는 제1 전극과 제2 전극에 인가되는 전압에 의해 전류가 흐를 수 있는 가변채널이 선택적으로 형성되는 전자 소자를 개시한다.

Description

전기장을 이용한 전류 경로 제어 방법 및 전자 소자{Controlling method for electric current path using electric field and electric device}
본 발명의 실시예들은 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 에 관한 것이다.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.
또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.
이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를 들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 전자 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.
예를 들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.
최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.
이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전기 회로를 구현하고 제어하는데 한계가 있다.
본 발명의 실시예들은, 다양한 용도에 용이하게 적용할 수 있는 전류 경로 제어 방법 및 전자 소자를 제공한다.
본 발명의 일 실시예는, 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들; 상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며, 상기 제1 방향으로 서로 이격되어 배열된 복수의 제2 전극들; 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에서, 상기 복수의 제1 전극들과 상기 제2 전극들의 중첩영역들에 배치되어 평면상에서 격자패턴을 이루는 활성층들; 및 상기 평면상에서, 상기 활성층들 사이에 위치하는 절연부;를 포함하고, 상기 활성층들은 자발 분극성 재료를 포함하고, 상기 활성층들 각각에는 대응하는 제1 전극과 제2 전극에 인가되는 전압에 의해 전류가 흐를 수 있는 가변채널이 선택적으로 형성되는 전자 소자를 개시한다.
본 실시예에 있어서, 상기 복수의 제1 전극들 각각은 상기 제2 전극을 향하도록 돌출되고 상기 제1 방향을 따라 연장된 제1 돌출부를 포함하고, 상기 복수의 제2 전극들 각각은 상기 제1 전극을 향하도록 돌출되고 상기 제2 방향을 따라 연장된 제2 돌출부를 포함하며, 상기 활성층들 각각은, 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 제1 영역과 상기 제1 영역 주변의 제2 영역을 포함하고, 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작을 수 있다.
본 실시예에 있어서, 상기 제2 영역은 제1 분극을 가지고, 상기 제1 영역은 대응하는 제1 전극과 제2 전극으로의 전압 인가에 의해 선택적으로 상기 제1 분극 또는 상기 제1 분극과 상이한 제2 분극을 가질 수 있다.
본 실시예에 있어서, 상기 제1 영역이 상기 제2 분극을 가질 때, 상기 제1 영역과 상기 제2 영역의 경계에는 수직방향으로 상기 가변 채널이 형성될 수 있다.
본 실시예에 있어서, 상기 절연부는 상기 활성층들의 측면들과 접할 수 있다.
본 실시예에 있어서, 상기 복수의 제1 전극들과 상기 복수의 제2 전극들에는 독립적으로 전압이 인가될 수 있다.
본 발명의 다른 실시예는, 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들, 상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며 상기 제1 방향으로 서로 이격된 복수의 제2 전극들, 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에서, 상기 복수의 제1 전극들과 상기 제2 전극들의 중첩영역들에 배치되어 평면상에서 격자패턴을 이루는 활성층들 및 상기 평면상에서, 상기 활성층들 사이에 위치하는 절연부를 포함하는 전자 소자에 있어서, 상기 복수의 제1 전극들과 상기 복수의 제2 전극들을 통해, 상기 중첩영역들 중 적어도 어느 하나에 제1 전기장을 발생시키는 단계; 상기 제1 전기장에 의해, 상기 중첩영역들 중 적어도 어느 하나에서 활성층의 일부의 분극 방향이 변경되어, 상기 활성층이 서로 상이한 분극을 가지는 제1 영역과 제2 영역으로 구획되는 단계; 및 상기 제1 영역과 상기 제2 영역의 경계에 전류가 흐를 수 있는 가변 채널이 형성되는 단계;를 포함하는 전기장을 이용한 전류 경로 제어 방법을 개시한다.
본 실시예에 있어서, 상기 복수의 제1 전극들 각각은 상기 복수의 제2 전극들을 향하도록 돌출된 제1 돌출부를 포함하고, 상기 복수의 제2 전극들 각각은 상기 복수의 제1 전극들을 향하도록 돌출된 제2 돌출부를 포함하며, 상기 제1 영역은 수직방향으로 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 영역으로, 상기 가변 채널은 상기 제1 영역과 상기 제2 영역의 경계에서 상기 수직방향으로 형성될 수 있다.
본 실시예에 있어서, 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작을 수 있다.
본 실시예에 있어서, 상기 절연부는 상기 활성층들의 측면과 접할 수 있다.
본 실시예에 있어서, 상기 복수의 제1 전극들과 상기 복수의 제2 전극들을 통해, 상기 중첩영역들 중 적어도 어느 하나에 제2 전기장을 발생시키는 단계를 더 포함하고, 상기 제2 전기장에 의해 상기 가변 채널이 소멸할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명에 관한 전류 경로 제어 방법 및 전자 소자는 다양한 용도에 용이하게 적용할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 평면도이다.
도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 3 및 도 4는 도 2의 A 부분의 일 예를 개략적으로 도시한 단면도들이다.
도 5는 도 1에서 하나의 제1 전극과 하나의 제2 전극의 교차영역을 개략적으로 도시한 평면도이다.
도 6은 도 1의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 전자 소자의 일 예를 개략적으로 도시한 평면도이고, 도 2는 도 1의 I-I'단면의 일 예를 개략적으로 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전자소자(100)는 제1 방향(X)으로 연장되고 제1 방향(X)과 수직한 제2 방향(Y)으로 서로 이격되어 배열된 복수의 제1 전극(110)들, 제2 방향(Y)으로 연장되어 복수의 제1 전극(110)들과 교차하며 제1 방향(X)으로 서로 이격되어 배열된 복수의 제2 전극(120), 복수의 제1 전극(110)들과 복수의 제2 전극(120)들의 중첩영역(A)들에 배치된 활성층(130)들 및 활성층(130)들 사이에 위치하는 절연부(134)를 포함할 수 있다.
복수의 제1 전극(110)들과 복수의 제2 전극(120)들은 플래티넘, 금, 알루미늄, 은 또는 구리 등과 같은 금속재질, PEDOT:PSS 또는 폴리아닐린(polyaniline)과 같은 도전체 폴리머, 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3*?*SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3
Figure 112019083040537-pat00001
ZnO) 등과 같은 금속 산화물을 포함할 수 있다.
복수의 제1 전극(110)들 각각은 활성층(130)을 향하는 방향으로 돌출된 제1 돌출부(112)를 포함할 수 있다. 제1 돌출부(112)는 대응하는 제1 전극(110)과 동일하게 제1 방향(X)을 따라 연장될 수 있다. 일 예로, 제1 돌출부(112)의 길이는 대응하는 제1 전극(110)의 길이와 동일할 수 있고, 제1 돌출부(112)는 대응하는 제1 전극(110)과 일체로 형성될 수 있다.
복수의 제2 전극(120)들 각각은 활성층(130)을 향하는 방향으로 돌출된 제2 돌출부(122)를 포함할 수 있다. 제2 돌출부(122)는 대응하는 제2 전극(120)과 동일하게 제2 방향(Y)을 따라 연장될 수 있다. 일 예로, 제2 돌출부(122)의 길이는 대응하는 제2 전극(120)의 길이와 동일할 수 있고, 제2 돌출부(122)는 대응하는 제2 전극(120)과 일체로 형성될 수 있다.
활성층(130)들은 복수의 제1 전극(110)들과 복수의 제2 전극(120)들 사이에서, 복수의 제1 전극(110)들과 제2 전극(120)들의 중첩영역(A)들에 배치될 수 있다. 따라서, 활성층(130)들은 평면상에서 격자패턴을 이룰 수 있다.
활성층(130)들은 자발 분극성 재료를 포함할 수 있다. 예를 들면 활성층(130)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(130)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함하여, 전기장의 인가에 따라 분극의 방향을 제어할 수 있으며, 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
일 예로, 활성층(130)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를 들면 BaTiO3, SrTiO3, BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
다른 예로, 활성층(130)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(130)은 CH3NH3PbI3, CH3NH3PbIxCl3-x, MAPbI3, CH3NH3PbIxBr3-x, CH3NH3PbClxBr3-x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3-x, HC(NH2)2PbIxBr3-x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1-yPbI3, (CH3NH3)(HC(NH2)2)1-yPbIxCl3-x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1-yPbClxBr3-x　(0≤x, y≤1)를 포함할 수 있다.
이와 같은 활성층(130)들 각각은 대응하는 제1 전극(110)과 제2 전극(120)에 인가되는 전압에 의해 형성되는 전기장에 의해, 부분적으로 분극 방향이 바뀔 수 있고, 그 결과 전류가 흐르는 통로인 가변채널(도 4의 C)이 형성됨으로써, 제1 전극(110)과 제2 전극(120)은 전기적으로 연결될 수 있다. 이에 관하여서는 도 3 및 도 4에서 자세하게 후술하기로 한다.
한편, 전자 소자(100)의 소형화를 위해서는, 제1 전극(110)들 간의 간격 및 제2 전극(120)들 간의 간격이 감소할 수 밖에 없다. 그 결과, 인접한 활성층(130)들 간의 간격이 줄어들므로, 어느 하나의 활성층(130)에 인가되는 전기장에 의해 인접한 다른 활성층(130)이 영향을 받을 수 있다. 특히, 활성층(130)들이 제1 전극(110) 또는 제2 전극(120)과 동일한 면적을 가지도록 형성된 경우는, 원치 않는 자리에 가변채널(도 4의 C)이 형성되어 전자 소자(100)의 신뢰성이 감소할 수 있다. 이를 방지하기 위해, 활성층(130)들 사이에는 절연부(134)가 위치할 수 있다.
절연부(134)는 평면상에서 활성층(130)들 사이에 위치하고, 활성층(130)들의 측면과 접할 수 있다. 일 예로, 활성층(130)들이 격자패턴을 이룰 때, 절연부(134)는 메쉬형태를 가질 수 있다. 다른 예로, 절연부(134)는 활성층(130)들 과 함께 제1 전극(110)들과 동일한 패턴 또는 제2 전극(120)들과 동일한 패턴을 이룰 수 있다.
이와 같은 절연부(134)는 활성층(130)의 영역을 제1 전극(110)과 제2 전극(120)의 중첩영역(A)에 한정되도록 할 수 있기에, 가변채널(도 4의 C)이 중첩영역(A) 외부에서 형성되는 것을 방지할 수 있다. 따라서, 전자 소자(100)의 크기가 감소하더라도, 전자 소자(100)의 동작 신뢰성이 감소하는 것을 방지할 수 있다. 일 예로, 절연부(134)는 SiO, SiO2, SiO3N4, PbBr, HfO2, TaO5, WO3, ZrO2 등과 같은 물질을 포함할 수 있다.
도 3 및 도 4는 도 2의 A 부분의 일 예를 개략적으로 도시한 단면도들이고, 도 5는 도 1에서 하나의 제1 전극과 하나의 제2 전극의 교차영역을 개략적으로 도시한 평면도이다.
도 3 내지 도 5는 하나의 제1 전극(110)과 하나의 제2 전극(120)의 중첩영역(A)에 대해 설명하지만, 이는 복수의 제1 전극(110)들과 복수의 제2 전극(120)들의 모든 중첩영역(A)들에 동일하게 적용된다.
먼저, 도 3 및 도 5에 도시된 바와 같이, 활성층(130)은, 제1 전극(110)과 제2 전극(120)의 중첩영역(A)에서, 제1 돌출부(112) 및 제2 돌출부(122)와 수직방향(Z)으로 중첩하는 제1 영역(A1)과 제1 영역(A1) 주변의 제2 영역(A2)을 포함한다. 따라서, 제1 영역(A1)에서의 활성층(130)의 두께는 제2 영역(A2)에서의 활성층(130)의 두께보다 작게 된다. 일 예로, 제2 영역(A2)은 제1 영역(A1)을 에워쌀 수 있다.
한편, 앞서 설명한 바와 같이, 활성층(130)은 전기장의 인가에 따라 분극의 방향이 바뀔 수 있고, 인가되던 전기장이 제거되어도 분극 상태를 유지하게 된다. 보다 구체적으로, 제1 전극(110)과 제2 전극(120) 사이에 활성층(130)의 히스테리시스 루프의 전하가 0이 되는 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 활성층(130)의 분극 방향을 바꿀 수 있는데, 이때, 활성층(130)의 도메인(Domain)의 분극 방향을 바꿀 수 있는 전기장의 크기는 활성층(130)의 두께가 두꺼울수록 증가한다.
즉, 제2 영역(A2)의 분극 방향을 바꿀 수 있는 전기장의 크기는 제2 영역(A2)보다 두께가 얇은 제1 영역(A1)의 분극 방향을 바꿀 수 있는 전기장의 크기보다 크며, 그 결과, 하나의 제1 전극(110)과 하나의 제2 전극(120) 사이에 인가되는 제1 전압에 의해 제1 영역(A1)의 분극 방향이 바뀌더라도, 제2 영역(A2)에서는 활성층(130)의 분극 방향이 바뀌지 않을 수 있다.
따라서, 제1 영역(A1)에서만 분극 방향이 인가되는 전기장에 의해 선택적으로 변경될 수 있는데, 이에 의해 하나의 제1 전극(110)과 하나의 제2 전극(120)이 전기적으로 연결되거나 또는 절연상태를 가질 수 있다.
예를 들어, 도 3에 도시된 바와 같이 제1 영역(A1)과 제2 영역(A2)이 모두 동일하게 제1 방향의 분극을 가진 상태에서는 활성층(130)의 절연성에 의해 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않을 수 있다.
그러나, 도 4에 도시된 바와 같이, 제1 영역(A1)의 분극 방향이 변경된 경우는, 제1 영역(A1)과 제2 영역(A2)의 경계에서 활성층(130)의 단위격자 구조가 국부적으로 변경되면서 제1 영역(A1) 및 제2 영역(A2)과는 상이한 전기적 편극이 발생하며, 이에 의해 자유전자들이 제1 영역(A1)과 제2 영역(A2)의 경계에 축적되어 전류가 흐를 수 있는 가변 채널(C)이 형성됨으로써 제1 전극(110)과 제2 전극(120)은 전기적으로 연결될 수 있다.
상기와 같은 가변 채널(C)은 제1 영역(A1)과 제2 영역(A2)의 경계에 형성되는데, 제1 영역(A1)은 제1 돌출부(112) 및 제2 돌출부(122)의 중첩영역에 의해 정해지므로, 가변 채널(C)이 형성되는 위치 또한 제1 돌출부(112)와 제2 돌출부(122)의 중첩영역에 의해 조절될 수 있다.
한편, 제1 전극(110)과 제2 전극(120)에 제1 영역(A1)의 분극 방향을 되돌리기 위한 제2 전압을 인가하면, 제1 영역(A1)은 다시 제1 방향의 분극을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2) 간의 분극 차이가 없어지게 되고, 제1 영역(A1)과 제2 영역(A2) 사이의 가변 채널(C)은 소멸된다. 이와 같은 상태는 도 3에 도시된 상태와 동일하다. 즉, 활성층(130)에 의해 제1 전극(110)과 제2 전극(120)은 절연상태가 되므로, 제1 전극(110)과 제2 전극(120) 사이에 전압을 인가하더라도, 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않게 된다.
한편, 복수의 제1 전극(110)들과 복수의 제2 전극(120)들에는 독립적으로 전압이 인가될 수 있다. 따라서, 복수의 제1 전극(110)들과 복수의 제2 전극(120)들의 중첩영역(A)들 각각에서 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 소자(100)는 다양한 용도에 이용될 수 있다. 또한, 제1 영역(A1)의 두께가 제2 영역(A2)보다 얇게 형성되므로, 제1 영역(A1)의 분극 방향을 바꾸기 위해 인가되는 전압의 크기를 감소시킬 수 있고, 제1 영역(A1)에서의 분극 방향의 변경이 더욱 빠르게 이루어져 전자 소자(100)의 속도가 향상될 수 있다.
이하에서는 도 3 및 도 4를 참조하여, 전자 소자(100)의 동작에 대하여 보다 자세히 설명하기로 한다. 또한, 전자 소자(100)가 비휘발성 메모리로 사용되는 예를 설명한다.
먼저, 활성층(130)은, 도 3에 도시된 바와 같이, 제1 방향의 분극을 가진 상태일 수 있다. 예를 들어, 제1 영역(A1)과 제2 영역(A2)은 모두 동일하게 제1 방향의 분극을 가질 수 있다. 이와 같은 상태에서, 제1 전극(110)과 제2 전극(120)에 보자 전압(coercive voltage)보다 큰 제1 전압을 인가하면, 도 4에 도시된 바와 같이, 제1 전극(110)과 제2 전극(120) 사이에 발생하는 제1 전기장에 의해 제1 영역(A1)의 분극 방향이 바뀌고, 활성층(130)은 제1 영역(A1)과 제2 영역(A2)으로 구획될 수 있다.
이처럼, 제1 영역(A1)의 분극 방향을 변경한 후에는, 제1 전극(110)과 제2 전극(120)에 전압을 인가하지 않더라도, 제1 영역(A1)의 분극 방향이 다시 변경되지 않고 유지되는데, 이와 같은 상태를 논리 값 '1'이 입력된 것으로 이해할 수 있다.
제1 영역(A1)의 분극 방향이 변경되면, 제1 영역(A1)과 제2 영역(A2) 경계에 가변 채널(C)이 형성되므로, 제1 전극(110)과 제2 전극(120) 사이에 읽기 전압을 인가하면, 쉽게 전류가 흐르게 되며, 이에 의해 논리 값 '1'을 읽을 수 있다. 이때, 읽기 전압에 의해 제1 영역(A1)의 분극 상태가 영향을 받는 것을 방지하기 위해, 읽기 전압은 활성층(130)의 보자 전압(coercive voltage) 보다 작을 수 있다.
한편, 제1 영역(A1)의 분극 방향을 되돌리기 위해 제1 전극(110)과 제2 전극(120)에 제2 전압을 인가하면, 제1 전극(110)과 제2 전극(120) 사이에 발생하는 제2 전기장에 의해 제1 영역(A1)은 제1 방향의 분극을 다시 가질 수 있다. 제2 전압은 활성층(130)의 보자 전압(coercive voltage)보다 클 수 있으며, 제1 전압과 반대의 극성을 가질 수 있다. 이에 의해, 제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일해지고, 가변 채널(C)이 소멸되는데 이와 같은 상태를 논리 값 '0'이 입력된 것으로 볼 수 있다.
제1 영역(A1)과 제2 영역(A2)의 분극 방향이 동일한 경우는, 제1 영역(A1)과 제2 영역(A2) 사이에 가변 채널(C)이 소멸되며, 이에 따라 제1 전극(110)과 제2 전극(120) 사이에 전압을 인가하더라도, 제1 전극(110)과 제2 전극(120) 사이에는 전류가 흐르지 않게 되는바, 이에 의해 논리 값 '0'을 읽을 수 있다.
즉, 본 발명에 따른 전자 소자(100)를 메모리로 사용하는 경우, 하나의 제1 전극(110)과 하나의 제2 전극(120)으로의 전압 인가에 의해 하나의 제1 영역(A1)의 분극 상태를 선택적으로 바꾸고, 이에 따라 생성되거나 소멸되는 가변 채널(C)에 흐르는 전류를 측정하여 논리 값 '1'과 '0'을 읽을 수 있는바, 기존 도메인들의 잔류 분극을 측정하는 방법 보다 데이터 기록 및 재생 속도가 향상될 수 있으며, 논리 값 '1'과 '0'을 읽을 때 흐르는 전류의 크기가 상이하므로 데이터의 가독성이 향상될 수 있다.
한편, 복수의 제1 전극(110)들과 복수의 제2 전극(120)들에는 독립적으로 전원이 인가될 수 있고, 이에 따라 복수의 활성층(130)들에서 선택적으로 가변채널(C)이 생성되거나 소멸될 수 있으므로, 전자 소자(100)의 처리 데이터의 양은 증가할 수 있다.
또한, 본 발명에 의하면 전기장의 인가에 따라 발생하는 가변 채널(C)이 일정한 영역에만 형성될 수 있다. 따라서, 전기장의 인가 시간에 비례하여 분극 상태가 바뀌는 도메인 영역이 증가 또는 확대되는 현상을 일으키지 않고 제한된 위치에서만 가변 채널(C)이 형성되므로, 비휘발성 메모리에 응용할 때 전기장 인가 시간이라는 변수를 고려하지 않아도 되는 장점이 있다. 또한, 격자패턴을 이루는 복수의 활성층(130)들 사이에는 절연부(134)가 위치함으로써, 가변채널(C)이 중첩영역(A) 외부에서 형성되는 것을 방지할 수 있으므로, 전자 소자(100)의 크기가 감소하더라도, 전자 소자(100)의 동작 신뢰성이 감소하는 것을 방지할 수 있다.
뿐만 아니라, 제1 전극(110)과 제2 전극(120)이 적층된 상태로써, 가변 채널(C)은 제1 전극(110)과 제2 전극(120)을 잇는 최단 거리로 수직방향으로 형성되는바, 전자 소자(100)의 크기가 감소하여 집적화가 가능하고, 전자 소자(100)가 매우 빠른 속도로 구동될 수 있다.
한편, 본 발명에 따른 전자 소자(100)는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다. 예를 들어, 가변 채널(C)의 생성 및 소멸에 의해 전류 흐름의 ON/OFF를 제어할 수 있다. 그 밖에, 본 발명에 따른 전자 소자(100)는 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오칩 등 다양한 분야에 적용될 수 있다.
도 6은 도 1의 II-II'단면의 일 예를 개략적으로 도시한 단면도이다. 이하에서는 도 1과 도 6을 함께 참조하여 설명하기로 하며, 앞서 설명한 바와 동일한 내용에 대하여서는 반복하여 설명하지 않고, 차이점만을 설명하기로 한다.
도 1 및 도 6을 참조하면, 전자 소자(100)는 제1 방향(X)으로 연장되고 제1 방향(X)과 수직한 제2 방향(Y)으로 서로 이격되어 배열된 복수의 제1 전극(110)들, 제2 방향(Y)으로 연장되어 복수의 제1 전극(110)들과 교차하며 제1 방향(X)으로 서로 이격되어 배열된 복수의 제2 전극(120), 제2 방향(Y)으로 연장되어 복수의 제1 전극(110)들과 교차하며 제1 방향(X)으로 서로 이격되어 배열된 복수의 제3 전극(140)들을 포함할 수 있다.
즉, 제2 전극(120)들과 제3 전극(140)들은 제1 전극(110)들을 사이에 두고 서로 반대측에서 서로 나란하게 배치될 수 있다. 일 예로, 제2 전극(120)들과 제3 전극(140)들은 수직 방향(Z)으로 중첩하도록 위치할 수 있다. 다른 예로, 제2 전극(120)들과 제3 전극(140)들은 수직 방향(Z)으로 서로 엇갈리게 위치할 수 있다.
제1 전극(110)들과 제2 전극(120)들의 중첩영역들 및, 제1 전극(110)들과 제3 전극(140)들의 중첩영역들에는 활성층(130)들이 각각 배치될 수 있다. 보다 구체적으로, 제1 전극(110)들과 제2 전극(120)들 사이와, 제1 전극(110)들과 제2 전극(140)들 사이에서 활성층(130)들은 격자 패턴을 이루며 배치될 수 있다. 또한, 제1 전극(110)의 양측에 배치된 활성층(130)들 사이에는 절연부(134)가 각각 배치될 수 있다. 절연부(134)는 활성층(130)들의 측면들과 접할 수 있다.
제1 전극(110)들 각각은 서로 반대방향으로 돌출된 한 쌍의 제1 돌출부(112, 114)들을 포함할 수 있으며, 제2 전극(120)들 각각은 제1 전극(110)들을 향하는 방향으로 돌출된 제2 돌출부(122)를 포함하고, 제3 전극(140)들 각각은 제1 전극(110)들을 향하는 방향으로 돌출된 제3 돌출부(142)를 포함할 수 있다.
제1 전극(110)들, 제2 전극(120)들 및 제3 전극(140)들로는 전압이 독립적으로 인가될 수 있다. 따라서, 제1 전극(110)들과 제2 전극(120)들 사이와 제1 전극(110)들과 제3 전극(140)들 사이에 위치한 활성층(130)들 각각에서 가변채널이 생성되거나 소멸될 수 있게 되어, 전자소자(100)의 처리 데이터 양은 더욱 증가할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (13)

  1. 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들;
    상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며, 상기 제1 방향으로 서로 이격되어 배열된 복수의 제2 전극들;
    상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에서, 상기 복수의 제1 전극들과 상기 제2 전극들의 중첩영역들에 배치되어 평면상에서 격자패턴을 이루는 활성층들; 및
    상기 평면상에서, 상기 활성층들 사이에 위치하는 절연부;를 포함하고,
    상기 활성층들은 자발 분극성 재료를 포함하고, 상기 활성층들 각각에는 대응하는 제1 전극과 제2 전극에 인가되는 전압에 의해 전류가 흐를 수 있는 가변채널이 선택적으로 형성되고,
    상기 절연부는 상기 자발 분극성 재료와 상이한 절연물질을 포함하고,
    상기 절연부는 상기 활성층들의 격자패턴을 감싸도록 메쉬 형태를 갖고 상기 활성층과 구별되도록 상기 활성층과 상이한 재료를 포함하도록 형성되는 것을 포함하는 전자 소자.
  2. 제1항에 있어서,
    상기 복수의 제1 전극들 각각은 상기 제2 전극을 향하도록 돌출되고 상기 제1 방향을 따라 연장된 제1 돌출부를 포함하고,
    상기 복수의 제2 전극들 각각은 상기 제1 전극을 향하도록 돌출되고 상기 제2 방향을 따라 연장된 제2 돌출부를 포함하며,
    상기 활성층들 각각은, 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 제1 영역과 상기 제1 영역 주변의 제2 영역을 포함하고, 상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작은 전자 소자.
  3. 제2항에 있어서,
    상기 제2 영역은 제1 분극을 가지고, 상기 제1 영역은 대응하는 제1 전극과 제2 전극으로의 전압 인가에 의해 선택적으로 상기 제1 분극 또는 상기 제1 분극과 상이한 제2 분극을 가지는 전자 소자.
  4. 제3항에 있어서,
    상기 제1 영역이 상기 제2 분극을 가질 때, 상기 제1 영역과 상기 제2 영역의 경계에는 수직방향으로 상기 가변 채널이 형성되는 전자 소자.
  5. 제1항에 있어서,
    상기 절연부는 상기 활성층들의 측면들과 접하는 전자소자.
  6. 제1항에 있어서,
    상기 복수의 제1 전극들과 상기 복수의 제2 전극들에는 독립적으로 전압이 인가되는 전자 소자.
  7. 제1항에 있어서,
    상기 절연부는 SiO, SiO2, SiO3N4, PbBr, HfO2, TaO5, WO3 또는 ZrO2를 포함하는 전자 소자.
  8. 제1 방향으로 연장되고, 상기 제1 방향과 수직한 제2 방향으로 서로 이격되어 배열된 복수의 제1 전극들, 상기 제2 방향으로 연장되어 상기 복수의 제1 전극들과 교차하며 상기 제1 방향으로 서로 이격된 복수의 제2 전극들, 상기 복수의 제1 전극들과 상기 복수의 제2 전극들 사이에서, 상기 복수의 제1 전극들과 상기 제2 전극들의 중첩영역들에 배치되어 평면상에서 격자패턴을 이루는 활성층들 및 상기 평면상에서, 상기 활성층들 사이에 위치하는 절연부를 포함하는 전자 소자에서,
    상기 복수의 제1 전극들과 상기 복수의 제2 전극들을 통해, 상기 중첩영역들 중 적어도 어느 하나에 제1 전기장을 발생시키는 단계;
    상기 제1 전기장에 의해, 상기 중첩영역들 중 적어도 어느 하나에서 활성층의 일부의 분극 방향이 변경되어, 상기 활성층이 서로 상이한 분극을 가지는 제1 영역과 제2 영역으로 구획되는 단계; 및
    상기 제1 영역과 상기 제2 영역의 경계에 전류가 흐를 수 있는 가변 채널이 형성되는 단계;를 포함하고,
    상기 활성층들은 자발 분극성 재료를 포함하고, 절연부는 상기 자발 분극성 재료와 상이한 절연물질을 포함하여 형성되고,
    상기 절연부는 상기 활성층들의 격자패턴을 감싸도록 메쉬 형태를 갖고 상기 활성층과 구별되도록 상기 활성층과 상이한 재료를 포함하도록 형성되는 것을 포함하는,
    전기장을 이용한 전류 경로 제어 방법.
  9. 제8항에 있어서,
    상기 복수의 제1 전극들 각각은 상기 복수의 제2 전극들을 향하도록 돌출된 제1 돌출부를 포함하고, 상기 복수의 제2 전극들 각각은 상기 복수의 제1 전극들을 향하도록 돌출된 제2 돌출부를 포함하며,
    상기 제1 영역은 수직방향으로 상기 제1 돌출부 및 상기 제2 돌출부와 중첩하는 영역으로, 상기 가변 채널은 상기 제1 영역과 상기 제2 영역의 경계에서 상기 수직방향으로 형성되는 전기장을 이용한 전류 경로 제어 방법.
  10. 제9항에 있어서,
    상기 제1 영역의 두께가 상기 제2 영역의 두께보다 작은, 전기장을 이용한 전류 경로 제어 방법.
  11. 제9항에 있어서,
    상기 절연부는 상기 활성층들의 측면과 접하는 전기장을 이용한 전류 경로 제어 방법.
  12. 제9항에 있어서,
    상기 복수의 제1 전극들과 상기 복수의 제2 전극들을 통해, 상기 중첩영역들 중 적어도 어느 하나에 제2 전기장을 발생시키는 단계를 더 포함하고,
    상기 제2 전기장에 의해 상기 가변 채널이 소멸하는, 전기장을 이용한 전류 경로 제어 방법.
  13. 제9항에 있어서,
    상기 절연부는 SiO, SiO2, SiO3N4, PbBr, HfO2, TaO5, WO3 또는 ZrO2를 포함하는 전기장을 이용한 전류 경로 제어 방법.
KR1020190098937A 2019-08-13 2019-08-13 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 KR102408494B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190098937A KR102408494B1 (ko) 2019-08-13 2019-08-13 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR1020220062942A KR102631956B1 (ko) 2019-08-13 2022-05-23 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190098937A KR102408494B1 (ko) 2019-08-13 2019-08-13 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220062942A Division KR102631956B1 (ko) 2019-08-13 2022-05-23 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Publications (2)

Publication Number Publication Date
KR20210020207A KR20210020207A (ko) 2021-02-24
KR102408494B1 true KR102408494B1 (ko) 2022-06-15

Family

ID=74689400

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190098937A KR102408494B1 (ko) 2019-08-13 2019-08-13 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR1020220062942A KR102631956B1 (ko) 2019-08-13 2022-05-23 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220062942A KR102631956B1 (ko) 2019-08-13 2022-05-23 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Country Status (1)

Country Link
KR (2) KR102408494B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992953B1 (ko) * 2018-10-12 2019-06-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO20015509D0 (no) * 2001-11-09 2001-11-09 Hans Gude Gudesen Elektrodeanordning, fremgangsmåte til dets fremstilling, apparat omfattende elektrodeanordningene, samt bruk av sistnevnte
KR100876135B1 (ko) * 2006-12-29 2008-12-29 서울시립대학교 산학협력단 메모리 장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992953B1 (ko) * 2018-10-12 2019-06-27 브이메모리 주식회사 전기장을 이용한 전류 경로 제어 방법 및 전자 소자

Also Published As

Publication number Publication date
KR102631956B1 (ko) 2024-02-02
KR20220072819A (ko) 2022-06-02
KR20210020207A (ko) 2021-02-24

Similar Documents

Publication Publication Date Title
CN112805819B (zh) 利用电场的电流路径控制方法及电子元件
KR102408494B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102304219B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102304218B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102599612B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102218663B1 (ko) 전기장을 이용한 전류 경로 제어 방법 및 전자 소자
KR102230796B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246246B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102262604B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102484129B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102370745B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102246247B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102606509B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102629599B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102302898B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102059485B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR20210033961A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210049743A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20200083842A (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR20200083908A (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR20210021201A (ko) 변동 저저항 영역 기반 전자 소자, 이의 제조 방법 및 이의 제어 방법

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant