CN103094301B - 金属氧化物阻变存储器及制造方法 - Google Patents
金属氧化物阻变存储器及制造方法 Download PDFInfo
- Publication number
- CN103094301B CN103094301B CN201110344168.0A CN201110344168A CN103094301B CN 103094301 B CN103094301 B CN 103094301B CN 201110344168 A CN201110344168 A CN 201110344168A CN 103094301 B CN103094301 B CN 103094301B
- Authority
- CN
- China
- Prior art keywords
- memory medium
- resistive memory
- medium layer
- metal oxide
- crystalline substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 55
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000002131 composite material Substances 0.000 claims abstract description 6
- 230000008859 change Effects 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 37
- 238000005275 alloying Methods 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000009467 reduction Effects 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 oxonium ion Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种金属氧化物阻变存储器，阻变存储介质层的材料为由氧化硅和金属氧化物组成的复合材料。本发明还公开了一种金属氧化物阻变存储器的制造方法。本发明金属氧化物阻变存储器通过在金属氧化物阻变存储器材料中引入不具备阻变性能的高阻态硅氧化物网络，能降低阻变存储介质层的有效界面面积，从而能提高器件的工作电阻区间、降低器件的操作功耗。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种金属氧化物阻变存储器；本发明还涉及一种金属氧化物阻变存储器的制造方法。
背景技术
金属氧化物阻变存储器是一种新型存储器，它通过金属氧化物存储单元电阻在电场作用下改变阻值达到记录信息的目的。金属氧化物阻变存储器的工作原理是通过金属氧化物中氧离子在电场下漂移或者热场下扩散等作用靠近/远离金属氧化物-电极界面，从而对金属氧化物-电极界面的势垒进行调节，达到使界面电阻升高/降低的目的。现有金属氧化物阻变存储器的存储介质多为单元金属氧化物，它在读写操作下，存储介质电阻偏小，操作电流过大，实际应用中存在功耗偏高的问题。
发明内容
本发明所要解决的技术问题是提供一种金属氧化物阻变存储器，能降低阻变存储介质层的有效界面面积，从而能提高器件的工作电阻区间、降低器件的操作功耗。为此，本发明还提供一种金属氧化物阻变存储器的制造方法。
为解决上述技术问题，本发明提供的金属氧化物阻变存储器的阻变存储介质层的材料为由氧化硅和金属氧化物组成的复合材料。
进一步的改进是，所述阻变存储介质层的底端和硅单晶基底接触，在所述硅单晶基底上形成有和所述硅单晶基底表面直接接触的通孔；在所述硅单晶基底上还形成有和所述阻变存储介质层的顶端直接接触的通孔；各所述通孔的顶部为引出端且和金属连线层连接，所述阻变存储介质层的底端通过和所述硅单晶基底表面直接接触的通孔和所述金属连线层连接，所述阻变存储介质层的顶端通过和所述阻变存储介质层的顶端直接接触的通孔和所述金属连线层连接。
为解决上述技术问题，本发明提供的金属氧化物阻变存储器的制造方法包括如下步骤：
步骤一、在硅单晶基底上形成金属层。
步骤二、对所述硅单晶基底进行退火处理，使所述金属层和所述硅单晶基底的硅进行合金化形成金属合金。
步骤三、对所述硅单晶基底进行氧化处理，使所述金属合金被氧化并形成氧化硅和金属氧化物，由所述氧化硅和所述金属氧化物组成金属氧化物阻变存储器的阻变存储介质层。
进一步的改进是，在形成所述阻变存储介质层之后，还包括如下步骤：
步骤四、在所述硅单晶基底表面淀积层间绝缘层。
步骤五、在所述层间绝缘层中形成和所述硅单晶基底表面直接接触的通孔、以及和所述阻变存储介质层的顶端直接接触的通孔。
步骤六、在所述通孔顶部形成金属连线层，所述阻变存储介质层的底端通过和所述硅单晶基底表面直接接触的通孔和所述金属连线层连接，所述阻变存储介质层的顶端通过和所述阻变存储介质层的顶端直接接触的通孔和所述金属连线层连接。
本发明金属氧化物阻变存储器通过在金属氧化物阻变存储器材料中引入不具备阻变性能的高阻态硅氧化物网络，能降低阻变存储介质层的有效界面面积，从而能提高器件的工作电阻区间、降低器件的操作功耗。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例金属氧化物阻变存储器的结构示意图；
图2是本发明实施例金属氧化物阻变存储器的阻变存储介质层的结构示意图；
图3-图10是本发明实施例金属氧化物阻变存储器的制造方法各步骤中的器件的结构示意图。
具体实施方式
如图1所示，是本发明实施例金属氧化物阻变存储器的结构示意图。在硅单晶基底20上通过基底绝缘层隔离出多个有源区。在同一有源区中形成有多个MOS晶体管和一个本发明实施例的金属氧化物阻变存储器，多个所述MOS晶体管组成本发明实施例的金属氧化物阻变存储器的外围电路。
本发明实施例金属氧化物阻变存储器的阻变存储介质层28的材料为由氧化硅和金属氧化物组成的复合材料。如图2所示，所述阻变存储介质层28包括了不具备阻变特性的高阻态氧化硅41、以及金属氧化物42。由于不具备阻变特性的高阻态氧化硅41的存在，使金属氧化物42阻变材料的有效界面面积降低。所述阻变存储介质层28的底端和硅单晶基底20接触。在所述硅单晶基底20上形成有和所述硅单晶基底20表面直接接触的通孔30；在所述硅单晶基底20上还形成有和所述阻变存储介质层28的顶端直接接触的通孔30；各所述通孔30的顶部为引出端且和金属连线层31连接，所述阻变存储介质层28的底端通过和所述硅单晶基底20表面直接接触的通孔30和所述金属连线层31连接，所述阻变存储介质层28的顶端通过和所述阻变存储介质层28的顶端直接接触的通孔30和所述金属连线层31连接。
各所述MOS晶体管都包括一栅极电极24，所述栅极电极24和所述硅单晶基底20之间隔离有栅极绝缘层21。所述栅极电极24的顶部和一通孔30连接。在所述栅极电极24的侧壁上形成有栅极侧壁阻挡层22。在非本发明实施例金属氧化物阻变存储器的区域的各所述MOS晶体管上覆盖有合金化阻挡层25。在所述硅单晶基底20上还形成有层间绝缘层29。在所述层间绝缘层29中形成有通孔30，所述通孔30是在所述层间绝缘层29中形成孔并在孔中填入金属后形成的。所述通孔30的顶部和金属连线层31相连接，所述金属连线层31将和其相连接的各MOS晶体管以及本发明实施例金属氧化物阻变存储器的电极引出。
如图3至图10所示，是本发明实施例金属氧化物阻变存储器的制造方法各步骤中的器件的结构示意图。本发明实施例金属氧化物阻变存储器的制造方法包括如下步骤：
步骤一、如图3所示，在硅单晶基底20上形成器件隔离的基底绝缘层23图形，所述基底绝缘层23将器件有效作用区域即有源区进行隔离。
在所述硅单晶基底20上形成栅极绝缘层21，在所述栅极绝缘层21上形成栅极电极24。
如图4所示，刻蚀所述栅极电极24和所述栅极绝缘层21形成MOS晶体管的栅极结构。在所述栅极电极24的侧壁上形成栅极侧壁阻挡层22。
如图5所示，在所述硅单晶基底20上依次形成合金化阻挡层25和光刻抗蚀剂层32。对所述光刻抗蚀剂层32进行黄光处理及蚀刻形成图形，将阻变存储器单元区域即形成本发明实施例金属氧化物阻变存储器单元的区域露出。
如图6所示，以光刻抗蚀剂层32为掩膜，利用干法刻蚀将阻变存储器单元区域上的所述合金化阻挡层25去除。再去除所述光刻抗蚀剂层32，去除所述光刻抗蚀剂层32后，阻变存储单元区域表面为所述硅单晶基底20，其余表面被合金化阻挡层25保护。
如图7所示，在所述硅单晶基底20上沉积一层金属层26。阻变存储单元区域的所述金属层26与所述硅单晶基底20的表面直接接触，其它区域的所述合金化阻挡层25表面被金属层26覆盖。
步骤二、如图8所示，对所述硅单晶基底20进行退火处理。在阻变存储器单元区域，金属层26与硅单晶基底20相互接触的部分在热作用下形成金属合金27，而阻变存储单元以外区域，金属层26与合金化阻挡层25不发生反应。如图9所示，用湿法刻蚀将金属层26去除，去除金属层26后，阻变存储器单元区域表面为金属合金27，其余区域表面仍然被合金化阻挡层25保护。
步骤三、如图10所示，对所述硅单晶基底20进行氧化处理，阻变存储器单元区域表面的金属合金转变为氧化硅-金属氧化物复合材料28即使所述金属合金被氧化并形成氧化硅和金属氧化物，由所述氧化硅和所述金属氧化物组成金属氧化物阻变存储器的阻变存储介质层28。如图2所示，氧化硅-金属氧化物复合材料28中，不具备阻变特性的高阻态氧化硅网络41的存在，使金属氧化物阻变材料42的有效界面面积降低，达到提高阻变存储器工作电阻区间、降低操作功耗的目的。
步骤四、如图1所示，在所述硅单晶基底20表面淀积层间绝缘层29。
步骤五、如图1所示，采用光刻、刻蚀工艺在所述层间绝缘层29中形成孔，并在孔中填入金属形成通孔30。各所述通孔30分别和所述硅单晶基底20表面直接接触的通孔30、以及和所述阻变存储介质层28的顶端直接接触的通孔、以及和所述MOS晶体管的电极接触。
步骤六、如图1所示，在所述通孔30顶部形成金属连线层31，所述金属连线层31用于将和其相连接的各MOS晶体管以及本发明实施例金属氧化物阻变存储器的电极引出。所述阻变存储介质层28的底端通过和所述硅单晶基底20表面直接接触的通孔30和所述金属连线层31连接，所述阻变存储介质层28的顶端通过和所述阻变存储介质层28的顶端直接接触的通孔30和所述金属连线层31连接。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (2)
1.一种金属氧化物阻变存储器，其特征在于：金属氧化物阻变存储器的阻变存储介质层的材料为由氧化硅和金属氧化物组成的复合材料；
所述阻变存储介质层的底端和硅单晶基底接触，所述阻变存储介质层的氧化硅和金属氧化物由和所述硅单晶基底的硅接触的金属进行合金化后在进行氧化形成；所述阻变存储介质层的氧化硅形成不具备阻变性能的高阻态硅氧化物网络并用于降低所述阻变存储介质层的有效界面面积；
在所述硅单晶基底上形成有和所述硅单晶基底表面直接接触的通孔；在所述硅单晶基底上还形成有和所述阻变存储介质层的顶端直接接触的通孔；各所述通孔的顶部为引出端且和金属连线层连接，所述阻变存储介质层的底端通过和所述硅单晶基底表面直接接触的通孔和所述金属连线层连接，所述阻变存储介质层的顶端通过和所述阻变存储介质层的顶端直接接触的通孔和所述金属连线层连接。
2.一种金属氧化物阻变存储器的制造方法，其特征在于，包括如下步骤：
步骤一、在硅单晶基底上形成金属层；
步骤二、对所述硅单晶基底进行退火处理，使所述金属层和所述硅单晶基底的硅进行合金化形成金属合金；
步骤三、对所述硅单晶基底进行氧化处理，使所述金属合金被氧化并形成氧化硅和金属氧化物，由所述氧化硅和所述金属氧化物组成金属氧化物阻变存储器的阻变存储介质层；所述阻变存储介质层的氧化硅形成不具备阻变性能的高阻态硅氧化物网络并用于降低所述阻变存储介质层的有效界面面积；
在形成所述阻变存储介质层之后，还包括如下步骤：
步骤四、在所述硅单晶基底表面淀积层间绝缘层；
步骤五、在所述层间绝缘层中形成和所述硅单晶基底表面直接接触的通孔、以及和所述阻变存储介质层的顶端直接接触的通孔；
步骤六、在所述通孔顶部形成金属连线层，所述阻变存储介质层的底端通过和所述硅单晶基底表面直接接触的通孔和所述金属连线层连接，所述阻变存储介质层的顶端通过和所述阻变存储介质层的顶端直接接触的通孔和所述金属连线层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110344168.0A CN103094301B (zh) | 2011-11-04 | 2011-11-04 | 金属氧化物阻变存储器及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110344168.0A CN103094301B (zh) | 2011-11-04 | 2011-11-04 | 金属氧化物阻变存储器及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094301A CN103094301A (zh) | 2013-05-08 |
| CN103094301B true CN103094301B (zh) | 2015-10-14 |
Family
ID=48206682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110344168.0A Active CN103094301B (zh) | 2011-11-04 | 2011-11-04 | 金属氧化物阻变存储器及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103094301B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010615B (zh) * | 2019-03-29 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700716A (en) * | 1996-02-23 | 1997-12-23 | Micron Technology, Inc. | Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers |
| CN101924068A (zh) * | 2009-06-11 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 电阻存储器、含有电阻存储器的集成电路的制作方法 |
| CN102017146A (zh) * | 2008-05-01 | 2011-04-13 | 分子间公司 | 非易失性阻变存储器 |
| CN102044631A (zh) * | 2009-10-19 | 2011-05-04 | 旺宏电子股份有限公司 | 存储器及其制造方法 |
| CN102082160A (zh) * | 2007-12-17 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种非挥发性阻抗存储器及其制造方法 |
| CN102169956A (zh) * | 2010-02-25 | 2011-08-31 | 复旦大学 | 一种氧化钨基电阻型存储器及其制备方法 |
-
2011
- 2011-11-04 CN CN201110344168.0A patent/CN103094301B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5700716A (en) * | 1996-02-23 | 1997-12-23 | Micron Technology, Inc. | Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers |
| CN102082160A (zh) * | 2007-12-17 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种非挥发性阻抗存储器及其制造方法 |
| CN102017146A (zh) * | 2008-05-01 | 2011-04-13 | 分子间公司 | 非易失性阻变存储器 |
| CN101924068A (zh) * | 2009-06-11 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 电阻存储器、含有电阻存储器的集成电路的制作方法 |
| CN102044631A (zh) * | 2009-10-19 | 2011-05-04 | 旺宏电子股份有限公司 | 存储器及其制造方法 |
| CN102169956A (zh) * | 2010-02-25 | 2011-08-31 | 复旦大学 | 一种氧化钨基电阻型存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094301A (zh) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103903994B (zh) | 包括气隙的半导体器件及其制造方法 | |
| TW201039408A (en) | Semiconductor memory device and method for manufacturing the same | |
| CN103715133B (zh) | Mos晶体管及其形成方法 | |
| KR101910129B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| US20130292776A1 (en) | Semiconductor device employing fin-type gate and method for manufacturing the same | |
| CN103258741B (zh) | 纳米线场效应晶体管及其形成方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| CN111490046A (zh) | 一种高擦写速度半浮栅存储器及其制备方法 | |
| KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
| CN102290376A (zh) | 半导体集成器件形成方法 | |
| KR101051593B1 (ko) | 반도체 장치의 제조 방법 | |
| CN103094301B (zh) | 金属氧化物阻变存储器及制造方法 | |
| CN100539083C (zh) | 闪存器件的制造方法 | |
| KR20140019705A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN118555898A (zh) | 磁存储器及其制作方法 | |
| CN102881693A (zh) | 存储器件及其制作方法 | |
| CN103377927A (zh) | 悬浮纳米线场效应晶体管及其形成方法 | |
| CN103632950A (zh) | 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法 | |
| CN104517849A (zh) | 快闪存储器的形成方法 | |
| CN104979468A (zh) | 一种半导体器件及其制造方法 | |
| CN103426745A (zh) | 半导体结构的形成方法 | |
| KR20140028300A (ko) | 반도체 소자 및 그 형성 방법 | |
| CN103021947A (zh) | 半导体器件的制造方法 | |
| CN115643751A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140110 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |