KR20100030014A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20100030014A KR20100030014A KR1020080088764A KR20080088764A KR20100030014A KR 20100030014 A KR20100030014 A KR 20100030014A KR 1020080088764 A KR1020080088764 A KR 1020080088764A KR 20080088764 A KR20080088764 A KR 20080088764A KR 20100030014 A KR20100030014 A KR 20100030014A
- Authority
- KR
- South Korea
- Prior art keywords
- landing plug
- contact hole
- forming
- layer
- storage electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000003860 storage Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 spacer nitride Chemical class 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 랜딩플러그 콘택홀의 표면에만 폴리실리콘층을 증착하고, 저장전극 콘택 또는 비트라인 콘택 형성 공정시 랜딩플러그 콘택홀의 나머지 부분에 금속층을 매립하여 랜딩플러그를 형성함으로써 랜딩플러그의 콘택 저항을 감소시킬 수 있는 기술이다.
콘택 저항, 랜딩플러그, 저장전극 콘택
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 콘택 형성방법에 관한 기술이다.
최근 반도체 소자가 고집적화됨에 따라 소자의 전반적인 선폭(CD; Critical Dimension) 간격이 좁아지고 있다. 따라서 랜딩플러그나 저장전극 콘택 등을 형성하는데 필요한 콘택홀의 크기 또한 작아지고 있다. 이로 인해 소자의 저항, 특히 콘택 저항이 증가하여 셀의 동작 특성이 저하되는 문제점이 있다.
본 발명은 랜딩플러그 콘택홀의 표면에만 폴리실리콘층을 증착하고, 저장전극 콘택 또는 비트라인 콘택 형성 공정시 랜딩플러그 콘택홀의 나머지 부분에 금속층을 매립하여 랜딩플러그를 형성함으로써 랜딩플러그의 콘택 저항을 감소시킬 수 있는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 제조방법은 랜딩플러그 콘택홀이 형성된 반도체 기판을 마련하는 단계; 상기 랜딩플러그 콘택홀 표면에 랜딩플러그를 형성하는 단계; 및 상기 랜딩플러그 콘택홀을 매립하는 저장전극 콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 랜딩플러그 콘택홀을 형성하는 단계는 상기 반도체 기판 상부에 게이트를 형성하는 단계; 상기 게이트 사이를 매립하는 제 1 절연막을 형성하는 단계; 및 랜딩플러그 콘택 마스크를 이용한 사진 식각 공정으로 상기 제 1 절연막을 식각하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 랜딩플러그는 폴리실리콘층으로 형성하는 것과, 상기 랜딩플러그 상부에 상기 랜딩플러그 콘택홀을 매립하는 제 2 절연막을 형성하는 단계를 더 포함하는 것과, 상기 제 2 절연막은 산화막으로 형성하는 것과, 상기 저장전극 콘택을 형성하는 단계는 전체 표면 상부에 제 3 절연막을 형성하는 단계; 저장전극 콘택 마스크를 이용한 사진 식각 공정으로 상기 제 3 및 제 2 절연막을 식각하여 상기 랜딩플러그를 노출시키는 저장전극 콘택홀을 형성하는 단계; 및 상기 저장전극 콘택홀에 도전막을 매립하는 단계를 포함하는 것과, 상기 도전막은 텅스텐(W)층으로 형성하는 것을 특징으로 한다.
본 발명은 랜딩플러그 콘택홀의 표면에만 폴리실리콘층을 증착하고, 저장전극 콘택 또는 비트라인 콘택 형성 공정시 랜딩플러그 콘택홀의 나머지 부분에 금속층을 매립하여 랜딩플러그를 형성함으로써 랜딩플러그의 콘택 저항을 감소시킬 수 있는 효과를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1i는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체 기판(10)에 활성영역(12)을 정의하는 소자분리막(14)을 형성한다. 그 다음, 게이트 영역을 정의하는 마스크(미도시)를 이용한 사진 식각 공정으로 반도체 기판(10)을 식각하여 리세스(미도시)를 형성한다.
그 다음, 리세스를 포함한 반도체 기판(10) 상부에 게이트(16)를 형성한다. 이어서, 게이트(16) 및 반도체 기판(10) 상부에 스페이서용 질화막(미도시)을 형성하고, 스페이서용 질화막을 전면 식각하여 게이트(16) 측벽에 스페이서(18)를 형성한다.
그 다음, 게이트(16) 및 스페이서(18)가 형성된 반도체 기판(10) 상부에 제 1 절연막(20)을 형성하고, 게이트(16)가 노출될 때까지 제 1 절연막(20)을 평탄화 식각한다.
이어서, 제 1 절연막(20), 게이트(16) 및 스페이서(18) 상부에 제 1 하드마스크층(22) 및 제 1 반사방지막(24)을 형성한다. 여기서, 제 1 하드마스크층(22)은 비정질 탄소층으로 형성하고, 제 1 반사방지막(24)은 SiON막으로 형성하는 것이 바람직하다.
도 1b를 참조하면, 랜딩플러그 콘택 마스크(미도시)를 이용한 사진 식각 공정으로 제 1 반사방지막(24) 및 제 1 하드마스크층(22)을 식각하여 제 1 반사방지막 패턴(미도시) 및 제 1 하드마스크층 패턴(미도시)을 형성한다.
그 다음, 제 1 반사방지막 패턴 및 제 1 하드마스크층 패턴을 식각 마스크로 제 1 절연막(20)을 식각하여 비트라인 콘택 예정영역(26a) 및 저장전극 콘택 예정영역(26b)의 반도체 기판(10)을 노출시키는 랜딩플러그 콘택홀(26)을 형성한다. 이어서, 제 1 반사방지막 패턴 및 제 1 하드마스크층 패턴을 제거한다.
도 1c 내지 도 1e를 참조하면, 랜딩플러그 콘택홀(26) 및 게이트(16) 표면에 제 1 도전층(28)을 형성한다. 여기서, 제 1 도전층(28)은 폴리실리콘층으로 형성하는 것이 바람직하다.
그 다음, 제 1 도전층(28) 상부에 랜딩플러그 콘택홀(26)을 매립하는 제 2 절연막(30)을 형성한다. 여기서, 제 2 절연막(30)은 산화막으로 형성하는 것이 바람직하다.
그 다음, 게이트(16)가 노출될 때까지 제 2 절연막(30) 및 제 1 도전층(28)을 평탄화 식각하여 랜딩플러그(28a)를 형성한다. 여기서, 제 2 절연막(30) 및 제 1 도전층(28)의 평탄화 식각 공정은 에치백(etch back) 방법 및 화학적기계적연마(CMP) 방법 중 선택된 어느 하나로 수행하는 것이 바람직하다.
도 1f 및 도 1g를 참조하면, 랜딩플러그(28a) 및 제 2 절연막(30) 상부에 제 3 절연막(32)을 형성한다. 그 다음, 제 3 절연막(32) 상부에 제 2 하드마스크층(34), 제 2 반사방지막(미도시) 및 감광막(미도시)을 형성한다. 그 다음, 저장전극 콘택 마스크(미도시)로 감광막을 노광 및 현상하여 감광막 패턴(36)을 형성한다.
도 1h를 참조하면, 감광막 패턴(36)을 식각 마스크로 제 2 반사방지막 및 제 2 하드마스크층(34)을 식각하여 제 2 반사방지막 패턴(미도시) 및 제 2 하드마스크층 패턴(미도시)을 형성한다.
그 다음, 감광막 패턴(36), 제 2 반사방지막 패턴 및 제 2 하드마스크층 패턴을 식각 마스크로 제 3 절연막(32) 및 제 2 절연막(30)을 식각하여 랜딩플러그(28a)를 노출시키는 저장전극 콘택홀(38)을 형성한다. 그 다음, 감광막 패턴(36), 제 2 반사방지막 패턴 및 제 2 하드마스크층 패턴을 제거한다.
도 1i를 참조하면, 저장전극 콘택홀(38) 표면에 베리어 메탈층(40)을 형성하고, 베리어 메탈층(40) 및 제 3 절연막(32) 상부에 제 2 도전층(미도시)을 형성한다.
여기서, 베리어 메탈층(40)은 티타늄(Ti)막과 티타늄 질화(TiN)막의 적층구 조로 형성하는 것이 바람직하다. 그리고, 제 2 도전층은 텅스텐(W)층으로 형성하는 것이 바람직하다. 그 다음, 제 3 절연막(32)이 노출될 때까지 제 2 도전층을 평탄화 식각하여 저장전극 콘택(42)을 형성한다.
즉, 본 발명은 랜딩플러그 콘택홀 표면에만 폴리실리콘층을 증착하고, 저장전극 콘택 형성 공정시 랜딩플러그 콘택홀의 나머지 영역에 폴리실리콘층보다 저항이 낮은 금속층, 예컨대 텅스텐층을 형성함으로써 콘택 저항을 감소시킬 수 있다.
한편, 본 발명의 실시예는 저장전극 콘택 형성 공정을 이용하여 저장전극 콘택 예정영역의 랜딩플러그를 금속층으로 형성한 것을 예를 들어 설명하였으나, 이에 한정하지 않고 비트라인 콘택 형성 공정을 이용하여 비트라인 콘택 예정영역의 랜딩플러그도 금속층으로 형성할 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 내지 도 1i는 본 발명에 따른 반도체 소자의 제조방법을 도시한 단면도.
Claims (7)
- 랜딩플러그 콘택홀이 형성된 반도체 기판을 마련하는 단계;상기 랜딩플러그 콘택홀 표면에 랜딩플러그를 형성하는 단계; 및상기 랜딩플러그 콘택홀을 매립하는 저장전극 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 랜딩플러그 콘택홀을 형성하는 단계는상기 반도체 기판 상부에 게이트를 형성하는 단계;상기 게이트 사이를 매립하는 제 1 절연막을 형성하는 단계; 및랜딩플러그 콘택 마스크를 이용한 사진 식각 공정으로 상기 제 1 절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 랜딩플러그는 폴리실리콘층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 랜딩플러그 상부에 상기 랜딩플러그 콘택홀을 매립하는 제 2 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 4 항에 있어서, 상기 제 2 절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 4 항에 있어서, 상기 저장전극 콘택을 형성하는 단계는전체 표면 상부에 제 3 절연막을 형성하는 단계;저장전극 콘택 마스크를 이용한 사진 식각 공정으로 상기 제 3 및 제 2 절연막을 식각하여 상기 랜딩플러그를 노출시키는 저장전극 콘택홀을 형성하는 단계; 및상기 저장전극 콘택홀에 도전막을 매립하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 6 항에 있어서, 상기 도전막은 텅스텐(W)층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080088764A KR101087880B1 (ko) | 2008-09-09 | 2008-09-09 | 반도체 소자의 제조방법 |
| US12/495,723 US8084326B2 (en) | 2008-09-09 | 2009-06-30 | Method for manufacturing semiconductor device |
| US13/305,463 US8487363B2 (en) | 2008-09-09 | 2011-11-28 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080088764A KR101087880B1 (ko) | 2008-09-09 | 2008-09-09 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100030014A true KR20100030014A (ko) | 2010-03-18 |
| KR101087880B1 KR101087880B1 (ko) | 2011-11-30 |
Family
ID=41798459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080088764A KR101087880B1 (ko) | 2008-09-09 | 2008-09-09 | 반도체 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8084326B2 (ko) |
| KR (1) | KR101087880B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101406888B1 (ko) * | 2007-12-13 | 2014-06-30 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR101205053B1 (ko) * | 2011-02-28 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성방법 |
| KR20140010815A (ko) * | 2012-07-17 | 2014-01-27 | 에스케이하이닉스 주식회사 | Ｍｏｓ 커패시터, 그 형성 방법 및 그를 이용한 반도체 장치 |
| KR20140025799A (ko) | 2012-08-22 | 2014-03-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN103839817B (zh) | 2012-11-23 | 2016-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| KR102037840B1 (ko) | 2013-04-11 | 2019-10-29 | 삼성전자주식회사 | 반도체 장치의 연결구조 및 제조 방법 |
| US9812400B1 (en) * | 2016-05-13 | 2017-11-07 | Globalfoundries Inc | Contact line having insulating spacer therein and method of forming same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05347272A (ja) * | 1991-01-26 | 1993-12-27 | Sharp Corp | 半導体装置の製造方法 |
| US5705427A (en) * | 1994-12-22 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| TW582095B (en) * | 2003-04-10 | 2004-04-01 | Nanya Technology Corp | Bit line contact and method for forming the same |
| KR100623589B1 (ko) * | 2003-12-29 | 2006-09-18 | 주식회사 하이닉스반도체 | 실린더형 캐패시터의 제조 방법 |
| KR101123795B1 (ko) | 2004-07-22 | 2012-03-12 | 주식회사 하이닉스반도체 | 랜딩플러그 형성방법 |
| KR20070036975A (ko) | 2005-09-30 | 2007-04-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100898394B1 (ko) * | 2007-04-27 | 2009-05-21 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
-
2008
- 2008-09-09 KR KR1020080088764A patent/KR101087880B1/ko not_active IP Right Cessation
-
2009
- 2009-06-30 US US12/495,723 patent/US8084326B2/en not_active Expired - Fee Related
-
2011
- 2011-11-28 US US13/305,463 patent/US8487363B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8487363B2 (en) | 2013-07-16 |
| KR101087880B1 (ko) | 2011-11-30 |
| US20120068232A1 (en) | 2012-03-22 |
| US8084326B2 (en) | 2011-12-27 |
| US20100059799A1 (en) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101116359B1 (ko) | 매립게이트를 구비한 반도체장치 및 그 제조 방법 | |
| KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
| US20140159131A1 (en) | Reservoir capacitor of semiconductor device and method for fabricating the same | |
| KR20120067127A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20120126433A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20150214234A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20070069405A (ko) | 반도체소자의 제조방법 | |
| KR20110080783A (ko) | 반도체 소자의 제조방법 | |
| KR20110001136A (ko) | 반도체 소자의 제조 방법 | |
| KR100875656B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101060718B1 (ko) | 반도체 소자 형성 방법 | |
| KR20090070691A (ko) | 반도체 소자의 형성 방법 | |
| KR101120170B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101024814B1 (ko) | 반도체 소자 형성 방법 | |
| KR101139463B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100876759B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20080030265A (ko) | 반도체 소자의 제조방법 | |
| KR20110075206A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR20100025715A (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
| KR20110091211A (ko) | 반도체 소자의 제조방법 | |
| KR20060002182A (ko) | 반도체소자의 형성방법 | |
| KR20110008477A (ko) | 반도체 소자의 제조방법 | |
| KR20100071408A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20030003306A (ko) | 반도체 장치의 랜딩 플러그 제조 방법 | |
| KR20090074559A (ko) | 반도체소자의 워드라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151020 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |