CN110010615B - Sonos存储器的制造方法 - Google Patents

Sonos存储器的制造方法 Download PDF

Info

Publication number
CN110010615B
CN110010615B CN201910246259.7A CN201910246259A CN110010615B CN 110010615 B CN110010615 B CN 110010615B CN 201910246259 A CN201910246259 A CN 201910246259A CN 110010615 B CN110010615 B CN 110010615B
Authority
CN
China
Prior art keywords
layer
oxide layer
gate
self
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910246259.7A
Other languages
English (en)
Other versions
CN110010615A (zh
Inventor
张可钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910246259.7A priority Critical patent/CN110010615B/zh
Publication of CN110010615A publication Critical patent/CN110010615A/zh
Application granted granted Critical
Publication of CN110010615B publication Critical patent/CN110010615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

本发明公开了一种SONOS存储器的制造方法，包括步骤：形成存储管的由ONO层和多晶硅栅叠加而成第一栅极结构和外围MOS晶体管的由栅介质层和多晶硅栅叠加而成第二栅极结构。形成侧墙，包括分步骤：依次形成第四氧化层、第五氮化层和第六氧化层；以第四氧化层为停止层依次对第六氧化层和第五氮化层进行刻蚀形成侧墙。形成自对准金属硅化物阻挡层。对自对准金属硅化物阻挡层进行刻蚀；在存储区中，ONO层的第二氮化层作为自对准金属硅化物阻挡层的刻蚀工艺的停止层并使存储区中各第一栅极结构外表面被保护。进行自对准金属硅化物生长。本发明能防止在储存区的栅极之间衬底表面形成自对准金属硅化物并从而防止对存储管的性能造成不利影响。

Description

SONOS存储器的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种SONOS存储器的制造方法。
背景技术
SONOS为硅-氧化物-氮化物-氧化物-硅的简称，在SONOS类型的嵌入式存储器制造工艺中，为了保证存储管的制造工艺和外围非存储管的接触孔的工艺能够顺利整合，会在侧墙工艺时把存储管之间接触孔位置的ONO都刻蚀干净，最终形成的存储管的接触孔和非存储管的接触孔的底部都有金属硅化物，其中存储管的栅极两侧的源漏区表面形成的金属硅化物在形成过程中容易产生细小的工艺缺陷，对于存储器的性能会产生不利影响。
如图1A至图1J所示，是现有SONOS存储器的制造方法各步骤中的器件结构图，现有SONOS存储器的制造方法中的SONOS存储器包括存储区201和位于所述存储区201之外的外围区202，图1A中，虚线AA左侧对应于存储区201的结构示意图，虚线AA右侧对应于外围区202的结构示意图；所述存储区201包括多个存储管，所述外围区202包括多个外围MOS晶体管，包括如下步骤：
步骤一、如图1A所示，在半导体衬底101上的所述存储区201中形成所述存储管的第一栅极结构203和在所述外围区202中形成所述外围MOS晶体管的第二栅极结构204。
所述第一栅极结构203由ONO层和多晶硅栅103叠加而成，所述第二栅极结构204由栅介质层104和多晶硅栅103叠加而成，所述ONO层由第一氧化层102a、第二氮化层102和第三氧化层102b叠加而成，所述第一栅极结构203和所述第二栅极结构204的多晶硅栅103采用相同的工艺同时形成。
所述ONO层的所述第一氧化层102a和所述第二氮化层102还延伸到所述第一栅极结构203之间的所述半导体衬底101表面上，所述第一栅极结构203之间的所述半导体衬底101表面上的所述第三氧化层102b被去除。
所述半导体衬底101为硅衬底。
所述第二栅极结构204的所述栅介质层104为栅氧化层。
所述外围MOS晶体管包括NMOS管和PMOS管。
步骤二、在所述多晶硅栅103的侧面形成侧墙，包括如下分步骤：
步骤21、如图1B所示，首先对所述多晶硅栅103的顶部表面和侧面进行再氧化形成氧化层105的步骤。所述氧化层105仅会形成在所述多晶硅栅103的顶部表面和侧面，并不会延伸到所述多晶硅栅103的外部区域表面。
如图1C所示，依次形成氮化层106和氧化层107。
步骤22、如图1D所示，依次对所述氧化层107和所述氮化层106进行刻蚀形成所述侧墙。可以看出，在所述存储区201中对所述第一栅极结构203之间所述第二氮化层102也在去除所述氮化层106时一并去除。
通常，在形成所述侧墙之前还包括进行轻掺杂漏注入在所述多晶硅栅103两侧侧面自对准形成轻掺杂漏区的步骤，所述轻掺杂漏区叠加到所述源漏区中。
在形成所述侧墙之后以及形成所述自对准金属硅化物阻挡层108之前还包括进行源漏注入在所述多晶硅栅103两侧的所述侧墙侧面自对准形成源漏区的步骤。
所述存储管为N型器件，所述存储管的源漏区为N型重掺杂。
所述外围MOS晶体管为NMOS管时对应的源漏区为N型重掺杂。
所述外围MOS晶体管为PMOS管时对应的源漏区为P型重掺杂。
步骤三、如图1E所示，形成自对准金属硅化物阻挡层108。
通常，所述自对准金属硅化物阻挡层108的材料为氧化层。
步骤四、如图1F所示，对所述自对准金属硅化物阻挡层108进行刻蚀。可以看出，刻蚀后的所述自对准金属硅化物阻挡层108将各所述多晶硅栅103的顶部表面暴露以及将各所述第一栅极结构203和各所述第二栅极结构204外的所述半导体衬底101都表面暴露。
步骤五、如图1G所示，进行自对准金属硅化物109生长，所述自对准金属硅化物109形成在暴露的所述多晶硅栅103的顶部表面以及所述存储区201和所述外围区202中各栅极结构即各所述第一栅极结构203和各所述第二栅极结构204外的所述半导体衬底101表面。
还包括如下步骤：
如图1H所示，形成接触刻蚀停止层110。所述接触刻蚀停止层110的材料包括氮化硅，所述接触刻蚀停止层110主要用于在后续的接触孔112的开口的刻蚀中作为刻蚀阻挡层。
如图1I所示，形成层间膜111。
所述层间膜111生长完成之后还包括采用化学机械研磨工艺进行平坦化的步骤。
如图1J所示，形成接触孔112，在所述多晶硅栅103的顶部、所述存储管的所述第一栅极结构203两侧源漏区的顶部、所述外围MOS晶体管的所述第二栅极结构204两侧源漏区的顶部的顶部都形成有对应的所述接触孔112。
所述接触孔112的材料包括钨。
形成接触孔112的步骤包括采用刻蚀工艺形成所述接触孔112的开口，刻蚀区域采用光刻工艺定义。之后再在所述接触孔112的开口中填充金属形成所述接触孔112。
图1G中，在所述存储区201中各所述第一栅极结构203外的所述半导体衬底101表面也即各所述第一栅极结构203外之间的源漏区表面形成的所述自对准金属硅化物109容易产生细小的工艺缺陷，对于存储器的性能会产生不利影响。
发明内容
本发明所要解决的技术问题是提供一种SONOS存储器的制造方法，能实现储存区的存储管和外围区的外围MOS晶体管的工艺整合且使得能在外围MOS晶体管的栅极之间的半导体衬底表面形成自对准金属硅化物的同时防止在储存区的存储管的栅极之间的半导体衬底表面形成自对准金属硅化物，从而能防止存储管的栅极之间的半导体衬底表面形成的自对准金属硅化物对存储管的性能造成不利影响并从而提高存储管的性能。
为解决上述技术问题，本发明提供的SONOS存储器的制造方法中的SONOS存储器包括存储区和位于所述存储区之外的外围区，所述存储区包括多个存储管，所述外围区包括多个外围MOS晶体管，包括如下步骤：
步骤一、在半导体衬底上的所述存储区中形成所述存储管的第一栅极结构和在所述外围区中形成所述外围MOS晶体管的第二栅极结构。
所述第一栅极结构由ONO层和多晶硅栅叠加而成，所述第二栅极结构由栅介质层和多晶硅栅叠加而成，所述ONO层由第一氧化层、第二氮化层和第三氧化层叠加而成，所述第一栅极结构和所述第二栅极结构的多晶硅栅采用相同的工艺同时形成。
所述ONO层的所述第一氧化层和所述第二氮化层还延伸到所述第一栅极结构之间的所述半导体衬底表面上，所述第一栅极结构之间的所述半导体衬底表面上的所述第三氧化层被去除。
步骤二、在所述多晶硅栅的侧面形成侧墙，包括如下分步骤：
步骤21、依次形成第四氧化层、第五氮化层和第六氧化层；所述第四氧化层覆盖在所述多晶硅栅的顶部表面和侧面并延伸到所述多晶硅栅外部区域表面。
步骤22、依次对所述第六氧化层和所述第五氮化层进行刻蚀形成所述侧墙，所述第四氧化层作为所述第五氮化层的刻蚀的停止层并在所述存储区中对所述第一栅极结构之间所述第二氮化层进行保护。
步骤三、形成自对准金属硅化物阻挡层且所述第四氧化层叠加在所述自对准金属硅化物阻挡层中。
步骤四、对所述自对准金属硅化物阻挡层进行刻蚀，刻蚀后的所述自对准金属硅化物阻挡层将各所述多晶硅栅的顶部表面暴露以及将所述外围区中各所述第二栅极结构外的所述半导体衬底表面暴露；在所述存储区中，所述第二氮化层作为所述自对准金属硅化物阻挡层的刻蚀工艺的停止层并使所述存储区中各所述第一栅极结构外的所述半导体衬底表面被所述第一氧化层和所述第二氮化层保护。
步骤五、进行自对准金属硅化物生长，所述自对准金属硅化物形成在暴露的所述多晶硅栅的顶部表面以及所述外围区中各所述第二栅极结构外的所述半导体衬底表面，所述存储区中各所述第一栅极结构外的所述半导体衬底表面未形成所述自对准金属硅化物。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述第二栅极结构的所述栅介质层为栅氧化层。
进一步的改进是，所述外围MOS晶体管包括NMOS管和PMOS管。
进一步的改进是，在步骤21中形成所述第四氧化层之前还包括对所述多晶硅栅的顶部表面和侧面进行再氧化形成第七氧化层的步骤。
进一步的改进是，步骤三中所述自对准金属硅化物阻挡层的材料为氧化层。
进一步的改进是，在形成所述侧墙之后以及形成所述自对准金属硅化物阻挡层之前还包括进行源漏注入在所述多晶硅栅两侧的所述侧墙侧面自对准形成源漏区的步骤。
进一步的改进是，在形成所述侧墙之前还包括进行轻掺杂漏注入在所述多晶硅栅两侧侧面自对准形成轻掺杂漏区的步骤，所述轻掺杂漏区叠加到所述源漏区中。
进一步的改进是，还包括如下步骤：
形成接触刻蚀停止层。
形成层间膜。
形成接触孔，在所述多晶硅栅的顶部、所述存储管的所述第一栅极结构两侧源漏区的顶部、所述外围MOS晶体管的所述第二栅极结构两侧源漏区的顶部的顶部都形成有对应的所述接触孔。
进一步的改进是，所述接触刻蚀停止层的材料包括氮化硅；所述接触孔的材料包括钨。
进一步的改进是，所述层间膜生长完成之后还包括采用化学机械研磨工艺进行平坦化的步骤。
进一步的改进是，形成接触孔的步骤包括采用刻蚀工艺形成所述接触孔的开口，刻蚀区域采用光刻工艺定义，在刻蚀形成所述接触孔的开口中需控制刻蚀时间保证所述存储区中所述第一栅极结构两侧的所述接触刻蚀停止层和所述第二氮化层都被刻穿。
之后再在所述接触孔的开口中填充金属形成所述接触孔。
进一步的改进是，所述第七氧化层的厚度为
Figure BDA0002011123680000051
进一步的改进是，步骤21中所述第四氧化层的厚度为
Figure BDA0002011123680000052
所述第五氮化层的厚度为
Figure BDA0002011123680000054
所述第六氧化层的厚度为
Figure BDA0002011123680000053
进一步的改进是，所述存储管为N型器件，所述存储管的源漏区为N型重掺杂。
所述外围MOS晶体管为NMOS管时对应的源漏区为N型重掺杂。
所述外围MOS晶体管为PMOS管时对应的源漏区为P型重掺杂。
本发明SONOS存储器的制造方法中通过在形成栅极结构中将存储区中的存储管的第一栅极结构外的ONO层中的第二氮化层保留，并在后续的形成侧墙的工艺中先形成第四氧化层在形成侧墙所需的第五氮化层和第六氧化层，这样在存储区中第一栅极结构外的ONO层的第二氮化层表面会被第四氧化层保护，这样进行侧墙刻蚀时能将侧墙外的第五氮化层去除同时将底部的第二氮化层保留，保留的第二氮化层能在后续的自对准金属硅化物阻挡层的刻蚀工艺中的停止层，从而能使存储区中各第一栅极结构外的半导体衬底表面被ONO层的第一氧化层和所述第二氮化层保护并避免在自对准金属硅化物生长过程中在存储区中各第一栅极结构外的半导体衬底表面形成自对准金属硅化物，从而能防止存储管的栅极之间的半导体衬底表面形成的自对准金属硅化物对存储管的性能造成不利影响并从而提高存储管的性能。
而对于外围区，由于外围区的外围MOS晶体管的第二栅极结构的栅介质层没有采用ONO层的结构，故在外围MOS晶体管的栅极之间的半导体衬底表面依然能形成自对准金属硅化物，所以本发明不会影响到外围区的外围MOS晶体管的性能，依然能很好的实现储存区的存储管和外围区的外围MOS晶体管的工艺整合。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1J是现有SONOS存储器的制造方法各步骤中的器件结构图；
图2是本发明实施例SONOS存储器的制造方法的流程图；
图3A-图3J是本发明实施例SONOS存储器的制造方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例SONOS存储器的制造方法的流程图，如图3A至图3J所示，是本发明实施例SONOS存储器的制造方法各步骤中的器件结构图，本发明实施例SONOS存储器的制造方法中的SONOS存储器包括存储区301和位于所述存储区301之外的外围区302，图3A中，虚线BB左侧对应于存储区301的结构示意图，虚线BB右侧对应于外围区302的结构示意图；所述存储区301包括多个存储管，所述外围区302包括多个外围MOS晶体管，包括如下步骤：
步骤一、如图3A所示，在半导体衬底1上的所述存储区301中形成所述存储管的第一栅极结构303和在所述外围区302中形成所述外围MOS晶体管的第二栅极结构304。
所述第一栅极结构303由ONO层和多晶硅栅3叠加而成，所述第二栅极结构304由栅介质层4和多晶硅栅3叠加而成，所述ONO层由第一氧化层2a、第二氮化层2和第三氧化层2b叠加而成，所述第一栅极结构303和所述第二栅极结构304的多晶硅栅3采用相同的工艺同时形成。
所述ONO层的所述第一氧化层2a和所述第二氮化层2还延伸到所述第一栅极结构303之间的所述半导体衬底1表面上，所述第一栅极结构303之间的所述半导体衬底1表面上的所述第三氧化层2b被去除。
所述半导体衬底1为硅衬底。
所述第二栅极结构304的所述栅介质层4为栅氧化层。
所述外围MOS晶体管包括NMOS管和PMOS管。
步骤二、在所述多晶硅栅3的侧面形成侧墙，包括如下分步骤：
步骤21、如图3B所示，在后续形成第四氧化层5之前还包括对所述多晶硅栅3的顶部表面和侧面进行再氧化形成第七氧化层5a的步骤。所述第七氧化层5a仅会形成在所述多晶硅栅3的顶部表面和侧面，并不会延伸到所述多晶硅栅3的外部区域表面。
所述第七氧化层5a的厚度为
Figure BDA0002011123680000071
如图3C所示，依次形成第四氧化层5、第五氮化层6和第六氧化层7；所述第四氧化层5覆盖在所述多晶硅栅3的顶部表面和侧面并延伸到所述多晶硅栅3外部区域表面。步骤21中所述第四氧化层5的厚度为
Figure BDA0002011123680000072
所述第五氮化层6的厚度为
Figure BDA0002011123680000073
Figure BDA0002011123680000074
所述第六氧化层7的厚度为
Figure BDA0002011123680000075
步骤22、如图3D所示，依次对所述第六氧化层7和所述第五氮化层6进行刻蚀形成所述侧墙，所述第四氧化层5作为所述第五氮化层6的刻蚀的停止层并在所述存储区301中对所述第一栅极结构303之间所述第二氮化层2进行保护。
较佳为，在形成所述侧墙之前还包括进行轻掺杂漏注入在所述多晶硅栅3两侧侧面自对准形成轻掺杂漏区的步骤，所述轻掺杂漏区叠加到所述源漏区中。
在形成所述侧墙之后以及形成所述自对准金属硅化物阻挡层8之前还包括进行源漏注入在所述多晶硅栅3两侧的所述侧墙侧面自对准形成源漏区的步骤。
所述存储管为N型器件，所述存储管的源漏区为N型重掺杂。
所述外围MOS晶体管为NMOS管时对应的源漏区为N型重掺杂。
所述外围MOS晶体管为PMOS管时对应的源漏区为P型重掺杂。
步骤三、如图3E所示，形成自对准金属硅化物阻挡层8且所述第四氧化层5叠加在所述自对准金属硅化物阻挡层8中。
本发明实施例中，所述自对准金属硅化物阻挡层8的材料为氧化层。
步骤四、如图3F所示，对所述自对准金属硅化物阻挡层8进行刻蚀，刻蚀后的所述自对准金属硅化物阻挡层8将各所述多晶硅栅3的顶部表面暴露以及将所述外围区302中各所述第二栅极结构304外的所述半导体衬底1表面暴露；在所述存储区301中，所述第二氮化层2作为所述自对准金属硅化物阻挡层8的刻蚀工艺的停止层并使所述存储区301中各所述第一栅极结构303外的所述半导体衬底1表面被所述第一氧化层2a和所述第二氮化层2保护。
步骤五、如图3G所示，进行自对准金属硅化物9生长，所述自对准金属硅化物9形成在暴露的所述多晶硅栅3的顶部表面以及所述外围区302中各所述第二栅极结构304外的所述半导体衬底1表面，所述存储区301中各所述第一栅极结构303外的所述半导体衬底1表面未形成所述自对准金属硅化物9。
还包括如下步骤：
如图3H所示，形成接触刻蚀停止层10。所述接触刻蚀停止层10的材料包括氮化硅，所述接触刻蚀停止层10主要用于在后续的接触孔12的开口的刻蚀中作为刻蚀阻挡层。
如图3I所示，形成层间膜11。
所述层间膜11生长完成之后还包括采用化学机械研磨工艺进行平坦化的步骤。
如图3J所示，形成接触孔12，在所述多晶硅栅3的顶部、所述存储管的所述第一栅极结构303两侧源漏区的顶部、所述外围MOS晶体管的所述第二栅极结构304两侧源漏区的顶部的顶部都形成有对应的所述接触孔12。
所述接触孔12的材料包括钨。
形成接触孔12的步骤包括采用刻蚀工艺形成所述接触孔12的开口，刻蚀区域采用光刻工艺定义，在刻蚀形成所述接触孔12的开口中需控制刻蚀时间保证所述存储区301中所述第一栅极结构303两侧的所述接触刻蚀停止层10和所述第二氮化层2都被刻穿。
之后再在所述接触孔12的开口中填充金属形成所述接触孔12。
本发明实施例SONOS存储器的制造方法中通过在形成栅极结构中将存储区301中的存储管的第一栅极结构303外的ONO层中的第二氮化层2保留，并在后续的形成侧墙的工艺中先形成第四氧化层5在形成侧墙所需的第五氮化层6和第六氧化层7，这样在存储区301中第一栅极结构303外的ONO层的第二氮化层2表面会被第四氧化层5保护，这样进行侧墙刻蚀时能将侧墙外的第五氮化层6去除同时将底部的第二氮化层2保留，保留的第二氮化层2能在后续的自对准金属硅化物阻挡层8的刻蚀工艺中的停止层，从而能使存储区301中各第一栅极结构303外的半导体衬底1表面被ONO层的第一氧化层2a和所述第二氮化层2保护并避免在自对准金属硅化物9生长过程中在存储区301中各第一栅极结构303外的半导体衬底1表面形成自对准金属硅化物9，从而能防止存储管的栅极之间的半导体衬底1表面形成的自对准金属硅化物9对存储管的性能造成不利影响并从而提高存储管的性能。
而对于外围区302，由于外围区302的外围MOS晶体管的第二栅极结构304的栅介质层4没有采用ONO层的结构，故在外围MOS晶体管的栅极之间的半导体衬底1表面依然能形成自对准金属硅化物9，所以本发明实施例不会影响到外围区302的外围MOS晶体管的性能，依然能很好的实现储存区的存储管和外围区302的外围MOS晶体管的工艺整合。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种SONOS存储器的制造方法，其特征在于，SONOS存储器包括存储区和位于所述存储区之外的外围区，所述存储区包括多个存储管，所述外围区包括多个外围MOS晶体管，包括如下步骤：
步骤一、在半导体衬底上的所述存储区中形成所述存储管的第一栅极结构和在所述外围区中形成所述外围MOS晶体管的第二栅极结构；
所述第一栅极结构由ONO层和第一多晶硅栅叠加而成，所述第二栅极结构由栅介质层和第二多晶硅栅叠加而成，所述ONO层由第一氧化层、第二氮化层和第三氧化层叠加而成，所述第一栅极结构的第一多晶硅栅和所述第二栅极结构的第二多晶硅栅采用相同的工艺同时形成；
所述ONO层的所述第一氧化层和所述第二氮化层还延伸到所述第一栅极结构之间的所述半导体衬底表面上，所述第一栅极结构之间的所述半导体衬底表面上的所述第三氧化层被去除；
步骤二、在所述第一多晶硅栅和所述第二多晶硅栅的侧面形成侧墙，包括如下分步骤：
步骤21、依次形成第四氧化层、第五氮化层和第六氧化层；所述第四氧化层覆盖在所述第一多晶硅栅和所述第二多晶硅栅的顶部表面和侧面并延伸到所述第一多晶硅栅和所述第二多晶硅栅外部区域表面；
步骤22、依次对所述第六氧化层和所述第五氮化层进行刻蚀形成所述侧墙，所述第四氧化层作为所述第五氮化层的刻蚀的停止层并在所述存储区中对所述第一栅极结构之间所述第二氮化层进行保护；
步骤三、形成自对准金属硅化物阻挡层且所述第四氧化层叠加在所述自对准金属硅化物阻挡层中；
步骤四、对所述自对准金属硅化物阻挡层进行刻蚀，刻蚀后的所述自对准金属硅化物阻挡层将各所述第一多晶硅栅和各所述第二多晶硅栅的顶部表面暴露以及将所述外围区中各所述第二栅极结构外的所述半导体衬底表面暴露；在所述存储区中，所述第二氮化层作为所述自对准金属硅化物阻挡层的刻蚀工艺的停止层并使所述存储区中各所述第一栅极结构外的所述半导体衬底表面被所述第一氧化层和所述第二氮化层保护；
步骤五、进行自对准金属硅化物生长，所述自对准金属硅化物形成在暴露的所述第一多晶硅栅和所述第二多晶硅栅的顶部表面以及所述外围区中各所述第二栅极结构外的所述半导体衬底表面，所述存储区中各所述第一栅极结构外的所述半导体衬底表面未形成所述自对准金属硅化物。
2.如权利要求1所述的SONOS存储器的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的SONOS存储器的制造方法，其特征在于：所述第二栅极结构的所述栅介质层为栅氧化层。
4.如权利要求2所述的SONOS存储器的制造方法，其特征在于：所述外围MOS晶体管包括NMOS管和PMOS管。
5.如权利要求2所述的SONOS存储器的制造方法，其特征在于：在步骤21中形成所述第四氧化层之前还包括对所述第一多晶硅栅和所述第二多晶硅栅的顶部表面和侧面进行再氧化形成第七氧化层的步骤。
6.如权利要求2所述的SONOS存储器的制造方法，其特征在于：步骤三中所述自对准金属硅化物阻挡层的材料为氧化层。
7.如权利要求2所述的SONOS存储器的制造方法，其特征在于：在形成所述侧墙之后以及形成所述自对准金属硅化物阻挡层之前还包括进行源漏注入在所述第一多晶硅栅两侧的所述侧墙侧面和所述第二多晶硅栅两侧的所述侧墙侧面自对准形成源漏区的步骤。
8.如权利要求7所述的SONOS存储器的制造方法，其特征在于：在形成所述侧墙之前还包括进行轻掺杂漏注入在所述多晶硅栅两侧侧面自对准形成轻掺杂漏区的步骤，所述轻掺杂漏区叠加到所述源漏区中。
9.如权利要求7所述的SONOS存储器的制造方法，其特征在于，还包括如下步骤：
形成接触刻蚀停止层；
形成层间膜；
形成接触孔，在所述第一多晶硅栅的顶部、所述第二多晶硅栅的顶部、所述存储管的所述第一栅极结构两侧源漏区的顶部、所述外围MOS晶体管的所述第二栅极结构两侧源漏区的顶部都形成有对应的所述接触孔。
10.如权利要求9所述的SONOS存储器的制造方法，其特征在于：所述接触刻蚀停止层的材料包括氮化硅；所述接触孔的材料包括钨。
11.如权利要求9所述的SONOS存储器的制造方法，其特征在于：所述层间膜生长完成之后还包括采用化学机械研磨工艺进行平坦化的步骤。
12.如权利要求10所述的SONOS存储器的制造方法，其特征在于：形成接触孔的步骤包括采用刻蚀工艺形成所述接触孔的开口，刻蚀区域采用光刻工艺定义，在刻蚀形成所述接触孔的开口中需控制刻蚀时间保证所述存储区中所述第一栅极结构两侧的所述接触刻蚀停止层和所述第二氮化层都被刻穿；
之后再在所述接触孔的开口中填充金属形成所述接触孔。
13.如权利要求5所述的SONOS存储器的制造方法，其特征在于：所述第七氧化层的厚度为
Figure FDA0002828014110000031
14.如权利要求13所述的SONOS存储器的制造方法，其特征在于：步骤21中所述第四氧化层的厚度为
Figure FDA0002828014110000032
所述第五氮化层的厚度为
Figure FDA0002828014110000033
所述第六氧化层的厚度为
Figure FDA0002828014110000034
15.如权利要求7所述的SONOS存储器的制造方法，其特征在于：所述存储管为N型器件，所述存储管的源漏区为N型重掺杂；
所述外围MOS晶体管为NMOS管时对应的源漏区为N型重掺杂；
所述外围MOS晶体管为PMOS管时对应的源漏区为P型重掺杂。
CN201910246259.7A 2019-03-29 2019-03-29 Sonos存储器的制造方法 Active CN110010615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910246259.7A CN110010615B (zh) 2019-03-29 2019-03-29 Sonos存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910246259.7A CN110010615B (zh) 2019-03-29 2019-03-29 Sonos存储器的制造方法

Publications (2)

Publication Number Publication Date
CN110010615A CN110010615A (zh) 2019-07-12
CN110010615B true CN110010615B (zh) 2021-01-22

Family

ID=67168739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910246259.7A Active CN110010615B (zh) 2019-03-29 2019-03-29 Sonos存储器的制造方法

Country Status (1)

Country Link
CN (1) CN110010615B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635503A (zh) * 2020-12-07 2021-04-09 华虹半导体(无锡)有限公司 Cis器件的源漏通孔刻蚀方法
CN113223948B (zh) * 2021-04-19 2022-08-16 华虹半导体(无锡)有限公司 自对准金属硅化物的形成方法
CN115295615A (zh) * 2022-10-08 2022-11-04 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763960A (zh) * 2004-10-22 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法
KR20110066495A (ko) * 2009-12-11 2011-06-17 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
CN103094301A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 金属氧化物阻变存储器及制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193178A (ja) * 2002-12-06 2004-07-08 Ｆａｓｌ Ｊａｐａｎ 株式会社 半導体記憶装置及びその製造方法
JP2004193226A (ja) * 2002-12-09 2004-07-08 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763960A (zh) * 2004-10-22 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法
KR20110066495A (ko) * 2009-12-11 2011-06-17 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
CN103094301A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 金属氧化物阻变存储器及制造方法

Also Published As

Publication number Publication date
CN110010615A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
US11121133B2 (en) Semiconductor device with fin transistors and manufacturing method of such semiconductor device
JP3282143B2 (ja) 単ゲート及び双ゲート電界効果トランジスタ及び作製方法
US7338860B2 (en) Methods of forming non-volatile memory device having floating gate
US20070108514A1 (en) Semiconductor device and method of fabricating the same
US7316945B2 (en) Method of fabricating a fin field effect transistor in a semiconductor device
CN110010615B (zh) Sonos存储器的制造方法
US20060286757A1 (en) Semiconductor product and method for forming a semiconductor product
JP2012004473A (ja) 半導体装置及び半導体装置の製造方法
US20110089489A1 (en) Semiconductor device including capacitor element and method of manufacturing the same
US20090267125A1 (en) Semiconductor device and method of manufacturing the same
JP2003174101A (ja) 半導体装置および半導体装置の製造方法
US6333249B2 (en) Method for fabricating a semiconductor device
US9768176B2 (en) Semiconductor device and method for forming the same
JPH0697190A (ja) Ｍｏｓトランジスタの製造方法
JPH11243195A (ja) 半導体装置およびその製造方法
JP2009117621A (ja) 半導体装置及びその製造方法
US7416934B2 (en) Semiconductor device
JP4951950B2 (ja) 半導体装置およびその製造方法
JP2001274263A (ja) 半導体装置の製造方法及び半導体装置
CN109390394B (zh) 穿隧场效晶体管及其制作方法
JPH08204032A (ja) 半導体装置及びその製造方法
CN109950249B (zh) Sonos器件的制造方法
US20080081424A1 (en) Method of production of a semiconductor memory device and semiconductor memory device
CN113257918A (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN112420516A (zh) 形成半导体装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant