CN113223948B - 自对准金属硅化物的形成方法 - Google Patents

自对准金属硅化物的形成方法 Download PDF

Info

Publication number
CN113223948B
CN113223948B CN202110417982.4A CN202110417982A CN113223948B CN 113223948 B CN113223948 B CN 113223948B CN 202110417982 A CN202110417982 A CN 202110417982A CN 113223948 B CN113223948 B CN 113223948B
Authority
CN
China
Prior art keywords
forming
layer
self
salicide
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110417982.4A
Other languages
English (en)
Other versions
CN113223948A (zh
Inventor
胡启民
王龙鑫
向超
范晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202110417982.4A priority Critical patent/CN113223948B/zh
Publication of CN113223948A publication Critical patent/CN113223948A/zh
Application granted granted Critical
Publication of CN113223948B publication Critical patent/CN113223948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种自对准金属硅化物的形成方法，包括：步骤一、提供形成有栅极结构的硅衬底，进行第一次湿法刻蚀将多晶硅栅表面以及栅极结构的侧墙外的有源区表面的剩余氧化层变薄；步骤二、形成SAB层；步骤三、对自对准金属硅化物形成区域的SAB层进行刻蚀，包括如下分步骤：步骤31、进行第一次干法刻蚀将SAB层的厚度减薄；步骤32、进行各向同性的第二次湿法刻蚀将多晶硅栅顶部以及有源区表面的SAB层以及剩余氧化层完全去除，剩余氧化层预先变薄使第二次湿法刻蚀时间减少并侧墙的侧面不会暴露出来；步骤四、形成金属层并进行金属硅化反应。本发明能防止栅极结构的侧墙侧面的SAB层被完全去除，从而能防止侧墙产生损伤。

Description

自对准金属硅化物的形成方法
技术领域
本发明涉及一种半导体集成电路制造设备，特别是涉及一种自对准金属硅化物(Salicide)的形成方法。
背景技术
在深亚微米及以下的CMOS工艺中，为了形成非自对准金属硅化物(Non-Salicide)区域，利用了Salicide金属只会与有源区和多晶硅栅反应而不会与介质层反应的特点，在Salicide工艺流程前淀积一层介质层覆盖在Non-Salicide区域，防止这些区域形成Salicide，这样的工艺便叫做自对准金属硅化物阻挡层(Self-Aligned Block,SAB)技术。如图1A至图1D所示，是现有自对准金属硅化物的形成方法各步骤中的器件结构示意图；现有自对准金属硅化物的形成方法包括如下步骤：
步骤一、如图1A所示，提供硅衬底101，在所述硅衬底101上形成有栅极结构，所述栅极结构包括依次叠加的栅介质层102和多晶硅栅103，在所述多晶硅栅103的侧面形成有侧墙104。
步骤二、如图1A所示，形成自对准金属硅化物阻挡层105，所述自对准金属硅化物阻挡层105覆盖在所述多晶硅栅103的顶部表面、所述侧墙104的侧面和所述多晶硅栅103外的有源区表面。
通常，所述自对准金属硅化物阻挡层105为二氧化硅和氮化硅的叠加层或者为富硅氧化物层。
采用化学气相沉积工艺形成所述自对准金属硅化物阻挡层105。
步骤三、对自对准金属硅化物形成区域的所述自对准金属硅化物阻挡层105进行刻蚀，包括如下分步骤：
如图1A所示，通常，除了所述自对准金属硅化物形成区域外，在所述硅衬底101上还包括非自对准金属硅化物形成区域，图1D中虚线AA的左右两侧分别为所述非自对准金属硅化物形成区域和所述自对准金属硅化物形成区域。由于所述非自对准金属硅化物形成区域中不需要形成自对准金属硅化物，故需要采用光刻工艺形成的光刻胶106图形定义出所述自对准金属硅化物形成区域，所述光刻胶106图形将非自对准金属硅化物形成区域覆盖以及将所述自对准金属硅化物形成区域打开。
步骤31、如图1B所示，进行第一次干法刻蚀，所述第一次干法刻蚀将所述多晶硅栅103顶部以及所述栅极结构的所述侧墙104外的所述有源区表面的所述自对准金属硅化物阻挡层105的厚度减薄。
步骤32、如图1C所示，进行第二次湿法刻蚀将所述多晶硅栅103顶部以及所述栅极结构的所述侧墙104外的所述有源区表面的所述自对准金属硅化物阻挡层105完全去除并将硅表面露出。
所述第二次湿法刻蚀为各向同性刻蚀，所述第二次湿法刻蚀会对所述侧墙104的侧面的所述自对准金属硅化物阻挡层105进行横向刻蚀，现有方法中，为了将所述多晶硅栅103顶部以及所述有源区表面的所述自对准金属硅化物阻挡层105完全去除，容易造成所述侧墙104的侧面的所述自对准金属硅化物阻挡层105被去除从而将所述侧墙104的侧面暴露，这样就容易对所述侧墙104产生损伤，从而会影响器件的性能。
步骤四、如图1D所示，形成金属层，进行金属硅化反应将和硅接触的所述金属层都自对准形成自对准金属硅化物107。未形成所述自对准金属硅化物107的所述金属层被自对准去除。
发明内容
本发明所要解决的技术问题是提供一种自对准金属硅化物的形成方法，能防止栅极结构的侧墙侧面的SAB层被完全去除，从而能防止侧墙产生损伤。
为解决上述技术问题，本发明提供的自对准金属硅化物的形成方法包括如下步骤：
步骤一、提供硅衬底，在所述硅衬底上形成有栅极结构，所述栅极结构包括依次叠加的栅介质层和多晶硅栅，在所述多晶硅栅的侧面形成有侧墙。
进行第一次湿法刻蚀将所述多晶硅栅表面以及所述栅极结构的侧墙外的有源区表面的剩余氧化层变薄。
步骤二、形成自对准金属硅化物阻挡层，所述自对准金属硅化物阻挡层覆盖在所述多晶硅栅的顶部表面、所述侧墙的侧面和所述多晶硅栅外的有源区表面。
步骤三、对自对准金属硅化物形成区域的所述自对准金属硅化物阻挡层进行刻蚀，包括如下分步骤：
步骤31、进行第一次干法刻蚀，所述第一次干法刻蚀将所述多晶硅栅顶部以及所述栅极结构的所述侧墙外的所述有源区表面的所述自对准金属硅化物阻挡层的厚度减薄。
步骤32、进行第二次湿法刻蚀将所述多晶硅栅顶部以及所述栅极结构的所述侧墙外的所述有源区表面的所述自对准金属硅化物阻挡层以及所述剩余氧化层完全去除并将硅表面露出。
所述第二次湿法刻蚀为各向同性刻蚀，所述第二次湿法刻蚀会对所述侧墙的侧面的所述自对准金属硅化物阻挡层进行横向刻蚀，通过对所述剩余氧化层进行预先减薄，使所述第二次湿法刻蚀时间减少并保证所述第二次湿法刻蚀对所述侧墙的侧面的所述自对准金属硅化物阻挡层的横向刻蚀不会将所述侧墙的侧面暴露出来，以实现对所述侧墙进行保护。
步骤四、形成金属层，进行金属硅化反应将和硅接触的所述金属层都自对准形成自对准金属硅化物。
进一步的改进是，在各所述栅极结构两侧的所述有源区中自对准形成有源区和漏区。
进一步的改进是，所述源区和所述漏区采用离子注入形成。
进一步的改进是，步骤一中，所述剩余氧化层为所述栅极结构、所述源区和所述漏区的形成工艺完成后残余的氧化层。
进一步的改进是，所述侧墙的材料包括氧化层或氮化层。
进一步的改进是，步骤二中，所述自对准金属硅化物阻挡层为二氧化硅和氮化硅的叠加层或者为富硅氧化物层。
采用化学气相沉积工艺形成所述自对准金属硅化物阻挡层。
进一步的改进是，步骤三中，采用光刻工艺形成的光刻胶图形定义出所述自对准金属硅化物形成区域，所述光刻胶图形将非自对准金属硅化物形成区域覆盖以及将所述自对准金属硅化物形成区域打开。
进一步的改进是，所述第二次湿法刻蚀完成后还包括将所述光刻胶图形去除的步骤。
进一步的改进是，步骤四中的所述金属层的材料包括镍。
进一步的改进是，所述栅极结构为CMOS工艺的栅极结构，CMOS工艺中包括NMOS和PMOS，所述NMOS的源区和漏区都由N+区组成，所述PMOS的源区和漏区都由P+区组成。
进一步的改进是，所述NMOS的形成区域中的有源区中形成有P型阱，所述PMOS的形成区域中的有源区中形成有N型阱，
进一步的改进是，各所述有源区之间隔离有场氧。
进一步的改进是，所述场氧包括浅沟槽隔离场氧。
进一步的改进是，所述硅衬底上形成有CMOS图像传感器，所述CMOS图像传感器的像素区和逻辑区，所述像素区中包括多个像素单元，各所述像素单元中包括一个光电二极管和CMOS像素读取电路。
进一步的改进是，所述CMOS工艺的节点为65nm以及55nm以下。
本发明在SAB层形成之前，增加了对位于多晶硅栅表面以及栅极结构的侧墙外的有源区表面的剩余氧化层进行减薄的第一次湿法刻蚀工艺，这样在后续SAB层的各向同性的第二次湿法刻蚀中能减少刻蚀时间，这样就能减少第二次湿法刻蚀对侧墙侧面的SAB层的消耗量，最后能保证不会将侧墙的侧面暴露出来，从而能实现对侧墙进行保护，防止侧墙产生损伤。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有自对准金属硅化物的形成方法各步骤中的器件结构示意图；
图2是本发明实施例自对准金属硅化物的形成方法的流程图；
图3A-图3G是本发明实施例自对准金属硅化物的形成方法各步骤中的器件结构示意图。
具体实施方式
对图1A-图1D所示的现有自对准金属硅化物的形成方法进行分析发现，通常在形成自对准金属硅化物阻挡层105之前，在所述多晶硅栅103表面以及所述栅极结构的侧墙104外的有源区表面具有剩余氧化层，在第二次湿法刻蚀中，剩余氧化层也需要完全去除，这样才能将硅暴露出来，这也就会增加第二次湿法刻蚀的时间，从而增加对自对准金属硅化物阻挡层105的横向刻蚀，所以，容易使侧墙104的侧面完全暴露并产生损伤。
在上面分析的基础上，申请人进行有针对性的改进得到本发明实施例自对准金属硅化物的形成方法。如图2所示，是本发明实施例自对准金属硅化物的形成方法的流程图；如图3A至图3G所示，是本发明实施例自对准金属硅化物的形成方法各步骤中的器件结构示意图；本发明实施例自对准金属硅化物的形成方法包括如下步骤：
步骤一、如图3A所示，提供硅衬底201，在所述硅衬底201上形成有栅极结构，所述栅极结构包括依次叠加的栅介质层202和多晶硅栅203，在所述多晶硅栅203的侧面形成有侧墙204。
通常，在所述多晶硅栅203表面以及所述栅极结构的侧墙204外的有源区表面具有剩余氧化层205。
如图3B所示，进行第一次湿法刻蚀将所述多晶硅栅203表面以及所述栅极结构的侧墙204外的有源区表面的剩余氧化层205变薄。
本发明实施例中，在各所述栅极结构两侧的所述有源区中自对准形成有源区和漏区。
所述源区和所述漏区采用离子注入形成。
所述剩余氧化层205为所述栅极结构、所述源区和所述漏区的形成工艺完成后残余的氧化层。
所述侧墙204的材料包括氧化层或氮化层。
所述栅极结构为CMOS工艺的栅极结构，CMOS工艺中包括NMOS和PMOS，所述NMOS的源区和漏区都由N+区组成，所述PMOS的源区和漏区都由P+区组成。
所述NMOS的形成区域中的有源区中形成有P型阱，所述PMOS的形成区域中的有源区中形成有N型阱。
各所述有源区之间隔离有场氧。较佳为，所述场氧包括浅沟槽隔离场氧。
在一较佳实施例中，所述硅衬底201上形成有CMOS图像传感器，所述CMOS图像传感器的像素区和逻辑区，所述像素区中包括多个像素单元，各所述像素单元中包括一个光电二极管和CMOS像素读取电路。所述逻辑区和所述CMOS像素读取电路都由NMOS和PMOS组成。所述CMOS工艺的节点为65nm以及55nm以下。
步骤二、如图3C所示，形成自对准金属硅化物阻挡层206，所述自对准金属硅化物阻挡层206覆盖在所述多晶硅栅203的顶部表面、所述侧墙204的侧面和所述多晶硅栅203外的有源区表面。
本发明实施例中，所述自对准金属硅化物阻挡层206为二氧化硅和氮化硅的叠加层或者为富硅氧化物层。
采用化学气相沉积工艺形成所述自对准金属硅化物阻挡层206。
步骤三、对自对准金属硅化物形成区域的所述自对准金属硅化物阻挡层206进行刻蚀，包括如下分步骤：
如图3D所示，通常，除了所述自对准金属硅化物形成区域外，在所述硅衬底201上还包括非自对准金属硅化物形成区域，图3D中虚线BB的左右两侧分别为所述非自对准金属硅化物形成区域和所述自对准金属硅化物形成区域。由于所述非自对准金属硅化物形成区域中不需要形成自对准金属硅化物，故需要采用光刻工艺形成的光刻胶207图形定义出所述自对准金属硅化物形成区域，所述光刻胶207图形将非自对准金属硅化物形成区域覆盖以及将所述自对准金属硅化物形成区域打开。
步骤31、如图3E所示，进行第一次干法刻蚀，所述第一次干法刻蚀将所述多晶硅栅203顶部以及所述栅极结构的所述侧墙204外的所述有源区表面的所述自对准金属硅化物阻挡层206的厚度减薄。
步骤32、如图3F所示，进行第二次湿法刻蚀将所述多晶硅栅203顶部以及所述栅极结构的所述侧墙204外的所述有源区表面的所述自对准金属硅化物阻挡层206以及所述剩余氧化层205完全去除并将硅表面露出。
所述第二次湿法刻蚀为各向同性刻蚀，所述第二次湿法刻蚀会对所述侧墙204的侧面的所述自对准金属硅化物阻挡层206进行横向刻蚀，通过对所述剩余氧化层205进行预先减薄，使所述第二次湿法刻蚀时间减少并保证所述第二次湿法刻蚀对所述侧墙204的侧面的所述自对准金属硅化物阻挡层206的横向刻蚀不会将所述侧墙204的侧面暴露出来，以实现对所述侧墙204进行保护。
之后去除所述光刻胶207。
步骤四、如图3G所示，形成金属层，进行金属硅化反应将和硅接触的所述金属层都自对准形成自对准金属硅化物208。未形成所述自对准金属硅化物208的所述金属层被自对准去除。
所述金属层的材料包括镍。
本发明实施例在SAB层形成之前，增加了对位于多晶硅栅203表面以及栅极结构的侧墙204外的有源区表面的剩余氧化层205进行减薄的第一次湿法刻蚀工艺，这样在后续SAB层的各向同性的第二次湿法刻蚀中能减少刻蚀时间，这样就能减少第二次湿法刻蚀对侧墙204侧面的SAB层的消耗量，最后能保证不会将侧墙204的侧面暴露出来，从而能实现对侧墙204进行保护，防止侧墙204产生损伤。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (14)

1.一种自对准金属硅化物的形成方法，其特征在于，包括如下步骤：
步骤一、提供硅衬底，在所述硅衬底上形成有栅极结构，所述栅极结构包括依次叠加的栅介质层和多晶硅栅，在所述多晶硅栅的侧面形成有侧墙；
进行第一次湿法刻蚀将所述多晶硅栅表面以及所述栅极结构的侧墙外的有源区表面的剩余氧化层变薄；
所述剩余氧化层为所述栅极结构、源区和漏区的形成工艺完成后残余的氧化层；
步骤二、形成自对准金属硅化物阻挡层，所述自对准金属硅化物阻挡层覆盖在所述多晶硅栅的顶部表面、所述侧墙的侧面和所述多晶硅栅外的有源区表面；
步骤三、对自对准金属硅化物形成区域的所述自对准金属硅化物阻挡层进行刻蚀，包括如下分步骤：
步骤31、进行第一次干法刻蚀，所述第一次干法刻蚀将所述多晶硅栅顶部以及所述栅极结构的所述侧墙外的所述有源区表面的所述自对准金属硅化物阻挡层的厚度减薄；
步骤32、进行第二次湿法刻蚀将所述多晶硅栅顶部以及所述栅极结构的所述侧墙外的所述有源区表面的所述自对准金属硅化物阻挡层以及所述剩余氧化层完全去除并将硅表面露出；
所述第二次湿法刻蚀为各向同性刻蚀，所述第二次湿法刻蚀会对所述侧墙的侧面的所述自对准金属硅化物阻挡层进行横向刻蚀，通过对所述剩余氧化层进行预先减薄，使所述第二次湿法刻蚀时间减少并保证所述第二次湿法刻蚀对所述侧墙的侧面的所述自对准金属硅化物阻挡层的横向刻蚀不会将所述侧墙的侧面暴露出来，以实现对所述侧墙进行保护；
步骤四、形成金属层，进行金属硅化反应将和硅接触的所述金属层都自对准形成自对准金属硅化物。
2.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于：在各所述栅极结构两侧的所述有源区中自对准形成有源区和漏区。
3.如权利要求2所述的自对准金属硅化物的形成方法，其特征在于：所述源区和所述漏区采用离子注入形成。
4.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于：所述侧墙的材料包括氧化层或氮化层。
5.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于：步骤二中，所述自对准金属硅化物阻挡层为二氧化硅和氮化硅的叠加层或者为富硅氧化物层；
采用化学气相沉积工艺形成所述自对准金属硅化物阻挡层。
6.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于：步骤三中，采用光刻工艺形成的光刻胶图形定义出所述自对准金属硅化物形成区域，所述光刻胶图形将非自对准金属硅化物形成区域覆盖以及将所述自对准金属硅化物形成区域打开。
7.如权利要求6所述的自对准金属硅化物的形成方法，其特征在于：所述第二次湿法刻蚀完成后还包括将所述光刻胶图形去除的步骤。
8.如权利要求1所述的自对准金属硅化物的形成方法，其特征在于：步骤四中的所述金属层的材料包括镍。
9.如权利要求2所述的自对准金属硅化物的形成方法，其特征在于：所述栅极结构为CMOS工艺的栅极结构，CMOS工艺中包括NMOS和PMOS，所述NMOS的源区和漏区都由N+区组成，所述PMOS的源区和漏区都由P+区组成。
10.如权利要求9所述的自对准金属硅化物的形成方法，其特征在于：所述NMOS的形成区域中的有源区中形成有P型阱，所述PMOS的形成区域中的有源区中形成有N型阱。
11.如权利要求10所述的自对准金属硅化物的形成方法，其特征在于：各所述有源区之间隔离有场氧。
12.如权利要求11所述的自对准金属硅化物的形成方法，其特征在于：所述场氧包括浅沟槽隔离场氧。
13.如权利要求9所述的自对准金属硅化物的形成方法，其特征在于：所述硅衬底上形成有CMOS图像传感器，所述CMOS图像传感器包括像素区和逻辑区，所述像素区中包括多个像素单元，各所述像素单元中包括一个光电二极管和CMOS像素读取电路。
14.如权利要求13所述的自对准金属硅化物的形成方法，其特征在于：所述CMOS工艺的节点为65nm以及55nm以下。
CN202110417982.4A 2021-04-19 2021-04-19 自对准金属硅化物的形成方法 Active CN113223948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110417982.4A CN113223948B (zh) 2021-04-19 2021-04-19 自对准金属硅化物的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110417982.4A CN113223948B (zh) 2021-04-19 2021-04-19 自对准金属硅化物的形成方法

Publications (2)

Publication Number Publication Date
CN113223948A CN113223948A (zh) 2021-08-06
CN113223948B true CN113223948B (zh) 2022-08-16

Family

ID=77087958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110417982.4A Active CN113223948B (zh) 2021-04-19 2021-04-19 自对准金属硅化物的形成方法

Country Status (1)

Country Link
CN (1) CN113223948B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
US6509264B1 (en) * 2000-03-30 2003-01-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned silicide with reduced sheet resistance
CN104124209A (zh) * 2013-04-27 2014-10-29 上海华虹宏力半导体制造有限公司 Cmos器件的制造方法
CN109103138A (zh) * 2018-07-13 2018-12-28 上海华力集成电路制造有限公司 自对准金属硅化物的制造方法
CN109817528A (zh) * 2019-01-30 2019-05-28 上海华虹宏力半导体制造有限公司 Mos晶体管的制造方法
CN110010615A (zh) * 2019-03-29 2019-07-12 上海华虹宏力半导体制造有限公司 Sonos存储器的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
US6509264B1 (en) * 2000-03-30 2003-01-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned silicide with reduced sheet resistance
CN104124209A (zh) * 2013-04-27 2014-10-29 上海华虹宏力半导体制造有限公司 Cmos器件的制造方法
CN109103138A (zh) * 2018-07-13 2018-12-28 上海华力集成电路制造有限公司 自对准金属硅化物的制造方法
CN109817528A (zh) * 2019-01-30 2019-05-28 上海华虹宏力半导体制造有限公司 Mos晶体管的制造方法
CN110010615A (zh) * 2019-03-29 2019-07-12 上海华虹宏力半导体制造有限公司 Sonos存储器的制造方法

Also Published As

Publication number Publication date
CN113223948A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US7176084B2 (en) Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory
JP3008180B2 (ja) 半導体素子の製造方法
US20060276014A1 (en) Self-aligned high-energy implantation for deep junction structure
US7943495B2 (en) Method of manufacturing semiconductor device
US20090317955A1 (en) Semiconductor device and method for fabricating the same
US11757011B2 (en) Semiconductor device with non-volatile memory cell and manufacturing method thereof
JP2013065862A (ja) プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
CN111244104B (zh) Sonos存储器及其制作方法
US7427553B2 (en) Fabricating method of semiconductor device
US6333249B2 (en) Method for fabricating a semiconductor device
US7358575B2 (en) Method of fabricating SRAM device
US11903193B2 (en) Two dimensional structure to control flash operation and methods for forming the same
CN113223948B (zh) 自对准金属硅化物的形成方法
EP1225623A2 (en) A method to form a recessed source drain on a trench side wall with a replacement gate technique
KR100702324B1 (ko) 반도체 소자 및 이의 제조 방법
US7179713B2 (en) Method of fabricating a fin transistor
US20020013016A1 (en) Method for fabricating semiconductor device
US20020164866A1 (en) Semiconductor device and method for fabricating same
JP4122193B2 (ja) 半導体装置の製造方法
CN111370371B (zh) 一种半导体器件的制备方法
US11527409B2 (en) Contact slots forming method applying photoresists
CN111653484B (zh) 一种优化碳化硅mosfet自对准工艺的方法
KR101128710B1 (ko) 시모스 이미지센서의 실리사이드 형성방법
US20230025163A1 (en) Method of manufacturing semiconductor structure
JP2005223196A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant