CN113257918A - 半导体器件及其制造方法及包括该器件的电子设备 - Google Patents

半导体器件及其制造方法及包括该器件的电子设备 Download PDF

Info

Publication number
CN113257918A
CN113257918A CN202110477559.3A CN202110477559A CN113257918A CN 113257918 A CN113257918 A CN 113257918A CN 202110477559 A CN202110477559 A CN 202110477559A CN 113257918 A CN113257918 A CN 113257918A
Authority
CN
China
Prior art keywords
layer
source
active region
work function
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110477559.3A
Other languages
English (en)
Other versions
CN113257918B (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110477559.3A priority Critical patent/CN113257918B/zh
Publication of CN113257918A publication Critical patent/CN113257918A/zh
Priority to US17/661,178 priority patent/US20220352351A1/en
Application granted granted Critical
Publication of CN113257918B publication Critical patent/CN113257918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种半导体器件及其制造方法及包括该器件的电子设备。根据实施例，半导体器件可以包括：在衬底上实质上沿竖直方向延伸的有源区；绕有源区在竖直方向上的中间段的至少部分外周形成的栅堆叠，其中有源区包括与栅堆叠相对的沟道区以及分别在沟道区在竖直方向上的相对两侧的第一源/漏区和第二源/漏区；第一侧墙和第二侧墙，分别介于栅堆叠的导体层与第一源/漏区之间以及栅堆叠的导体层与第二源/漏区之间。

Description

半导体器件及其制造方法及包括该器件的电子设备
技术领域
本公开涉及半导体领域，具体地，涉及竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。
背景技术
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。
另外，在水平型器件中，侧墙可以没于栅堆叠在横向上的相对两侧(即，栅堆叠分别面向在横向上彼此相对的源/漏区的这两侧)。由于常规侧墙形成工艺的限制，在竖直型器件中，难以在栅堆叠在竖直方向上的相对两侧(即，栅堆叠分别面向在竖直方向上彼此相对的源/漏区的两侧)，形成侧墙。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种能够很好地控制栅长的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。
根据本公开的一个方面，提供了一种半导体器件，包括：在衬底上实质上沿竖直方向延伸的有源区；绕有源区在竖直方向上的中间段的至少部分外周形成的栅堆叠，其中有源区包括与栅堆叠相对的沟道区以及分别在沟道区在竖直方向上的相对两侧的第一源/漏区和第二源/漏区；第一侧墙和第二侧墙，分别介于栅堆叠的导体层与第一源/漏区之间以及栅堆叠的导体层与第二源/漏区之间。
根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上设置实质上沿竖直方向延伸的有源区；使有源区在竖直方向上的中间段相对于有源区在竖直方向上的下段和上段在横向上凹入；沿有源区的中间段相对于下段和上段形成的凹入的表面形成栅介质层和功函数调节层；在形成有栅介质层和功函数调节层的凹入中形成第一位置保持层；以第一位置保持层为掩模，对功函数调节层进行选择性刻蚀，从凹入中去除部分功函数调节层，以在凹入中形成间隙；沿着有源区的表面形成侧墙，侧墙填充间隙且与功函数调节层相接；去除第一位置保持层，以释放凹入中的空间；以及形成栅电极材料层，栅电极材料层填充空间。
根据本公开的另一方面，提供了一种电子设备，包括由上述半导体器件形成的集成电路。
根据本公开的实施例，在竖直型器件中引入了(栅)侧墙，从而可以增大栅堆叠特别是其中的导体层与源/漏区之间的电间隔距离，并因此可以抑制寄生电容的增长，特别是在导体层厚度增大以降低电阻的情况下。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1至14示出了根据本公开实施例的制造半导体器件的流程中部分阶段的示意图；
图15至17示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；
图18至19示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；
图20至23示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图。
贯穿附图，相同或相似的附图标记表示相同或相似的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本公开的实施例涉及竖直型半导体器件。所谓“竖直型”半导体器件，是指其有源区(特别是沟道区)相对于衬底在竖直方向(例如，垂直于或实质上垂直于衬底表面的方向)上延伸。有源区可以由单晶半导体材料构成，以改善器件性能。绕有源区在竖直方向上的中间段的(至少部分)外周，可以形成栅堆叠。与栅堆叠相对，可以在有源区特别是中间段中建立沟道区。在有源区的相对两侧(即，中间段相对两侧的上段、下段)中可以形成源/漏区，源/漏区之间可以通过沟道区而电导通。例如，栅堆叠可以包括栅介质层、功函数调节层和栅电极材料层。
根据本公开的实施例，在栅堆叠特别是其中的导体层(例如，栅电极材料层)与源/漏区之间，可以设置侧墙。例如，可以在有源区的外周，沟道区在竖直方向上的相对两端处，设置侧墙。侧墙可以沿着栅堆叠特别是其中的导体层的表面延伸。侧墙可以增大栅堆叠中的导体层与源/漏区之间的间隔或者说电隔离距离，从而可以降低寄生电容，特别是在栅堆叠中的导体层厚度增大以便降低电阻的情况下。因为如果导体层厚度较大，则导体层与源/漏区之间的交迭可能增大，由此导致寄生电容增大，而侧墙可以抑制寄生电容的增大。侧墙一般不会延伸到栅堆叠面向沟道区的表面上，以免影响栅堆叠对沟道区的控制作用。
沟道区的端部可以由沟道区与源/漏区之间的掺杂浓度界面来限定。例如，如果在某一方向(例如，竖直方向)上的预定范围(例如，10纳米)内掺杂浓度的改变超过一定阈值(例如，变化量级为10至1000倍)，则该预定范围可以称为该方向上的掺杂浓度界面。关于这种“预定范围”和“阈值”，本领域技术人员可以根据实际工艺条件来设定。而且，这种掺杂浓度界面是可检测的。例如，可以沿着该方向检测掺杂浓度，并获得该方向上的掺杂浓度变化，可以将该方向上单位长度上的掺杂浓度变化最剧烈之处视为掺杂浓度界面。在以下有源区通过源/漏层与沟道层的堆叠来形成的实施例中，沟道区的端部也可以对应于沟道层的端部，尽管它们可能并不完全等同。
如下所述，侧墙可以自对准的方式形成。具体地，侧墙可以分别自对准于沟道区的上下端。在此，所谓“自对准”，并不一定意味着“完全”对准。自对准是指结构之间的相对位置，基本上不受工艺波动特别是光刻波动的影响。这种自对准的结构是可检测的。例如，在集成电路(IC)中可以存在多个这样的器件，如果是自对准的结构，则各器件中侧墙相对于沟道区端部的位置关系可以保持实质上不变；而如果不是自对准的结构，则这种相对位置关系在器件之间可以存在工艺波动。
类似于水平型器件中侧墙实质上在竖直方向上延伸，根据本公开实施例的侧墙可以包括在横向上延伸的部分。在此，“自对准”是指侧墙的横向延伸部分自对准于沟道区的两端。侧墙可以包括与沟道区下端自对准的下侧墙以及与沟道区上端自对准的上侧墙。当然，根据形成工艺，侧墙还可以包括竖直延伸部分。竖直延伸部分可以从横向延伸部分(即，沟道区的端部)沿远离栅堆叠的方向延伸。例如，上侧墙的竖直延伸部分(如果有的话)可以从上侧墙的横向延伸部分向上延伸，下侧墙的竖直延伸部分(如果有的话)可以从下侧墙的横向延伸部分向下延伸。
根据本公开的实施例，为保证器件性能的一致性，栅介质层和功函数调节层可以在侧墙之前形成，从而它们可以均匀地面对沟道区(包括端部在内)，并可以保证在整个沟道长度方向上具有基本一致的特性如阈值电压(Vt)。例如，栅电极材料层靠近有源区一侧的端部可以包括下部的第一表面、上部的第二表面以及面向沟道区的第三表面，功函数调节层可以至少覆盖第三表面。于是，在栅堆叠面向沟道区的这一侧，与沟道区相面对的均是功函数调节层(+栅介质层)，这有助于器件性能的一致性。
这种情况下，侧墙可以介入栅堆叠中，例如可以在栅电极材料层的表面上延伸。根据实施例，侧墙特别是其横向延伸部分的位置可以由功函数调节层来限定，于是侧墙(的横向延伸部分)可以从功函数调节层的端部延伸，并且(竖直延伸部分)可以进一步延伸到源/漏区的表面上。例如，侧墙可以在栅电极材料层的第一表面和第二表面上与功函数调节层相接，并从相接之处延伸。由于自对准工艺，侧墙在第一表面、第二表面上的部分可以与功函数调节层对准，例如可以具有实质上相同的厚度，或者它们的上表面和下表面中至少之一可以实质上共面。
根据本公开的实施例，有源区的中间段相对于下段和上段可以在横向上凹入，这有利于自对准工艺。这种情况下，功函数调节层可以设于中间段相对于下段和上段所形成的凹入中，而栅电极材料层靠近有源区一侧的端部可以嵌入到该凹入中。功函数调节层可以至少完全覆盖栅电极材料层的端部面向沟道区的表面。例如，栅电极材料层的端部在竖直方向上的下端相对于功函数调节层在竖直方向上的下端向着上侧凹入，而栅电极材料层的端部在竖直方向上的上端相对于功函数调节层在竖直方向上的上端向着下侧凹入。于是，栅堆叠中的导体层(包括功函数调节层和栅电极材料层)可以呈T形，T形的顶端面向沟道区。
根据本公开的实施例，有源区可以由依次叠置的第一源/漏层(上述“下段”)、沟道层(上述“中间段”)和第二源/漏层(上述“上段”)来形成。各层之间可以彼此邻接，当然中间也可能存在其他半导体层，例如泄漏抑制层和开态电流增强层(带隙比相邻层大或小的半导体层。源/漏区可以基本上形成在第一源/漏层和第二源/漏层中，且沟道区可以基本上形成在沟道层中。栅堆叠可以自对准于沟道层，且侧墙(的横向延伸部分)可以自对准于沟道层。栅长可以由沟道层自身的厚度来确定。沟道层例如可以通过外延生长来形成，从而其厚度可以很好地控制。因此，可以很好地控制栅长。
例如，第一源/漏层可以是半导体衬底自身。这种情况下，沟道层可以是在衬底上外延生长的半导体层，第二源/漏层可以是在沟道层上外延生长的半导体层。备选地，第一源/漏层可以是在衬底上外延生长的半导体层。这种情况下，沟道层可以是在第一源/漏层上外延生长的半导体层，第二源/漏层可以是在沟道层上外延生长的半导体层。分别生长的半导体层之间可以具有晶体界面。为容易地实现中间段的相对凹入，沟道层相对于第一源/漏层、第二源/漏层可以具有刻蚀选择性。
这种半导体器件例如可以如下制造。
可以在衬底上设置竖直有源区，并使有源区的中间段相对凹入。可以大致共形的方式沿有源区的表面形成侧墙限定层，然后在凹入中形成第一位置保持层。可以第一位置保持层为掩模，对侧墙限定层进行选择性刻蚀，以去除侧墙限定层的横向延伸部分的至少一部分，从而在凹入中形成间隙。之后，可以通过侧墙形成工艺，来形成侧墙。在形成侧墙时，侧墙材料会进入上述间隙中，从而形成侧墙的横向延伸部分。
之后，可以进行替代栅工艺，来形成栅堆叠。例如，可以去除第一位置保持层(可选地，去除侧墙限定层，侧墙限定层去除与否取决于侧墙限定层的材料，例如在实施例中，侧墙限定层由功函数调节层形成，这种情况下则无需去除)，释放凹入中的空间。可以形成栅堆叠，栅堆叠的端部嵌入到凹入中。
在对有源区的下段和上中可以形成源/漏区。例如，这可以通过对有源区的下段和上进行掺杂来实现。例如，可以进行离子注入、等离子体掺杂，或者在生长第一源/漏层、第二源/漏层时原位掺杂。根据一有利实施例，可以在上述凹入中，形成第二位置保持层，然后在有源区的表面上形成掺杂剂源层，并通过例如退火使掺杂剂源层中的掺杂剂驱入有源区中。第二位置保持层可以阻止掺杂剂源层中的掺杂剂直接进入有源区的中间段(沟道区)。但是，可以有部分掺杂剂经由上段、下段而分别进入中间段的上端、下端。这有助于降低器件导通时源/漏区与沟道区之间的电阻，从而提升器件性能。
本公开可以各种形式呈现，以下将描述其中一些示例。
图1至14示出了根据本公开实施例的制造半导体器件的流程的示意图。
如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。
在衬底1001上，可以通过例如外延生长，依次形成沟道层1003和另一半导体层1005。沟道层1003可以限定沟道区的位置，其厚度可以对应于希望得到的栅长，例如为约10nm-100nm；半导体层1005可以限定上部源/漏区的位置，厚度例如为约30nm-100nm。衬底1001上生长的各层可以是单晶的半导体层，且相邻的层之间可以具有刻蚀选择性。例如，沟道层1003可以包括SiGe(Ge的原子百分比例如为约10％-40％)，半导体层1005可以包括Si。
接下来，可以限定器件的有源区。例如，这可以如下进行。具体地，如图2(a)和2(b)(图2(a)是截面图，图2(b)是俯视图，其中的AA′线示出了截面的截取位置)所示，可以在图1所示的衬底1001、沟道层1003和半导体层1005的叠层上形成光刻胶(未示出)，通过光刻(曝光和显影)将光刻胶构图为所需形状(在该示例中，圆角矩形，短边例如为约10nm-30nm)，并以构图后的光刻胶为掩模，依次对半导体层1005、沟道层1003和衬底1001进行选择性刻蚀如反应离子刻蚀(RIE)。刻蚀进行到衬底1001中，但并未进行到衬底1001的底面处。于是，刻蚀后半导体层1005、沟道层1003以及衬底1001的上部形成柱状。RIE例如可以按大致垂直于衬底表面的方向进行，从而该柱状也大致垂直于衬底表面。之后，可以去除光刻胶。
这样，就限定了该半导体器件的有源区(刻蚀后的衬底1001的上部、沟道层1003和半导体层1005)。在该示例中，有源区大致呈柱状。注意，由于后继工艺，有源区的形状可能发生变化，但总体上仍呈竖直柱状。
当然，有源区的形状不限于此，而是可以根据设计布局形成其他形状。例如，在俯视图中，有源区可以呈圆形(例如，直径为约10nm-30nm)、方形(例如，边长为约10nm-30nm)等，或者为了优化器件性能如迁移率等而呈多边形。
为了有助于进行自对准工艺，如图3所示，可以使沟道层1003的外周相对于衬底1001和半导体层1005的外周凹入(在该示例中，沿大致平行于衬底表面的横向方向凹入)。例如，这可以通过相对于衬底1001和半导体层1005，进一步选择性刻蚀沟道层1003来实现。如此形成的凹入可以自对准于沟道层1003。为更好地控制刻蚀深度，可以采用原子层刻蚀(ALE)。根据示例，可以使用氢(H)和/或氦(He)来使沟道层1003(在此，SiGe)改性，然后通过湿法腐蚀或NH3、NF3等基团来去除改性的层。可以重复此处理，直至实现所需的刻蚀深度。
或者，也可以使用数字刻蚀。例如，通过例如热处理，使衬底1001、沟道层1003和半导体层1005的表面氧化，然后去除它们各自的表面氧化层。在沟道层1003是SiGe且衬底1001和半导体层1005为Si的情况下，SiGe的氧化速率高于Si的氧化速率，且SiGe上的氧化物更易于去除。可以重复氧化-去除氧化物的步骤，以实现所需的刻蚀深度。
在沟道层1003相对于衬底1001的上部和半导体层1005的外周而形成的凹入中，随后将形成栅堆叠。为避免后继处理对于沟道层1003造成影响或者在该凹入中留下不必要的材料从而影响后继栅堆叠的形成，可以在该凹入中填充一材料层以占据栅堆叠的空间(因此，该材料层可以称作“位置保持层”或“牺牲栅”)。例如，这可以通过在图3所示的结构上淀积氮化物(例如，氮化硅)，然后对淀积的氮化物进行回蚀如RIE。可以以大致垂直于衬底表面的方向进行RIE，从而氮化物可以实质上仅留在凹入内，形成位置保持层1007，如图4所示。这种情况下，位置保持层1007可以基本上填满上述凹入。
接下来，可以在衬底1001和半导体层1005中形成源/漏区。这可以通过对衬底1001和半导体层1005进行掺杂来形成。例如，这可以如下进行。
具体地，如图5所示，可以在图4所示的结构上形成掺杂剂源层1009。例如，掺杂剂源层1009可以包括氧化物如氧化硅，其中含有掺杂剂。对于n型器件，可以包含n型掺杂剂；对于p型器件，可以包含p型掺杂剂。在此，掺杂剂源层1009可以是一薄膜，从而可以通过例如化学气相淀积(CVD)或原子层淀积(ALD)等大致共形地淀积在图4所示结构的表面上。接着，可以通过例如退火，使掺杂剂源层1009中包含的掺杂剂进入有源区中，从而在其中形成掺杂区，如图中的阴影部分所示。更具体地，可以在衬底1001中形成源/漏区之一1011-1，且在半导体层1005中形成另一源/漏区1011-2。之后，可以去除掺杂剂源层1009。
在图5中，以虚线示意性示出了掺杂区的前锋面，该前锋面可以限定源/漏区与其他区域(例如，沟道区，其中可能为低掺杂或未有意掺杂)之间的界面。例如，在一示例中，该界面可以由约5E18-1E19cm-3的掺杂浓度来限定。在以下图示中，为了清楚起见，不再以阴影示出源/漏区，而仅仅以虚线示意性示出源/漏区的边界。
另外，尽管有位置保持层1007存在，但是掺杂剂也可以经由衬底1001和半导体层1005而进入沟道层1003中，从而在沟道层1003的上下两端处形成一定的掺杂分布，特别是与位置保持层1007的上下两端分别形成一定的交迭。这种掺杂分布(可以形成延伸区，在此也作为源/漏区的一部分)可以降低器件导通时源/漏区之间的电阻，从而提升器件性能。由于掺杂在上下两端基本上同等进行，故而掺杂分布在沟道层1003的上下两端进入沟道层1003中的程度可以基本上相同。
在以上示例中，通过从掺杂剂源层向有源区中驱入(drive in)掺杂剂来形成源/漏区，但是本公开不限于此。例如，可以通过离子注入、等离子体掺杂(例如，沿着图4中结构的表面进行共形掺杂)等方式，来形成源/漏区。或者，在以上结合图1描述的处理中，可以在衬底1001中形成阱区，然后在之上生长沟道层1003，接着在沟道层1003上生长半导体层1005时对其进行原位掺杂。在生长沟道层1003时，也可以对其进行原位掺杂，以便调节器件的阈值电压(Vt)。
在该示例中，掺杂剂源层1009包括沿衬底1001的水平表面延伸的部分，从而衬底1001中形成的掺杂区延伸超出柱状有源区的外周。这样，在后继工艺中可以容易地通过该掺杂区电连接到源/漏区1011-1。
另外，还可以在源/漏区的表面进行硅化处理，以降低接触电阻。例如，可以在图5所示的结构(去除掺杂剂源层1009)上淀积金属如NiPt(Pt的含量为约1-10％)(未示出)，然后在例如约200-600℃的温度下进行退火，使得金属与有源区中的半导体元素如Si发生反应从而生成硅化物(在此，SiNiPt)层(未示出)。之后，可以去除未反应的剩余金属。
可以在有源区周围形成隔离层，以实现电隔离。例如，如图6所示，可以在图5所示的结构(去除掺杂剂源层1009)上淀积氧化物(例如，氧化硅)，并对其回蚀如RIE，以形成隔离层1013。在回蚀之前，可以对淀积的氧化物进行平坦化处理如化学机械抛光(CMP)或溅射。在常规工艺中，为降低随后在隔离层1013上形成的栅堆叠与源/漏区1011-1之间的交迭，通常会将隔离层1013的顶面设置为高于源/漏区1011-1的顶面或者沟道层1003的底面。与此不同，根据本公开的实施例，隔离层1013的顶面可以低于源/漏区1011-1的顶面或者沟道层1003的底面。这可以增大栅堆叠中导体的厚度，并因此降低电阻。
在形成隔离层时，可以保留位置保持层1007，以避免隔离层的材料进入要容纳栅堆叠的上述凹入中。之后，可以去除位置保持层1007，以释放该凹入中的空间。例如，可以相对于隔离层1013(氧化物)以及半导体层1005、衬底1001(Si)和沟道层1003(SiGe)，选择性刻蚀位置保持层1007(氮化物)。
在所释放的凹入中，可以形成栅堆叠。根据本公开的实施例，在形成栅堆叠时，可以结合侧墙的形成。
如图7所示，可以在图6所示的结构(去除位置保持层1007)上，通过例如淀积，依次形成栅介质层1015和功函数调节层1017。栅介质层1015和功函数调节层1017可以大致共形的方式形成，从而沿着结构的表面延伸。例如，栅介质层1015可以包括高K栅介质如HfO2，厚度为约1nm-5nm；功函数调节层1017可以包括(与栅介质层1015相结合)具有适当功函数的材料，例如导电金属氮化物如TiN等，厚度为约1nm-10nm。另外，在形成栅介质层1015之前，还可以形成例如氧化物、厚度为约0.3nm-1.5nm的界面层(未示出)。
在常规工艺中，可以在功函数调节层1017上直接形成栅电极材料层，并因此形成栅堆叠。根据本公开的实施例，可以形成侧墙。一般而言，侧墙可以形成在栅的分别面向源/漏区的相对两侧(在竖直型器件的情况下，上下两侧)，而不期望形成在栅面向沟道区一侧。可以利用功函数调节层1017结合在凹入中形成的位置保持层来限定侧墙的形成空间。
例如，如图8所示，可以如以上结合图3和4所述，在凹入中形成另一位置保持层1019。考虑到刻蚀选择性，位置保持层1019可以包括例如SiC。然后，如图9所示，可以位置保持层1019为掩模，通过选择性刻蚀，来刻蚀功函数调节层1017。对于功函数调节层1017的刻蚀，可以释放位置保持层1019上下两侧的空间，且留下功函数调节层1017面向沟道区的部分(在该示例中，在沟道层1003的表面上延伸的部分)。为保证工艺裕度，留下的功函数调节层1017′除了在沟道层1013的表面上延伸的部分之外，还有少许延伸到位置保持层1019的上下表面上。由于上下两侧刻蚀基本同等进行，功函数调节层1017′在位置保持层1019的上下表面上延伸的长度可以大致相同。在此，为更好地控制刻蚀量，可以采用ALE。
之后，可以通过侧墙形成工艺，来形成侧墙。例如，如图10所示，可以通过淀积如CVD或ALD，形成薄的侧墙材料层。考虑到刻蚀选择性(例如，相对于位置保持层1019、栅介质层1015等)，侧墙材料层可以包括氮化物或氧化物。侧墙材料层可以大致共形的方式形成，且淀积厚度使得所淀积的侧墙材料层可以填满位置保持层1019上下侧的空间。然后，可以对淀积的侧墙材料层进行各向异性刻蚀如RIE。RIE可以沿竖直方向进行，且刻蚀量可以大于淀积厚度，从而可以去除侧墙材料层的(未被位置保持层1019覆盖的)横向延伸部分，同时侧墙材料层的大部分竖直延伸部分可以保留。此外，由于位置保持层1019的存在，侧墙材料层在位置保持层1019上下两侧延伸的部分可以得以保留(尽管也是横向延伸)。留下的侧墙材料层可以形成侧墙1021。
侧墙1021在位置保持层1019上下两侧的部分占据了原本功函数调节层1017所在的空间(因此厚度与功函数调节层1017的厚度基本相同，且可以实质上共面，例如上表面共面和/或下表面共面)，因此可以自对准于功函数调节层1017′。另外，功函数调节层1017′可以自对准于沟道层1003(以及，因此形成于沟道层1003中的沟道区)，因此侧墙1021在位置保持层1019上下两侧的部分可以自对准于沟道区的上下两端。
在该示例中，位置保持层1019上下两侧的侧墙1021还分别向上、向下延伸，从而围绕有源区中由于形成凹入而导致的角。这可以改进器件可靠性，例如降低电击穿、减小寄生电容等。
在如此形成侧墙1021之后，可以去除位置保持层1019，并可以在隔离层1013上形成栅电极材料层1023，如图11所示。例如，可以通过淀积导电材料如金属，并对淀积的导电材料回蚀，来形成栅电极材料层1023。在常规工艺中，为降低栅堆叠与源/漏区1011-2之间的交迭，通常会将栅电极材料层1023(在凹入之外)的顶面回蚀至低于源/漏区1011-2的底面或沟道层1003的顶面。与此不同，根据本公开的实施例，栅电极材料层1023(在凹入之外)的顶面可以高于源/漏区1011-2的底面或沟道层1003的顶面。这可以增大栅堆叠中导体的厚度，并因此降低电阻。同时，尽管栅堆叠中的导体与源/漏区之间存在交迭，但是由于侧墙1021的存在，加大了导体与源/漏区之间的分隔，从而可以抑制寄生电容的增大。
如图11所示，栅堆叠的端部可以嵌入到凹入中，自对准于沟道层1003。另外，功函数调节层1017′完全覆盖栅电极材料层1023面向沟道区的表面。于是，栅堆叠中的导体(1017′+1023)在靠近沟道层1003这一侧可以呈T形，T形的顶端面向沟道。
接下来，可以对栅电极材料层1023的形状进行调整，以便于后继互连制作。例如，如图12所示，可以在图11所示的结构上形成光刻胶1025。该光刻胶1019例如通过光刻构图为覆盖栅电极材料层1023露于凹入之外的一部分(在该示例中，图中左半部)，且露出栅电极材料层1023露于凹入之外的另一部分(在该示例中，图中右半边)。
然后，如图13所示，可以光刻胶1025为掩模，对栅电极材料层1023进行选择性刻蚀如RIE，RIE可以沿竖直方向进行。这样，栅电极材料层1023除了留于凹入之内的部分之外，被光刻胶1025遮挡的部分得以保留。随后，可以通过该部分来实现到栅堆叠的电连接，因此该部分也可以称作连接部分。
根据另一实施例，也可以进一步对栅介质层1015进行选择性刻蚀如RIE(图中未示出)。之后，可以去除光刻胶1025。
然后，可以如图14所示，在图13所示的结构上形成层间电介质层1027。例如，可以淀积氧化物并对其进行平坦化如CMP来形成层间电介质层1027。在层间电介质层1027中，可以形成到源/漏区1011-1的接触部1029-1、到源/漏区1011-2的接触部1029-2以及到栅电极材料层1023的接触部1029-3。这些接触部可以通过在层间电介质层1027以及隔离层1013中刻蚀孔洞，并在其中填充导电材料如金属来形成。
由于栅电极材料层1023延伸超出有源区外周，从而可以容易地形成它的接触部1029-3。另外，由于衬底1001中的掺杂区延伸超出有源区之外且至少在其一部分上方并不存在栅导体层，从而可以容易地形成它的接触部1029-1。
如图14所示，根据该实施例的半导体器件包括沿竖直方向叠置的衬底1001、沟道层1003和半导体层1005。在衬底1001中形成了源/漏区1011-1，在半导体层1005中形成了源/漏区1011-2。沟道层1003可以横向凹入，栅堆叠可以绕沟道层1003的外周形成，且可以嵌于该凹入中从而自对准于沟道层1003(以及其中形成的沟道区)。这里需要指出的是，沟道层1003的这种横向凹入并不一定是最终形态。例如，由于各种工艺处理(例如，上述硅化处理)，衬底1001的上部以及半导体层1005可以变细，从而这种横向凹入很小或者甚至可能不存在。
侧墙1021可以形成在栅电极材料层1023的上下两侧，且可以自对准于沟道层1003或其中形成的沟道区的两端。在该示例中，侧墙1021可以对准于功函数调节层1017，并从功函数调节层1017的端部延伸。侧墙1021可以增大栅电极材料层1023与源/漏区之间的间隔，从而抑制寄生电容的增大。
在以上实施例中，利用功函数调节层1017而不需要额外的材料层来限定侧墙的位置。但是，本公开不限于此。
例如，在以上结合图7描述的工艺中，代替形成栅介质层1015和功函数调节层1017，可以形成侧墙位置限定层1031，如图15所示。侧墙位置限定层1031的形成方式可以与以上功函数调节层1017′的形成方式类似，例如，可以大致共形的方式形成侧墙位置限定材料层，然后以上述相同的方式形成位置保持层1019，并以位置保持层1019为掩模，选择性刻蚀侧墙位置限定材料层以释放位置保持层1019上下两侧的空间，得到侧墙位置限定层1031。
之后，如图16所示，可以如以上结合图10所示，形成侧墙1021。然后，可以去除位置保持层1019和侧墙位置限定层1031，并可以在隔离层1013上形成栅堆叠，如图17所示。但是，在这种情况下，如图中的虚线圈所示，在角部可能存在性能波动。
在以上实施例中，在衬底1001中形成了下源/漏区1011-1。但是，本公开不限于此。
例如，如图18所示，可以通过例如外延生长，在衬底上依次设置第一源/漏层1005-1、沟道层1003和第二源/漏层1005-2。关于沟道层1003，可以参见上述实施例中关于沟道层的描述。另外，关于第一源/漏层1005-1和第二源/漏层1005-2，可以参见上述实施例中关于半导体层1005的描述。不同之处在于，它们的材料可能与上述实施例中不同，以便在相邻的层之间提供刻蚀选择性。另外，在生长这些层时，它们可以被原位掺杂，以提供适当的掺杂分布。
然后，可以如以上结合图2(a)和2(b)所述，限定有源区。在此，刻蚀可以进行到第一源/漏层1005-1中，如图19所示。之后，可以按上述实施例的方式进行处理。例如，通过选择性刻蚀，使沟道层1003相对于第一源/漏层1005-1和第二源/漏层1005-2横向凹入，并在横向凹入中形成位置保持层，以形成自对准的侧墙和栅堆叠。在原位掺杂的情况下，可以通过退火处理，使第一源/漏层1005-1和第二源/漏层1005-2中的部分掺杂剂进入沟道层1003的两端，以形成延伸区。
在上述实施例中，分别设置相对于彼此具有刻蚀选择性的沟道层与源/漏层，以便于选择性刻蚀使得沟道层相对横向凹入，但是本公开不限于此。
例如，如图20所示，可以从体衬底1001(例如，硅晶片)开始。在衬底1001的顶面上，可以通过例如淀积，形成第一遮蔽层1033。
然后，可以如以上结合图2(a)和2(b)所述，限定有源区。如图21所示，有源区可以形成为突出于衬底1001的柱状。为在该柱状有源区的中部形成横向凹入以便如上所述制作自对准的侧墙和栅堆叠，可以通过遮蔽层来遮蔽有源区的上部和下部。例如，如图21所示，可以在衬底1001上通过淀积然后回蚀(在回蚀前可以平坦化)来形成第二遮蔽层1035，并可以在第二遮蔽层1035上通过侧墙形成工艺来形成侧墙形式的第三遮蔽层1037。然后，如图22所示，可以通过回蚀第二遮蔽层1035来露出有源区的中部的侧壁。对于有源区露出的侧壁，可以如上所述，通过横向刻蚀，使其相对凹入。之后，可以去除这些遮蔽层。
在如此形成的凹入中，可以如上所述，形成位置保持层1007，如图23所示。之后，工艺可以如上所述进行。
根据本公开实施例的半导体器件可以应用于各种电子设备。例如，通过集成多个这样的半导体器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、个人计算机(PC)、平板电脑、人工智能设备、可穿戴设备、移动电源等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述制造半导体器件的方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (35)

1.一种半导体器件，包括：
在衬底上实质上沿竖直方向延伸的有源区；
绕所述有源区在竖直方向上的中间段的至少部分外周形成的栅堆叠，其中所述有源区包括与所述栅堆叠相对的沟道区以及分别在所述沟道区在竖直方向上的相对两侧的第一源/漏区和第二源/漏区；
第一侧墙和第二侧墙，分别介于所述栅堆叠的导体层与所述第一源/漏区之间以及所述栅堆叠的所述导体层与所述第二源/漏区之间。
2.根据权利要求1所述的半导体器件，其中，所述第一侧墙和所述第二侧墙分别自对准于所述沟道区在竖直方向上的相对两端。
3.根据权利要求2所述的半导体器件，其中，所述第一侧墙和所述第二侧墙中的每一个包括：
实质上在横向上延伸的第一部分；以及
实质上在竖直方向上从所述第一部分向着远离所述栅堆叠的方向延伸的第二部分，
其中，所述第一侧墙和所述第二侧墙各自的所述第一部分分别自对准于所述沟道区在竖直方向上的相对两端。
4.根据权利要求3所述的半导体器件，其中，所述第一部分与所述第二部分所成的角围绕所述有源区与所述栅堆叠相对的角部。
5.根据权利要求1所述的半导体器件，其中，所述栅堆叠包括栅介质层、功函数调节层以及栅电极材料层，所述导体层是所述栅电极材料层。
6.根据权利要求5所述的半导体器件，其中，所述第一侧墙和所述第二侧墙分别从所述功函数调节层的相对端部延伸。
7.根据权利要求5所述的半导体器件，其中，
所述栅电极材料层靠近所述有源区的端部包括下部的第一表面、上部的第二表面以及面向所述有源区的第三表面，
所述功函数调节层至少覆盖所述第三表面。
8.根据权利要求7所述的半导体器件，其中，所述功函数调节层还分别延伸至所述第一表面和所述第二表面上，所述第一侧墙和所述第二侧墙分别在所述第一表面和所述第二表面上与所述功函数调节层相接。
9.根据权利要求8所述的半导体器件，其中，所述功函数调节层在所述第一表面上的延伸长度与所述功函数调节层在所述第二表面上的延伸长度实质上相等。
10.根据权利要求8所述的半导体器件，其中，所述第一侧墙在所述第一表面上延伸的部分的厚度以及所述第二侧墙在所述第二表面上延伸的部分的厚度与所述功函数调节层的厚度实质上相等。
11.根据权利要求8所述的半导体器件，其中，
所述第一侧墙在所述第一表面上延伸的部分与所述功函数调节层在所述第一表面上延伸的部分具有实质上共面的上表面和/或下表面；
所述第二侧墙在所述第二表面上延伸的部分与所述功函数调节层在所述第二表面上延伸的部分具有实质上共面的上表面和/或下表面。
12.根据权利要求7所述的半导体器件，其中，所述栅电极材料层包括所述端部以及相对于所述端部远离所述栅堆叠的连接部分，所述连接部分在竖直方向上的厚度大于所述端部在竖直方向上的厚度。
13.根据权利要求12所述的半导体器件，其中，以下至少之一成立：
所述连接部分的底面低于所述端部的第一表面；
所述连接部分的顶面高于所述端部的第二表面。
14.根据权利要求5所述的半导体器件，其中，所述有源区的所述中间段相对于所述有源区的下段和上段在横向上凹入，所述功函数调节层设于所述有源区的所述中间段相对于下段和上段所形成的凹入中，所述栅电极材料层靠近所述竖直有源区的端部嵌入到所述凹入中。
15.根据权利要求14所述的半导体器件，其中，
所述栅电极材料层的所述端部在竖直方向上的下端相对于所述功函数调节层在竖直方向上的下端向着上侧凹进，
所述栅电极材料层的所述端部在竖直方向上的上端相对于所述功函数调节层在竖直方向上的上端向着下侧凹进入，
所述第一侧墙和所述第二侧墙分别从所述功函数调节层的所述下端和所述上端延伸。
16.根据权利要求15所述的半导体器件，其中，所述第一侧墙在所述凹入中的延伸长度与所述第二侧墙在所述凹入中的延伸长度实质上相同。
17.根据权利要求14所述的半导体器件，其中，所述第一侧墙和所述第二侧墙分别沿着所述有源区的表面从所述凹入中延伸到所述凹入之外。
18.根据权利要求5所述的半导体器件，其中，
所述第一源/漏区在顶部与所述功函数调节层相交迭；
所述第二源/漏区在底部与所述功函数调节层相交迭。
19.根据权利要求1至18中任一项所述的半导体器件，其中，所述有源区包括依次叠置的第一源/漏层、沟道层和第二源/漏层，所述沟道区形成在所述沟道层中。
20.根据权利要求19所述的半导体器件，其中，所述沟道层与所述第一源/漏层之间和/或所述沟道层与所述第二源/漏层之间具有晶体界面。
21.根据权利要求19所述的半导体器件，其中，所述沟道层相对于所述第一源/漏层和所述第二源/漏层具有刻蚀选择性。
22.根据权利要求1至18中任一项所述的半导体器件，其中，所述有源区包括单晶半导体材料。
23.一种制造半导体器件的方法，包括：
在衬底上设置实质上沿竖直方向延伸的有源区；
使所述有源区在竖直方向上的中间段相对于所述有源区在竖直方向上的下段和上段在横向上凹入；
沿所述有源区的所述中间段相对于下段和上段形成的凹入的表面形成栅介质层和功函数调节层；
在形成有所述栅介质层和所述功函数调节层的所述凹入中形成第一位置保持层；
以所述第一位置保持层为掩模，对所述功函数调节层进行选择性刻蚀，从所述凹入中去除部分所述功函数调节层，以在所述凹入中形成间隙；
沿着所述有源区的表面形成侧墙，所述侧墙填充所述间隙且与所述功函数调节层相接；
去除所述第一位置保持层，以释放所述凹入中的空间；以及
形成栅电极材料层，所述栅电极材料层填充所述空间。
24.根据权利要求23所述的方法，其中，设置有源区包括：
在所述衬底上设置第一源/漏层；
在所述第一源/漏层上外延生长沟道层；
在所述沟道层上外延生长第二源/漏层。
25.根据权利要求24所述的方法，其中，设置第一源/漏层包括：
通过衬底来提供所述第一源/漏层；或者
在衬底上外延生长所述第一源/漏层。
26.根据权利要求24所述的方法，其中，使所述有源区在竖直方向上的中间段相对于所述有源区在竖直方向上的下段和上段在横向上凹入包括：
相对于所述第一源/漏层和所述第二源/漏层，选择性刻蚀所述沟道层。
27.根据权利要求23所述的方法，还包括：
对所述有源区的下段和上段进行掺杂，以形成源/漏区。
28.根据权利要求27所述的方法，其中，进行掺杂包括：
在所述凹入中形成第二位置保持层；
在所述有源区的表面上形成掺杂剂源层；以及
将所述掺杂剂源层中的掺杂剂驱入所述有源区中。
29.根据权利要求28所述的方法，其中，所述有源区下段的掺杂分布在顶部与被选择性刻蚀之后的所述功函数调节层相交迭，所述有源区上段的掺杂分布在底部与被选择性刻蚀之后的所述功函数调节层相交迭。
30.根据权利要求28所述的方法，还包括：
在所述衬底上所述有源区的周围形成隔离层，其中隔离层的顶面低于所述第二位置保持层的底面。
31.根据权利要求30所述的方法，其中，形成栅介质层和功函数调节层包括：
去除所述第二位置保持层；
在所述隔离层上以实质上共形的方式依次形成所述栅介质层和所述功函数调节层。
32.根据权利要求23所述的方法，其中，形成侧墙包括：
以实质上共形的方式，淀积侧墙材料层；
沿竖直方向，将侧墙材料层各向异性刻蚀一定的厚度。
33.根据权利要求23所述的方法，其中，形成栅电极材料层包括：
淀积栅电极材料；以及
回蚀淀积的栅电极材料以形成所述栅电极材料层，其中，所述栅电极材料层在所述凹入之外的部分的顶面高于所述栅电极材料层在所述凹入之中的部分的顶面。
34.一种电子设备，包括由如权利要求1至22中任一项所述的半导体器件形成的集成电路。
35.根据权利要求34所述的电子设备，其中，所述电子设备包括智能电话、个人计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
CN202110477559.3A 2021-04-29 2021-04-29 半导体器件及其制造方法及包括该器件的电子设备 Active CN113257918B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110477559.3A CN113257918B (zh) 2021-04-29 2021-04-29 半导体器件及其制造方法及包括该器件的电子设备
US17/661,178 US20220352351A1 (en) 2021-04-29 2022-04-28 Semiconductor device, method of manufacturing the same, and electronic apparatus including the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110477559.3A CN113257918B (zh) 2021-04-29 2021-04-29 半导体器件及其制造方法及包括该器件的电子设备

Publications (2)

Publication Number Publication Date
CN113257918A true CN113257918A (zh) 2021-08-13
CN113257918B CN113257918B (zh) 2022-10-04

Family

ID=77223291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110477559.3A Active CN113257918B (zh) 2021-04-29 2021-04-29 半导体器件及其制造方法及包括该器件的电子设备

Country Status (2)

Country Link
US (1) US20220352351A1 (zh)
CN (1) CN113257918B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380893A (zh) * 2021-06-07 2021-09-10 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170330965A1 (en) * 2016-05-11 2017-11-16 International Business Machines Corporation Air-gap top spacer and self-aligned metal gate for vertical fets
CN108198815A (zh) * 2017-12-27 2018-06-22 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN111106177A (zh) * 2019-12-06 2020-05-05 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN111106160A (zh) * 2019-12-06 2020-05-05 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170330965A1 (en) * 2016-05-11 2017-11-16 International Business Machines Corporation Air-gap top spacer and self-aligned metal gate for vertical fets
CN108198815A (zh) * 2017-12-27 2018-06-22 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN111106177A (zh) * 2019-12-06 2020-05-05 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN111106160A (zh) * 2019-12-06 2020-05-05 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380893A (zh) * 2021-06-07 2021-09-10 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN113380893B (zh) * 2021-06-07 2024-06-18 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Also Published As

Publication number Publication date
US20220352351A1 (en) 2022-11-03
CN113257918B (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
CN107887384B (zh) 半导体器件及其制造方法及包括该器件的电子设备
US11652103B2 (en) Semiconductor device, manufacturing method thereof, and electronic device including the device
CN108198815B (zh) 半导体器件及其制造方法及包括该器件的电子设备
US11756956B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus including the same
US20210175356A1 (en) Semiconductor device and manufacturing method thereof, and electronic device including the semiconductor device
US9793400B2 (en) Semiconductor device including dual-layer source/drain region
US20240021483A1 (en) Semiconductor device, manufacturing method thereof, and electronic device including the device
CN109801960B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN113659012B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN113257918B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN111326509B (zh) 包括电容器的半导体装置及其制造方法及电子设备
CN111463288A (zh) 半导体器件及其制造方法及包括该器件的电子设备
WO2021248973A1 (zh) 带导电层的竖直型半导体器件及其制造方法及电子设备
CN115566071A (zh) 带侧墙的c形沟道部半导体器件及其制造方法及电子设备
WO2018059108A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
US11031469B2 (en) Semiconductor device, manufacturing method thereof, and electronic device including the same
CN113380893B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN111916501A (zh) 带铁电或负电容材料的器件及制造方法及电子设备
CN213212171U (zh) 带铁电或负电容材料的器件及包括该器件的电子设备
CN118352381A (zh) 带导电层的竖直型半导体器件及其制造方法及电子设备
CN118173579A (zh) 半导体器件及制造方法
CN113035878A (zh) 竖直型存储器件及其制造方法及包括存储器件的电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant