CN110838542A - 电阻式存储器元件及其制作方法 - Google Patents

电阻式存储器元件及其制作方法 Download PDF

Info

Publication number
CN110838542A
CN110838542A CN201810927758.8A CN201810927758A CN110838542A CN 110838542 A CN110838542 A CN 110838542A CN 201810927758 A CN201810927758 A CN 201810927758A CN 110838542 A CN110838542 A CN 110838542A
Authority
CN
China
Prior art keywords
layer
resistance
resistive memory
alloy
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810927758.8A
Other languages
English (en)
Inventor
王超鸿
李岱萤
蒋光浩
林榆瑄
陈宗铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201810927758.8A priority Critical patent/CN110838542A/zh
Publication of CN110838542A publication Critical patent/CN110838542A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Abstract

本发明公开了一种电阻式存储器元件及其制作方法,该电阻式存储器元件包括:第一电极层、电阻转态层以及第二电极层。电阻转态层位于第一电极层上,且包括三元过渡金属氧化物。第二电极层,位于该电阻转态层上。

Description

电阻式存储器元件及其制作方法
技术领域
本发明是有关于一种非易失性存储器(non-volatile memory,NVM)及其制作方法,特别是有关于一种电阻式存储器元件(resistive memory)及其制作方法。
背景技术
非易失性存储器元件,具有在移除电源时亦不丢失储存于存储单元中的信息的特性。目前较被广泛使用的是属于采用电荷储存式(charge trap)的电荷储存式快闪(ChargeTrap Flash,CTF)存储器元件。然而,随着存储器元件的集成密度增加,元件关键尺寸(critical size)和间隔(pitch)缩小,电荷储存式闪存元件面临其物理极限,而无法动作。
电阻式存储器元件,例如电阻式随机存取存储器元件(Resistive random-accessmemory,ReRAM),是透过向存储元件的金属氧化物薄膜施加脉冲电压,以产生电阻差值来作为信息储存状态例如“0”和“1”的判读依据。其不论在元件密度(device density)、电力消耗、编程/擦除速度或三维空间堆栈特性上,都优于闪存。因此,目前已成为倍受业界关注的存储器元件之一。
典型的电阻式存储器元件包括一个垂直堆栈的下金属电极层/存储层/上金属电极层(Metal-Insulator-Metal,MIM)堆栈结构,可用以实现立体交叉杆阵列结构(crossbararray configuration)的高密度储存。其中,存储层一般是由过渡金属氧化物(transitionmetal oxides,TMO)所构成的电阻转态层(resistance switching layer),而过渡金属氧化物的氧化程度,是影响电阻式存储器元件的电阻转态特性(resistance switchingcharacteristics)及其操作效能的主要因素。目前多采二元氧化物(binary oxide),例如氧化钛(TiOx),作为电阻式存储器元件的电阻转态层的过渡金属氧化物。然而,在制作电阻转态层的过程中,二元氧化物的氧化程度较不易控制,无法精细调节电阻式存储器元件的电阻转态特性。
因此,有需要提供一种先进的电阻式存储器元件及其制作方法,来解决已知技术所面临的问题。
发明内容
本发明的一实施例揭露一种一种电阻式存储器元件包括:第一电极层、电阻转态层以及第二电极层。电阻转态层位于第一电极层上,且包括三元过渡金属氧化物(ternarytransition metal oxide)。第二电极层,位于该电阻转态层上。
本发明的另一实施例揭露一种电阻式存储器元件的制作方法,其包括下述步骤:首先提供第一电极层。再于第一电极层上,提供包三元过渡金属氧化物的电阻转态层。后续,于电阻转态层上,形成第二电极层。
根据上述实施例,本发明是在提供一种电阻式存储器元件及其制作方法。其中电阻式存储器元件包括依序排列的第一电极、电阻转态层以及第二电极。其中,电阻转态层包括三元过渡金属氧化物。通过在制作电阻转态层的过程中调控三元过渡金属氧化物的氧化程度(即电阻转态层中的含氧量),可较精准控制电阻式存储器元件的电阻转态特性,进而提高及电阻式存储器元件的操作效能。
在本发明的一些实施例中,电阻转态层的形成包括下述步骤:于第一电极层上形成第一过渡金属层和材料层层,并对第一过渡金属层和材料层进行退火处理,藉以形成金属合金层。之后再氧化此金属合金层,以形成具有三元过渡金属氧化物的电阻转态层。通过简单的工艺步骤,即可控制形成电阻转态层的金属合金氧化物的氧化程度,以精准地调控电阻式存储器元件的电阻转态特性。
在本发明的一些实施例中,当对该电阻式存储器元件施加多个设定/复位脉冲(set/reset plus)时,电阻式存储器元件具有多阶电阻组态(multiple-resistancestate),在介于10千欧姆(K-Ohm)至200千欧姆之间的电阻值范围中,具有10到1024个电阻组态。可以用来做为模拟式开关,并进一步整合以构建神经网络应用(neural networkapplication)的硬件,来提供模拟行为模型(Analog Behavior Model,ABM),以进行神经型态运算。
附图说明
为了对本发明的上述及其他方面有更佳的了解,下文特举实施例,并配合所附图式详细说明如下:
图1A至图1E是根据本发明的一实施例所绘示制作电阻式存储器元件的工艺结构剖面示意图;
图1B’是根据本发明的另一实施例,绘示在图1A的结构上依序形成图案化材料层和图案化第一过渡金属层之后的结构剖面图;
图2A至图2B是根据本发明的又一实施例所绘示制作电阻式存储器元件的部分工艺结构剖面示意图;
图3A至图3C是根据本发明的再一实施例所绘示制作电阻式存储器元件的部分工艺结构剖面示意图;
图4A至图4C是根据本发明的又另一实施例所绘示制作电阻式存储器元件的部分工艺结构剖面示意图;
图5A至图5B是根据本发明的再另一实施例所绘示制作电阻式存储器元件的部分工艺结构剖面示意图;
图6是根据本发明的一实施例,绘示采用图1A至图1E所述方法所制作之电阻式存储器元件之电阻式式随机存取存储器单元的电阻值累积分布函数(CumulativeDistribution Function,CDF)图;以及
图7A和图7B是根据本发明的一实施例,绘示采用相同操作条件以步进方式对电阻式随机存取存储器单元施加设定脉冲之后的电阻值累积分布函数图。
【符号说明】
100:电阻式存储器元件 101:介电层
101a:介电层的表面 102:开口
103:第一电极 103a:第一电极的顶面
104:图案化第一过渡金属层 105:图案化材料层
106:退火处理 107:金属合金层
108:氧化工艺 109:电阻转态层
110:第二电极层 111:金属氧化物层
200:电阻式存储器元件 211:金属氧化物层
300:电阻式存储器元件 302:凹室
303:第一电极 303a:环状接触结构
304:介电材料 400:电阻式存储器元件
402:凹室 403:第一电极
403a:突出部 404:介电材料
500:电阻式存储器元件 511:金属氧化物层
509:电阻转态层 510:第二电极
511a:突出部 509a:突出部
510a:突出部
601-608、701-711、701’-711’:曲线
具体实施方式
本发明是提供一种电阻式存储器元件及其制作方法,可较精准控制电阻式存储器元件的电阻转态特性,进而提高及电阻式存储器元件的操作效能。为了对本发明之上述实施例及其他目的、特征和优点能更明显易懂,下文特举一存储器元件及其制作方法作为较佳实施例,并配合所附图式作详细说明。
但必须注意的是,这些特定的实施案例与方法,并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。较佳实施例的提出,仅系用以例示本发明的技术特征,并非用以限定本发明的申请专利范围。该技术领域中具有通常知识者,将可根据以下说明书的描述,在不脱离本发明的精神范围内,作均等的修饰与变化。在不同实施例与图式之中,相同的元件,将以相同的元件符号加以表示。
请参照图1A至图1E,图1A至图1E是根据本发明的一实施例所绘示制作电阻式存储器元件100的工艺结构剖面示意图。制作电阻式存储器元件100的方法包括下述步骤:首先,提供一个介电层101。在本发明的一些实施例之中,介电层101可以是一种含硅的介电材质层。例如,在本实施例之中,含介电层101可以是一种包含硅氧化物(silicon oxide)的层间介电层(Interlayer Dielectric,ILD)。
接着,进行一图案化工艺(未绘示),藉以在介电层101的表面101a上形成至少一个开口102;并以导电材料,例如钨(W),来填充开口102。再以介电层101为停止层,进行平坦化工艺(未绘示),例如化学机械研磨(Chemical-Mechanical Planarization,CMP),移除一部份含有钨的导电材料,以于开口102中形成第一电极103,并且使第一电极103的顶面103a与介电层101的表面101a共平面(如图1A所绘示)。
在本发明的一些实施例之中,开口102系贯穿介电层101的贯穿孔。构成第一电极103的导电材料,可以选自于由钨(Tungsten,W)、氮化钛(Titanium Nitride,TiN)、铜(Copper,Cu)、铝(Aluminum,Al)、金(Gold,Au)、银(Silver,Ag)、铂(Platinum,Pt)、钛(Titanium,Ti)以及上述任意组合所组成的一族群。在本实施例中,第一电极103可以是一种贯穿层间介电层(介电层101),构成材料为钨的介层插塞(via plug)。其中,第一电极103的厚度实质介于100纳米(nm)至500纳米之间。
接着,采用沉积工艺,例如低压化学气相沉积法(Low-pressure Chemical VaporDeposition,LPCVD)在第一电极103的顶面103a上形成一个图案化第一过渡金属层104和一个与图案化第一过渡金属层104材质不同的图案化材料层105(如图1B所绘示)。在本发明的一些实施例中,构成图案化第一过渡金属层104的材料,可以选自于由铪(Hafnium,Hf)、钨、铝、铜、镍(Nickel,Ni)、锗(Germanium,Ge)、钛或上述的任意组合。构成图案化材料层105的材料,可以选自于由硅、铪、钨、铝、铜、镍、锗、钛、锆(Zirconium,Zr)、铌(Niobium,Nb)、钽(Tantalum,Ta)或上述的任意组合。图案化第一过渡金属层104和图案化材料层105的厚度实质上小于50埃(angstrom,)。且图案化第一过渡金属层104的厚度,实质大于图案化材料层105的厚度。
在本实施例之中,图案化第一过渡金属层104可以是一个与第一电极103且直接接触的钛金属层;材料层105可以是一个与钛金属层(图案化第一过渡金属层104)对准且直接接触的硅层。其中,钛金属层(图案化第一过渡金属层104)的厚度实质介于1埃至50埃之间;硅层(图案化材料层105)的厚度实质介于1埃至50埃之间。钛金属层(图案化第一过渡金属层104)和硅层(图案化材料层105)的厚度比值,较佳为3/2。
值得注意的是,虽然在图1B中,图案化材料层105系堆栈于图案化第一过渡金属层104上方。意即,图案化第一过渡金属层104先于图案化材料层105形成。但在本发明中,图案化第一过渡金属层104和图案化材料层105的形成顺序并没有特别限定。例如请参照图1B’,图1B’是根据本发明的另一实施例,绘示在图1A的结构上依序形成图案化材料层105和图案化第一过渡金属层104之后的结构剖面图。其中,图案化材料层105系先于图案化第一过渡金属层104形成,故而图案化第一过渡金属层104系堆栈于图案化材料层105上方。
之后,对第一过渡金属层104和材料层105进行退火处理106,藉以使图案化第一过渡金属层104和图案化材料层105形成金属合金层107(如图1C所绘示)。在本发明的一些实施例中,退火处理106包括实质介于500℃至850℃之间的一退火温度,以及实质上大于40秒的持续时间。在本实施例中,钛金属层(图案化第一过渡金属层104)和硅层(图案化材料层105)较佳的退火温度为650℃,持续时间为50秒,藉以将钛金属层(图案化第一过渡金属层104)和硅层(图案化材料层105)转化为金属硅化物(silicide)层(金属合金层107)。
在本发明的另一些实施例中,金属合金层107还可以是一种硅铪合金(Hf-Sialloy)层、硅铝合金(Al-Si alloy)层、硅钨合金(W-Si alloy)层、硅铜合金(Cu-Si alloy)层、硅镍合金(Ni-Si alloy)层、硅锗(Ge-Si alloy)合金层、锗钛合金(Ti-Ge alloy)层、锗铝合金(Al-Ge alloy)层、锗钨合金(W-Ge alloy)层、锗铜合金(Cu-Ge alloy)层、锗镍合金层(Ni-Ge alloy)、钛钨合金(W-Ti alloy)层、铝铜合金(Cu-Al alloy)、钛铝合金(Al-Tialloy)层或钛铪合金(Hf-Ti alloy)层。
接着,再对金属合金层107进行氧化工艺108,藉以形成具有三元过渡金属氧化物的电阻转态层109(如图1D所绘示)。在本发明的一些实施例中,氧化工艺108可以采用包含有氧气的等离子体对金属合金层107进行轰击,或直接将其置入高温氧化炉管(oxidationfurnace)中,以高温将金属合金层107加以氧化。在本实施例中,较佳是采用等离子体氧化的方式,对金属合金层107进行氧化。所得到的电阻转态层109可以包括,例如钛硅氧化物(TixSiyO1-x-v,其中1<x/y<100),且电阻转态层109的厚度实质介于1埃至200埃之间。
在本发明的一些实施例中,电阻转态层109可以是其他硅-金属氧化物层,例如硅铪氧化物(HfxSiyO1-x-y,其中1<x/y<100)层、硅钨氧化物(WxSiyO1-x-y,其中1<x/y<100)、硅铝氧化物(AlxSiyO1-x-y,其中1<x/y<100)层、硅铜氧化物(CuxSiyO1-x-y,其中1<x/y<100)层、硅镍氧化物(NixSiyO1-x-y,其中1<x/y<100)层或硅锗氧化物(GexSiyO1-x-y,其中1<x/y<100)层。电阻转态层109也可以是锗-金属氧化物层,例如锗钛合金(TixGeyO1-x-y,其中1<x/y<100)层、锗铝合金(AlxGeyO1-x-y,其中1<x/y<100)层、锗钨合金(WxGeyO1-x-v,其中1<x/y<100)层、锗铜合金(CuxGeyO1-x-y,其中1<x/y<100)层或锗镍合金层(NixGeyO1-x-y,其中1<x/y<100)层。电阻转态层109还可以是钛-金属氧化物层,例如钛钨合金(WxTiyO1-x-y,其中1<x/y<100)层、铝铜合金(CuxAlyO1-x-y,其中1<x/y<100)层、钛铝合金(AlxTiyO1-x-y,其中1<x/y<100)层或钛铪合金(HfxTiyO1-x-y,其中1<x/y<100)层。
然后,在电阻转态层109上形成第二电极110。在本发明的一些实施例中,第二电极层110的行程包括下述步骤:在电阻转态层109上形成一个的导电层(未绘示),并以刻蚀工艺(未绘示)移除一部份的导电层,将一部分的介电层101的表面101a暴露于外,并使余留下来的一部份导电层和电阻转态层109对准。藉以形成堆栈在电阻转态层109上方的第二电极110。其中,构成第二电极110的材料,可以与构成第一电极103的材料相同或不同。在本实施例之中,第一电极103和第二电极110是由相同材料所构成;且第二电极110的厚度实质介于1埃至10000埃之间。
在本发明的一些实施例之中,且在尚未形成第二电极110之前,可以选择性地在电阻转态层109上形成一个金属氧化物层111。金属氧化物层111可以包括氧化钛和氮氧化钛(Titanium Oxynitride,TiON)其中之一者或二者的组合。通过,估算金属氧化物层111的含氧浓度,以及后续工艺(例如形成的第二电极110的步骤)的热预算,可控制由金属氧化物层111中被驱入电阻转态层109的氧原子数量,藉以更精准地调控电阻转态层109中二元氧化物的氧化程度,以进一步改善电阻转态层109的电阻转态特性。
后续,进行一连串后段工艺(未绘示),完成如图1E所绘示之电阻式存储器元件100的制作。
请参照图2A至图2B,图2A至图2B是根据本发明的又一实施例所绘示制作电阻式存储器元件200的部分工艺结构剖面示意图。其中电阻式存储器元件200的结构大致与电阻式存储器元件100的结构相似,差别仅在于电阻式存储器元件200的金属氧化物层211系位于电阻转态层109和第一电极103之间。
在本实施例中,电阻式存储器元件200的形成包括下述步骤:在尚未形成电阻转态层109之前,可以先在第一电极103的顶面103a上形成金属氧化物层211,使金属氧化物层211与第一电极103对准且直接接触(如图2A所绘示)。后续,再于金属氧化物层211上依序形成电阻转态层109和第二电极110,并进行一连串后段工艺(未绘示),以完成如图2B所绘示的电阻式存储器元件200。由于,电阻式存储器元件200的其他元件的结构与工艺步骤已详述如上,在此不再赘述。
请参照图3A至图3C,图3A至图3C是根据本发明的再一实施例所绘示制作电阻式存储器元件300的部分工艺结构剖面示意图。其中电阻式存储器元件300的结构大致与电阻式存储器元件100的结构相似,差别仅在于电阻式存储器元件300的第一电极303具有一个环状接触结构303a。
在本实施例中,电阻式存储器元件300的形成包括下述步骤:在尚未形成金属氧化物层111和电阻转态层109之前,会对暴露于外的第一电极103(如图1A所绘示)进行一刻蚀工艺301,以移除一部份第一电极103,形成被余留下来的一部份第一电极103所围绕的凹室302(如图3A所绘示)。之后,再以介电材料304填充于凹室302之中,并以余留下来的一部份第一电极103作为停止层,进行平坦化工艺,以移除位于第一电极103的表面103a上的介电材料304,形成具有环状结构303a的第一电极303,其中环状结构303a环绕剩余介电材料304。(如图3B所绘示)。
后续,再于第一电极303上形成金属氧化物层111、电阻转态层109和第二电极110,并进行一连串后段工艺(未绘示),以完成如图3C所绘示的电阻式存储器元件300。由于,电阻式存储器元件300的其他元件的结构与工艺步骤已详述如上,在此不再赘述。
请参照图4A至图4C,图4A至图4C是根据本发明的又另一实施例所绘示制作电阻式存储器元件400的部分工艺结构剖面示意图。其中电阻式存储器元件400的结构大致与电阻式存储器元件100的结构相似,差别仅在于电阻式存储器元件400的第一电极403具有一个突出部403a。
在本实施例中,形成电阻式存储器元件400的工艺中包括下述步骤:在尚未形成金属氧化物层111和电阻转态层109之前,会对暴露于外的第一电极103(如图1A所绘示)进行一刻蚀工艺401,以移除一部份第一电极103,在剩余的第一电极103上形成一个环形凹室402环绕剩余第一电极103的顶部103a(如图4A所绘示)。之后,再以介电材料404填充于凹室402之中,并以剩余第一电极103的顶部103a作为停止层,进行平坦化工艺,以移除位于剩余第一电极103的顶部103a上的介电材料404,形成具有被剩余介电材料404环绕的突出部403a的第一电极403(如图4B所绘示)。
后续,于第一电极403上形成金属氧化物层111、电阻转态层109和第二电极110,并进行一连串后段工艺(未绘示),以完成如图4C所绘示的电阻式存储器元件400。由于,电阻式存储器元件400的其他元件的结构与工艺步骤已详述如上,在此不再赘述。
请参照图5A至图5B,图5A至图5B是根据本发明的再另一实施例所绘示制作电阻式存储器元件500的部分工艺结构剖面示意图。其中电阻式存储器元件500的结构大致与电阻式存储器元件100的结构相似,差别仅在于电阻式存储器元件500的金属氧化物层511、电阻转态层509和第二电极510都分别具有一个突出部511a、509a和510a。
在本实施例中,形成电阻式存储器元件500的工艺中包括下述步骤:在尚未形成金属氧化物层511和电阻转态层509之前,先在介电层101的表面101a上形成一个具有开口501a的图案化介电层501,将至少一部分第一电极103的顶面103a暴露于外(如图5A所绘示)。
之后,再于图案化介电层501和第一电极103上依序形成金属氧化物层511、电阻转态层509和第二电极510。使一部分的金属氧化物层511、电阻转态层509和第二电极510分别延伸进入开口501a中,进而形成一序堆栈的突出部511a、509a和510a。后续,进行一连串后段工艺(未绘示),完成如图5B所绘示的电阻式存储器元件500。由于,电阻式存储器元件500的金属氧化物层511、电阻转态层509和第二电极510的结构与工艺步骤与前述电阻式存储器元件100的金属氧化物层111、电阻转态层109和第二电极110类似,故在此不再赘述。
请参照图6,图6是根据本发明的一实施例,绘示采用图1A至图1E所述方法所制作的电阻式存储器元件100的电阻式式随机存取存储器单元的电阻值累积分布函数图。横轴代表电阻值纵轴代表的电阻式随机存取存储器单元的累积机率。其中,曲线601代表,电阻式随机存取存储器单元初始电阻值(initial resistance)的累积分布函数;曲线602代表,对电阻式随机存取存储器单元施加一个形成电压(forming voltage)之后,所测量到的电阻值累积分布函数。其中,曲线603-605代表,对电阻式随机存取存储器单元施加一个设定(set)电压之后,所测量到的电阻值累积分布函数;曲线606-608代表,对电阻式随机存取存储器单元施加一个复位(reset)电压之后,所测量到的电阻值累积分布函数。
由图6可以看出,电阻式随机存取存储器单元在设定状态下具有较低的电阻值的分布区域(参见曲线603至605);而代在复位状态下具有较高的电阻值分布区域(参见曲线606至608);且二者之间具有一个彼此不重叠的读取区间609。通过比较电阻式随机存取存储器单元的电阻值状态高于或低于位于读取区间609的临界电阻值,可决定储存于较电阻式随机存取存储器单元中的数据储存状态(例如,决定储存位(bit)为“0”或“1”)。
请参照图7A和图7B,图7A是根据本发明的另一实施例,绘示采用相同操作条件以步进方式对电阻式随机存取存储器单元施加多个设定脉冲(plus)之后的电阻值累积分布函数图;图7B是根据本发明的另一实施例,绘示采用相同操作条件以步进方式对电阻式随机存取存储器单元施加多个复位脉冲之后的电阻值累积分布函数图。其中,曲线701至711分别代表,先后以多个设定脉冲步进施加于电阻式随机存取存储单元后,所测量到的电阻值累积分布函数曲线;曲线701’至711’分别代表,先后以多个复位脉冲步进施加于电阻式随机存取存储单元后,所测量到的电阻值累积分布函数曲线。
由图7A和图7B可以看出,以步进方式对电阻式随机存取存储单元施加设定/复位脉冲之后,电阻式随机存取存储单元的电阻值累积分布会随着所施加于电阻式随机存取存储单元的脉冲能量的能量累积,而呈现逐步增加的趋势,并且对应每一次设定/复位脉冲呈现多阶电阻组态(multiple-resistance state)(参见曲线701至711/曲线701’至711’)。在本发明的一些实施例中,电阻式随机存取存储单元的多阶电阻组态,可包括在介于10千欧姆(K-Ohm)至200千欧姆之间的电阻值范围中,具有10到1024个电阻组态。当多阶电阻组态具有10个电阻组态时,电阻式随机存取存储单元的转换准确率(switching accuracy)可高达84%以上。当多阶电阻组态的电阻组态大于100个时,电阻式存储器元件100的转换准确率则可大于96%。
具有多阶电阻组态(例如曲线701至711)电阻式随机存取存储单元可以用来做为模拟式开关,并进一步整合以构建神经网络应用的硬件,来提供模拟行为模型,以进行神经型态运算。在本发明的一些实施例中,可以将此种电阻式随机存取存储单元应用于人工智能(Artificial Intelligence)的辨识芯片(inference chip)中。
根据上述实施例,本发明是在提供一种电阻式存储器元件及其制作方法。其中电阻式存储器元件包括依序排列的第一电极、电阻转态层以及第二电极。其中,电阻转态层包括三元过渡金属氧化物。通过在制作电阻转态层的过程中调控三元过渡金属氧化物的氧化程度(即电阻转态层中的含氧量),可较精准控制电阻式存储器元件的电阻转态特性,进而提高及电阻式存储器元件的操作效能。
在本发明的一些实施例中,电阻转态层的形成包括下述步骤:于第一电极层上形成第一过渡金属层和材料层层,并对第一过渡金属层和材料层进行退火处理,藉以形成金属合金层。之后再氧化此金属合金层,以形成具有三元过渡金属氧化物的电阻转态层。通过简单的工艺步骤,即可控制形成电阻转态层之金属合金氧化物的氧化程度,以精准地调控电阻式存储器元件的电阻转态特性。
在本发明的一些实施例中,当对该电阻式存储器元件施加多个设定/复位(set/reset)脉冲时,电阻式存储器元件具有多阶电阻组态,在介于10千欧姆至200千欧姆之间的电阻值范围中,具有10到1024个电阻组态。可以用来做为模拟式开关,并进一步整合以构建神经网络应用的硬件,来提供模拟行为模型,以进行神经型态运算。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何该技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种电阻式存储器元件,包括:
一第一电极层;
一电阻转态层,位于该第一电极层上,且包括一三元过渡金属氧化物;以及
一第二电极层,位于该电阻转态层上。
2.根据权利要求1所述的电阻式存储器元件,其中该三元过渡金属氧化物系选自于由钛硅氧化物(TixSiyO1-x-y)、硅铪氧化物(HfxSiyO1-x-y)、硅钨氧化物(WxSiyO1-x-y)、硅铝氧化物(AlxSiyO1-x-y)、硅铜氧化物(CuxSiyO1-x-y)、硅镍氧化物(NixSiyO1-x-y)、硅锗氧化物(GexSiyO1-x-y)、锗钛合金(TixGeyO1-x-y)、锗铝合金(AlxGeyO1-x-y)、锗钨合金(WxGeyO1-x-y)、锗铜合金(CuxGeyO1-x-y)、锗镍合金(NixGeyO1-x-y)钛钨合金(WxTiyO1-x-y)、铝铜合金(CuxAlyO1-x-y)、钛铝合金(AlxTiyO1-x-y)、钛铪合金(HfxTiyO1-x-y)以及上述的任意组合所组成的一组群。
3.根据权利要求1所述的电阻式存储器元件,更包括一金属氧化物层,位于该第一电极层与该第二电极层之间。
4.根据权利要求3所述的电阻式存储器元件,其中该金属氧化物层包括氧化钛(Titanium Oxide,TiOx)和氮氧化钛(TiON)其中之至少一者。
5.根据权利要求1所述的电阻式存储器元件,其中当施加多个设定/复位脉冲时,该电阻式存储器元件在介于10千欧姆(K-Ohm)至200千欧姆之间的一电阻值范围中,具有10到1024个电阻组态。
6.一种电阻式存储器元件的制作方法,包括:
提供一第一电极层;
于该第一电极层上,形成包括一三元过渡金属氧化物的一电阻转态层;
于该电阻转态层上,形成一第二电极层。
7.根据权利要求6所述的电阻式存储器元件的制作方法,其中形成该电阻转态层的步骤,包括:
于该第一电极层上,形成一第一过渡金属层以及与该第一过渡金属层不同的一材料层;
对该第一过渡金属层和该材料层进行一退火处理,形成一金属合金;以及
氧化该金属合金。
8.根据权利要求7所述的电阻式存储器元件的制作方法,其中该第一过渡金属层系先于或晚于该材料层形成。
9.根据权利要求7或8所述的电阻式存储器元件的制作方法,其中该第一过渡金属层包括钛,该材料层包括硅;且该第一过渡金属层具有大于该材料层的一厚度。
10.根据权利要求7或8所述的电阻式存储器元件的制作方法,其中该材料层是一第二过渡金属氧化物层,且该第二过渡金属层包括钨、钛、铝、镍、铜、锆、铌、钽和铪其中至少一者。
CN201810927758.8A 2018-08-15 2018-08-15 电阻式存储器元件及其制作方法 Pending CN110838542A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810927758.8A CN110838542A (zh) 2018-08-15 2018-08-15 电阻式存储器元件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810927758.8A CN110838542A (zh) 2018-08-15 2018-08-15 电阻式存储器元件及其制作方法

Publications (1)

Publication Number Publication Date
CN110838542A true CN110838542A (zh) 2020-02-25

Family

ID=69573016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810927758.8A Pending CN110838542A (zh) 2018-08-15 2018-08-15 电阻式存储器元件及其制作方法

Country Status (1)

Country Link
CN (1) CN110838542A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350311B1 (en) * 1999-06-17 2002-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an epitaxial silicon-germanium layer
US20060266993A1 (en) * 2005-05-31 2006-11-30 Samsung Electronics Co., Ltd. Phase change random access memory devices and methods of operating the same
US20100243983A1 (en) * 2009-03-31 2010-09-30 Tony Chiang Controlled localized defect paths for resistive memories
US20100258782A1 (en) * 2009-04-10 2010-10-14 Ronald John Kuse Resistive-switching memory elements having improved switching characteristics
CN102044631A (zh) * 2009-10-19 2011-05-04 旺宏电子股份有限公司 存储器及其制造方法
US20110260131A1 (en) * 2010-04-21 2011-10-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20130153845A1 (en) * 2011-12-16 2013-06-20 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
US20130334483A1 (en) * 2012-06-14 2013-12-19 Micron Technology, Inc. Methods of forming resistive memory elements and related resistive memory elements, resistive memory cells, and resistive memory devices
US20140043894A1 (en) * 2012-08-09 2014-02-13 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
US20160342278A1 (en) * 2014-12-24 2016-11-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display Panel With a Touch Function, Manufacture thereof And Composite Electrode
TWI568042B (zh) * 2015-08-03 2017-01-21 華邦電子股份有限公司 電阻式隨機存取記憶體
CN107452875A (zh) * 2016-05-30 2017-12-08 旺宏电子股份有限公司 电阻式存储器元件及其制作方法与应用

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350311B1 (en) * 1999-06-17 2002-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an epitaxial silicon-germanium layer
US20060266993A1 (en) * 2005-05-31 2006-11-30 Samsung Electronics Co., Ltd. Phase change random access memory devices and methods of operating the same
US20100243983A1 (en) * 2009-03-31 2010-09-30 Tony Chiang Controlled localized defect paths for resistive memories
US20100258782A1 (en) * 2009-04-10 2010-10-14 Ronald John Kuse Resistive-switching memory elements having improved switching characteristics
CN102044631A (zh) * 2009-10-19 2011-05-04 旺宏电子股份有限公司 存储器及其制造方法
US20110260131A1 (en) * 2010-04-21 2011-10-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20130153845A1 (en) * 2011-12-16 2013-06-20 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
US20130334483A1 (en) * 2012-06-14 2013-12-19 Micron Technology, Inc. Methods of forming resistive memory elements and related resistive memory elements, resistive memory cells, and resistive memory devices
US20140043894A1 (en) * 2012-08-09 2014-02-13 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
US20160342278A1 (en) * 2014-12-24 2016-11-24 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display Panel With a Touch Function, Manufacture thereof And Composite Electrode
TWI568042B (zh) * 2015-08-03 2017-01-21 華邦電子股份有限公司 電阻式隨機存取記憶體
CN107452875A (zh) * 2016-05-30 2017-12-08 旺宏电子股份有限公司 电阻式存储器元件及其制作方法与应用

Similar Documents

Publication Publication Date Title
US9034689B2 (en) Non-volatile storage with metal oxide switching element and methods for fabricating the same
TWI354370B (zh)
CN102655210B (zh) 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
KR101136870B1 (ko) 저항 기억 소자의 제조 방법
CN100383954C (zh) 存储器元件及阵列、接触结构的制法及制得的装置与元件
US9236567B2 (en) Resistive random access memory device
US20120199805A1 (en) Nonvolatile memory device and manufacturing method thereof
US8283198B2 (en) Resistive memory and methods of processing resistive memory
JP2012506621A (ja) シリコン系ナノスケールクロスバーメモリ
JP5909270B2 (ja) メモリデバイスの形成方法
US20140077149A1 (en) Resistance memory cell, resistance memory array and method of forming the same
TWI709166B (zh) 電阻式隨機存取記憶體陣列及其製造方法
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JP4648940B2 (ja) 可変抵抗素子の製造方法
CN110838542A (zh) 电阻式存储器元件及其制作方法
US20200058859A1 (en) Resistive memory device and method for fabricating the same
TWI667816B (zh) 電阻式記憶體元件及其製作方法
KR101443271B1 (ko) Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자
CN111403599B (zh) 一种半导体结构及其制备方法
TWI730475B (zh) 積體電路裝置及形成積體電路裝置的方法
JP2023549775A (ja) ハイブリッド不揮発性メモリ・セル
TWI699016B (zh) 電阻式記憶體元件及其製作方法
CN115148900A (zh) 电阻切换存储器件和用于形成电阻切换存储器件的方法
US20190287611A1 (en) Resistive memory device and method for fabricating the same
US20230301213A1 (en) Resistive switching memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200225