KR101443271B1 - Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자 - Google Patents

Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자 Download PDF

Info

Publication number
KR101443271B1
KR101443271B1 KR1020130028170A KR20130028170A KR101443271B1 KR 101443271 B1 KR101443271 B1 KR 101443271B1 KR 1020130028170 A KR1020130028170 A KR 1020130028170A KR 20130028170 A KR20130028170 A KR 20130028170A KR 101443271 B1 KR101443271 B1 KR 101443271B1
Authority
KR
South Korea
Prior art keywords
layer
electronic device
rram
pcmo
present
Prior art date
Application number
KR1020130028170A
Other languages
English (en)
Inventor
황현상
이대석
박상수
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020130028170A priority Critical patent/KR101443271B1/ko
Application granted granted Critical
Publication of KR101443271B1 publication Critical patent/KR101443271B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors

Abstract

본 발명은 RRAM과 이를 포함하며 시냅스 특성을 가지는 전자소자에 관한 것이다. 본 발명에 따른 RRAM은 제1금속층; 상기 제1금속층 상에 위치하는 PCMO층; 상기 PCMO층 상에 위치하는 티타늄질화물층; 상기 티타늄질화물층 상에 위치하는 제2금속층을 포함하는 것을 특징으로 한다.

Description

RRAM과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자 {RRAM and RRAM-based Synaptic Electronics}
본 발명은 높은 전류레벨을 가지는 RRAM과 이를 이용하며 별도의 선택소자 없이도 시냅스 동작이 가능한 RRAM 소자 기반의 크로스 어레이를 이용한 전자 소자에 관한 것이다.
정보화 사회는 더 많은 정보를 더 적은 에너지를 사용하여 효율적으로 처리할 수 있는 기술을 요구하고 있다.
그러나 기존의 반도체 기반 IT 기술은 단위 반도체 칩 면적당 정보처리량이 증가됨에 따라, 더 이상의 혁신적인 발전은 어려울 것으로 예상된다.
이 때문에 지속가능한(sustainable) IT기술이라는 표제 하에, 혁신적인 소재에서 극초저전력 시스템까지 다양한 연구방향이 제시되고 있으나, 아직 구체적인 발전방향이 정립되지 못하고 있는 실정이다.
한편, 미래 반도체 기술에 적용될 수 있는 기초원천기술로 매우 낮은 에너지로 정보처리가 가능할 것으로 기대되는 뉴로모픽 기술이 제시되고 있다. 이 중, 뉴로모픽 기술의 핵심이 되는 시냅스, 뉴런 등을 고체전자소자 형태로 구현하고, 기 확립된 집적기술을 이용, 높은 수준의 학습기능, 절전기능들을 구현하는 기술에 대한 관심이 높아지고 있다.
뉴로모픽 기술의 크로스-포인트 어레이 구조에서 메모리 소자만으로 구성될 경우, 근접한 부분의 누설전류로 인해, 리딩 오류(reading error)가 발생한다. 이를 해결하기 위해, 다이오드와 같은 스위치 역할을 하는 선택 소자가 필요하다.
선택소자를 형성하기 위해서 스위치 소자와 저항 변화 메모리를 순차적으로 적층하는 공정 과정이 필요한데, 서로 다른 막질을 고온에서 증착하면 성질이 다른 막질들 사이의 계면에서는 원치 않는 특성의 변화가 발생한다. 특히, 계면에서 결함들이 집중되는 양상이 나타나므로, 이론적인 전류-전압 특성을 획득할 수 없는 문제가 발생한다.
한편, CMOS 뉴런과 RRAM 시냅스 소자가 동시에 서로 동작하기 위해서는 각각의 소자들의 동작 조건이 맞아야 한다. RRAM 시냅스의 전류레벨이 너무 낮게 되면 CMOS 뉴런이 인식을 못하게 되는 문제가 발생한다. 또한 시냅스 소자의 동작 전압 레벨이 너무 크면 CMOS 뉴런이 이를 견디지 못하게 된다. 마지막으로 RRAM 시냅스 소자가 강화(potentation) 및 억제(depression) 동작을 위해 펄스를 순차적으로 인가할 때 변화정도가 급격하지 않을 것이 요구된다.
RRAM를 이용하여 선택소자가 필요없는 전자 소자가 제시되었으나, CMOS 뉴런 소자에 비하여 전류 레벨이 비교적 낮아 큰 동작 전압이 필요하였고, 억제 동작시 전류 값이 급격하게 변하는 문제가 있었다.
대한민국 공개특허 10-2010-0129741 (2010. 12. 09. 공개)
따라서 본 발명의 목적은 전류 레벨이 높은 RRAM과 이를 이용하며 별도의 선택소자 없이도 작동 가능한 RRAM 소자 기반의 크로스 어레이를 이용한 시냅스 특성을 갖는 전자소자를 제공하는 것이다.
상기 본 발명의 목적은 제1금속층; 상기 제1금속층 상에 위치하는 PCMO층; 상기 PCMO층 상에 위치하며 상기 PCMO층과 직접 접촉하는 티타늄질화물층; 상기 티타늄질화물층 상에 위치하는 제2금속층을 포함하는 RRAM에 의해 달성된다.
상기 PCMO층은 다결정 상태일 수 있다.
상기 제1금속층은 백금을 포함하여 이루어지며, 상기 제2금속층은 텅스텐과 백금 중 적어도 어느 하나를 포함하여 이루어질 수 있다.
상기 본 발명의 목적은 제1방향으로 연장된 다수의 제1배선; 상기 제1배선 상에 위치하며, 상기 제1배선과 교차하는 제2방향으로 연장된 다수의 제2배선을 포함하며, 상기 제1배선과 상기 제2배선은 교차점에서 RRAM으로 연결되어 있으며, 상기 RRAM은 PCMO층과 티타늄질화물층을 포함하며, 상기 티타늄질화물층과 상기 PCMO층은 직접 접촉되어 있는 시냅스 특성의 전자소자에 의해 달성될 수 있다.
상기 PCMO층은 다결정 상태일 수 있다.
상기 제1배선은 백금을 포함하여 이루어지며, 상기 제2배선은 텅스텐과 백금 중 적어도 어느 하나를 포함하여 이루어질 수 있다.
상기 전자소자는 상기 제1배선과 상기 제2배선의 연결을 위한 추가의 스위칭 소자를 포함하지 않을 수 있다.
상기 본 발명의 목적은 상호 교차하는 크로스 어레이 배선을 포함하는 시냅스 특성의 전자소자에 있어서, 상기 크로스 어레이 배선은 티타늄질화물층과 PCMO 계면에서의 산소 이동으로 셋 및 리셋 동작이 수행되는 RRAM으로 연결된 시냅스 특성의 전자소자에 의해 달성된다.
상기 PCMO층은 다결정 상태일 수 있다.
상기 전자소자는 상호 교차하는 크로스 어레이 배선간의 연결을 위한 추가의 스위칭 소자를 포함하지 않을 수 있다.
본 발명에 따르면 전류 레벨이 높은 RRAM과 이를 이용하며 별도의 선택소자 없이도 작동가능한 RRAM 소자 기반의 크로스 어레이를 이용한 시냅스 특성을 갖는 전자소자가 제공된다.
도 1은 본 발명에 따른 전자소자의 개념도를 나타낸 것이고,
도 2는 인간의 신경망과 본 발명에 따른 전자소자의 개념을 비교한 것이고,
도 3a 내지 도 5b는 본 발명에 따른 전자 소자의 제조방법을 나타낸 것이고,
도 6은 본 발명에 따라 제조된 1k-bit X-point 어레이 전자 소자를 나타낸 것이고,
도 7은 질소가스유량에 따른 티타늄질화물층의 일함수 변화를 나타낸 것이고,
도 8은 본 발명에 따라 제조된 전자소자의 질소유량에 따른 전기적 특성을 나타낸 것이고,
도 9는 본 발명에 따라 제조된 전자소자와 종래 전자소자의 전기적 특성을 비교한 것이고,
도 10은 본 발명에 따라 제조된 전자소자의 아날로그 메모리 특성을 나타낸 것이고,
도 11은 본 발명에 따라 제조된 전자소자와 종래 전자소자의 펄스 횟수에 따른 전류특성을 비교한 것이다.
도 1은 본 발명에 따른 전자소자의 개념도를 나타낸 것이다. 인간의 뇌에는 정보를 주는 프리뉴런과 정보를 받는 포스트뉴런 그리고 프리뉴런과 포스트뉴런 사이를 연결하는 시냅스가 존재한다. 본 발명에 따른 전자소자는 뉴런과 시냅스로 구성되는 뉴로모픽(neuromorphic) 특성을 가지고 있으며, 프리뉴런과 포스트뉴런은 CMOS로 구현할 수 있고 시냅스는 RRAM으로 구현한다.
RRAM은 저항메모리로서, 인가하는 전압에 따라서 저항상태가 변하는 특성을 지닌다.
본 발명에 따른 RRAM은 간단한 형태로 시냅스의 특성을 구현하며, 트랜지스터나 다이오드와 같은 선택소자를 필요로 하지 않는다. 선택소자를 필요로 하지 않는 것은 RRAM이 자기정류(self-rectifying)특성을 가지고 있기 때문에 가능한 것으로, 본 발명에 따른 RRAM은 PCMO(Pr0.7Ca0.3MnO3)층과 티타늄질화물층(TiNx)을 포함할 수 있으며, PCMO는 다결정 상태일 수 있다.
도 2는 인간의 신경망과 본 발명에 따른 전자소자의 개념을 비교한 것이다. 도 2의 왼쪽에 표시한 인간의 신경망에서는 여러 입력(x1, x2…xN)을 동시에 처리하여 하나의 출력(yj1)을 얻는다. 이 과정에서 입력과 출력은 시냅스(wj1, wj2… wjN)에 의해 연결된다.
도 2의 오른쪽에 표시한 본 발명에 따른 전자소자에서도 여러 입력(x1, x2…xN)을 동시에 처리하여 하나의 출력(yj1)을 얻는다. 이 과정에서 입력과 출력은 시냅스(gj1, gj2… gjN)에 의해 연결된다.
도 3a 내지 도 5b는 본 발명에 따른 전자 소자의 제조방법을 나타낸 것이다.
도 3b는 도 3a의 IIIb-IIIb를 따른 단면도, 도 4b는 도 4a의 IVb-IVb를 따른 단면도, 도 5b는 도 5a의 Vb-Vb를 따른 단면도이다.
먼저 도 3a 및 도 3b와 같이 기판(10) 상에 하부전극층(배선, 20)과 PCMO층(30)을 형성한다. 기판(10)은 실리콘 웨이퍼일 수 있다.
하부전극층(20)은 폭이 넓은 패드부(21)와 패드부로부터 길게 연장된 라인부(22)로 구성되어 있다. 하부전극층(20)을 백금(Pt)으로 마련할 경우, 백금은 에칭공정이 어렵기 때문에 먼저 감광층을 패터닝한 후 백금층을 형성하고 리프트오프 공정을 통해 도 3a와 같은 패턴을 형성할 수 있다.
PCMO층(30)은 PCMO를 600℃ 또는 그 이상에서 증착한 후 사진식각하여 하부전극층(20) 상에 형성되도록 마련된다. PCMO층(30)의 식각에는 반응성 이온 식각을 사용할 수 있다. PCMO층(30)은 다결정(polycrystalline) 형태로 마련된다.
이후 도 4a 및 도 4b와 같이 층간절연막(40)을 형성하며, 층간절연막은 실리콘 질화물층으로 형성할 수 있다. 층간절연막(40)에는 통상의 사진식각 방법으로 비아홀(70)을 형성하여 하부전극층(20)의 라인부(22) 상에 있는 PCMO층(30)을 노출시키며, 하부전극층(20)의 패드부(21) 상의 비아홀(71)에서는 PCMO층(30)까지 제거하여 패드부(21)를 노출시킨다.
다음으로 도 5a 및 도 5b와 같이 티타늄질화물층(50)과 상부전극층(배선, 60)을 형성한다. 티타늄질화물층(50)과 상부전극층(60)도 하부전극층(20)과 같이 감광층 형성, 감광층 패터닝, 금속층 형성 및 리프트오프의 과정을 통해 형성될 수 있다. 티타늄질화물층(50)은 티타늄 전구체와 질소가스를 이용하여 화학기상증착방법으로 형성될 수 있으며, 사진식각 과정을 거쳐 노출되어 있는 PCMO층(30) 상에 형성된다.
상부 전극층(60)은 캡핑층이라고도 불리며 텅스텐 및/또는 백금으로 만들어질 수 있다. 상부 전극층(60) 역시 폭이 넓은 패드부(61)와 패드부(61)로부터 길게 연장된 라인부(62)로 구성되어 있다. 도 6은 이상과 같은 과정을 통해 만들어진 1k-bit X-point 어레이 전자 소자를 나타낸 것이다.
위와 같이 제조된 전자소자에서 RRAM은 다결정 상태인 PCMO와 티타늄질화물층을 포함하며, 상부전극은 Pt 또는 W과 같은 금속물질을 사용하여 Pt/PCMO/TiNx/Pt 또는 Pt/PCMO/TiNx/W 일 수 있다.
본 발명에 따른 RRAM에서는 PCMO와 티타늄질화물의 작용으로 스위칭 작용이 일어난다. 티타늄 질화물은 질소 함량에 따라 일함수가 도 7과 같이 변화한다. 이에 의해 티타늄 질화물과 접해 있는 PCMO의 일함수, 모폴로지를 변화시켜 스위칭 작용이 가능하게 만들 수 있다. 특히 티타늄 질화물에 있는 질소의 작용에 의해 PCMO에 있는 산소가 산소저장소 역할을 하는 티타늄질화물층 사이를 이동하면서 스위칭이 나타나는 것으로 파악된다.
도 8은 본 발명에 따라 제조된 전자 소자의 질소유량에 따른 전기특성을 나타낸 것이다.
실험에 사용된 전자소자에서 하부전극층인 백금층의 두께는 80nm였다. PCMO는 600℃에서 증착되었으며 식각에는 반응성 이온 식각을 사용하였으며, 두께는 30nm였다. 층간절연막으로 사용된 실리콘 질화물층의 두께는 70nm, 티타늄질화물층 형성 전 PCMO층은 500℃에서 30분간 어닐링되어 표면의 결함을 제거하였다. 티타늄질화물층은 20nm의 두께였으며, 상부전극층은 70nm 두께의 텅스텐으로 이루어졌다.
도 8은 질소 유량에 따른 DC I-V 결과를 나타낸 것으로, 티타늄질화물층과 PCMO 계면에서의 작용에 의해 스위칭이 발생함을 알 수 있다. PCMO/티타늄질화물층 스위칭의 가장 큰 특징은 비대칭성에 있다. 도 8에서 보듯이, 포지티브 영역에서는 메모리 윈도우가 크지 않으나, 네가티브 영역에서는 매우 큰 저항 변화 현상을 볼 수 있다.
도 9는 본 발명에 따라 제조된 전자소자와 종래 전자소자의 전기특성을 비교한 것이다. 종래 전자소자에서는 본 발명의 티타늄질화물 대신 티타늄 금속을 사용하였다. 도 9를 보면 본 발명의 전자소자는 높은 온/오프 비를 유지하면서도, 종래 전자소자에 비해 약 100배 정도로 높은 전류레벨을 가지고 있음을 알 수 있다. 따라서 본 발명에 따르면 종래 전자소자에 비해 동작전압을 크게 낮출 수 있다.
도 10은 본 발명에 따라 제조된 전자소자의 아날로그 메모리 특성을 나타낸 것이다. 일정한 셋(SET) 전압을 증가시키며 여러 번 인가할 때마다 아날로그 메모리 특성을 나타내고 있으며, 리셋(RESET) 전압 역시 마찬가지로 아날로그 메모리 특성을 나타내고 있다. 질소가스 30 sccm 분위기에서 제작된 소자를 이용하였고, 셋(SET) 전압을 점차적으로 증가시키면서 1~6단계의 저항 변화를 보았고, 리셋(RESET) 전압 역시 점차적으로 증가시키면서 7~13 단계의 저항 변화를 보았다. 13 단계의 아날로그적인 저항변화를 보이면서 각각의 저항 상태는 메모리 특성을 유지하고 있음을 확인할 수 있고 이는 시냅스로 잘 동작하고 있음을 보인다.
신경의 학습은 시냅스의 가소성을 통하여 이루어지며 이러한 시냅스의 가소성 특성을 모사하기 위해서는 소자의 아날로그 메모리 특성 확보가 필수적이다. 아날로그 메모리 특성은 인가한 펄스에 따라 저항값이 계속적으로 변하는 특성을 보이며 이와 같은 특성을 실제 측정 데이터를 통해서 확보하였다.
도 11은 본 발명에 따라 제조된 전자소자와 종래 전자소자의 펄스 횟수에 따른 전류특성을 비교한 것이다. 본 발명에 따른 전자소자는 종래 전자소자는 도 9의 실험에서 사용한 전자소자를 사용하였으며, 종래 전자소자는 본 발명의 티타늄질화물 대신 알루미늄 금속을 사용하였다.
펄스 횟수에 따른 전류특성은 소자의 가소성 특성을 나타내며, 가소성 특성은 학습 능력과 관련된다. 가소성 특성에서는 강화(potentation) 및 억제(depression) 동작을 위해 펄스를 순차적으로 인가할 때 변화정도가 급격하지 않을 것이 요구된다.
도 11의 위쪽 그림에 나타낸 종래 전자소자의 경우 불연속적으로 전류가 변화한다. 반면, 도 11의 아래쪽 그림에 나타낸 본 발명에 따른 전자소자의 경우 종래 전자소자보다 전류가 급격히 변화하지 않고 비교적 선형으로 변화하여 가소성이 우수함을 알 수 있다.
또한 본 발명에 따른 전자소자는 종래 전자소자보다 작은 펄스 횟수에서 전류변화가 일어나 동작속도를 증가시키기 유리함을 확인할 수 있다.
본 발명에 따라 마련된 전자소자는 티타늄질화물 대신 산화금속(알루미늄, 티타늄)을 사용한 종래 전자소자와 같이 STDP 시냅스 특성과 우수한 학습 능력을 가지면서도 동작 전압을 낮출 수 있는 장점이 있다. 산화금속을 사용한 종래 전자소자의 STDP 시냅스 특성 및 학습능력 등은 본 출원인의 한국특허출원 제2013-0016681호에 개시되어 있다.

Claims (10)

  1. 제1금속층을 형성하는 단계;
    상기 제1금속층 상에 PCMO층을 형성하는 단계;
    질소분위기에서 증착방법으로 상기 PCMO층 상에 위치하며 상기 PCMO층과 직접 접촉하는 티타늄질화물층을 형성하는 단계;
    상기 티타늄질화물층 상에 위치하는 제2금속층을 형성하는 단계를 포함하는 RRAM의 제조방법.
  2. 제1항에서,
    상기 PCMO층은 다결정 상태인 것을 특징으로 하는 RRAM의 제조방법.
  3. 제1항에서,
    상기 제1금속층은 백금을 포함하여 이루어지며,
    상기 제2금속층은 텅스텐과 백금 중 적어도 어느 하나를 포함하여 이루어진 것을 특징으로 하는 RRAM의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020130028170A 2013-03-15 2013-03-15 Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자 KR101443271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130028170A KR101443271B1 (ko) 2013-03-15 2013-03-15 Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130028170A KR101443271B1 (ko) 2013-03-15 2013-03-15 Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자

Publications (1)

Publication Number Publication Date
KR101443271B1 true KR101443271B1 (ko) 2014-09-22

Family

ID=51760862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130028170A KR101443271B1 (ko) 2013-03-15 2013-03-15 Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자

Country Status (1)

Country Link
KR (1) KR101443271B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101588980B1 (ko) 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
KR20210078838A (ko) 2019-12-19 2021-06-29 한양대학교 산학협력단 단백질을 포함하는 나노복합체 기반의 전자 시냅스 소자 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070005040A (ko) * 2005-07-05 2007-01-10 삼성전자주식회사 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법
KR20110081490A (ko) * 2010-01-08 2011-07-14 광주과학기술원 비휘발성 저항 변화 메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070005040A (ko) * 2005-07-05 2007-01-10 삼성전자주식회사 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법
KR20110081490A (ko) * 2010-01-08 2011-07-14 광주과학기술원 비휘발성 저항 변화 메모리 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101588980B1 (ko) 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
KR20210078838A (ko) 2019-12-19 2021-06-29 한양대학교 산학협력단 단백질을 포함하는 나노복합체 기반의 전자 시냅스 소자 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
JP5687978B2 (ja) 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
US8987046B2 (en) Trap passivation in memory cell with metal oxide switching element
KR101219774B1 (ko) 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
US8871621B2 (en) Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array
TWI535086B (zh) 具有金屬保護層之可變電阻式記憶體製程
CN103515529B (zh) 高密度应用的互补式电阻开关随机存取存储器的结构和方法
KR20140058278A (ko) 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법
US8399874B2 (en) Vertical nonvolatile memory device including a selective diode
KR102143440B1 (ko) 3차원 뉴로모픽 소자 및 그 제조방법
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
US8791445B2 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
CN109659434B (zh) 忆阻器及其制作方法
US10720578B2 (en) Self-gating resistive storage device having resistance transition layer in vertical trench in stacked structure of insulating dielectric layers and electrodes
KR20120139082A (ko) 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
JP2007311772A (ja) 金属/半導体/金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
Pisarev et al. Fabrication technology and electrophysical properties of a composite memristor-diode crossbar used as a basis for hardware implementation of a biomorphic neuroprocessor
Kumar et al. Electroforming-free Y2O3 memristive crossbar array with low variability
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR101443271B1 (ko) Rram과 이를 포함하며 향상된 시냅스 특성을 가지는 전자 소자
US9252192B2 (en) Methods of manufacturing semiconductor devices including a cross point cell array
JP4648940B2 (ja) 可変抵抗素子の製造方法
Adam et al. Highly-uniform multi-layer ReRAM crossbar circuits
US11502252B2 (en) Resistive switching memory cell

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 4

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6