TWI406395B - 記憶體及其製造方法 - Google Patents

記憶體及其製造方法 Download PDF

Info

Publication number
TWI406395B
TWI406395B TW098144862A TW98144862A TWI406395B TW I406395 B TWI406395 B TW I406395B TW 098144862 A TW098144862 A TW 098144862A TW 98144862 A TW98144862 A TW 98144862A TW I406395 B TWI406395 B TW I406395B
Authority
TW
Taiwan
Prior art keywords
metal oxide
metal
oxide layer
layer
memory device
Prior art date
Application number
TW098144862A
Other languages
English (en)
Other versions
TW201115720A (en
Inventor
Kuo Pin Chang
Erh Kun Lai
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW201115720A publication Critical patent/TW201115720A/zh
Application granted granted Critical
Publication of TWI406395B publication Critical patent/TWI406395B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/028Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

記憶體及其製造方法
本發明是有關於一種記憶體及其製造方法,且特別是有關於一種具有兩層金屬氧化物的記憶體及其製造方法。
積體電路用於控制現代電子裝置的各項功能,用於儲存(寫入)以及檢索(讀取)資料的記憶裝置即可以積體電路輕易存取內部資料,目前半導體產業已經研發出許多不同資料存取型態的記憶裝置,記憶裝置依其存取速度和資料保存特性(data retention characteristic)進行分類。
記憶裝置主要分為兩大類:隨機存取記憶體RAM(Random Access Memory)和唯讀記憶體ROM(Read Only Memory)。許多RAM和ROM的各種改良和研發已經使RAM和ROM的性能表現更上層樓。隨機存取記憶體RAM和唯讀記憶體ROM有其各自的優缺點。一般而言,RAM(即揮發性記憶體)具有較快的資料傳輸速度和有效率的寫入架構(efficient writing architectures),但是需要連續供電才能保存資料。而ROM則是即使電源中斷,記憶體儲存的資料並不會消失,重新供電後就能夠讀取內存資料,但是在存取速度、寫入次數和寫入方式等方面較為受限。ROM主要包括:快閃記憶體(Flash memory)、可抹除可編程唯讀記憶體(Erasable Programmable Read Only Memory,EPROM)、一次編程唯讀記憶體(One Time Programmable Read Only Memory,OTPROM)、電子式可抹除可編程唯讀記憶體(Electrically Erasable Programmable Read Only Memory,EEPROM)和可程式唯讀記憶體(Programmable Read Only Memory,PROM)。RAM主要包括:靜態隨機存取記憶體(static RAM,SRAM)和動態隨機存取記憶體(dynamic RAM,DRAM)。
靜態隨機存取記憶體(SRAM)具有非常快速的存取速度,且在持續供電的狀況下資料可以一直保存。然而,它的揮發性(即電源中斷,記憶體儲存的資料也跟著消失)、大尺寸(增加應用產品的總體積)和必須提供備用電力等種種條件都限制了SRAM的應用。動態隨機存取記憶體(DRAM)具有較小尺寸,但是需要複雜的重新記憶演算法(refresh algorithm),也需要持續供電以避免資料消失(揮發性)。與揮發性的RAM相比,非揮發性的快閃記憶體具有較慢的程式化速度,且在某些狀況下必需先抹除大量的記憶體區塊才能重新進行程式化。
電阻式非揮發性記憶體(resistive random-access memory,RRAM)是近年來許多相關業者致力研究的一種新型態非揮發性記憶體。根據不同介電材料的應用,從鈣鈦礦(perovskites)到過渡金屬氧化物(transition metal oxides)到硫屬化合物(chalcogenides),目前已有不同形式的RRAM被揭露。RRAM擁有非常優異的元件特性,許多文獻相關資料和數據均指出:RRAM已經接近成為一個通用記憶體(a universal memory)。例如:RRAM操作時間極為快速(轉換時間可達10奈秒以下),以及具有更簡單和更小的記憶胞尺寸(如4-8F2 金屬-絕緣體-金屬堆疊)。與快閃記憶體相比,RRAM具有更低的操作電壓。與DRAM相比,RRAM可保存更久的資料(10年)。
記憶裝置中的記憶胞排列(cell array)方式可區分為平面(two-dimensional,2D)記憶胞排列和立體(three-dimensional,3D)記憶胞排列,2D記憶裝置是指記憶裝置中的該些記憶胞在一X-Y平面上排列,而3D記憶裝置是指複數個記憶胞堆疊形成一個具有立體記憶胞的記憶裝置,於適當設計後可以應用於多層級操作(multi-level operation)。第1圖係繪示一種應用於多階段操作的3D記憶裝置。請參照第1圖,傳統的3D記憶裝置10包括三組垂直堆疊的結構21、22和23,每一個堆疊結構包括電極11、插塞12以及金屬氧化物層13,並依序以COA/VIA1/VIA2流程製得,製造3D記憶裝置需要較為繁複的步驟,不僅製造成本提高,且亦可能因步驟複雜而使得製程產生諸多問題。
本發明係有關於一種記憶裝置及其製造方法,記憶裝置具有至少兩金屬氧化物層,藉此記憶裝置的阻值等於兩層金屬氧化物層之電阻值的總和,且啟始化電阻值與最大化電阻值的差值也可以擴大,如此一來本發明之記憶裝置係可以應用至多層級操作(multi-level operation)或多位元操作(multi-bits operation)。此外,只需將傳統記憶裝置的製造方法增加一至兩個步驟,可以達到降低成本以及簡化製程的效果。
本發明提出一種記憶裝置,包括金屬部、第一金屬氧化物層以及第二金屬氧化物層,第一金屬氧化物層設置於金屬部上,第一金屬氧化物層包括N個阻值層級,第二金屬氧化物層設置於第一金屬氧化物層上,第二金屬氧化物層包括M個阻值層級,記憶裝置具有X個阻值層級,X小於M及N的總和,可以減少程式化干擾。
本發明提出一種記憶裝置的製造方法,包括下列步驟:(a)提供金屬部;(b)形成第一金屬層於金屬部上,該第一金屬氧化物層包括N個電阻層級;(c)於該第一金屬氧化物層上形成一第二金屬氧化物層,該第二金屬氧化物層包括M個電阻層級,其中該記憶裝置包括X個電阻層級,且X<M+N,用以降低程式化干擾。
根據本發明之再一方面,提出一種記憶裝置包括金屬部、第一金屬氧化物層以及第二金屬氧化物層。第一金屬氧化物層位於金屬部上,第一金屬氧化物層之金屬氧化物的氧原子比例於頂面最高,當由頂面向下移動至底面時,其氧原子比例亦隨之遞減,第二金屬氧化物層位於第一金屬氧化物層上,第二金屬氧化物層之金屬氧化物的氧原子比例於頂面最高,當由頂面向下移動至底面時,其氧原子比例亦隨之遞減。
為讓本發明之上述內容能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下:
本實施例揭露一種記憶裝置及其製造方法,記憶裝置具有兩層或兩層以上的金屬氧化物層(如:第一及第二金屬氧化物層)堆疊在一起,第一金屬氧化物層以及第二金屬氧化物層具有漸變的電子特性,特徵在於可以劃分出複數個電阻層級,本實施例之記憶裝置的結構可應用於多層級操作或多位元操作,且製程簡便成本低廉。本實施例之揭露之圖示與文字僅用於說明發明內容,並不會對本發明之欲保護範圍造成限縮。
本實施例之記憶裝置包括金屬部、第一金屬氧化物層以及第二金屬氧化物層,第一金屬氧化物層形成於金屬部上,且第一金屬氧化物層包括N個電阻層級,第二金屬氧化物層形成於第一金屬氧化物上,第二金屬氧化物層包括M個電阻層級,其中記憶裝置具有X個電阻層級,X<M+N,用以降低程式化干擾。另外,形成底電極、頂電極、蝕刻、沈積氧化物、氧化金屬等基本技術,已為業界所熟知而不再於本說明書中詳細說明。再者,本技術領域具有通常知識者當可於本發明之發明精神下對本說明書揭露之實施例及圖示略做潤飾,說明書與圖示僅為示例之用而不會造成限縮,為避免圖面複雜,用以說明實施例與範例的圖示只繪示出主要特徵。
第2圖繪示依照第一實施例之記憶裝置的剖面圖。請參照第2圖,記憶胞100包括底電極110、記憶元件234以及頂電極150,記憶元件234與底電極110接觸穿過介電層115並延伸至頂電極150,記憶元件234包括金屬部120以及記憶部34,記憶部34包括位於金屬部120上的第一金屬氧化物層130以及位於第一金屬氧化物層130上的第二金屬氧化物層140,頂電極150形成在記憶元件234上,底電極110以及頂電極150係分別耦接至其他元件(未顯示),如通路裝置或位元線。
第一金屬氧化物元件與第二金屬氧化物元件具有漸變的電子特性,特徵在於可以劃分出複數個電阻層級,第一金屬氧化物元件包括複數個電阻層級,電阻層級數目為1~N,N至少為2,第二金屬氧化物元件包括複數個電阻層級,其數目為1~M,M至少為2。
第一金屬氧化物層130以及第二金屬氧化物層140獨立地包括氧化鎢(WOX )、氧化鎳(NiOX )、氧化鈮(NbOX )、氧化銅(CuOX )、氧化鉭(TaOX )、氧化鋁(AlOX )、氧化鈷(CoOX )、氧化鐵(FeOX )、氧化鉿(HfOX )、氧化鈦(TiOX )、氧化鍶(SrOX )、氧化鋯(ZrOX )、氧化鋇(BaOX )、氧化鍺(GeOX )、氧化錫(SnOX )、氧化錳(MnOX )、氧化銻(TeOX )、氧化銻(SbOX )、氧化鐠(PrOX )、氧化鈣(CaOX )、氧化鉬(MoOX )、鎢矽氧化物(WSixOy)、氧化矽(SiOx)、其類似物或其組合物。第一金屬氧化物層130與第二金屬氧化物層140的組成可以相同或不同。
金屬氧化物層包括一種或多種金屬氧化物,且各種化合物並非均勻分佈,位於頂面的金屬氧化物的氧原子比例最高,當由頂面向下移動至底面時,金屬氧化物的氧原子比例亦隨之遞減。舉例來說,第一金屬氧化物層130包括氧化鎢(WOX ),表示第一金屬氧化物層130可能包括三氧化鎢(WO3 )、五氧化二鎢(W2 O5 )以及二氧化鎢(WO2 ),且其比例與分佈狀態也各不相同。
第3A圖繪示依照電阻與施加於金屬氧化物層之電壓的關係圖,第3B圖繪示依照本較佳實施例之記憶裝置的電路圖,當金屬氧化物層的氧化程度是隨深度而變化時,其電阻值也會隨著電壓及/或頻寬而逐漸變化(請參照第3A圖)。氧化程度漸變的金屬氧化物層的電阻-電壓特性包括啟始電阻、由啟始電阻轉換到高電阻狀態的啟始電壓、最大電阻值、隨電壓變化之電阻的變化速率、以及其崩潰電壓。各個氧化程度漸變的金屬氧化物層可以藉由改變材料、接觸面積、氧化時間、操作方法等調整其電阻-電壓特性,以符合產品設計上的各種需求。
當電壓V施加於記憶裝置100,第一金屬氧化物層130以及第二金屬氧化物層140的跨壓分別為V1與V2,如第3B圖所示。對應於記憶裝置100的跨壓,第一金屬氧化物層130以及第二金屬氧化物層140的電阻值分別為R1以及R2,記憶裝置100的總電阻值RTOTAL 等於第一金屬氧化物層130以及第二金屬氧化物層之電阻值的總和,並維持漸變的特性,因此,記憶裝置的電阻值可以增加,且各電阻層級的區間亦可擴大。當本實施例之記憶裝置100應用於多層級操作或多位元操作時,這樣的特性可以提高應用裝置的信賴度。此外,本技術領域具有通常知識者當可明瞭,本實施例可以將更多層金屬氧化物堆疊於頂電極與底電極之間,藉此進一步提高電阻以及電阻區間。
實際操作時,電壓施加於頂電極150與底電極110後,會引發電流透過記憶元件234流經頂電極150與底電極110之間,並引發記憶部34(即第一金屬氧化物層130以及第二金屬氧化物層140)在電阻值上發生可程式化的改變,電阻值代表儲存於記憶胞10內的資料數值。在某些實施例中,記憶胞100的記憶部34可以儲存兩個或兩個以上位元的資料。
本實施例之記憶裝置可由很多方法製得,以下係舉其中一種製法以茲說明。第4A~4F圖繪示依照本較佳實施例之記憶裝置之製造方法的流程圖。首先,提供底電極110以及介電層115,介電層115設置於底電極上,如第4A圖所示,蝕刻部分的介電層115以形成貫孔114,貫孔114暴露出底電極110的表面,如第4B圖所示。
接著,將金屬層118填入貫孔114內,形成如第4C圖所示之結構。金屬層118的形成方式可以是將金屬材料沈積在貫孔內,例如是採用化學氣相沈積技術,較佳的是接著進行平坦化步驟如化學機械研磨。金屬層118包括鎢(W)、鎳(Ni)、鈮(Nb)、銅(Cu)、鉭(Ta)、鋁(Al)、鈷(Co)、鐵(Fe)、鉿(Hf)、鈦(Ti)、鍶(Sr)、鋯(Zr)、鋇(Ba)、鍺(Ge)、錫(Sn)、錳(Mn)、銻(Te)、銻(Sb)、鐠(Pr)、鈣(Ca)、鉬(Mo)、矽(Si)、其類似物或其組合物。
之後,氧化一部份的金屬層118,形成如第4D圖所示之結構。金屬層118於此步驟之後劃分為兩個部分,金屬層118氧化的部分即為記憶元件(第2圖的234)的第一金屬氧化層130,金屬層118的其餘部分則為記憶元件(第2圖的234)的金屬部130。再者,氧化製程可以由一個電漿氧化步驟以及一個選擇性的熱氧化步驟來達成。用於形成第一金屬氧化物層130的電漿氧化可製得氧化程度漸變的金屬氧化物,其金屬氧化物的比例與分佈會隨著其與第一金屬氧化物層130頂面的距離而變化,當金屬層118包括鎢時,第一金屬氧化物層包括氧化鎢(WOX ),其各種鎢氧化合物的比例會隨著其與第一金屬氧化物層130頂面的距離而不同,X光光電子能譜儀(X-Ray Photoelectron Spectroscopy,XPS)可以偵測不同深度之氧化鎢組成。表1顯示第一金屬氧化物層不同深度之氧化物組成的測試結果。三氧化鎢(WO3 )主要出現在第一金屬氧化物層130的頂面及鄰近區域,而較深的區域則是由多種鎢氧化合物(如:WO3 、W2 O5 、WO2 )所組成。在第一金屬氧化層的頂面,三氧化鎢(WO3 )與五氧化二鎢(W2 O5 )的比例分別佔金屬氧化物的20%以及80%,但第一金屬氧化層的頂面缺乏二氧化鎢(WO2 )以及鎢。隨著深度越深,氧原子比例高的化合物(e.g. WO3 )的比例會逐漸下降,而氧原子比例低的化合物(即:WO2 或W2 O5 )的比例則逐漸增加。在第一金屬氧化物層的中部包括三氧化鎢(WO3 )、五氧化二鎢(W2 O5 )、二氧化鎢(WO2 )及鎢(W),其比例分別為28%、20%、34%及18%。在第一金屬氧化物的底面,二氧化鎢(WO2 )與鎢的比例分別佔金屬氧化物的74%以及26%,第一金屬氧化物的底面缺乏三氧化鎢(WO3 )以及五氧化二鎢(W2 O5 )。電漿氧化法用於形成第一金屬氧化物層130,產生單一遞減的離子價(W+6 ,W+5 ,W+4 及W0 ),並減少深層的氧原子含量。如表一所示,第一金屬氧化物層從其表面至120A深仍具有大量的氧原子空缺。
接著,另一金屬層142形成在第一金屬氧化物層130以及介電層115上,經過圖案化與蝕刻形成如第4E圖所示之構造,金屬層142同樣地可以包括鎢(W)、鎳(Ni)、鈮(Nb)、銅(Cu)、鉭(Ta)、鋁(Al)、鈷(Co)、鐵(Fe)、鉿(Hf)、鈦(Ti)、鍶(Sr)、鋯(Zr)、鋇(Ba)、鍺(Ge)、錫(Sn)、錳(Mn)、銻(Te)、銻(Sb)、鐠(Pr)、鈣(Ca)、鉬(Mo)、矽(Si)、其類似物或其組合物。之後,讓金屬層142接受氧化反應以形成如第4F圖所示之結構,氧化反應可以由電漿氧化步驟以及選擇性的熱氧化步驟來達成,電漿氧化用於形成第二金屬氧化物層,使其成為一層氧化程度漸變的金屬氧化物,其各種金屬氧化物的比例會隨著其與第二金屬氧化物層140頂面的距離而變化,記憶元件(第2圖之234)包括金屬部120以及記憶部34(即第一金屬氧化物層130及第二金屬氧化物層140)至此已製造完成。
最後,頂電極150形成在記憶元件(第2圖之234)上,製得如第2圖繪示之記憶胞100。在某些實施例中頂電極150包括一部份的位元線,在其他實施例中頂電極150包括多層結構並堆疊於記憶元件234上。
下文係舉出幾組較佳實施例其中依組來說明記憶裝置,然這些揭露內容僅為說明之用,並不會對本發明之欲保護範圍造成限縮。
在本實施例中,底電極以TiN/Al/TiN構成,金屬塞由氧化鎢構成,頂電極由TiN/Al/TiN構成。第一金屬氧化物層以電漿氧化法製成,其中通入氣體O2 /N2 的比例介於3:1至無限大(即純氧環境)之間,通入氣體O2 /N2 的比例較佳地為20:1;氧化時間大約介於100秒至2000秒,氧化時間較佳為400秒。如果將氮氣來源的控制閥關閉,則電漿氧化過程中就只有純氧氣。第二金屬氧化層的製程條件與第一金屬氧化層相同。第一金屬氧化層的面積大約介於4×10-4 μm2 至1μm2 之間,較佳的面積約為0.08μm2 。第二金屬氧化物層的面積大約介於4×10-4 μm2 至1μm2 之間,較佳的面積約為0.15μm2 。在第5圖中,第一金屬氧化物層的電阻-電壓特性以白色圓點及虛線標示,第二金屬氧化物層的電阻-電壓特性是以白色方塊及虛線標示,記憶裝置100的電阻-電壓特性為第一金屬氧化物層130及第二金屬氧化物層140的總和,以黑色圓點以及實線標示。每一種金屬氧化鎢都顯示出不同的電阻-電壓對應關係,而堆疊而成的金屬氧化物層總和這些性質可以增加各層級間的電阻區間。
綜上所述,雖然本發明已以一較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧3D記憶裝置
11‧‧‧電極
12‧‧‧插塞
13‧‧‧金屬氧化物層
21、22、23‧‧‧結構
100‧‧‧記憶胞、記憶裝置
110‧‧‧底電極
114‧‧‧貫孔
115‧‧‧介電層
118‧‧‧金屬層
120‧‧‧金屬部
130‧‧‧第一金屬氧化物層
140‧‧‧第二金屬氧化物層
142‧‧‧金屬層
234‧‧‧記憶元件
34‧‧‧記憶部
150‧‧‧頂電極
第1圖係繪示一種應用於多階段操作的3D記憶裝置。
第2圖繪示依照第一實施例之記憶裝置的剖面圖。
第3A圖繪示依照電阻與施加於金屬氧化物層之電壓的關係圖。
第3B圖繪示依照本較佳實施例之記憶裝置的電路圖。
第4A~4F圖繪示依照本較佳實施例之記憶裝置之製造方法的流程圖。
第5圖繪示依照本較佳實施例之記憶裝置之電阻-電壓特性關係圖。
100...記憶胞、記憶裝置
110...底電極
115...介電層
120...金屬部
130...第一金屬氧化物層
140...第二金屬氧化物層
234...記憶元件
34...記憶部
150...頂電極

Claims (22)

  1. 一種記憶裝置,包括:一金屬部;一第一金屬氧化物層位於該金屬部上,該第一金屬氧化物層包括N個電阻層級;一第二金屬氧化物層位於該第一金屬氧化物層上,該第二金屬氧化物層包括M個電阻層級,其中該記憶裝置具有X個電阻層級,X<M+N,用以降低程式化干擾。
  2. 如申請專利範圍第1項所述之記憶裝置,其中該記憶裝置更包括:一底電極形成於該金屬部下;一頂電極形成於該第二金屬氧化物層上;以及一介電層,形成於該底電極上並環繞該金屬部以及該第一金屬氧化物層。
  3. 如申請專利範圍第1項所述之記憶裝置,其中該第一金屬氧化物層以及該第二金屬氧化物層係獨立地包括氧化鎢(WOX )、氧化鎳(NiOX )、氧化鈮(NbOX )、氧化銅(CuOX )、氧化鉭(TaOX )、氧化鋁(AlOX )、氧化鈷(CoOX )、氧化鐵(FeOX )、氧化鉿(HfOX )、氧化鈦(IiOX )、氧化鍶(SrOX )、氧化鋯(ZrOX )、氧化鋇(BaOX )、氧化鍺(GeOX )、氧化錫(SnOX )、氧化錳(MnOX )、氧化銻(TeOX )、氧化銻(SbOX )、氧化鐠(PrOX )、氧化鈣(CaOX )、氧化鉬(MoOX )、鎢矽氧化物(WSixOy)、氧化矽(SiOx)、或其組合物。
  4. 如申請專利範圍第1項所述之記憶裝置,其中N至少為2,M至少為2。
  5. 一種製造記憶裝置的方法,包括:提供一金屬部;於該金屬部上形成一第一金屬氧化物層,該第一金屬氧化物層包括N個電阻層級;以及於該第一金屬氧化物層上形成一第二金屬氧化物層,該第二金屬氧化物層包括M個電阻層級,其中該記憶裝置包括X個電阻層級,且X<M+N,用以降低程式化干擾。
  6. 如申請專利範圍第5項所述之方法,其中該方法更包括:形成一底電極;在該基板上形成一介電層;將該介電層蝕刻出一貫孔,其中一金屬層填入該貫孔內而構成該金屬部;以及於該第二金屬氧化物層上形成一頂電極。
  7. 如申請專利範圍第6項所述之方法,其中形成該第一金屬氧化物層的步驟包括:氧化一部份之該金屬層。
  8. 如申請專利範圍第7項所述之方法,其中氧化該部分之金屬層的步驟係採用電漿氧化法。
  9. 如申請專利範圍第8項所述之方法,其中通入氣體O2 /N2 的比例大於3:1。
  10. 如申請專利範圍第8項所述之方法,其中該氧化時間介於100秒至2000秒。
  11. 如申請專利範圍第5項所述之方法,其中該金屬 部包括鎢(W)、鎳(Ni)、鈮(Nb)、銅(Cu)、鉭(Ta)、鋁(Al)、鈷(Co)、鐵(Fe)、鉿(Hf)、鈦(Ti)、鍶(Sr)、鋯(Zr)、鋇(Ba)、鍺(Ge)、錫(Sn)、錳(Mn)、銻(Te)、銻(Sb)、鐠(Pr)、鈣(Ca)、鉬(Mo)、矽(Si)、或其組合物。
  12. 如申請專利範圍第5項所述之方法,其中該第一金屬氧化物層的面積介於4×10-4 μm2 至1μm2 之間。
  13. 如申請專利範圍第5項所述之方法,其中形成該第二金屬氧化物層之步驟包括:將一金屬層形成在該第一金屬氧化物層以及該介電層上;以及將該金屬層氧化以形成一第二金屬氧化物層。
  14. 如申請專利範圍第13項所述之方法,其中氧化部分之該金屬層的步驟係採用電漿氧化法。
  15. 如申請專利範圍第14項所述之方法,其中通入氣體O2 /N2 的比例大於3:1。
  16. 如申請專利範圍第14項所述之方法,其中該氧化時間介於100秒至2000秒。
  17. 如申請專利範圍第13項所述之方法,其中該金屬部包括鎢(W)、鎳(Ni)、鈮(Nb)、銅(Cu)、鉭(Ta)、鋁(Al)、鈷(Co)、鐵(Fe)、鉿(Hf)、鈦(Ti)、鍶(Sr)、鋯(Zr)、鋇(Ba)、鍺(Ge)、錫(Sn)、錳(Mn)、銻(Te)、銻(Sb)、鐠(Pr)、鈣(Ca)、鉬(Mo)、矽(Si)、或其組合物。
  18. 如申請專利範圍第13項所述之方法,其中該第一金屬氧化物層的面積介於4×10-4 μm2 至1μm2 之間。
  19. .一種記憶裝置,包括: 一金屬部;一第一金屬氧化物層位於該金屬部上,該第一金屬氧化物層之該金屬氧化物的氧原子比例於頂面最高,當由頂面向下移動至底面時,其氧原子比例亦隨之遞減;以及一第二金屬氧化物層位於該第一金屬氧化物層上,該第二金屬氧化物層之該金屬氧化物的氧原子比例於頂面最高,當由頂面向下移動至底面時,其氧原子比例亦隨之遞減。
  20. 如申請專利範圍第19項所述之記憶裝置,其中該第一金屬氧化物層之頂面的金屬氧化物為WO3 以及W2 O5 ,其比例分別為20%及80%。
  21. 如申請專利範圍第19項所述之記憶裝置,其中該第一金屬氧化物層之中部的金屬氧化物為WO3 、W2 O5 、WO2 及W,其比例分別為28%、20%、34%及18%。
  22. 如申請專利範圍第19項所述之記憶裝置,其中該第一金屬氧化物層之底面的金屬氧化物為WO2 及W,其比例分別為74%及26%。
TW098144862A 2009-10-19 2009-12-24 記憶體及其製造方法 TWI406395B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/581,219 US8274065B2 (en) 2009-10-19 2009-10-19 Memory and method of fabricating the same

Publications (2)

Publication Number Publication Date
TW201115720A TW201115720A (en) 2011-05-01
TWI406395B true TWI406395B (zh) 2013-08-21

Family

ID=43878603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098144862A TWI406395B (zh) 2009-10-19 2009-12-24 記憶體及其製造方法

Country Status (3)

Country Link
US (1) US8274065B2 (zh)
CN (1) CN102044631B (zh)
TW (1) TWI406395B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435830B2 (en) 2009-03-18 2013-05-07 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
JP5816164B2 (ja) * 2009-05-07 2015-11-18 ビオメリュー・インコーポレイテッド 抗生物質耐性測定方法
DE102010024309A1 (de) * 2010-06-18 2011-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer photovoltaischen Solarzelle
TWI431762B (zh) 2010-09-16 2014-03-21 Univ Nat Sun Yat Sen 電阻式記憶體元件及其製作方法
JP2012069602A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 抵抗変化素子
US8951829B2 (en) * 2011-04-01 2015-02-10 Micron Technology, Inc. Resistive switching in memory cells
CN103094301B (zh) * 2011-11-04 2015-10-14 上海华虹宏力半导体制造有限公司 金属氧化物阻变存储器及制造方法
CN102368535B (zh) * 2011-11-10 2013-11-27 复旦大学 一种可擦写式双层薄膜结构阻变存储单元及其制备方法
CN103035837A (zh) * 2012-05-11 2013-04-10 上海华虹Nec电子有限公司 半导体器件结构及其制作工艺方法
WO2014025434A2 (en) * 2012-05-15 2014-02-13 The Regents Of The University Of Michigan Complementary resistive switching in single resistive memory devices
US9680091B2 (en) * 2012-06-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a complimentary resistive switching random access memory for high density application
US8907314B2 (en) 2012-12-27 2014-12-09 Intermolecular, Inc. MoOx-based resistance switching materials
CN105185903B (zh) * 2015-08-17 2017-09-26 河南科技大学 一种电阻型存储单元的制备方法
CN106025066B (zh) * 2016-06-02 2018-11-20 河北大学 一种基于二氧化硅隧道结的阻变存储器及其制备方法
TWI680535B (zh) 2016-06-14 2019-12-21 美商應用材料股份有限公司 金屬及含金屬化合物之氧化體積膨脹
WO2018009157A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Resistive random access memory (rram) with multicomponent oxides
US9887351B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
CN109923662A (zh) 2016-11-08 2019-06-21 应用材料公司 用于图案化应用的自底向上的柱状体的几何控制
US10580978B2 (en) * 2017-01-08 2020-03-03 Intermolecular, Inc. Current compliance layers and memory arrays comprising thereof
US10770349B2 (en) 2017-02-22 2020-09-08 Applied Materials, Inc. Critical dimension control for self-aligned contact patterning
WO2018200212A1 (en) 2017-04-25 2018-11-01 Applied Materials, Inc. Selective deposition of tungsten for simplified process flow of tungsten oxide pillar formation
US10840186B2 (en) 2017-06-10 2020-11-17 Applied Materials, Inc. Methods of forming self-aligned vias and air gaps
CN107240642A (zh) * 2017-06-23 2017-10-10 河南工程学院 一种互补型阻变存储器及其制备方法
TW201906035A (zh) 2017-06-24 2019-02-01 美商微材料有限責任公司 生產完全自我對準的介層窗及觸點之方法
WO2019046402A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR GENERATING SELF-ALIGNED INTERCONNECTION HOLES
WO2019046399A1 (en) 2017-08-31 2019-03-07 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
TWI778118B (zh) 2017-09-05 2022-09-21 美商應用材料股份有限公司 來自次氧化物的自對準結構
WO2019050735A1 (en) 2017-09-06 2019-03-14 Micromaterials Llc METHODS FOR PRODUCING SELF-ALIGNED INTERCONNECTION HOLES
JP2019106538A (ja) 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
EP3499557A1 (en) 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
KR20190104902A (ko) 2018-03-02 2019-09-11 마이크로머티어리얼즈 엘엘씨 금속 산화물들을 제거하기 위한 방법들
TW202002219A (zh) 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
CN108615812B (zh) * 2018-05-14 2020-02-07 浙江大学 一种基于记忆二极管的三态内容寻址存储器
TW202011547A (zh) 2018-05-16 2020-03-16 美商微材料有限責任公司 用於產生完全自對準的通孔的方法
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
WO2019236350A1 (en) 2018-06-08 2019-12-12 Micromaterials Llc A method for creating a fully self-aligned via
CN110838542A (zh) * 2018-08-15 2020-02-25 旺宏电子股份有限公司 电阻式存储器元件及其制作方法
CN109273597B (zh) * 2018-08-29 2021-02-02 西北工业大学 一种基于SrO阻变存储器及其制备方法
US11164938B2 (en) 2019-03-26 2021-11-02 Micromaterials Llc DRAM capacitor module
US11158793B2 (en) 2019-03-28 2021-10-26 International Business Machines Corporation Multivalent oxide spacers for analog switching resistive memory
TWI764624B (zh) * 2021-03-16 2022-05-11 國立陽明交通大學 導電橋式記憶體元件的製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160820A1 (en) * 2002-08-02 2004-08-19 Darrell Rinerson Re-writable memory with multiple memory layers
US20070045704A1 (en) * 2005-07-28 2007-03-01 Klaus Ufert Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
US20080135824A1 (en) * 2006-12-07 2008-06-12 Macronix International Co., Ltd. Method and Structure of a Multi-Level Cell Resistance Random Access Memory with Metal Oxides

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
CN101542730B (zh) * 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160820A1 (en) * 2002-08-02 2004-08-19 Darrell Rinerson Re-writable memory with multiple memory layers
US20070045704A1 (en) * 2005-07-28 2007-03-01 Klaus Ufert Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
US20080135824A1 (en) * 2006-12-07 2008-06-12 Macronix International Co., Ltd. Method and Structure of a Multi-Level Cell Resistance Random Access Memory with Metal Oxides

Also Published As

Publication number Publication date
TW201115720A (en) 2011-05-01
US8274065B2 (en) 2012-09-25
CN102044631B (zh) 2013-11-20
CN102044631A (zh) 2011-05-04
US20110089393A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
TWI406395B (zh) 記憶體及其製造方法
JP5170107B2 (ja) 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP6251688B2 (ja) 記憶装置およびその製造方法
TWI376782B (en) Three-dimensional semiconductor structure and method of fabricating the same
JP4805865B2 (ja) 可変抵抗素子
US10153431B2 (en) Resistive memory having confined filament formation
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
CN111293219B (zh) 阻变存储器件
JP5367198B1 (ja) 抵抗変化型不揮発性記憶装置
KR101152437B1 (ko) 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
JP2013207131A (ja) 抵抗変化素子及びその製造方法
TWI559304B (zh) 一次性編程電阻式記憶體
JP5291270B1 (ja) 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法
JP5338236B2 (ja) 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性記憶装置およびその製造方法
JP2018157114A (ja) 記憶装置
KR20100136061A (ko) 메모리 소자 및 그 제조방법
KR100728984B1 (ko) 상변환 기억 소자 및 그의 제조방법