KR20110120654A - 비휘발성 메모리 장치 제조 방법 - Google Patents

비휘발성 메모리 장치 제조 방법 Download PDF

Info

Publication number
KR20110120654A
KR20110120654A KR1020100040160A KR20100040160A KR20110120654A KR 20110120654 A KR20110120654 A KR 20110120654A KR 1020100040160 A KR1020100040160 A KR 1020100040160A KR 20100040160 A KR20100040160 A KR 20100040160A KR 20110120654 A KR20110120654 A KR 20110120654A
Authority
KR
South Korea
Prior art keywords
film
forming
layer
hard mask
etching
Prior art date
Application number
KR1020100040160A
Other languages
English (en)
Inventor
신창희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100040160A priority Critical patent/KR20110120654A/ko
Publication of KR20110120654A publication Critical patent/KR20110120654A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 하드마스크의 식각마진을 확보할 수 있는 비휘발성 메모리 장치 제조 방법을 제공하기 위한 것으로, 본 발명은 기판 상에 복수의 층간절연막 및 게이트 전극막을 교대로 적층하는 단계; 상기 적층된 결과물의 최상층 상에 질화막과 산화막을 포함하는 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴의 측벽에 보호막을 형성하는 단계; 상기 하드마스크 패턴 및 보호막을 식각장벽으로 상기 층간절연막 및 게이트 전극막을 식각하여 채널용 트렌치를 형성하는 단계; 상기 채널용 트렌치에 의해 노출된 상기 층간절연막을 일부 식각하여 리세스부를 형성하는 단계; 상기 리세스부를 포함하는 상기 층간절연막 및 게이트 전극막의 표면단차를 따라 유전체막을 형성하는 단계; 및 상기 리세스부를 매립하는 플로팅 게이트를 형성하는 단계를 포함하여, 플로팅게이트 형성시 충분한 식각마진을 확보하는 효과, 상부층의 손상을 방지하고, 충분한 식각마진에 의해 4층 이상의 스택구조를 갖는 스트링을 형성하는 효과가 있다.

Description

비휘발성 메모리 장치 제조 방법{METHOD FOR FABRICATING NON-VOLATILE MEMORY DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 수직채널형 비휘발성 메모리 장치 제조 방법에 관한 것이다.
비휘발성 메모리 장치가 점차 고집적화 및 축소화(Scale down) 됨에 따라 소스/드레인 콘택 플러그가 형성되는 선택라인(Select Line) 간의 간격이 점차 좁아지고, 이에 따른 홀 플러그(Hole Plug) 간의 간격도 점차 감소하고 있다.
메모리 장치의 지속적인 고집적화에 따라 선택 라인간 리세스부을 확보하기가 어려워 비휘발성 메모리 장치의 형성 자체가 어려워지며, 따라서 수직채널을 갖는 3D 수직 스트링방법이 제안되었다.
수직채널을 갖는 비휘발성 메모리 장치는 층간절연막 및 게이트 전극막을 적층한 후, 이를 식각하여 홀을 형성하고, 홀에 의해 노출된 층간절연막을 일부 식각하여 리세스부을 형성한 후, 리세스부을 매립하는 플로팅게이트를 형성하며, 홀에는 도전물질을 형성하여 채널을 형성하는 공정으로 진행할 수 있다.
한편, 층간절연막 및 게이트 전극막을 식각하기 위한 하드마스크로 질화막이 적용되고 있다. 그러나, 질화막의 경우 폴리실리콘에 대해 식각선택비 마진이 부족하여 4단 이상의 스트링을 형성하는 경우, 플로팅게이트용 폴리실리콘 및 채널용 폴리실리콘에 대한 식각공정에서 공정마진 부족으로 스택 상부의 플로팅게이트 및 워드라인에 결함(Damage)이 생기는 문제점이 있다.
이에, 폴리실리콘에 대한 식각 선택비 확보를 위해 산화막을 하드마스크로 사용하는 경우, 층간절연막의 일부 식각을 위한 습식식각공정에서 산화막이 제거되어 적용자체가 불가능한 문제점이 있다.
도 1은 종래 기술에 따른 비휘발성 메모리 장치의 문제점을 나타내기 위한 TEM사진이다.
도 1을 참조하면, 질화막을 하드마스크로 사용하는 경우, 식각마진 부족으로 인해 상부의 플로팅 게이트 및 워드라인이 손상된 것을 확인할 수 있다.
따라서, 상부 플로팅 게이트 및 워드라인의 손상을 방지하면서 동시에 장치의 집적화에 따라 4단 이상의 스트링을 형성할 수 있는 방법이 필요시된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 하드마스크의 식각마진을 확보할 수 있는 비휘발성 메모리 장치 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법은 기판 상에 복수의 층간절연막 및 게이트 전극막을 교대로 적층하는 단계; 상기 적층된 결과물의 최상층 상에 질화막과 산화막을 포함하는 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴의 측벽에 보호막을 형성하는 단계; 상기 하드마스크 패턴 및 보호막을 식각장벽으로 상기 층간절연막 및 게이트 전극막을 식각하여 채널용 트렌치를 형성하는 단계; 상기 채널용 트렌치에 의해 노출된 상기 층간절연막을 일부 식각하여 리세스부를 형성하는 단계; 상기 리세스부를 포함하는 상기 층간절연막 및 게이트 전극막의 표면단차를 따라 유전체막을 형성하는 단계; 및 상기 리세스부를 매립하는 플로팅 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 하드마스크 패턴은, 산화막과 질화막이 적층구조 또는 질화막, 산화막 및 질화막의 적층구조인 것을 특징으로 한다.
또한, 상기 보호막은 상기 하드마스크 패턴으로 형성된 상기 산화막에 대해 식각 선택비를 갖는 물질로 형성하되, 상기 보호막은 질화막으로 형성하는 것을 특징으로 한다.
또한, 상기 채널용 트렌치에 의해 노출된 상기 층간절연막을 일부 식각하는 단계는, 습식식각으로 진행하는 것을 특징으로 한다.
또한, 상기 유전체막은 산화막,질화막 및 산화막의 적층구조로 형성하는 것을 특징으로 한다.
또한, 상기 플로팅게이트를 형성하는 단계는, 상기 리세스부를 매립하는 폴리실리콘을 형성하는 단계; 및 상기 리세스부 내에만 상기 폴리실리콘이 잔류하도록 상기 폴리실리콘을 식각하는 단계를 포함하며, 상기 플로팅게이트를 형성하는 단계 후, 상기 채널용 트렌치의 측벽에 터널절연막을 형성하는 단계; 및 상기 채널용 트렌치를 매립하는 채널을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법은 하드마스크를 산화막과 질화막의 적층구조로 형성하고, 산화막의 측벽에 보호막을 형성하여 습식식각시 산화막을 보호함으로써 플로팅게이트 형성시 충분한 식각마진을 확보하는 효과가 있다.
따라서, 상부층의 손상을 방지하고, 충분한 식각마진에 의해 4층 이상의 스택구조를 갖는 스트링을 형성하는 효과가 있다.
도 1은 종래 기술에 따른 비휘발성 메모리 장치의 문제점을 나타내기 위한 TEM사진,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법을 설명하기 위한 공정 단면도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(10) 상에 복수의 게이트 전극막(12) 및 층간절연막(13)을 교대로 적층한다. 본 실시예에서는 설명의 편의를 위해 메모리 셀을 형성하는 공정만 적용하고 있으며, 게이트 전극막(12) 및 층간절연막(13)을 형성하기 전에, 기판(10) 상에 하부선택트랜지스터(LST, Low Select Trensistor) 및 버퍼산화막(11)이 형성될 수 있다.
게이트 전극막(12)은 워드라인으로 사용하기 위한 것으로, 폴리실리콘으로 형성할 수 있으며, 층간절연막(13)은 메모리 셀 간의 층간절연을 위한 것으로, 산화막으로 형성할 수 있다. 본 실시예에서는 8단의 메모리 셀을 1 스트링(String)으로 가정하여 설명하기로 한다. 이에, 복수의 게이트 전극막(12) 및 층간절연막(13)은 각각의 층이 8단이 되도록 교대로 적층한다.
이어서, 최상층의 층간절연막(13) 상에 제1질화막(14A), 산화막(14B) 및 제2질화막(14A)의 적층 구조를 갖는 하드마스크층(14)을 형성한다. 즉, 제1 및 제2질화막(14A, 14C) 사이에 산화막(14B)이 개재된 구조를 갖도록 형성한다. 본 실시예에서는 제1질화막(14A), 산화막(14B) 및 제2질화막(14A)의 적층 구조를 설명하고 있으나, 산화막 상에 질화막이 적층된 이중층구조의 하드마스크도 적용가능하다. 특히, 산화막(14B)은 후속 플로팅 게이트 및 채널 형성시 식각마진을 확보하는 역할을 한다.
이어서, 하드마스크층(14)을 식각하여 채널 영역을 오픈시킨다. 이하, 채널영역이 오픈된 하드마스크층(14)을 '하드마스크 패턴(14)'이라고 한다.
도 2b에 도시된 바와 같이, 하드마스크 패턴(14)을 포함하는 전체구조의 단차를 따라 보호막(15)을 형성한다. 보호막(15)은 후속 플로팅게이트 형성을 위한 습식식각시 산화막(14B)이 손상되는 것을 방지하기 위한 것으로, 산화막(14B)에 대해 습식식각 선택비를 갖는 물질로 형성하며, 바람직하게는 질화막으로 형성한다.
따라서, 산화막(14B)은 상부 및 측벽이 산화막(14B)에 대해 습식식각시 선택비를 갖는 물질로 감싸인 형태를 갖는다.
도 2c에 도시된 바와 같이, 보호막(15) 및 하드마스크 패턴(14)을 식각장벽으로 복수의 층간절연막(13) 및 게이트 전극막(12)을 식각하고, 버퍼산화막(11)을 식각하여 기판(10)을 노출시키는 채널용 트렌치(16)를 형성한다. 채널용 트렌치(16)는 채널 영역을 제공하는 역할을 한다.
채널용 트렌치(16)를 형성하기 위해서 먼저, 하드마스크 패턴(14) 사이의 최상층 층간절연막(13) 상에 형성된 보호막(15)을 식각하고, 이어서 적층된 층간절연막(13) 및 게이트 전극막(12)을 식각하여 형성한다.
도 2d에 도시된 바와 같이, 채널용 트렌치(16)에 의해 노출된 층간절연막(13)을 선택적으로 일부 두께 식각한다. 이를 위해, 층간절연막(13)에 습식식각을 진행하며, 층간절연막(13)의 식각에 의해 채널용 트렌치(16)의 측벽은 게이트 전극막(12)이 층간절연막(13)보다 튀어나온 요철모양의 돌출 패턴을 갖는다.
습식식각시 하드마스크 패턴(14)의 산화막(14B)은 측벽에 형성된 보호막(15)으로 인해 손상되지 않는다.
층간절연막(13)의 식각에 의해 게이트 전극막(12) 사이에 리세스부(17)가 형성되며, 리세스부(17)는 후속 공정에서 플로팅게이트가 형성될 영역이다.
도 2e에 도시된 바와 같이, 게이트 전극막(12)을 포함하는 전체구조의 단차를 따라 유전체막(18)을 형성한다. 유전체막(18)은 산화막/질화막/산화막이 적층된 삼중막으로 형성할 수 있다.
도 2f에 도시된 바와 같이, 유전체막(18) 상에 리세스부(17)를 매립하는 플로팅 게이트(19)를 형성한다.
플로팅 게이트(19) 형성을 위해, 유전체(18) 상의 리세스부(17)가 매립되도록 도전물질을 형성한 후, 리세스부(17) 내에만 잔류하도록 식각한다. 이때, 식각은 에치백(Etch Back)으로 진행할 수 있으며, 에치백 진행시 산화막(14B)이 하드마스크 역할을 하여 공정 마진을 확보하는 효과가 있다.
즉, 질화막의 단층으로 폴리실리콘을 식각하는 경우 식각선택비의 부족으로 상부 플로팅게이트(19) 및 게이트 전극막(13)이 손실될 수 있으나, 폴리실리콘에 대해 식각선택비가 높은 산화막을 하드마스크로 사용함으로써 상부층의 손실없이 충분한 식각이 가능하다.
특히, 도 2b에서 하드마스크 패턴(14)의 측벽에 보호막(15)을 형성함으로써 도 2d에서 층간절연막 식각을 위한 습식 식각시 산화막(14B)이 함께 제거되거나 손상되는 것을 방지하여 플로팅게이트(19) 형성시 충분한 식각마진을 확보할 수 있다. 따라서, 충분한 식각마진에 의해 4층 이상의 스택구조를 갖는 스트링을 형성하는 장점이 있다.
후속 공정으로, 도시되지 않았으나 채널용 트렌치(16)의 측벽에 터널절연막(도시생략)을 형성하고, 채널용 트렌치(16)를 매립하는 채널을 형성한다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
10 : 기판 11 : 버퍼산화막
12 : 게이트 전극막 13 : 층간절연막
14 : 하드마스크 패턴 15 : 보호막
16 : 채널용 트렌치 17 : 리세스부
18 : 유전체막 19 : 플로팅게이트

Claims (9)

  1. 기판 상에 복수의 층간절연막 및 게이트 전극막을 교대로 적층하는 단계;
    상기 적층된 결과물의 최상층 상에 질화막과 산화막을 포함하는 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴의 측벽에 보호막을 형성하는 단계;
    상기 하드마스크 패턴 및 보호막을 식각장벽으로 상기 층간절연막 및 게이트 전극막을 식각하여 채널용 트렌치를 형성하는 단계;
    상기 채널용 트렌치에 의해 노출된 상기 층간절연막을 일부 식각하여 리세스부를 형성하는 단계;
    상기 리세스부를 포함하는 상기 층간절연막 및 게이트 전극막의 표면단차를 따라 유전체막을 형성하는 단계; 및
    상기 리세스부를 매립하는 플로팅 게이트를 형성하는 단계
    를 포함하는 비휘발성 메모리 장치 제조 방법.
  2. 제1항에 있어서,
    상기 하드마스크 패턴은,
    산화막과 질화막이 적층구조인 비휘발성 메모리 장치 제조 방법.
  3. 제1항에 있어서,
    상기 하드마스크 패턴은,
    질화막, 산화막 및 질화막의 적층구조인 비휘발성 메모리 장치 제조 방법.
  4. 제1항에 있어서,
    상기 보호막은 상기 하드마스크 패턴으로 형성된 상기 산화막에 대해 식각 선택비를 갖는 물질로 형성하는 비휘발성 메모리 장치 제조 방법.
  5. 제1항에 있어서,
    상기 보호막은 질화막으로 형성하는 비휘발성 메모리 장치 제조 방법.
  6. 제1항에 있어서,
    상기 채널용 트렌치에 의해 노출된 상기 층간절연막을 일부 식각하는 단계는,
    습식식각으로 진행하는 비휘발성 메모리 장치 제조 방법.
  7. 제1항에 있어서,
    상기 유전체막은 산화막,질화막 및 산화막의 적층구조로 형성하는 비휘발성 메모리 장치 제조 방법.
  8. 제1항에 있어서,
    상기 플로팅게이트를 형성하는 단계는,
    상기 리세스부를 매립하는 폴리실리콘을 형성하는 단계; 및
    상기 리세스부 내에만 상기 폴리실리콘이 잔류하도록 상기 폴리실리콘을 식각하는 단계를 포함하는 비휘발성 메모리 장치 제조 방법.
  9. 제1항에 있어서,
    상기 플로팅게이트를 형성하는 단계 후,
    상기 채널용 트렌치의 측벽에 터널절연막을 형성하는 단계; 및
    상기 채널용 트렌치를 매립하는 채널을 형성하는 단계
    를 더 포함하는 비휘발성 메모리 장치 제조 방법.
KR1020100040160A 2010-04-29 2010-04-29 비휘발성 메모리 장치 제조 방법 KR20110120654A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100040160A KR20110120654A (ko) 2010-04-29 2010-04-29 비휘발성 메모리 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100040160A KR20110120654A (ko) 2010-04-29 2010-04-29 비휘발성 메모리 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20110120654A true KR20110120654A (ko) 2011-11-04

Family

ID=45391772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040160A KR20110120654A (ko) 2010-04-29 2010-04-29 비휘발성 메모리 장치 제조 방법

Country Status (1)

Country Link
KR (1) KR20110120654A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014077972A1 (en) * 2012-11-13 2014-05-22 Micron Technology, Inc. Semiconductor constructions and methods of forming semiconductor constructions
US9076879B2 (en) 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9105737B2 (en) 2013-01-07 2015-08-11 Micron Technology, Inc. Semiconductor constructions
US9159845B2 (en) 2013-05-15 2015-10-13 Micron Technology, Inc. Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
US9219132B2 (en) 2013-01-10 2015-12-22 Micron Technology, Inc. Transistors, semiconductor constructions, and methods of forming semiconductor constructions
US9219070B2 (en) 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899411B2 (en) 2012-09-11 2018-02-20 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9559111B2 (en) 2012-09-11 2017-01-31 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US9076879B2 (en) 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
US9373636B2 (en) 2012-11-13 2016-06-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US9178077B2 (en) 2012-11-13 2015-11-03 Micron Technology, Inc. Semiconductor constructions
WO2014077972A1 (en) * 2012-11-13 2014-05-22 Micron Technology, Inc. Semiconductor constructions and methods of forming semiconductor constructions
US10121906B2 (en) 2013-01-07 2018-11-06 Micron Technology, Inc. Vertical memory strings, and vertically-stacked structures
US9105737B2 (en) 2013-01-07 2015-08-11 Micron Technology, Inc. Semiconductor constructions
US9627550B2 (en) 2013-01-07 2017-04-18 Micron Technology, Inc. Methods of forming vertical memory strings, and methods of forming vertically-stacked structures
US10340393B2 (en) 2013-01-07 2019-07-02 Micron Technology, Inc. Semiconductor constructions, methods of forming vertical memory strings, and methods of forming vertically-stacked structures
US10833205B2 (en) 2013-01-07 2020-11-10 Micron Technology, Inc. Semiconductor constructions, methods of forming vertical memory strings, and methods of forming vertically-stacked structures
US11424256B2 (en) 2013-01-10 2022-08-23 Micron Technology, Inc. Transistors, semiconductor constructions, and methods of forming semiconductor constructions
US9219132B2 (en) 2013-01-10 2015-12-22 Micron Technology, Inc. Transistors, semiconductor constructions, and methods of forming semiconductor constructions
US10497707B2 (en) 2013-01-10 2019-12-03 Micron Technology, Inc. Semiconductor constructions which include metal-containing gate portions and semiconductor-containing gate portions
US9613978B2 (en) 2013-01-10 2017-04-04 Micron Technology, Inc. Methods of forming semiconductor constructions
US9219070B2 (en) 2013-02-05 2015-12-22 Micron Technology, Inc. 3-D memory arrays
US9159845B2 (en) 2013-05-15 2015-10-13 Micron Technology, Inc. Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor
US9818756B2 (en) 2013-05-15 2017-11-14 Micron Technology, Inc. Methods of forming a charge-retaining transistor having selectively-formed islands of charge-trapping material within a lateral recess

Similar Documents

Publication Publication Date Title
KR101096199B1 (ko) 수직채널형 비휘발성 메모리 소자 제조 방법
US8093125B2 (en) Manufacturing method of capacitor in semiconductor device
US20120168858A1 (en) Non-volatile memory device and method of fabricating the same
KR20150110966A (ko) 반도체 장치 및 그 제조방법
KR20140018541A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20110001527A (ko) 수직채널형 비휘발성 메모리 소자의 제조 방법
KR20120003678A (ko) 3차원 반도체 장치 및 그 제조 방법
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
JP2009152585A (ja) 垂直チャネルトランジスタを備える半導体素子の製造方法
KR101129955B1 (ko) 반도체 소자 및 그 제조 방법
KR20110120654A (ko) 비휘발성 메모리 장치 제조 방법
KR20150116175A (ko) 소스라인 저항 감소를 위한 비휘발성 메모리 장치
US8324054B2 (en) Semiconductor device and method for forming the same
KR20140030483A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20130015694A (ko) 3차원 구조의 비휘발성 메모리 소자 제조 방법
KR100479604B1 (ko) 반도체 소자의 제조 방법
US9331087B2 (en) Method of manufacturing a nonvolatile memory device
KR100991382B1 (ko) 다면 채널을 갖는 트랜지스터 및 그 형성방법
KR100824630B1 (ko) 게이트 패턴 측벽에 스페이서 패턴을 갖는 반도체 장치 및그 제조 방법
US20080203458A1 (en) Semiconductor Memory Device and Method of Fabricating the Same
US20150069485A1 (en) Semiconductor device and method of manufacturing the same
KR20110001595A (ko) 수직채널형 비휘발성 메모리 소자의 제조 방법
KR20090077299A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20130022744A (ko) 3차원 불휘발성 메모리 소자의 제조방법
KR100953025B1 (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid