CN101447454A - 一种调节全硅化金属栅的栅功函数的方法 - Google Patents

一种调节全硅化金属栅的栅功函数的方法 Download PDF

Info

Publication number
CN101447454A
CN101447454A CNA2007101783244A CN200710178324A CN101447454A CN 101447454 A CN101447454 A CN 101447454A CN A2007101783244 A CNA2007101783244 A CN A2007101783244A CN 200710178324 A CN200710178324 A CN 200710178324A CN 101447454 A CN101447454 A CN 101447454A
Authority
CN
China
Prior art keywords
gate
metal
work function
inject
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101783244A
Other languages
English (en)
Other versions
CN101447454B (zh
Inventor
周华杰
徐秋霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2007101783244A priority Critical patent/CN101447454B/zh
Publication of CN101447454A publication Critical patent/CN101447454A/zh
Application granted granted Critical
Publication of CN101447454B publication Critical patent/CN101447454B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种调节全硅化金属栅的栅功函数的方法,包括:局部氧化隔离或浅槽隔离,进行注入前氧化,然后注入14N+;漂净注入前氧化膜,栅氧化,并沉积多晶硅;光刻、刻蚀形成多晶硅栅电极;注入金属杂质;淀积金属镍Ni,退火硅化,使金属镍和多晶硅完全反应形成全硅化物金属栅;选择去除未反应的金属镍Ni。利用本发明,易于集成,实现了与CMOS工艺的良好兼容。

Description

一种调节全硅化金属栅的栅功函数的方法
技术领域
本发明涉及微电子超深亚微米技术互补金属氧化物半导体器件(CMOS)及超大规模集成技术领域,尤其涉及一种调节全硅化金属栅的栅功函数的方法。
背景技术
随着微电子产业的发展,多晶硅栅电极将被金属栅电极所替代。金属栅电极较多晶硅栅电极而言具有以下优点:消除了多晶硅耗尽效应、消除了PMOS管的硼穿透效应、栅电阻低。另外,金属栅电极能够与高K栅介质材料具有良好的兼容性。
为了满足高性能器件的需要,金属栅还应该具有栅功函数调节能力。迄今为止,研究人员已经提出了多种金属栅集成技术,如单功函数金属栅方法、双金属法、金属互扩散法、单金属双功函数法、全硅化法。在这些方法中,全硅化法通过硅化前向多晶硅栅内注入杂质,然后通过全硅化反应过程使杂质分凝至栅电极/栅介质界面附近形成堆积,从而能方便的调节栅功函数;并且全硅化方法工艺简单、与CMOS工艺兼容性好,使其成为一种很有希望应用于下一代CMOS工艺的技术。
全硅化方法通常采用注入常规的B、BF2、As、P、Sb等杂质来调节全硅化金属栅的栅功函数。但是研究发现,常规杂质B、BF2、As、P、Sb等的栅功函数调节能力有限,很难将全硅化金属栅的栅电极的栅功函数调节到导带底或价带顶,无法满足高性能体硅互补金属氧化物半导体器件(CMOS)对栅电极功函数的要求。而且注入的As、Sb杂质也会造成栅介质与栅电极之间的黏附性问题。
研究还发现,向栅内引入金属杂质也能有效的调节全硅化金属栅的栅功函数,但是金属杂质的引入一般采用溅射的方法,该方法将在整个硅片上都沉积一层金属,需要引入额外金属刻蚀工艺将不需要的地方的金属刻蚀掉。这增加了工艺的复杂性和难度,不利于器件的制备和集成。
因此,有必要寻找新的、易于集成的全硅化金属栅的栅功函数调节方法。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种调节全硅化金属栅的栅功函数的方法,以实现与CMOS工艺的良好兼容,并易于集成。
(二)技术方案
为达到上述目的,本发明提供了一种调节全硅化金属栅的栅功函数的方法,该方法包括:
局部氧化隔离或浅槽隔离,进行注入前氧化,然后注入14N+
漂净注入前氧化膜,栅氧化,并沉积多晶硅;
光刻、刻蚀形成多晶硅栅电极;
注入金属杂质;
淀积金属镍Ni,退火硅化,使金属镍和多晶硅完全反应形成全硅化物金属栅;
选择去除未反应的金属镍Ni。
上述方案中,所述局部氧化隔离或浅槽隔离的步骤中,氧化温度为1000℃,隔离层厚度为3000至5000
Figure A200710178324D0005094308QIETU
;所述注入前氧化的步骤中,氧化厚度为100至200
Figure A200710178324D0005094308QIETU
;所述注入14N+的步骤中,注入条件为:注入能量为10至30Kev,注入剂量为1×1014至6×1014cm-2
上述方案中,所述漂净注入前氧化膜的步骤中,采用体积比为H2O∶HF=9∶1的溶液进行漂洗,然后采用3#腐蚀液清洗10分钟,1#腐蚀液清洗5分钟,HF/异丙醇IPA溶液室温下浸渍5分钟;该3#腐蚀液是体积比为5∶1的H2SO4与H2O2溶液;该1#腐蚀液是体积比为0.8∶1∶5的NH4OH+H2O2+H2O溶液;氢氟酸/异丙醇/水是体积比为百分之0.2至0.7∶百分之0.01至0.04∶1的HF+IPA+H2O溶液。
上述方案中,所述栅氧化并沉积多晶硅的步骤中,栅氧化的厚度为15至50
Figure A200710178324D0005094308QIETU
,沉积多晶硅采用化学气相淀积LPCVD方法,沉积的多晶硅的厚度为1000至2000
Figure A200710178324D0005094308QIETU
上述方案中,所述在光刻、刻蚀形成多晶硅栅电极之前进一步包括:去背面多晶硅,并漂净背面氧化层,然后进行背面注入,注入杂质31P,注入能量为50至100Kev,注入剂量为3×1015至6×1015cm-2
上述方案中,所述在光刻、刻蚀形成多晶硅栅电极的步骤包括:采用厚度为1.5微米的9918胶作为掩模进行光刻,采用反应离子刻蚀多晶硅,将场区内多晶硅刻蚀干净,形成多晶硅栅电极。
上述方案中,所述注入金属杂质的步骤中,注入的金属杂质为镱Yb,将金属杂质镱Yb注入多晶硅栅内,注入能量为50至150Kev,注入剂量为1×1015至1×1016cm-2
上述方案中,所述淀积金属镍Ni并退火硅化的步骤中,淀积金属镍Ni的厚度为600至1400
Figure A200710178324D0005094308QIETU
,退火条件为:温度500至580℃,时间30至60秒。
上述方案中,所述选择去除未反应的金属镍Ni的步骤中,采用3#腐蚀液进行腐蚀去除,该3#腐蚀液为体积比5∶1的H2SO4与H2O2溶液,腐蚀时间为20至30分钟。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、本发明提供的这种调节全硅化金属栅的栅功函数的方法,是一种新的全硅化金属栅栅功函数调节方法,易于集成,实现了与CMOS工艺的良好兼容。
2、本发明提供的这种调节全硅化金属栅的栅功函数的方法,具有较大的栅功函数调节能力,能够满足高性能体硅互补金属氧化物半导体器件对栅功函数的要求。
3、本发明提供的这种调节全硅化金属栅的栅功函数的方法,能够方便的调节全硅化金属栅的栅功函数,降低了制备的难度和成本,具有很高的应用性。
附图说明
下面结合附图和实施例对本发明进一步说明:
图1是本发明提供的调节全硅化金属栅的栅功函数的方法流程图;
图2是本发明提供的调节全硅化金属栅的栅功函数的工艺流程图;
图3是利用本发明提供的方法所制备的全硅化金属栅电极的TEM图;
图4是利用本发明提供的方法制备的全硅化金属栅电极所制备的电容的CV特性曲线;
图中的符号说明:
1—体硅衬底,2—栅氧化层,3—多晶硅栅电极,4—STI隔离,5—离子注入元素,6—淀积的金属镍Ni,7—反应生成的镍Ni金属硅化物栅电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明利用离子注入技术在硅化前向多晶硅栅内注入金属杂质镱Yb,然后淀积金属镍Ni并进行快速热退火RTA,使金属镍和多晶硅完全反应形成全硅化物金属栅;同时全硅化过程将注入的金属杂质镱Yb分凝至全硅化栅/栅介质界面附近并造成堆积,从而调节全硅化金属栅的栅功函数。
如图1所示,图1是本发明提供的调节全硅化金属栅的栅功函数的方法流程图,该方法包括以下步骤:
步骤101:局部氧化隔离或浅槽隔离,进行注入前氧化,然后注入14N+;在本步骤中,氧化温度为1000℃,隔离层厚度为3000至5000
Figure A200710178324D0005094308QIETU
;所述注入前氧化的步骤中,氧化厚度为100至200
Figure A200710178324D0005094308QIETU
;所述注入14N+的步骤中,注入条件为:注入能量为10至30Kev,注入剂量为1×1014至6×1014cm-2
步骤102:漂净注入前氧化膜,栅氧化,并沉积多晶硅;
在本步骤中,采用体积比为H2O:HF=9:1的溶液进行漂洗,然后采用3#腐蚀液清洗10分钟,1#腐蚀液清洗5分钟,HF/异丙醇IPA溶液室温下浸渍5分钟;该3#腐蚀液是体积比为5∶1的H2SO4与H2O2溶液;该1#腐蚀液是体积比为0.8∶1∶5的NH4OH+H2O2+H2O溶液;氢氟酸/异丙醇/水是体积比为百分之0.2至0.7∶百分之0.01至0.04∶1的HF+IPA+H2O溶液;
栅氧化的厚度为15至50
Figure A200710178324D0005094308QIETU
,沉积多晶硅采用化学气相淀积LPCVD方法,沉积的多晶硅的厚度为1000至2000
Figure A200710178324D0005094308QIETU
步骤103:光刻、刻蚀形成多晶硅栅电极;
在本步骤中,采用厚度为1.5微米的9918胶作为掩模进行光刻,采用反应离子刻蚀多晶硅,将场区内多晶硅刻蚀干净,形成多晶硅栅电极。
步骤104:注入金属杂质;
在本步骤中,注入的金属杂质为镱Yb,将金属杂质镱Yb注入多晶硅栅内,注入能量为50至150Kev,注入剂量为1×1015至1×1016cm-2
步骤105:淀积金属镍Ni,退火硅化,使金属镍和多晶硅完全反应形成全硅化物金属栅;
在本步骤中,淀积金属镍Ni的厚度为600至1400
Figure A200710178324D0005094308QIETU
,退火条件为:温度500至580℃,时间30至60秒。
步骤106:选择去除未反应的金属镍Ni;
在本步骤中,采用3#腐蚀液进行腐蚀去除,该3#腐蚀液为体积比5:1的H2SO4与H2O2溶液,腐蚀时间为20至30分钟。
上述在步骤102与步骤103之间进一步包括:去背面多晶硅,并漂净背面氧化层,然后进行背面注入,注入杂质31P,注入能量为50至100Kev,注入剂量为3×1015至6×1015cm-2
图2示出了本发明提供的调节全硅化金属栅的栅功函数的工艺流程图。其中,(a)为淀积多晶硅并光刻、刻蚀后形成的结构示意图;(b)为金属离子注入示意图;(c)为淀积金属镍Ni后示意图;(d)为硅化退火反应生成镍Ni金属硅化物栅电极示意图;(e)为选择去除未反应的金属镍Ni后示意图。以下结合具体实施例进一步详细说明本发明提供的技术方案:
步骤1:场氧化:1000℃,3000至5000
Figure A200710178324D0005094308QIETU
步骤2:注入前氧化:厚100至200
Figure A200710178324D0005094308QIETU
步骤3:注入14N+,能量为10至30Kev,剂量为1×1014至6×1014cm-2
步骤4:漂净注入前氧化层:H2O:HF=9:1溶液中漂净;
步骤5:清洗:3#液清洗10分钟,1#液清洗5分钟,HF/异丙醇(IPA),室温下浸渍5分钟;
步骤6:栅氧化:厚度15至50
Figure A200710178324D0005094308QIETU
步骤7:化学气相淀积LPCVD多晶硅:1000至2000
Figure A200710178324D0005094308QIETU
步骤8:去背面多晶硅,并漂净背面氧化层;
步骤9:背面注入:注入杂质31P,能量50至100Kev,剂量3×1015至6×1015cm-2
步骤10:光刻多晶硅:9918胶,1.5微米;
步骤11:反应离子刻蚀多晶硅:场区刻干净多晶硅;
步骤12:栅注入:注入金属杂质Yb,注入能量50至150Kev,剂量1×1015至1×1016cm-2
步骤13:溅射金属镍Ni:厚度,600至1400
Figure A200710178324D0005094308QIETU
步骤14:快速热退火RTA:温度500至580℃,时间30至60秒;
步骤15:选择腐蚀:3#液(H2SO4:H2O2=5:1),20至30分钟,将未反应的金属镍Ni去除。
图3示出了利用本发明提供的方法所制备的全硅化金属栅电极的TEM图。从图3中可以看出多晶硅栅电极已经完全转变为硅化物金属栅电极。
图4示出了利用本发明提供的方法制备的全硅化金属栅电极所制备的电容的CV特性曲线。从图4中可以看出CV曲线随着栅内注入条件的不同发生偏移,平带电压(Vfb)的变化反应了栅电极的栅功函数发生变化;在实验范围内,注入Yb后电容的平带电压较未掺杂的电容的平带电压最大变化了大约0.53eV,通过计算可得功函数调节范围达到0.549eV,为已报道的最好结果。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1、一种调节全硅化金属栅的栅功函数的方法,其特征在于,该方法包括:
局部氧化隔离或浅槽隔离,进行注入前氧化,然后注入14N+
漂净注入前氧化膜,栅氧化,并沉积多晶硅;
光刻、刻蚀形成多晶硅栅电极;
注入金属杂质;
淀积金属镍Ni,退火硅化,使金属镍和多晶硅完全反应形成全硅化物金属栅;
选择去除未反应的金属镍Ni。
2、根据权利要求1所述的调节全硅化金属栅的栅功函数的方法,其特征在于,所述局部氧化隔离或浅槽隔离的步骤中,氧化温度为1000℃,隔离层厚度为3000至
Figure A200710178324C00021
所述注入前氧化的步骤中,氧化厚度为100至
Figure A200710178324C00022
所述注入14N+的步骤中,注入条件为:注入能量为10至30Kev,注入剂量为1×1014至6×1014cm-2
3、根据权利要求1所述的调节全硅化金属栅的栅功函数的方法,其特征在于,所述漂净注入前氧化膜的步骤中,采用体积比为H2O:HF=9:1的溶液进行漂洗,然后采用3#腐蚀液清洗10分钟,1#腐蚀液清洗5分钟,HF/异丙醇IPA溶液室温下浸渍5分钟;该3#腐蚀液是体积比为5∶1的H2SO4与H2O2溶液;该1#腐蚀液是体积比为0.8∶1:5的NH4OH+H2O2+H2O溶液;氢氟酸/异丙醇/水是体积比为百分之0.2至0.7∶百分之0.01至0.04∶1的HF+IPA+H2O溶液。
4、根据权利要求1所述的调节全硅化金属栅的栅功函数的方法,其特征在于,所述栅氧化并沉积多晶硅的步骤中,栅氧化的厚度为15至沉积多晶硅采用化学气相淀积LPCVD方法,沉积的多晶硅的厚度为1000至
Figure A200710178324C00024
5、根据权利要求1所述的调节全硅化金属栅的栅功函数的方法,其特征在于,所述在光刻、刻蚀形成多晶硅栅电极之前进一步包括:
去背面多晶硅,并漂净背面氧化层,然后进行背面注入,注入杂质31P,注入能量为50至100Kev,注入剂量为3×1015至6×1015cm-2
6、根据权利要求1所述的调节全硅化金属栅的栅功函数的方法,其特征在于,所述在光刻、刻蚀形成多晶硅栅电极的步骤包括:
采用厚度为1.5微米的9918胶作为掩模进行光刻,采用反应离子刻蚀多晶硅,将场区内多晶硅刻蚀干净,形成多晶硅栅电极。
7、根据权利要求1所述的调节全硅化金属栅的栅功函数的方法,其特征在于,所述注入金属杂质的步骤中,注入的金属杂质为镱Yb,将金属杂质镱Yb注入多晶硅栅内,注入能量为50至150Kev,注入剂量为1×1015至1×1016cm-2
8、根据权利要求1所述的调节全硅化金属栅的栅功函数的方法,其特征在于,所述淀积金属镍Ni并退火硅化的步骤中,淀积金属镍Ni的厚度为600至
Figure A200710178324C00031
退火条件为:温度500至580℃,时间30至60秒。
9、根据权利要求1所述的调节全硅化金属栅的栅功函数的方法,其特征在于,所述选择去除未反应的金属镍Ni的步骤中,采用3#腐蚀液进行腐蚀去除,该3#腐蚀液为体积比5:1的H2SO4与H2O2溶液,腐蚀时间为20至30分钟。
CN2007101783244A 2007-11-28 2007-11-28 一种调节全硅化金属栅的栅功函数的方法 Expired - Fee Related CN101447454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101783244A CN101447454B (zh) 2007-11-28 2007-11-28 一种调节全硅化金属栅的栅功函数的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101783244A CN101447454B (zh) 2007-11-28 2007-11-28 一种调节全硅化金属栅的栅功函数的方法

Publications (2)

Publication Number Publication Date
CN101447454A true CN101447454A (zh) 2009-06-03
CN101447454B CN101447454B (zh) 2010-09-29

Family

ID=40743016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101783244A Expired - Fee Related CN101447454B (zh) 2007-11-28 2007-11-28 一种调节全硅化金属栅的栅功函数的方法

Country Status (1)

Country Link
CN (1) CN101447454B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420226A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种抑制漏极感应势垒降低效应的cmos器件及其制备方法
CN102420227A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种抑制漏极感应势垒降低效应的后栅极工艺cmos器件及其制备方法
CN102479723A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 一种全硅化金属栅mosfet器件的制备方法
WO2014082338A1 (zh) * 2012-11-30 2014-06-05 中国科学院微电子研究所 半导体器件的制造方法
WO2014082334A1 (zh) * 2012-11-30 2014-06-05 中国科学院微电子研究所 半导体器件的制造方法
CN104183482A (zh) * 2014-07-24 2014-12-03 上海华力微电子有限公司 增大湿法去除未反应的镍铂硅化物之工艺窗口的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100376018C (zh) * 2003-10-30 2008-03-19 上海集成电路研发中心有限公司 一种半导体器件含氮双栅氧化硅层的制备方法
EP1796151A1 (en) * 2005-12-09 2007-06-13 Interuniversitair Microelektronica Centrum ( Imec) Low work function metal alloy

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479723A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 一种全硅化金属栅mosfet器件的制备方法
CN102420226A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种抑制漏极感应势垒降低效应的cmos器件及其制备方法
CN102420227A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种抑制漏极感应势垒降低效应的后栅极工艺cmos器件及其制备方法
CN102420226B (zh) * 2011-06-15 2013-08-07 上海华力微电子有限公司 一种抑制漏极感应势垒降低效应的cmos器件及其制备方法
CN102420227B (zh) * 2011-06-15 2014-07-09 上海华力微电子有限公司 一种抑制漏极感应势垒降低效应的后栅极工艺cmos器件及其制备方法
WO2014082338A1 (zh) * 2012-11-30 2014-06-05 中国科学院微电子研究所 半导体器件的制造方法
WO2014082334A1 (zh) * 2012-11-30 2014-06-05 中国科学院微电子研究所 半导体器件的制造方法
CN103855016A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
US9136181B2 (en) 2012-11-30 2015-09-15 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor device
US9252059B2 (en) 2012-11-30 2016-02-02 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing semiconductor device
CN104183482A (zh) * 2014-07-24 2014-12-03 上海华力微电子有限公司 增大湿法去除未反应的镍铂硅化物之工艺窗口的方法

Also Published As

Publication number Publication date
CN101447454B (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
JP4662772B2 (ja) Mos電界効果トランジスタを形成する方法
TW535260B (en) Method of manufacturing semiconductor device
US6777275B1 (en) Single anneal for dopant activation and silicide formation
TWI298521B (en) Method using silicide contacts for semiconductor processing
CN101447454B (zh) 一种调节全硅化金属栅的栅功函数的方法
EP0221624A1 (en) MOS transistor and method of fabrication
US6380057B1 (en) Enhancement of nickel silicide formation by use of nickel pre-amorphizing implant
US20080211038A1 (en) Semiconductor device and method of fabricating the same
TW201301404A (zh) 具有臨界電壓控制的半導體裝置及其製造方法
WO2009006127A2 (en) Method for forming a metal siliicide
JP2005116693A (ja) 半導体装置及びその製造方法
US5536683A (en) Method for interconnecting semiconductor devices
CN102087969A (zh) 一种全硅化金属栅的制备方法
CN102856177A (zh) 半导体器件和用于制造半导体器件的方法
CN104752205A (zh) 半导体器件及其形成方法
US6765269B2 (en) Conformal surface silicide strap on spacer and method of making same
JP5010589B2 (ja) 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ
CN102983104B (zh) Cmos晶体管的制作方法
CN101447421B (zh) 一种制备金属栅电极的方法
CN101140871B (zh) 半导体器件中金属硅化物接触的制造方法
CN105529253A (zh) 半导体器件的形成方法
TW200303587A (en) Method of forming different silicide portions on different silicon-containing regions in a semiconductor device
US20060228844A1 (en) Integration scheme for fully silicided gate
CN101800197B (zh) 一种调节金属栅的栅功函数的方法
US6482737B2 (en) Fabrication method of implanting silicon-ions into the silicon substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130407

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130407

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20130407

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Institute of Microelectronics, Chinese Academy of Sciences

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20181128

CF01 Termination of patent right due to non-payment of annual fee