JP2010219455A - 絶縁ゲート型半導体装置の製造方法 - Google Patents
絶縁ゲート型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010219455A JP2010219455A JP2009067161A JP2009067161A JP2010219455A JP 2010219455 A JP2010219455 A JP 2010219455A JP 2009067161 A JP2009067161 A JP 2009067161A JP 2009067161 A JP2009067161 A JP 2009067161A JP 2010219455 A JP2010219455 A JP 2010219455A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- insulating film
- hysteresis
- ferroelectric
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 60
- 239000012535 impurity Substances 0.000 abstract description 14
- 230000007547 defect Effects 0.000 abstract description 12
- 239000000203 mixture Substances 0.000 abstract 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000010348 incorporation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 105
- 239000010410 layer Substances 0.000 description 27
- 239000004020 conductor Substances 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000003989 dielectric material Substances 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- 238000011109 contamination Methods 0.000 description 8
- 239000002994 raw material Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003446 memory effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- ZQXCQTAELHSNAT-UHFFFAOYSA-N 1-chloro-3-nitro-5-(trifluoromethyl)benzene Chemical compound [O-][N+](=O)C1=CC(Cl)=CC(C(F)(F)F)=C1 ZQXCQTAELHSNAT-UHFFFAOYSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MIZLGWKEZAPEFJ-UHFFFAOYSA-N 1,1,2-trifluoroethene Chemical compound FC=C(F)F MIZLGWKEZAPEFJ-UHFFFAOYSA-N 0.000 description 1
- BQCIDUSAKPWEOX-UHFFFAOYSA-N 1,1-Difluoroethene Chemical compound FC(F)=C BQCIDUSAKPWEOX-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001810 electrochemical catalytic reforming Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000008204 material by function Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】第1及び第2のトランジスタ形成領域上に第1のトランジスタにヒステリシス特性を与える絶縁膜1を形成し、これを第1のトランジスタのゲート絶縁1膜とする工程、及び、第2のトランジスタ形成領域上の絶縁膜1を部分的にエッチング除去することにより、第2のトランジスタにヒステリシス特性を与えない絶縁膜とし、これを第2のトランジスタのゲート絶縁膜とする工程を含む。
【選択図】図2
Description
例えば、不揮発メモリセルアレイと第1及び第2のロジックトランジスタを混載する場合に、基板上に絶縁膜-導電膜-絶縁膜の積層膜を形成し、メモリセルアレイ領域上の積層膜を残しメモリトランジスタ領域上の積層膜を選択的に除去していったん半導体基板を露出させた後、第1及び第2のロジックトランジスタ領域上に第1の絶縁膜を形成し、第1の絶縁膜を第1のトランジスタ領域上には残し、第2のトランジスタ領域上のみ選択的に第1の絶縁膜を除去し、新たに第2の絶縁膜を第1と第2の両方のトランジスタ領域上に同時に形成することで、第1のトランジスタは第1と第2の絶縁膜を重ねたものをゲート絶縁膜とし、第2のトランジスタは第2の絶縁膜のみをゲート絶縁膜とする方法(特許文献1、2参照)。
(1)第1及び第2のトランジスタ形成領域上に第1のトランジスタにヒステリシス特性を与える絶縁膜を形成し、これを第1のトランジスタのゲート絶縁膜とする工程及び第2のトランジスタ形成領域上の該絶縁膜を部分的にドライエッチング等によりエッチング除去することにより第2のトランジスタにヒステリシス特性を与えない絶縁膜とし、これを第2のトランジスタのゲート絶縁膜とする工程を含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
(2)前記第1のトランジスタをメモリトランジスタとして用い、前記第2のトランジスタをロジックトランジスタとして用いることを特徴とする(1)に記載の絶縁ゲート型半導体装置の製造方法。
(3)前記絶縁膜は強誘電体絶縁膜であることを特徴とする(1)又は(2)に記載の絶縁ゲート型半導体装置の製造方法。
(4)前記強誘電体絶縁膜の材料は、ビスマス層状構造強誘電体、ペロブスカイト構造強誘電体又は有機強誘電性ポリマーのいずれかであることを特徴とする(3)に記載の絶縁ゲート型半導体装置の製造方法。
2 ヒステリシストランジスタのゲート導体
3 非ヒステリシストランジスタのゲート導体
4 拡散領域
5 素子分離領域
6 側壁保護膜
7 保護膜
8 層間絶縁膜
ヒステリシストランジスタのドレイン電流(Id)-ゲート電圧(Vg) 特性を測定したId-Vg特性は、ゲート電圧Vgを正負方向に往復して掃引したときのドレイン電流Idを測定して描いたループ曲線である。Vgを正負に往復して掃引したときの往時と復時のしきい値電圧の差をメモリウィンドウと呼ぶ。
図1はゲート導体としてPtを用い、ゲート絶縁膜として強誘電体であるSrBi2Ta2O9(SBT)膜を用いたヒステリシストランジスタについて、強誘電体膜厚とメモリウィンドウの関係を図示したものである。
図1の(a)、(b)、(c)は、強誘電体膜厚をそれぞれ700nm、480nm、200nmとしたときのメモリウィンドウを図示したものである。
図1によれば、強誘電体膜でありながら膜厚が小さくなるにしたがって非ヒステリシス特性を有する膜に近い特性を示すことが分かる。したがって膜厚が小さい強誘電体膜は、非ヒステリシス特性を有するロジックトランジスタ等のゲート絶縁膜として活用できることになる。
本発明の原理を図2にしたがって説明する。図2に示すように、この発明は、ゲート導体形成前の第1のトランジスタ(図2(a))を、ヒステリシストランジスタ領域と非ヒステリシストランジスタ領域のように機能の異なる2つ以上の複数の領域上に共通して作製し、ヒステリシストランジスタの領域では(図2(a))の絶縁膜の上にゲート導体を形成して図2(d)の第1のトランジスタを完成させ、非ヒステリシストランジスタの領域では図2(a)の絶縁膜の一部を図2(b)のようにドライエッチング等によりエッチング除去し、その上に再度ゲート導体を形成して図2(c)の第2のトランジスタを作製するものである。
図2(b)の工程で半導体基板を露出させないため基板界面への欠陥や不純物の混入のリスクを少なくすることができる。図2の絶縁膜に強誘電体層を含む場合には、前述の厚膜トランジスタはヒステリシストランジスタ、薄膜トランジスタは非ヒステリシストランジスタである。ドライエッチングの代表的な方法として、イオンミリング法、反応性イオンエッチング法、ECRプラズマスパッタエッチング法、などが挙げられる。
図3(b)の工程で半導体基板を露出させないため基板界面への欠陥や不純物の混入のリスクを少なくすることができる。
図4は本発明の実施の形態による絶縁ゲート型半導体装置の製造方法を説明するプロセスフローであり、非自己整合ゲート方式によりヒステリシストランジスタと非ヒステリシストランジスタを作製し混載する方法の一例である。
次に図4中にAで示す領域のヒステリシストランジスタ領域を保護膜で覆ってから、フォトリソグラフィとドライエッチングによって、図4中にBで示す領域の非ヒステリシストランジスタ領域上の高誘電体層と強誘電体層の積層を薄膜化する(図4(c))。次に非ヒステリシストランジスタのためのゲート導体層を成膜し、フォトリソグラフィとドライエッチングによってパタニングして非ヒステリシストランジスタのゲート導体3を形成する(図4(d))。保護膜7及び層間絶縁膜8でヒステリシストランジスタと非ヒステリシストランジスタの両領域を覆ってから(図4(e))、コンタクトホール形成、上部配線形成等の後工程に移行する。
高誘電体層と強誘電体層の積層は、例えばパルスレーザー蒸着法や、MOCVD法といった基板外部から原料を基板上に導入して基板表面に付着させる方法により成膜される。
図4(c)の工程の時、非ヒステリシストランジスタ領域上の半導体基板を露出させないことによって、欠陥や不純物混入のリスクの少ない良好な基板界面を保ったままヒステリシストランジスタと非ヒステリシストランジスタを同一基板上に混載することができる。
まず、清浄な半導体基板上に高誘電体層と強誘電体層の積層及びヒステリシストランジスタのためのゲート導体層を成膜し(図5(a))、フォトリソグラフィとドライエッチングによってパタニングしてヒステリシストランジスタのゲート導体2を含むヒステリシストランジスタのゲート積層構造を形成する(図5(b))。この時、非ヒステリシストランジスタ領域上の半導体基板を露出させない。
次にヒステリシストランジスタ領域を側壁保護膜6で覆ってから、非ヒステリシストランジスタのためのゲート導体層を成膜し、フォトリソグラフィとドライエッチングによってパタニングして非ヒステリシストランジスタのゲート導体3を含む非ヒステリシストランジスタのゲート積層構造を形成し(図5(c))、さらにドライエッチングしてイオン注入が可能な膜厚10nm程度以下まで基板上の絶縁膜を薄膜化する。その後エッチングマスクをイオン注入マスクとしても兼用し、上部からイオン注入を行うことにより、ヒステリシストランジスタと非ヒステリシストランジスタのソース及びドレインとなる拡散領域4を形成する(図5(d))。保護膜7及び層間絶縁膜8でヒステリシストランジスタと非ヒステリシストランジスタの両領域を覆ってから(図5(e))、コンタクトホール形成、上部配線形成等の後工程に移行する。
図5(b)の工程の時、非ヒステリシストランジスタ領域上の半導体基板を露出させないことによって、欠陥や不純物混入のリスクの少ない良好な基板界面を保ったままヒステリシストランジスタと非ヒステリシストランジスタを同一基板上に混載することができる。
側壁保護膜は強誘電体膜でもよく、強誘電体膜を側壁保護膜として用いた場合には、図5(c)のように、側壁保護膜を非ヒステリシストランジスタのゲート絶縁膜の一部に含むこともできる。
図6(b)の非ヒステリシストランジスタは、図6(a)のヒステリシストランジスタの往時と復時のしきい値電圧の平均値に近い値のしきい値Vth=1.5Vを示し、Id-Vg曲線の傾きすなわちサブスレショルド特性も図6(a)のヒステリシストランジスタに近い値のS値S=70mV/decadeを示した。このことは、ヒステリシストランジスタのゲート絶縁膜を厚さ方向に部分的にドライエッチングすることで非ヒステリシストランジスタのゲート絶縁膜を形成した場合に、欠陥や不純物の混入の少ない良好な基板界面を保ったまま非ヒステリシストランジスタを作製することができることを示している。
図7(b)の非ヒステリシストランジスタは、図7(a)のヒステリシストランジスタの往時と復時のしきい値電圧の平均値に近い値のしきい値Vth=0.4Vを示し、Id-Vg曲線の傾きすなわちサブスレショルド特性も図7(a)のヒステリシストランジスタに近い値のS値S=80mV/decadeを示した。このことは、ヒステリシストランジスタのゲート絶縁膜を厚さ方向に部分的にドライエッチングすることで非ヒステリシストランジスタのゲート絶縁膜を形成した場合に、欠陥や不純物の混入の少ない良好な基板界面を保ったまま非ヒステリシストランジスタを作製することができることを示している。
また強誘電体層の材料としてSBTを例示したが、強誘電体層の材料としてはSBTに代表されるビスマス層状構造強誘電体、PZTに代表されるペロブスカイト構造強誘電体、あるいはPVDFとTrFEの共重合体に代表される有機強誘電性ポリマーであってもよい。
Claims (4)
- 第1及び第2のトランジスタ形成領域上に第1のトランジスタにヒステリシス特性を与える絶縁膜を形成し、これを第1のトランジスタのゲート絶縁膜とする工程及び第2のトランジスタ形成領域上の該絶縁膜を部分的にエッチング除去することにより第2のトランジスタにヒステリシス特性を与えない絶縁膜とし、これを第2のトランジスタのゲート絶縁膜とする工程を含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
- 前記第1のトランジスタをメモリトランジスタとして用い、前記第2のトランジスタをロジックトランジスタとして用いることを特徴とする請求項1に記載の絶縁ゲート型半導体装置の製造方法。
- 前記絶縁膜は強誘電体絶縁膜であることを特徴とする請求項1又は2に記載の絶縁ゲート型半導体装置の製造方法。
- 前記強誘電体絶縁膜の材料は、ビスマス層状構造強誘電体、ペロブスカイト構造強誘電体又は有機強誘電性ポリマーのいずれかであることを特徴とする請求項3に記載の絶縁ゲート型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009067161A JP5414036B2 (ja) | 2009-03-19 | 2009-03-19 | 絶縁ゲート型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009067161A JP5414036B2 (ja) | 2009-03-19 | 2009-03-19 | 絶縁ゲート型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010219455A true JP2010219455A (ja) | 2010-09-30 |
JP5414036B2 JP5414036B2 (ja) | 2014-02-12 |
Family
ID=42977939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009067161A Expired - Fee Related JP5414036B2 (ja) | 2009-03-19 | 2009-03-19 | 絶縁ゲート型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5414036B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5261615B2 (ja) * | 2010-07-05 | 2013-08-14 | シャープ株式会社 | 薄膜トランジスタメモリ及びそれを備えた表示装置 |
JP2014175457A (ja) * | 2013-03-08 | 2014-09-22 | Toshiba Corp | 半導体記憶装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001176983A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
JP2005072461A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
JP2005303111A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 半導体記憶装置 |
JP2007214532A (ja) * | 2006-01-13 | 2007-08-23 | Fujitsu Ltd | 半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法 |
WO2008082047A1 (en) * | 2006-12-29 | 2008-07-10 | University Of Seoul Foundation Of Industry-Academic Cooperation | Fet, ferroelectric memory device, and methods of manufacturing the same |
-
2009
- 2009-03-19 JP JP2009067161A patent/JP5414036B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2001176983A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 半導体装置及びその製造方法 |
JP2005072461A (ja) * | 2003-08-27 | 2005-03-17 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
JP2005303111A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 半導体記憶装置 |
JP2007214532A (ja) * | 2006-01-13 | 2007-08-23 | Fujitsu Ltd | 半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法 |
WO2008082047A1 (en) * | 2006-12-29 | 2008-07-10 | University Of Seoul Foundation Of Industry-Academic Cooperation | Fet, ferroelectric memory device, and methods of manufacturing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5261615B2 (ja) * | 2010-07-05 | 2013-08-14 | シャープ株式会社 | 薄膜トランジスタメモリ及びそれを備えた表示装置 |
US8614474B2 (en) | 2010-07-05 | 2013-12-24 | Sharp Kabushiki Kaisha | Thin film transistor memory and display unit including the same |
JP2014175457A (ja) * | 2013-03-08 | 2014-09-22 | Toshiba Corp | 半導体記憶装置 |
US8854914B2 (en) | 2013-03-08 | 2014-10-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JP5414036B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7170856B2 (ja) | 三次元メモリデバイスを形成するための方法、及び、半導体構造を形成するための方法 | |
US6750066B1 (en) | Precision high-K intergate dielectric layer | |
JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
US7338907B2 (en) | Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications | |
CN108122909A (zh) | 半导体器件及其制造方法 | |
JP3251625B2 (ja) | 電界効果トランジスタ | |
JP6465791B2 (ja) | 非揮発性電荷トラップメモリ装置及びロジックcmos装置の統合 | |
US7148532B2 (en) | Ferroelectric element and method of manufacturing ferroelectric element | |
US7323419B2 (en) | Method of fabricating semiconductor device | |
US20070166973A1 (en) | Method for removing metal foot during high-k dielectric/metal gate etching | |
CN101916782A (zh) | 使用铁电材料的凹陷沟道型晶体管及其制造方法 | |
US20220367665A1 (en) | Method for forming semiconductor structure | |
JP4438963B2 (ja) | 強誘電体キャパシタ | |
US6235585B1 (en) | Method for fabricating flash memory device and peripheral area | |
JP4303389B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP3415496B2 (ja) | 半導体装置及びその製造方法 | |
JP5414036B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
US10374034B1 (en) | Undercut control in isotropic wet etch processes | |
US6750501B2 (en) | Transistor type ferroelectric body nonvolatile storage element | |
JP5414077B2 (ja) | 半導体不揮発性記憶素子及びその製造方法 | |
JP2012151497A (ja) | 半導体装置の製造方法 | |
US6677255B1 (en) | Method for removing fences without reduction of ONO film thickness | |
JP2009021550A (ja) | 半導体装置の製造方法 | |
US7329548B2 (en) | Integration processes for fabricating a conductive metal oxide gate ferroelectric memory transistor | |
US9741572B1 (en) | Method of forming oxide layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5414036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |