JP2004311924A - 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。 - Google Patents

強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。 Download PDF

Info

Publication number
JP2004311924A
JP2004311924A JP2003302901A JP2003302901A JP2004311924A JP 2004311924 A JP2004311924 A JP 2004311924A JP 2003302901 A JP2003302901 A JP 2003302901A JP 2003302901 A JP2003302901 A JP 2003302901A JP 2004311924 A JP2004311924 A JP 2004311924A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
ferroelectric capacitor
manufacturing
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003302901A
Other languages
English (en)
Inventor
Takeshi Kijima
健 木島
Eiji Natori
栄治 名取
Koji Ohashi
幸司 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003302901A priority Critical patent/JP2004311924A/ja
Priority to CNB2004100301838A priority patent/CN1311542C/zh
Priority to US10/807,278 priority patent/US7037731B2/en
Publication of JP2004311924A publication Critical patent/JP2004311924A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C01G33/006—Compounds containing, besides niobium, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/80—Particles consisting of a mixture of two or more inorganic phases
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 バリア膜を不要とした簡便なプロセスで十分な特性を担保できる、強誘電体キャパシタおよびその製造方法、ならびにかかる強誘電体キャパシタを用いた強誘電体メモリ、圧電素子を提供する。
【解決手段】 本発明の強誘電体キャパシタの製造方法は、所与の基体１０上に下部電極２０を形成すること、前記下部電極２０上にＰｂ、Ｚｒ、Ｔｉ、およびＮｂを構成元素として含むＰＺＴＮ複合酸化物からなる強誘電体膜３０を形成すること、前記強誘電体膜３０の上に上部電極４０を形成すること、前記下部電極２０、強誘電体膜３０、および上部電極４０を被覆するように保護膜５０を形成すること、少なくとも前記保護膜５０を形成した後に、前記ＰＺＴＮ複合酸化物を結晶化するための熱処理を行うこと、を含む。
【選択図】 図１

Description

本発明は、強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子に関する。
強誘電体メモリ（ＦｅＲＡＭ）は、強誘電体膜を用いた強誘電体キャパシタの自発分極によりデータを保持するものである。
この強誘電体メモリにおいては、強誘電体キャパシタに含まれる強誘電体膜の結晶状態がデバイスの特性を決定する要因の一つとなる。そして、強誘電体メモリの製造工程では、層間絶縁膜や保護膜を形成する工程を有し、水素を大量に発生するプロセスが使用される。このとき、強誘電体膜は、主として酸化物から形成されているため、製造工程中に発生した水素により酸化物が還元され、強誘電体キャパシタの特性に望ましからぬ影響を与えることがある。
このため、従来の強誘電体メモリにおいては、強誘電体キャパシタの特性劣化を防止するためにアルミ酸化膜やアルミ窒化膜などのバリア膜により強誘電体キャパシタを被覆することによってキャパシタの耐還元性を担保していた。しかし、これらのバリア膜は強誘電体メモリの高集積化に際して余剰な占有領域を必要とするものであり、また生産性の面からも、強誘電体メモリをより簡便なプロセスによって製造できる手法が望まれている。
本発明の目的は、バリア膜を不要とした簡便なプロセスで十分な特性を担保できる、強誘電体キャパシタおよびその製造方法、ならびにかかる強誘電体キャパシタを用いた強誘電体メモリ、圧電素子を提供することにある。
（１）本発明の強誘電体キャパシタの製造方法は、所与の基体上に下部電極を形成すること、前記下部電極上にＰｂ、Ｚｒ、Ｔｉ、およびＮｂを構成元素として含むＰＺＴＮ複合酸化物からなる強誘電体膜を形成すること、前記強誘電体膜の上に上部電極を形成すること、前記下部電極、強誘電体膜、および上部電極を被覆するように保護膜を形成すること、少なくとも前記保護膜を形成した後に、前記ＰＺＴＮ複合酸化物を結晶化するための熱処理を行うこと、を含む。
本発明によれば、強誘電体膜の材料としてＰｂ、Ｚｒ、Ｔｉ、およびＮｂを構成元素として含むＰＺＴＮ複合酸化物を用いて、かかるＰＺＴＮ複合酸化物の結晶化を保護膜形成後に行う。このため、仮に保護膜の形成時において強誘電体膜がプロセス中に発生した水素によるダメージを受けていたとしても、その後に結晶化のための熱処理が行われることで、かかるダメージを回復しつつＰＺＴＮ複合酸化物が結晶化されるので、従来のように、強誘電体膜を還元反応から保護するためのバリア膜の形成プロセスを省略することができ、生産性の向上および生産コストの低減を図ることができる。
本発明の強誘電体キャパシタの製造方法は、以下の態様を取り得る。
（Ａ）前記強誘電体膜は、形成時に酸化雰囲気下で仮熱処理が施され、前記ＰＺＴＮ複合酸化物を結晶化するための熱処理が行われるまでアモルファス状態とされていることができる。
かかる態様によれば、強誘電体膜は結晶化されるまでアモルファス状態とされている。このため、かかる態様における強誘電体膜では、保護膜形成までアモルファス状態であることにより粒界拡散による結晶品質の劣化を防止することができる。そして、このアモルファス状態の強誘電体膜は、酸化雰囲気下で仮熱処理が施されているので、膜中に酸素が導入されている。このため、結晶化のための熱処理時においては、雰囲気中に含まれるガス種に依存することなくＰＺＴＮ複合酸化物の結晶化を行うことができる。
（Ｂ）前記保護膜は、酸化シリコン膜であって、トリメチルシランを用いて形成されることができる。
かかる態様によれば、酸化シリコン膜の形成に一般的に用いられているテトラメチルオルトシリケート（ＴＥＯＳ）に比べて、プロセス中の発生水素量が少ないトリメチルシラン（ＴＭＳ）を用いて酸化シリコン膜からなる保護膜を形成するため、強誘電体膜への還元反応によるダメージを低減することができる。
（Ｃ）前記ＰＺＴＮ複合酸化物を結晶化するための熱処理を非酸化雰囲気中で行うことができる。
かかる態様によれば、結晶化のための熱処理を非酸化雰囲気中で行うため、例えば、プロセス中のデバイスにキャパシタ以外の周辺部材（例えば、金属配線）などが含まれる場合であっても、かかる周辺部材に対して高温熱処理による酸化ダメージを与えることを防止することができる。
（２）本発明の強誘電体キャパシタは、上記強誘電体キャパシタの製造方法を用いて形成され、該強誘電体キャパシタを含む強誘電体メモリや圧電素子に適用することができる。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
１．強誘電体キャパシタの製造方法
図１は、本発明の実施の形態に係る強誘電体キャパシタの製造工程の一例を模式的に示す断面図である。
（１）まず、図１（Ａ）に示すように、所与の基体１０上に下部電極２０、強誘電体膜３０、上部電極４０を順次積層して形成する。
基体１０としては、例えば、半導体基板、樹脂基板など強誘電体キャパシタの用途に応じて好適なものを任意に採用することができ、特に限定されない。
下部電極２０および上部電極４０としては、例えば、Ｐｔ、Ｉｒ、Ｒｕ等の貴金属単体または前記貴金属を主体とした複合材料からなるものを採用することができる。また、下部電極２０および上部電極４０は、例えば、スパッタ法や蒸着法など公知の成膜方法を用いて形成することができる。また、下部電極２０及び上部電極４０に強誘電体の構成元素が拡散すると電極と強誘電体膜３０との界面部に組成ずれを起こしヒステリシスの角型性が低下するため、下部電極２０及び上部電極４０には強誘電体の構成元素が拡散しない程度の緻密性があることが望まれる。そこで、下部電極２０及び上部電極４０の緻密性を上げるために、質量の重いガスでスパッタ成膜する方法や、Ｙ、Ｌａ等の酸化物を貴金属電極中に分散させる等の方法を採用することができる。
強誘電体膜３０は、Ｐｂ、Ｚｒ、Ｔｉ、およびＮｂを構成元素として含む、いわゆるＰＺＴＮ複合酸化物である。また、強誘電体膜３０は、Ｐｂ、Ｚｒ、Ｔｉ、Ｎｂを含むゾルゲル溶液を例えば、スピンコート法などを用いて下部電極２０上に塗布することにより形成することができる。かかるゾルゲル溶液としては、Ｐｂ及びＺｒによるＰｂＺｒＯ３ペロブスカイト結晶を形成するために縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した第１のゾルゲル溶液、ＰＺＴＮ強誘電体相の構成金属元素のうち、Ｐｂ及びＴｉによるＰｂＴｉＯ３ペロブスカイト結晶を形成するために縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した第２のゾルゲル溶液、およびＰＺＴＮ強誘電体相の構成金属元素のうち、Ｐｂ及びＮｂによるＰｂＮｂＯ３ペロブスカイト結晶を形成するために縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した第３のゾルゲル溶液を混合したものを用いることができる。さらに、強誘電体膜３０を形成する際には、ＰＺＴＮ複合酸化物の結晶化温度を低くするために、シリケートやゲルマネートを含むゾルゲル溶液を添加してもよい。具体的には、例えば、ＰｂＳｉＯ３結晶を形成するために縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した第４のゾルゲル溶液を例えば、１モル％以上５モル％未満で上記混合ゾルゲル溶液中に更に添加することができる。かかる第４のゾルゲル溶液を混合することにより、Ｎｂが構成元素に含まれることにより結晶化温度が高くなるＰＺＴＮ複合酸化物の結晶化温度を７００℃以下の素子化可能な温度範囲で結晶化させることが可能となる。
また、本実施の形態において、強誘電体膜３０には、ＰＺＴに対してＮｂに代えてＴａ、Ｗ、Ｖ、Ｍｏを添加物質として加えても同等の効果を有する。また、Ｍｎを添加物質として用いてもＮｂに準じた効果を有する。また、同様の考え方で、Ｐｂ抜けを防止するために、＋３価以上の元素でＰｂを置換することも考えられ、これらの候補として、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕなどのランタノイド系が挙げられる。加えて、結晶化を促進する添加剤として、シリケート（Ｓｉ）ではなくゲルマネート（Ｇｅ）を用いることもできる。図９（Ａ）に、ＰＺＴに対してＮｂに代えて１０モル％のＴａを添加物質として用いた場合のヒステリシス特性を示す。また、図９（Ｂ）に、ＰＺＴに対してＮｂに代えて１０モル％のＷを添加物質として用いた場合のヒステリシス特性を示す。Ｔａを用いた場合にもＮｂ添加と同等の効果が得られることが分かる。また、Ｗを用いた場合にも絶縁性の良好なヒステリシス特性が得られる点でＮｂ添加と同等の効果があることが分かる。
また、強誘電体膜３０は、かかる塗布膜に対して酸化雰囲気中でＰＺＴＮ複合酸化物が結晶化しない温度（例えば、４００℃以下）で仮熱処理を行い、ＰＺＴＮ複合酸化物をアモルファス状態としておくことが好ましい。これにより、強誘電体膜３０がアモルファス状態であることで粒界の存在しない状態となり、構成元素の拡散を防止しつつ後述する工程を進めることができる。また、この仮熱処理を酸化雰囲気中で行うことは、後述する保護膜形成後にＰＺＴＮ複合酸化物を結晶化させるために必要な酸素成分を強誘電体膜３０の中に導入する役割もある。
（２）次に、図１（Ｂ）に示すように、下部電極２０、強誘電体膜３０、および上部電極４０をエッチングして所望の形状に加工し、これらを被覆するように、ＳｉＯ２（酸化シリコン）膜からなる保護膜５０を形成する。このとき保護膜５０は、トリメチルシラン（ＴＭＳ）を用いてＣＶＤ法により形成することができる。トリメチルシラン（ＴＭＳ）は、酸化シリコン膜の形成に一般的に用いられているテトラメチルオルトシリケート（ＴＥＯＳ）に比べて、ＣＶＤプロセス中の発生水素量が少ない。このため、トリメチルシラン（ＴＭＳ）を用いれば、強誘電体膜３０への還元反応によるプロセスダメージを低減させることができる。また、トリメチルシラン（ＴＭＳ）を用いた保護膜５０の形成プロセスは、ＴＥＯＳを用いた形成プロセス（形成温度４００℃以上）に比べて低温（室温〜３５０℃）で行うことができるため、（１）の工程において、強誘電体膜３０をアモルファス状態とした場合、かかる保護膜５０の形成工程で発生する熱等によりＰＺＴＮ複合酸化物が結晶化するのを防ぎ、アモルファス状態のまま維持することができる。
（３）次に、図１（Ｃ）に示すように、強誘電体膜３０を構成するＰＺＴＮ複合酸化物を結晶化するための熱処理を行い、ＰＺＴＮ強誘電体結晶膜３５を有する強誘電体キャパシタを得ることができる。この熱処理では、酸素雰囲気下のみならず、例えば、ＡｒやＮ２などの非酸化ガス雰囲気下あるいは大気中での熱処理によってもＰＺＴＮ複合酸化物を結晶化することができる。
ここで、本実施の形態の製造方法を適用してＰｔ下部電極、ＰＺＴＮ強誘電体膜、Ｐｔ上部電極からなる強誘電体キャパシタ上にＴＭＳを用いたＳｉＯ２保護膜を形成したものについて、かかるＳｉＯ２保護膜形成後にＰＺＴＮ強誘電体を酸素雰囲気中および大気中で熱処理を行って結晶化した場合についてのキャパシタのヒステリシス特性を測定した結果を図２（Ａ）及び図２（Ｂ）に示す。図２（Ａ）は、酸素雰囲気中で熱処理を行った場合を示し、図２（Ｂ）は、大気中で熱処理を行った場合を示す。図２（Ａ）及び図２（Ｂ）によれば、酸素雰囲気中及び大気中のいずれの雰囲気下で熱処理を行った場合にも、耐水素用のバリア膜が形成されていないにも関わらず角型性の良好なヒステリシス特性が得られた。これは、強誘電体膜３０が形成時において酸化雰囲気下で仮熱処理を施されているので結晶化に必要な酸素が予め膜中に導入されているためである。すなわち、本実施の形態の製造方法では、強誘電体の結晶化を熱処理の雰囲気に依存することなく行うことができる。さらに、結晶化のための熱処理を非酸化ガス雰囲気下で行う場合は、後述する強誘電体メモリの製造方法に適用した場合などに、キャパシタ以外の周辺部材（例えば、金属配線）に対して高温熱処理による酸化ダメージを与えることを防止することができる。なお、かかる工程におけるＰＺＴＮ複合酸化物の結晶化のための熱処理は、雰囲気中のガス種の依存性が少ないため、上部電極４０を外部と接続するための金属配線を形成するためのコンタクトホールを保護膜５０に形成した後に行ってもよい。
また、本実施の形態の製造方法を適用したＰｔ下部電極、ＰＺＴＮ強誘電体膜、Ｐｔ上部電極からなる強誘電体キャパシタ上にＴＭＳを用いたＳｉＯ２保護膜を形成し、かかるＳｉＯ２保護膜形成後にＰＺＴＮ強誘電体を結晶化したものについて、ＳｉＯ２保護膜の形成温度を室温、１２５℃、２００℃とした場合のヒステリシス特性、および比較例としてＳｉＯ２保護膜を形成せずにＰＺＴＮ強誘電体膜を結晶化した場合のヒステリシス特性を測定し、その残留分極量２Ｐｒの値の変化を計測した結果を図３に示す。図３によれば、ＳｉＯ２保護膜を室温、１２５℃、２００℃のいずれの温度で形成しても残留分極量２Ｐｒに変化は見られず、ＳｉＯ２保護膜を形成した場合となんら遜色ない値が得られることが確認された。すなわち、本実施の形態の製造方法では、仮に保護膜５０の形成時において強誘電体膜３０がプロセス中に発生した水素によるダメージを受けていたとしても、その後にＰＺＴＮ複合酸化物の結晶化のための熱処理が行われることで、かかるダメージを回復しつつＰＺＴＮ複合酸化物が結晶化されるので、従来においては必要であった強誘電体膜３０を還元反応から保護するためのバリア膜の形成プロセスを省略することができ、生産性の向上および生産コストの低減を図ることができる。
さらに以下では、本実施の形態の製造方法を強誘電体メモリの製造方法に適用した場合について説明する。
２．強誘電体メモリの製造方法
図４は、本発明の実施の形態に係る強誘電体メモリの製造工程の一例を模式的に示す断面図である。
本実施例では、まず図４（Ａ）に示すように、基体１０の上に強誘電体キャパシタ８０の下部電極２０、ＰＺＴＮ強誘電体膜３０、上部電極４０を順次形成する。このときＰＺＴＮ強誘電体膜３０は、酸化雰囲気中で仮熱処理が施されてアモルファス状態とされている。なお、基体１０としては、例えば、図４（Ａ）に示すように、半導体基板１１の上にセル選択用のトランジスタ１６が形成されたものを用いることができる。このトランジスタ１６は、ソース／ドレイン１３、ゲート酸化膜１４、ゲート電極１５を有することができる。また、トランジスタ１６の一方のソース／ドレイン１３の上には、例えば、タングステンなどからなるプラグ電極１７を形成しておき、強誘電体キャパシタ８０の下部電極２０と接続可能に形成したスタック構造を採用することができる。また、基体１０内においては、トランジスタ１６はセル間で素子分離領域１２によりセルごとに分離されており、トランジスタ１６の上部には、例えば、酸化膜などからなる層間絶縁膜１８を有することができる。
次に、本実施の形態の製造工程では、図４（Ｂ）に示すように、強誘電体キャパシタ８０を所望の大きさ及び形状にパターニングする。ついで、強誘電体キャパシタ８０を被覆するようにトリメチルシラン（ＴＭＳ）を用いてＳｉＯ２保護膜５０を形成し、これに外部接続用のコンタクトホール５５を形成した後に、熱処理を行い、ＰＺＴＮ強誘電体を結晶化し、ＰＺＴＮ強誘電体膜３５を形成する。ＰＺＴＮ強誘電体の結晶化に際しては、結晶化するための熱処理を非酸化雰囲気中で行うことができる。このようにすれば、強誘電体キャパシタ８０以外の周辺部材（例えば、金属配線）などに対して高温熱処理による酸化ダメージを与えることを防止することができる。
そして、最終的には、図４（Ｃ）に示すように、ＳｉＯ２保護膜５０にトランジスタ１６を外部と接続するためのコンタクトホールを形成し、金属配線層９１、９２を形成することにより強誘電体メモリを得る。本実施の形態の製造工程によれば、従来においては必要であった強誘電体膜３０を還元反応から保護するためのバリア膜の形成プロセスを省略することができ、生産性の向上および生産コストの低減を図ることができる。また、かかるバリア膜の形成プロセスを省略しても角型性の良いヒステリシス特性を有する強誘電体キャパシタ８０を形成することができるため、優れた特性の強誘電体メモリを得ることができる。
なお、以上では、いわゆる１Ｔ１Ｃ型の強誘電体メモリの製造工程について説明したが、本実施の形態の強誘電体キャパシタの製造方法は、この他に、いわゆる２Ｔ２Ｃ型や単純マトリクス型（クロスポイント型）などの各種のセル方式を用いた強誘電体メモリの製造工程にも適用することが可能である。
３．圧電素子およびインクジェット式記録ヘッド
以下に、本発明の実施形態における、インクジェット式記録ヘッドについて詳細に説明する。
インク滴を吐出するノズル開口と連通する圧力発生室の一部を振動板で構成し、この振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズル開口からインク滴を吐出させるインクジェット式記録ヘッドには、圧電素子の軸方向に伸長、収縮する縦振動モードの圧電アクチュエータを使用したものと、たわみ振動モードの圧電アクチュエータを使用したものの２種類が実用化されている。
そして、たわみ振動モードのアクチュエータを使用したものとしては、例えば、振動板の表面全体に亙って成膜技術により均一な圧電体層を形成し、この圧電体層をリソグラフィ法により圧力発生室に対応する形状に切り分けて各圧力発生室毎に独立するように圧電素子を形成したものが知られている。
図５は、本発明の一実施形態に係るインクジェット式記録ヘッドの概略を示す分解斜視図であり、図６は、図５の平面図及びＡ−Ａ’断面図であり、図７は、圧電素子１０００の層構造を示す概略図である。図示するように、流路形成基板１０は、本実施形態では面方位（１１０）のシリコン単結晶基板からなり、その一方の面には予め熱酸化により形成した二酸化シリコンからなる、厚さ１〜２μｍの弾性膜５００が形成されている。流路形成基板１００には、複数の圧力発生室１２０がその幅方向に並設されている。また、流路形成基板１００の圧力発生室１２０の長手方向外側の領域には連通部１３０が形成され、連通部１３０と各圧力発生室１２０とが、各圧力発生室１２０毎に設けられたインク供給路１４０を介して連通されている。なお、連通部１３０は、後述する封止基板３００のリザーバ部３２０と連通して各圧力発生室１２０の共通のインク室となるリザーバ１１００の一部を構成する。インク供給路１４０は、圧力発生室１２０よりも狭い幅で形成されており、連通部１３０から圧力発生室１２０に流入するインクの流路抵抗を一定に保持している。
また、流路形成基板１００の開口面側には、各圧力発生室１２０のインク供給路１４０とは反対側の端部近傍に連通するノズル開口２１０が穿設されたノズルプレート２００が接着剤や熱溶着フィルム等を介して固着されている。
一方、このような流路形成基板１００の開口面とは反対側には、上述したように、厚さが例えば約１．０μｍの弾性膜５００が形成され、この弾性膜５００上には、厚さが例えば、約０．４μｍの絶縁体膜５５０が形成されている。さらに、この絶縁体膜５５０上には、厚さが例えば、約０．２μｍの下電極膜６００と、厚さが例えば、約１．０μｍの圧電体層７００と、厚さが例えば、約０．０５μｍの上電極膜８００とが、後述するプロセスで積層形成されて、圧電素子１０００を構成している。ここで、圧電素子１０００は、下電極膜６００、圧電体層７００及び上電極膜８００を含む部分をいう。一般的には、圧電素子１０００の何れか一方の電極を共通電極とし、他方の電極及び圧電体層７００を各圧力発生室１２０毎にパターニングして構成する。そして、ここではパターニングされた何れか一方の電極及び圧電体層７００から構成され、両電極への電圧の印加により圧電歪みが生じる部分を圧電体能動部という。本実施形態では、下電極膜６００は圧電素子１０００の共通電極とし、上電極膜８００を圧電素子１０００の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。何れの場合においても、各圧力発生室毎に圧電体能動部が形成されていることになる。また、ここでは、圧電素子１０００と当該圧電素子１０００の駆動により変位が生じる振動板とを合わせて圧電アクチュエータと称する。なお、圧電体層７０は、各圧力発生室１２毎に独立して設けられ、図７に示すように、複数層の強誘電体膜７１（７１ａ〜７１ｆ）で構成されている。
インクジェット式記録ヘッドは、インクカートリッジ等と連通するインク流路を具備する記録ヘッドユニットの一部を構成して、インクジェット式記録装置に搭載される。図８は、そのインクジェット式記録装置の一例を示す概略図である。図８に示すように、インクジェット式記録ヘッドを有する記録ヘッドユニット１Ａ及び１Ｂは、インク供給手段を構成するカートリッジ２Ａ及び２Ｂが着脱可能に設けられ、この記録ヘッドユニット１Ａ及び１Ｂを搭載したキャリッジ３は、装置本体４に取り付けられたキャリッジ軸５に軸方向移動自在に設けられている。この記録ヘッドユニット１Ａ及び１Ｂは、例えば、それぞれブラックインク組成物及びカラーインク組成物を吐出するものとしている。そして、駆動モータ６の駆動力が図示しない複数の歯車およびタイミングベルト７を介してキャリッジ３に伝達されることで、記録ヘッドユニット１Ａ及び１Ｂを搭載したキャリッジ３はキャリッジ軸５に沿って移動される。一方、装置本体４にはキャリッジ軸５に沿ってプラテン８が設けられており、図示しない給紙ローラなどにより給紙された紙等の記録媒体である記録シートＳがプラテン８上に搬送されるようになっている。
なお、液体噴射ヘッドとしてインクを吐出するインクジェット式記録ヘッドを一例として説明したが、本発明は、圧電素子を用いた液体噴射ヘッド及び液体噴射装置全般を対象としたものである。液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ＥＬディスプレー、ＦＥＤ（面発光ディスプレー）等の電極形成に用いられる電極材料噴射ヘッド、バイオｃｈｉｐ製造に用いられる生体有機物噴射ヘッド等を挙げることができる。
本実施の形態の圧電素子は、上記実施の形態に係るＰＺＴＮ膜を圧電体層に用いるため、次の効果が得られる。
（１）圧電体層中の共有結合性が向上するため、圧電定数を向上させることができる。
（２）圧電体層中のＰｂＯの欠損を抑えることができるため、圧電体層の電極との界面における異相の発生が抑制されて電界が加わり易くなり、圧電素子としての効率を向上させることができる。
（３）圧電体層のリーク電流が抑えられるため、圧電体層を薄膜化することができる。
また、本実施の形態の液体噴射ヘッド及び液体噴射装置は、上記の圧電体層を含む圧電素子を用いるため、特に次の効果が得られる。
（４）圧電体層の疲労劣化を軽減することができるため、圧電体層の変位量の経時変化を抑えて、信頼性を向上させることができる。
以上に、本発明に好適な実施の形態について説明してきたが、本発明は上述したものに限られず、発明の要旨の範囲内で各種の変形態様により実施することができる。
本発明の実施形態の強誘電体キャパシタの製造工程を示す図。 本発明の実施形態を適用した強誘電体キャパシタのヒステリシス特性を示す図。 本発明の実施形態を適用した強誘電体キャパシタの電気的特性を示す図。 本発明の実施形態の強誘電体メモリの製造工程を示す図。 本発明の実施形態に係る記録ヘッドの分解斜視図。 本発明の実施形態に係る記録ヘッドの平面図及び断面図。 本発明の実施形態に係る圧電素子の層構造を示す概略図。 本発明の実施形態に係るインクジェット式記録装置の一例を示す概略図。 本発明の実施形態に係るＰＺＴにＴａ又はＷを添加した強誘電体膜のヒステリシス特性を示す図。
符号の説明
１０ 基体、２０ 下部電極、３０，３５ 強誘電体膜、４０ 上部電極、５０ 保護膜

Claims (7)

  1. 所与の基体上に下部電極を形成すること、
    前記下部電極上にＰｂ、Ｚｒ、Ｔｉ、およびＮｂを構成元素として含むＰＺＴＮ複合酸化物からなる強誘電体膜を形成すること、
    前記強誘電体膜の上に上部電極を形成すること、
    前記下部電極、強誘電体膜、および上部電極を被覆するように保護膜を形成すること、
    少なくとも前記保護膜を形成した後に、前記ＰＺＴＮ複合酸化物を結晶化するための熱処理を行うこと、
    を含む、強誘電体キャパシタの製造方法。
  2. 請求項１において、
    前記強誘電体膜は、形成時に酸化雰囲気下で仮熱処理が施され、前記ＰＺＴＮ複合酸化物を結晶化するための熱処理が行われるまでアモルファス状態とされている、強誘電体キャパシタの製造方法。
  3. 請求項１または２において、
    前記保護膜は、酸化シリコン膜であって、トリメチルシランを用いて形成される、強誘電体キャパシタの製造方法。
  4. 請求項１〜３のいずれかにおいて、
    前記ＰＺＴＮ複合酸化物を結晶化するための熱処理を非酸化雰囲気中で行う、強誘電体キャパシタの製造方法。
  5. 請求項１〜４のいずれかに記載された製造方法を用いて形成される、強誘電体キャパシタ。
  6. 請求項５に記載された強誘電体キャパシタを含む、強誘電体メモリ。
  7. 請求項５に記載された強誘電体キャパシタを含む、圧電素子。
JP2003302901A 2003-03-26 2003-08-27 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。 Withdrawn JP2004311924A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003302901A JP2004311924A (ja) 2003-03-26 2003-08-27 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
CNB2004100301838A CN1311542C (zh) 2003-03-26 2004-03-19 强电介质电容器及其制造方法、强电介质存储器及压电元件
US10/807,278 US7037731B2 (en) 2003-03-26 2004-03-24 Ferroelectric capacitor, method of manufacturing the same, ferroelectric memory, and piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003085791 2003-03-26
JP2003302901A JP2004311924A (ja) 2003-03-26 2003-08-27 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。

Publications (1)

Publication Number Publication Date
JP2004311924A true JP2004311924A (ja) 2004-11-04

Family

ID=33422006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302901A Withdrawn JP2004311924A (ja) 2003-03-26 2003-08-27 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。

Country Status (3)

Country Link
US (1) US7037731B2 (ja)
JP (1) JP2004311924A (ja)
CN (1) CN1311542C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019407A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp キャパシタの製造方法
JP2007103722A (ja) * 2005-10-05 2007-04-19 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
JP2008053395A (ja) * 2006-08-24 2008-03-06 Seiko Epson Corp 積層膜の製造方法及びアクチュエータ装置の製造方法並びに液体噴射ヘッドの製造方法、アクチュエータ装置
JP2008244266A (ja) * 2007-03-28 2008-10-09 Seiko Epson Corp 圧電素子の製造方法、インクジェット式記録ヘッド、およびインクジェットプリンター
JP2010166073A (ja) * 2010-03-08 2010-07-29 Seiko Epson Corp キャパシタ、強誘電体メモリ装置、アクチュエータおよび液体噴射ヘッド

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
US7057877B2 (en) * 2003-08-27 2006-06-06 Seiko Epson Corporation Capacitor, method of manufacture thereof and semiconductor device
JP4257537B2 (ja) * 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
JP4553137B2 (ja) * 2005-09-05 2010-09-29 セイコーエプソン株式会社 複合酸化物積層体の製造方法
JP4352271B2 (ja) * 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置
JP2008031029A (ja) 2006-06-28 2008-02-14 Seiko Epson Corp 粉体状の複合金属酸化物の製造方法およびアモルファス複合金属酸化物
US7918542B2 (en) * 2006-09-15 2011-04-05 Fujifilm Corporation Perovskite oxide, process for producing the perovskite oxide, piezoelectric body, piezoelectric device, and liquid discharge device
US7592273B2 (en) * 2007-04-19 2009-09-22 Freescale Semiconductor, Inc. Semiconductor device with hydrogen barrier and method therefor
JP2009170695A (ja) * 2008-01-17 2009-07-30 Seiko Epson Corp 強誘電体メモリの製造方法
US9773793B2 (en) * 2009-10-09 2017-09-26 Texas Instuments Incorporated Transistor performance modification with stressor structures
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
JP5845866B2 (ja) 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
DE112017000678B4 (de) * 2016-02-05 2020-06-18 Fujifilm Corporation Piezoelektrisches Element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3682684B2 (ja) * 1997-10-20 2005-08-10 セイコーエプソン株式会社 圧電体薄膜素子の製造方法
KR100333669B1 (ko) * 1999-06-28 2002-04-24 박종섭 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
EP1071121A1 (en) * 1999-07-19 2001-01-24 International Business Machines Corporation Process for the formation of a collar oxide in a trench in a semiconductor substrate
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
TW523792B (en) * 2000-09-07 2003-03-11 Toshiba Corp Semiconductor device and its manufacturing method
KR100570576B1 (ko) * 2000-10-17 2006-04-13 샤프 가부시키가이샤 산화물 재료, 산화물 박막의 제조 방법 및 상기 재료를사용한 소자
US6635497B2 (en) * 2001-12-21 2003-10-21 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019407A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp キャパシタの製造方法
US7662724B2 (en) 2005-07-11 2010-02-16 Seiko Epson Corporation Method of manufacturing a ferroelectric capacitor with a hydrogen barrier layer
JP4678251B2 (ja) * 2005-07-11 2011-04-27 セイコーエプソン株式会社 キャパシタの製造方法
JP2007103722A (ja) * 2005-10-05 2007-04-19 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド
JP4506975B2 (ja) * 2005-10-05 2010-07-21 セイコーエプソン株式会社 キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
JP2008053395A (ja) * 2006-08-24 2008-03-06 Seiko Epson Corp 積層膜の製造方法及びアクチュエータ装置の製造方法並びに液体噴射ヘッドの製造方法、アクチュエータ装置
JP2008244266A (ja) * 2007-03-28 2008-10-09 Seiko Epson Corp 圧電素子の製造方法、インクジェット式記録ヘッド、およびインクジェットプリンター
JP2010166073A (ja) * 2010-03-08 2010-07-29 Seiko Epson Corp キャパシタ、強誘電体メモリ装置、アクチュエータおよび液体噴射ヘッド

Also Published As

Publication number Publication date
US7037731B2 (en) 2006-05-02
CN1532917A (zh) 2004-09-29
CN1311542C (zh) 2007-04-18
US20040229384A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
US7037731B2 (en) Ferroelectric capacitor, method of manufacturing the same, ferroelectric memory, and piezoelectric device
KR100810858B1 (ko) 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체 소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터
US8567926B2 (en) Liquid-ejecting head, liquid-ejecting apparatus, piezoelectric element, and method for manufacturing liquid-ejecting head
JP5251031B2 (ja) 圧電素子、液体噴射ヘッド、液体噴射装置、センサー
JP2007266346A (ja) 圧電薄膜、圧電素子、液滴噴射ヘッド、液滴噴射装置および液滴噴射ヘッドの製造方法
JP4735834B2 (ja) 強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、圧電素子の製造方法、圧電アクチュエータの製造方法、及び液体噴射ヘッドの製造方法
US20120120159A1 (en) Liquid ejecting head and liquid ejecting apparatus
JP2010214841A (ja) 液体噴射ヘッド及び液体噴射装置並びにアクチュエーター装置
JP2007073931A (ja) アクチュエータ装置の製造方法及びアクチュエータ装置並びに液体噴射ヘッド及び液体噴射装置
JP5435206B2 (ja) 液体噴射ヘッド及び液体噴射装置
JP5812243B2 (ja) 液体噴射ヘッド、液体噴射装置、圧電素子、超音波デバイス及びｉｒセンサー
JP2010021375A (ja) 液体噴射ヘッド及び液体噴射装置並びに圧電素子
JP5305027B2 (ja) 液体噴射ヘッド及び液体噴射装置並びに圧電素子
JP2005340428A (ja) 圧電体素子及びその製造方法
US8746855B2 (en) Method for manufacturing piezoelectric element, piezoelectric element, liquid ejecting head, and liquid ejecting apparatus
JP5526559B2 (ja) 液体噴射ヘッドの製造方法、圧電素子の製造方法、及び圧電素子
JP2011091234A (ja) 液体噴射ヘッド、液体噴射装置及びアクチュエーター装置
US8141991B2 (en) Liquid ejecting head, liquid ejecting apparatus, and piezoelectric actuator
JP2012178506A (ja) 圧電素子の製造方法
JP2008177192A (ja) 圧電素子、圧電素子の製造方法及び電子機器
JP5670017B2 (ja) 液体噴射ヘッド及び液体噴射装置並びにアクチュエータ装置
JP5610134B2 (ja) 液体噴射ヘッド、液体噴射装置、及び圧電素子
JP2011166037A (ja) 圧電素子の製造方法、圧電素子、液体噴射ヘッド及び液体噴射装置
JP2014088030A (ja) 液体噴射ヘッド及び液体噴射装置並びにアクチュエーター装置
JP2013120909A (ja) 液体噴射ヘッド及び液体噴射装置並びに圧電素子

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070307

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070502