JP2009170695A - 強誘電体メモリの製造方法 - Google Patents

強誘電体メモリの製造方法 Download PDF

Info

Publication number
JP2009170695A
JP2009170695A JP2008007851A JP2008007851A JP2009170695A JP 2009170695 A JP2009170695 A JP 2009170695A JP 2008007851 A JP2008007851 A JP 2008007851A JP 2008007851 A JP2008007851 A JP 2008007851A JP 2009170695 A JP2009170695 A JP 2009170695A
Authority
JP
Japan
Prior art keywords
solution
ferroelectric
sol
film
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008007851A
Other languages
English (en)
Inventor
Kenichi Kurokawa
賢一 黒川
Hiroaki Tamura
博明 田村
Masahisa Nawano
真久 縄野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008007851A priority Critical patent/JP2009170695A/ja
Priority to US12/354,861 priority patent/US20090186150A1/en
Publication of JP2009170695A publication Critical patent/JP2009170695A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00Compounds of niobium
    • C01G33/006Compounds containing, besides niobium, two or more other elements, with the exception of oxygen or hydrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00Crystal-structural characteristics
    • C01P2002/30Three-dimensional structures
    • C01P2002/34Three-dimensional structures perovskite-type (ABO3)
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01PINDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00Physical properties of inorganic compounds
    • C01P2006/40Electric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

【課題】強誘電体膜の強誘電体特性にバラツキが生じるのを防止し、しかも良好な強誘電体特性が得られるようにした、強誘電体メモリの製造方法を提供する。
【解決手段】ゾルゲル溶液を準備する工程と、ゾルゲル溶液から溶媒を除去することにより、紛体を得る工程と、紛体を少なくとも第1の紛体及び第2の粉体に分ける工程と、第1の紛体を用いて溶液を得る工程と、溶液を第1の導電膜上に塗布する工程と、第1の導電膜上の溶液を熱処理して、強誘電体膜を形成する工程と、を含む強誘電体メモリの製造方法。
【選択図】図1

Description

本発明は、強誘電体メモリの製造方法に関する。
強誘電体メモリ装置(FeRAM)は、強誘電体材料の自発分極を利用した低電圧及び高速動作が可能な不揮発性メモリであり、メモリセルを1トランジスタ/1キャパシタ(1T/1C)で構成することができる。そのため、DRAM並の集積化が可能であることから、大容量の不揮発性メモリとして期待されている。
強誘電体キャパシタを構成する強誘電体膜の形成材料、すなわち強誘電体材料としては、ABO型で示されるペロブスカイト型の結晶構造を有した化合物からなるものが好適とされ、中でも、チタン酸ジルコン酸鉛(Pb(Zi,Ti)O:PZT)系のものが、分極量が大きく有力である。
このような強誘電体膜の形成技術としては、従来、ゾルゲル法等の溶液法が知られている(例えば、特許文献1参照)。また、溶液法以外にも、例えばスパッタ法やMOCVD法も知られている。しかし、溶液法は他の方法に比べて材料費が安価であり、膜厚の再現性も良好であるため、量産性に優れているといった利点がある。さらに、溶液法では、PZT系の強誘電体膜に、強誘電体キャパシタとしての特性を向上するため、他元素を添加するのが容易であるといった利点もある。したがって、このような利点から特に量産化を考えた場合には、溶液法による強誘電体膜の形成が現状では有利であるとされている。
特開2006−147774公報
ところが、強誘電体膜の形成を溶液法で行う場合、特に使用する強誘電体材料を含む溶液に関して、以下の二つの問題がある。
第1に、強誘電体材料として有力なPZT系材料は、その組成比によって特性が大きく変わり、特にPbの組成比については、その最適な範囲が非常に狭くなっている。具体的には、「Pb元素/Bサイト元素」で定義されるPb組成比は、その最適値が±2mol%程度となっており、この範囲よりPbが多い場合にはリーク電流が増大してしまい、Pbが少ない場合には強誘電体膜の疲労特性(Fatigue特性)の劣化が発生する。
前述したスパッタ法等の気相法による成膜法では、成膜プロセス条件によってPb組成比を容易に制御することができる。したがって、成膜プロセス条件をモニタリングし、最適な範囲を外れた場合には成膜プロセス条件を調節することにより、Pb組成比を最適範囲内に容易に戻すことができる。
これに対して溶液法では、一度合成した材料溶液中の金属組成によってPb組成比が決まってしまうため、その後のスピンコート法などによる塗布成膜により、この組成比を最適範囲に調節するのは非常に困難である。したがって、材料を形成するたびにその金属組成にバラツキが生じ、これにより、得られる強誘電体膜のリーク電流や疲労特性に関する強誘電体特性にバラツキが生じるおそれがある。
第2に、一度合成した材料溶液は、最終的には加熱されることでその成分が縮重合反応等の化学反応を起こし、さらに得られた反応生成物(強誘電体材料)が結晶化することで強誘電体膜となるが、前記の化学反応は溶液の状態でも僅かながら進行する。そして、このように溶液の状態で化学反応がある一定以上に進行すると、この材料溶液を用いて成膜処理・加熱処理を行っても、所望の強誘電体特性を有する強誘電体膜が得られなくなってしまう。したがって、一度合成した材料溶液には、強誘電体の前駆体材料として有効な時間、すなわちライフ(寿命)が存在することになる。
しかしながら、PZT系の材料溶液のライフは例えば1週間から1か月程度と短いことが多い。したがって、このような材料溶液を用いて強誘電体メモリ装置における強誘電体膜を形成しようとした場合、得られるメモリの強誘電体特性を良好にするためには、材料溶液がそのライフの範囲内にあることが重要である。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、強誘電体膜の強誘電体特性にバラツキが生じるのを防止し、しかも良好な強誘電体特性が得られるようにした、強誘電体メモリの製造方法を提供することにある。
前記課題を解決するため本発明の強誘電体メモリの製造方法は、
ゾルゲル溶液を準備する工程と、
前記ゾルゲル溶液から溶媒を除去することにより、紛体を得る工程と、
前記紛体を少なくとも第1の紛体及び第2の粉体に分ける工程と、
前記第1の紛体を用いて溶液を得る工程と、
前記溶液を第1の導電膜上に塗布する工程と、
前記第1の導電膜上の前記溶液を熱処理して、強誘電体膜を形成する工程と、を含むことを特徴としている。
この強誘電体メモリの製造方法によれば、ゾルゲル溶液から紛体を得て、この紛体の一部を用いて溶液を作製し、強誘電体膜を形成する。したがって、例えばゾルゲル溶液を大量に準備しておき、このゾルゲル溶液から得られた紛体を保管(保存)しておく。そして、必要な量だけ用いることで、使用する材料溶液に例えばPbの組成比などのバラツキが生じてしまうことが防止される。
また、前記強誘電体メモリの製造方法においては、
前記ゾルゲル溶液を準備する工程は、
Pb及びZrを含む第1のゾルゲル溶液を準備する工程と、
Pb及びTiを含む第2のゾルゲル溶液を準備する工程と、
前記第1のゾルゲル溶液と前記第2のゾルゲル溶液とを混合することにより、前記ゾルゲル溶液を得る工程と、を含むことを特徴とする。
また、前記強誘電体メモリの製造方法においては、
前記ゾルゲル溶液を準備する工程は、
Pb及びZrを含む第1のゾルゲル溶液を準備する工程と、
Pb及びTiを含む第2のゾルゲル溶液を準備する工程と、
Pb及びNbを含む第3のゾルゲル溶液を準備する工程と、
前記第1のゾルゲル溶液と前記第2のゾルゲル溶液と前記第3のゾルゲル溶液とを混合することにより、前記ゾルゲル溶液を得る工程と、を含むことを特徴とする。
また、前記強誘電体メモリの製造方法においては、
前記粉体を得る工程は、噴霧乾燥法を用いることを特徴とする。
また、前記強誘電体メモリの製造方法においては、
前記強誘電体膜上に第2の導電膜を形成する工程を含むことを特徴とする。
また、前記強誘電体メモリの製造方法においては、
前記第1の導電膜は、イリジウム、イリジウム酸化物及び白金の少なくとも1つを含み、
前記強誘電体膜は、PZT又はPZTNを含み、
前記第2の導電膜は、イリジウム、イリジウム酸化物及び白金の少なくとも1つを含むことを特徴とする。
さらに、前記課題を解決するため本発明の強誘電体膜の製造方法は、
ゾルゲル溶液を準備する工程と、
前記ゾルゲル溶液から溶媒を除去することにより、紛体を得る工程と、
前記紛体を少なくとも第1の紛体及び第2の粉体に分ける工程と、
前記第1の紛体を用いて第1の溶液を得る工程と、
前記第1の溶液を第1のウエハに形成された第1の導電膜上に塗布する工程と、
前記第1の導電膜上の前記第1の溶液を熱処理して、第1の強誘電体膜を形成する工程と、
前記第2の紛体を用いて第1の溶液を得る工程と、
前記第2の溶液を第2のウエハに形成された第1の導電膜上に塗布する工程と、
前記第2の導電膜上の前記第2の溶液を熱処理して、第2の強誘電体膜を形成する工程と、を含むことを特徴とする。
以下、本発明を詳しく説明する。
(強誘電体膜の製造方法)
本実施形態では、ABO型で示されるペロブスカイト型の結晶構造を有した化合物からなる強誘電体膜を製造するものとし、特に、前記化合物を、Pb(Zr,Ti,Nb)O(PZTNと記す)で示されるペロブスカイト型の結晶構造を有した化合物とする場合について説明する。
このPZTNからなる強誘電体膜の製造方法について、図1のフローチャートを参照して説明する。まず、前記化合物におけるAサイト金属としてのPbを含み、かつBサイト金属としてのZrを含む第1のゾルゲル原料溶液を用意する。同様に、Aサイト金属としてのPbを含み、かつBサイト金属としてのTiを含む第2のゾルゲル原料溶液と、Aサイト金属としてのPbを含み、かつBサイト金属としてのNbを含む第3のゾルゲル原料溶液とを用意する(ステップ1、ST1と記す。以下同様)。
第1のゾルゲル原料溶液については、例えば、PbおよびZrによるPbZrOペロブスカイト結晶を形成するための縮重合体を、n−ブタノールの溶媒に無水状態で溶解して作製し、用意する。
同様に、第2のゾルゲル原料溶液については、例えば、PbおよびTiによるPbTiOペロブスカイト結晶を形成するための縮重合体を、n−ブタノールの溶媒に無水状態で溶解して作製し、用意する。
第3のゾルゲル原料溶液についても、例えば、PbおよびNbによるPbNbOペロブスカイト結晶を形成するための縮重合体を、n−ブタノールの溶媒に無水状態で溶解して作製し、用意する。
なお、これらゾルゲル原料における縮重合物としては、例えば金属アルコキシドの加水分解・縮合物など、従来公知の材料を用いることができる。
このようにして第1、第2、第3の各ゾルゲル原料溶液を作製したら、PbとZrとTiとNbとが所望の組成比となるように各ゾルゲル原料溶液を混合し、母液を作製する(ST2)。なお、母液の作製に際しては、前記第1、第2、第3の各ゾルゲル原料溶液以外に、各種の添加材や、第4のゾルゲル原料溶液としてのPbSiOゾルゲル溶液を必要に応じて添加することもできる。具体的には、前記第1、第2、第3のゾルゲル原料溶液にコハク酸ジメチル等のポリカルボン酸エステルを添加し、さらにこれらに有機溶媒としてn−ブタノールを加えて混合し、母液とする。例えば、この混合液からなる母液としては、ゾルゲル原料溶液とコハク酸ジメチルとを1:1の割合で配合し、さらに、ゾルゲル原料溶液中の固形分が例えば約10重量%となるようにしてn−ブタノールに溶解し、作製することができる。
ただし、本発明においては、このように作製する母液については、量産化に対応して大量に形成しておく。具体的には、量産化された工程において、1か月から6か月程度の長期間に消費する量を、一度に作製する。このように大量に形成することで、原料の秤量誤差などが強誘電体膜の特性に与える影響を、十分に小さくすることができる。すなわち、強誘電体膜の形成材料溶液(母液)を少量形成する場合では、原料の秤量誤差などにより、例えばPZTNを構成する金属中のPb組成比が、最適範囲から外れてしまうおそれがある。したがって、得られる強誘電体膜の特性を大きく損なってしまうおそれがある。また、強誘電体膜の形成材料溶液を形成するたびに、得られる強誘電体膜の特性も変わってしまうおそれがある。
これに対して本発明では、母液(材料溶液)を大量に形成するので、少量しか形成しない場合に比べ、原料の秤量誤差は秤量する全体の量に対して十分に小となる。したがって、秤量誤差によるPb組成比などへの影響がほとんどなくなり、得られる強誘電体膜の特性バラツキに対する影響もほとんどなくなる。
なお、本実施形態では、約100リットルの母液を作製した。
次いで、形成した母液から液分を除去し、固形分を得てこれを母材とする(ST3)。すなわち、前記母液を乾燥処理することで液分を除去し、固形分を得る。その際、乾燥法としては、噴霧乾燥法が好適に用いられる。具体的には、スプレードライヤー(噴霧乾燥機)によって前記母液を所定温度で加熱しつつ噴霧する。ここでは、母液中に有機溶媒としてn−ブタノールを配合しているので、このn−ブタノールの沸点(約120℃)近傍に加熱しつつ、母液を噴霧する。すると、噴霧の過程において有機溶媒が蒸発して除去されるため、その固形分が分離された状態でスプレードライヤーから排出される。その際、表面張力の影響を受け、この固形分は球状の粒子(粉体)となる。したがって、このようにして形成した球状粒子を、本発明における母材とする。
このようにして形成した母材の大部分または全部を、本発明では長期に亘って保管(保存)する。保管方法としては、特に限定されないものの、吸湿を防止するため、真空中や気密された乾燥雰囲気、窒素雰囲気(不活性雰囲気)などで保管するのが好ましい。このように、液分を除去した固形分のみの状態で保管しておくと、母材中に含まれる前記各ゾルゲル原料溶液中の固形分の縮重合反応等の化学反応の進行を実質的に停止させることができる。したがって、長期に亘って保管(保存)しておいても、強誘電体の前駆体材料としてのライフを保持することができる。
なお、形成した母材の一部については、保管することなく、後述するように小分けしてそのまま用いてもよい。
次いで、所定期間保管した母材について、これを強誘電体膜の製造に直接供する際には、その製造に必要な量の母材を、保管した前記母材から小分けし、小分け材(第1の粉体)とする(ST4)。なお、前記母材から小分けした残りが、本発明における第2の粉体となる。前記の小分けは、単に秤量を行って母材から分離することで行うことができる。その際、母材を構成する各粒子(粉体)は、PZTNについての金属比が所望比に調整されているので、この小分け時に生じる秤量誤差は、得られる強誘電体膜の特性に影響を与えることはない。
次いで、得られた小分け材に有機溶媒を加えて混合し、有機溶媒中に小分け材を溶解し又は分散させることにより、小分け溶液(溶液)を作製する(ST5)。有機溶媒としては、前記したn−ブタノールが好適に用いられ、したがって本実施形態ではn−ブタノールを用いる。加えるn−ブタノール(有機溶媒)の量については、形成する小分け溶液中の固形分濃度や、得られる小分け溶液の粘度を考慮して決定する。特に粘度については、後述する小分け溶液の塗布をどのような塗布法で実施するかによって決定する。
このようにして小分け溶液を作製したら、別の工程で用意した導電膜(第1の導電膜)上に塗布し(ST6)、さらに塗布した小分け溶液を熱処理して強誘電体膜を形成する(ST7)。塗布法としては、スピンコート法が一般に用いられるが、ロールコータ法やインクジェット法等の液滴吐出法など、種々の湿式塗布法が採用可能である。また、熱処理については、前処理として例えば120℃〜400℃程度の温度で乾燥・脱脂した後、酸素含有雰囲気下にて450℃〜650℃の温度範囲で加熱することで強誘電体膜を得る。酸素含有雰囲気下での450℃〜650℃の温度範囲での加熱(熱処理)については、ランプを用いた1分から5分程度の高速昇温加熱処理(RTA処理)が好適に用いられ、このような高速昇温加熱処理により、得られる強誘電体膜を(111)配向で良好に結晶化させることができる。
なお、作製した母材については、全部を消費するまで、強誘電体膜の製造工程ごと(製造バッチごと)に、図1に示したST4からST7を繰り返し、使用する。
したがって、このような強誘電体膜の製造方法にあっては、使用する材料溶液(小分け溶液)間で金属組成比(例えばPb組成比)にバラツキがなく、もちろん、Pb組成比などが最適範囲となるようにこの材料溶液(小分け溶液)を形成するので、材料溶液のバラツキに起因する強誘電体膜の特性バラツキを防止し、リーク電流や疲労特性などについての強誘電体特性が良好な強誘電体膜を形成することができる。また、大量に母材を作製した後、長期に亘って保管(保存)しておいても、強誘電体の前駆体材料としてのライフを保持することができることから、形成する強誘電体膜の強誘電体特性をより良好にすることができる。
また、このようにして得られた強誘電体膜は、製造工程(製造バッチ)間でバラツキがなく、しかも強誘電体特性が十分に良好なものとなる。
なお、前記実施形態では、ABO型で示されるペロブスカイト型の結晶構造を有した化合物をPb(Zr,Ti,Nb)O(PZTN)とし、したがって強誘電体膜をPZTNで製造するようにしたが、本発明はこれに限定されることなく、前記化合物をPb(Zr,Ti)O(PZT)としてもよい。その場合には、母液の出発原料となるゾルゲル原料溶液として、前記の第1のゾルゲル原料溶液と第2のゾルゲル原料溶液とのみを用いればよい。
(強誘電体メモリ)
次に、このような強誘電体膜の製造方法を含む、強誘電体メモリ(以下、強誘電体メモリ装置と記す)の製造方法について説明する。
図2は、本発明の強誘電体メモリの製造方法で得られる強誘電体メモリ装置の一例を模式的に示す拡大断面図であり、図2において符号1は強誘電体メモリ装置、3は強誘電体キャパシタである。強誘電体メモリ装置1は、強誘電体キャパシタを備えたスタック構造のもので、図2に示すように、半導体基板2と、半導体基板2上に形成された強誘電体キャパシタ3と、この強誘電体キャパシタ3の駆動素子となるスイッチングトランジスタ(以下、トランジスタと記す)4とを備えて構成されたものである。
半導体基板2は、単結晶シリコン(Si)からなるもので、その上面側にはシリコン酸化物(SiOx)等からなる層間絶縁膜5が形成されている。そして、層間絶縁膜5のうち後述する第2不純物領域層24と対応する領域には、層間絶縁膜5を貫通するコンタクトホール5Aが形成されており、このコンタクトホール5A内には、プラグ6が埋設されている。
プラグ6は、コンタクトホール5A内に充填された導電材料によって形成されたもので、例えばタングステン(W)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、ニッケル(Ni)などの高融点金属からなっている。中でも、タングステン(W)が特に好適とされ、したがって本実施形態ではタングステンが用いられている。
強誘電体キャパシタ3は、層間絶縁膜5及びプラグ6上に形成されたバリア層11と、バリア層11上に積層された下部電極12と、下部電極12上に積層された強誘電体膜13と、強誘電体膜13上に積層された上部電極14とを備えて構成されたものである。
バリア層11は、プラグ6に導通する導電性のもので、結晶質を含み、かつ酸素バリア性を有する材料からなり、例えばTiAlN、TiAl、TiSiN、TiN、TaN、TaSiNなどによって形成されている。本実施形態では、その結晶質が(111)配向を有するTiAlNによって形成されている。
下部電極12は、例えばIr(イリジウム)、Pt(白金)、Ru(ルテニウム)、Rh(ロジウム)、Pd(パラジウム)、Os(オスミウム)のうちから少なくとも1種またはこれらの合金あるいはこれらの酸化物からなっている。ここで、下部電極12は、IrまたはPtからなっているのが好ましい。これらIrやPtは、(111)自己配向性が強く、したがって前記の(111)配向を有するバリア層11上に形成されることにより、より良好に(111)配向するからである。
すなわち、下部電極12が結晶質である場合には、下部電極12の結晶配向とバリア層11の結晶配向とが互いに接触する界面において、エピタキシャルの方位関係になるのが好ましい。このとき、下部電極12の結晶配向と強誘電体膜13の結晶配向との間も、互いに接触する界面においてエピタキシャルの方位関係になるのが好ましい。
例えば、バリア層11が立方晶系に属してその結晶配向が前記したように(111)面配向である場合、あるいは、バリア層11が六方晶系に属してその結晶配向が(001)面配向である場合、下部電極12の結晶配向が(111)配向であるのが好ましい。このようにすれば、下部電極12上に強誘電体膜13を形成する際、強誘電体膜13の結晶構造を正方晶とし、その結晶配向を(111)配向にするのが容易になる。
なお、下部電極12としては、下地であるバリア層11の(111)配向を反映して良好に(111)配向するものであれば、IrやPt以外の単層膜であっても、積層した多層膜であってもよい。多層膜としては、Ir、IrOx、Ptを前記バリア層11側からこの順に積層してなるものが好適とされ、本実施形態では、この多層膜(積層膜)が下部電極12として採用されている。
強誘電体膜13は、前述した本発明に係る強誘電体膜であって、Pb(Zr,Ti,Nb)O(PZTN)で示されるペロブスカイト型の結晶構造を有した化合物からなっている。このPZTNでは、NbがTiとほぼ同じサイズ(イオン半径が近く、原子半径は同一である。)で、重さが2倍あり、格子振動による原子間の衝突によっても格子から原子が抜けにくくなっている。また、原子価は、+5価で安定であり、たとえPbが抜けても、Nb5+によりPb抜けの価数を補うことができる。また結晶化時に、Pb抜けが発生したとしても、サイズの大きなOが抜けるより、サイズの小さなNbが入る方が容易である。また、Nbは+4価も存在するため、Ti4+の代わりに十分機能するものとなる。さらに、実際にはNbは共有結合性が非常に強く、Pbも抜け難くなっていると考えられる。
したがって、熱処理による強誘電体膜の形成時に、PZTでは結晶からPbが抜け易くなっているものの、Nbが添加されていることにより、このようなPb抜けが抑制されたものとなっている。
なお、この強誘電体膜13は、前述したように溶液法で形成されている。
上部電極14は、前記した下部電極12と同様の材料や、Al(アルミニウム)、Ag(銀)、Ni(ニッケル)などからなっている。また、この上部電極14は、単層膜であっても、積層した多層膜であってもよく、特に、PtとIrOxとIrとの多層膜からなっているのが好ましい。
トランジスタ4は、半導体基板2の表面に部分的に形成されたゲート絶縁層21と、ゲート絶縁層21上に形成されたゲート導電層22と、半導体基板2の表層に形成されたソース/ドレイン領域である第1及び第2不純物領域層23、24とを備えて形成されたものである。そして、このトランジスタ4は、第2不純物領域層24上に形成されたプラグ6、バリア層11を介して前記強誘電体キャパシタ3の下部電極12側に導通している。
また、トランジスタ4は、半導体基板2に間隔をおいて複数形成されており、隣接する他のトランジスタ4との間に素子分離領域25が設けられたことにより、互いに絶縁され分離されている。
このような構成の強誘電体メモリ装置1を製造するには、まず、従来と同様にして、半導体基板2の表層に第1及び第2不純物領域層23、24を形成すると共に半導体基板2上にトランジスタ4や層間絶縁膜5を形成する。そして、図3(a)に示すように層間絶縁膜5にコンタクトホールを形成し、このコンタクトホール内に導電材料として例えばWを充填することにより、プラグ6を形成する。
次に、図3(b)に示すように層間絶縁膜5及びプラグ6上にTiAlNからなるバリア層11を、例えばスパッタ法によって形成する。このバリア層11の形成では、前述したように結晶質を有するTiAlNによって形成するので、バリア層11を(111)の面方位に配向させることができる。
次いで、図3(c)に示すようにバリア層11上に下部電極膜(第1の導電膜)17を形成する。本実施形態では、この下部電極膜17を、例えばスパッタ法によってIr(イリジウム)とIrO等のIrOxとPtとをこの順に成膜し、Ir層17aとIrOx層17bとPt層17cとを積層することで形成する。このようにして下部電極膜17を形成すると、下部電極膜17の結晶性が良好になると共に、バリア層11の結晶配向が下部電極膜17に反映され、これにより下部電極膜17の結晶配向が、バリア層11と同様の(111)面配向となる。
次いで、図4(a)に示すように下部電極膜17上に、溶液法によって強誘電体材料層18を形成する。この溶液法では、前記の強誘電体膜の製造方法で述べたように、予め大量に作製した母液から母材を作製し、保管しておいたものの一部を小分けし、さらに溶剤を加えて作製した小分け溶液を用いて行う。すなわち、導電膜である前記の下部電極膜17上に小分け溶液をスピンコート法等によって塗布し、これによって強誘電体材料層18を形成する。
その後、形成した強誘電体材料層(小分け溶液層)18を120℃〜400℃程度の温度で乾燥・脱脂する。続いて、酸素含有雰囲気下にて450℃〜700℃の温度範囲、本実施形態ではランプを用いて650℃で1分程度高速昇温加熱処理(RTA処理)し、結晶化させることにより、図4(b)に示すように下部電極膜17上に厚さ120nm程度の強誘電体膜13を形成する。
このようにして強誘電体膜13を形成すると、その結晶構造が成膜時の小分け溶液中の金属元素比によって規定されるものとなり、下部電極膜17上においてPt層17cの(111)配向が反映されて良好に(111)優先配向する。
次いで、図4(c)に示すように、強誘電体膜13上に上部電極膜(第2の導電膜)19を形成する。本実施形態では、スパッタ法等によってPtを成膜し、Pt層19aを形成する。そして、ランプ等による回復アニールを行った後、スパッタ法等によってPt層19a上にさらにIrO等のIrOxとIrとをこの順に成膜し、IrOx層19bとIr層19cとを積層する。
その後、上部電極膜19上にレジスト層(図示せず)を形成し、さらにこれを露光・現像して所定形状にパターニングする。そして、得られたレジストパターン(図示せず)をマスクにして、前記上部電極膜19、強誘電体膜13、下地電極膜17、及びバリア層11を順次エッチングすることにより、図1に示した強誘電体キャパシタ3を得る。なお、上部電極膜19はパターニングされたことによって上部電極14となり、下部電極膜17はパターニングされたことによって下部電極12となる。
このような強誘電体キャパシタ3を形成したら、さらにこれ覆って層間絶縁膜(図示せず)を形成し、その上に上部配線等(図示せず)を形成することにより、強誘電体メモリ装置1を得る。
このようにして得られた強誘電体メモリ装置1にあっては、その強誘電体膜13を、前述した本発明の強誘電体膜の製造方法によって製造しているので、強誘電体膜13が製造工程(製造バッチ)間でバラツキがなく、しかも強誘電体特性が十分に良好なものとなっていることから、メモリ特性が良好なものとなる。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、前記実施形態では、上部電極膜19、強誘電体材料層18、下部電極膜17のエッチングの際に、マスクとしてレジストパターンを用いたが、無機材料からなるハードマスクを併用するようにしてもよい。
また、強誘電体キャパシタ3については、その側面や上面を覆ってアルミナ(Al)等の絶縁性水素バリアを設けてもよい。
本発明に係る強誘電体膜の製造方法を説明するフローチャートである。 本発明に係る強誘電体メモリの概略構成図である。 (a)〜(c)は図2の強誘電体メモリの製造工程説明図である。 (a)〜(c)は図2の強誘電体メモリの製造工程説明図である。
符号の説明
1…強誘電体メモリ(強誘電体メモリ装置)、2…半導体基板、3…強誘電体キャパシタ、4…スイッチングトランジスタ、6…プラグ、11…バリア層、12…下部電極、13…強誘電体膜、14…上部電極、17…下部電極膜、18…強誘電体材料膜、19…上部電極膜

Claims (7)

  1. ゾルゲル溶液を準備する工程と、
    前記ゾルゲル溶液から溶媒を除去することにより、紛体を得る工程と、
    前記紛体を少なくとも第1の紛体及び第2の粉体に分ける工程と、
    前記第1の紛体を用いて溶液を得る工程と、
    前記溶液を第1の導電膜上に塗布する工程と、
    前記第1の導電膜上の前記溶液を熱処理して、強誘電体膜を形成する工程と、を含むことを特徴とする強誘電体メモリの製造方法。
  2. 請求項1において、
    前記ゾルゲル溶液を準備する工程は、
    Pb及びZrを含む第1のゾルゲル溶液を準備する工程と、
    Pb及びTiを含む第2のゾルゲル溶液を準備する工程と、
    前記第1のゾルゲル溶液と前記第2のゾルゲル溶液とを混合することにより、前記ゾルゲル溶液を得る工程と、を含むことを特徴とする強誘電体メモリの製造方法。
  3. 請求項1において、
    前記ゾルゲル溶液を準備する工程は、
    Pb及びZrを含む第1のゾルゲル溶液を準備する工程と、
    Pb及びTiを含む第2のゾルゲル溶液を準備する工程と、
    Pb及びNbを含む第3のゾルゲル溶液を準備する工程と、
    前記第1のゾルゲル溶液と前記第2のゾルゲル溶液と前記第3のゾルゲル溶液とを混合することにより、前記ゾルゲル溶液を得る工程と、を含むことを特徴とする強誘電体メモリの製造方法。
  4. 請求項1〜3のいずれかにおいて、
    前記粉体を得る工程は、噴霧乾燥法を用いることを特徴とする強誘電体メモリの製造方法。
  5. 請求項1〜4のいずれかにおいて、
    前記強誘電体膜上に第2の導電膜を形成する工程を含むことを特徴とする強誘電体メモリの製造方法。
  6. 請求項1〜5のいずれかにおいて、
    前記第1の導電膜は、イリジウム、イリジウム酸化物及び白金の少なくとも1つを含み、
    前記強誘電体膜は、PZT又はPZTNを含み、
    前記第2の導電膜は、イリジウム、イリジウム酸化物及び白金の少なくとも1つを含むことを特徴とする強誘電体メモリの製造方法。
  7. ゾルゲル溶液を準備する工程と、
    前記ゾルゲル溶液から溶媒を除去することにより、紛体を得る工程と、
    前記紛体を少なくとも第1の紛体及び第2の粉体に分ける工程と、
    前記第1の紛体を用いて第1の溶液を得る工程と、
    前記第1の溶液を第1のウエハに形成された第1の導電膜上に塗布する工程と、
    前記第1の導電膜上の前記第1の溶液を熱処理して、第1の強誘電体膜を形成する工程と、
    前記第2の紛体を用いて第1の溶液を得る工程と、
    前記第2の溶液を第2のウエハに形成された第1の導電膜上に塗布する工程と、
    前記第2の導電膜上の前記第2の溶液を熱処理して、第2の強誘電体膜を形成する工程と、を含むことを特徴とする強誘電体メモリの製造方法。
JP2008007851A 2008-01-17 2008-01-17 強誘電体メモリの製造方法 Withdrawn JP2009170695A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008007851A JP2009170695A (ja) 2008-01-17 2008-01-17 強誘電体メモリの製造方法
US12/354,861 US20090186150A1 (en) 2008-01-17 2009-01-16 Method for manufacturing ferroelectric memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007851A JP2009170695A (ja) 2008-01-17 2008-01-17 強誘電体メモリの製造方法

Publications (1)

Publication Number Publication Date
JP2009170695A true JP2009170695A (ja) 2009-07-30

Family

ID=40876700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007851A Withdrawn JP2009170695A (ja) 2008-01-17 2008-01-17 強誘電体メモリの製造方法

Country Status (2)

Country Link
US (1) US20090186150A1 (ja)
JP (1) JP2009170695A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2645440A2 (en) 2012-03-30 2013-10-02 Mitsubishi Materials Corporation PZT-Based ferroelectric thin film and method of manufacturing the same
EP2645439A2 (en) 2012-03-30 2013-10-02 Mitsubishi Materials Corporation PZT-Based ferroelectric thin film and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460877B2 (en) * 2016-05-27 2019-10-29 Tdk Corporation Thin-film capacitor including groove portions
KR20180056030A (ko) * 2016-11-18 2018-05-28 삼성전기주식회사 박막 커패시터

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01249629A (ja) * 1988-03-30 1989-10-04 Japan Synthetic Rubber Co Ltd 鉛系複合酸化物前駆体組成物
JPH02229722A (ja) * 1989-03-02 1990-09-12 Agency Of Ind Science & Technol 噴霧乾燥法による酸化物微粒子の合成法
JPH07502149A (ja) * 1991-12-13 1995-03-02 サイメトリックス コーポレイション 集積回路の製造方法
JPH10261823A (ja) * 1997-03-21 1998-09-29 Citizen Watch Co Ltd 強誘電体作製方法
JPH11116395A (ja) * 1997-10-20 1999-04-27 Ube Ind Ltd 複合チタン酸化物用前駆体粒子
JP2000119020A (ja) * 1998-10-14 2000-04-25 Mitsubishi Materials Corp 強誘電体薄膜の成膜用原料溶液および成膜方法
JP2002293623A (ja) * 2001-03-30 2002-10-09 Univ Kansai チタン酸ジルコン酸鉛系複合ペロブスカイト膜の形成方法
JP2003095651A (ja) * 2001-09-21 2003-04-03 Ricoh Co Ltd 誘電体膜形成用前駆体ゾル、前駆体ゾルの調製方法、誘電体膜、及び誘電体膜の形成方法
JP2004091310A (ja) * 2002-07-12 2004-03-25 Yamajiyu Ceramics:Kk ニオブ酸リチウム薄膜作製用ニオブ酸リチウム前駆体粒子、その製造方法、ニオブ酸リチウム薄膜作製用ニオブ酸リチウム前駆体溶液、およびニオブ酸リチウム薄膜の作製方法
JP2005031194A (ja) * 2003-07-08 2005-02-03 Canon Inc 光走査装置及びそれを用いた画像形成装置
JP2006076842A (ja) * 2004-09-10 2006-03-23 Nissan Chem Ind Ltd チタン酸ジルコン酸鉛系強誘電体前駆物質及びその製造法
JP2006100337A (ja) * 2004-09-28 2006-04-13 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法
JP2006151785A (ja) * 2004-05-31 2006-06-15 Seiko Epson Corp 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
JP2006339420A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 強誘電体層の製造方法および電子機器の製造方法
JP2007063599A (ja) * 2005-08-30 2007-03-15 Seiko Epson Corp 絶縁性ターゲット材料、絶縁性ターゲット材料の製造方法、絶縁性複合酸化物膜およびデバイス
JP2007201243A (ja) * 2006-01-27 2007-08-09 Seiko Epson Corp 半導体装置の製造方法
JP2007326893A (ja) * 2006-06-06 2007-12-20 Konica Minolta Holdings Inc 塗布液及びpzt膜の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798680B2 (ja) * 1989-11-13 1995-10-25 堺化学工業株式会社 鉛系ペロブスカイト型セラミックスの原料粉末の製造方法
US5384294A (en) * 1993-11-30 1995-01-24 The United States Of America As Represented By The Secretary Of The Air Force Sol-gel derived lead oxide containing ceramics
SG107103A1 (en) * 2002-05-24 2004-11-29 Ntu Ventures Private Ltd Process for producing nanocrystalline composites
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01249629A (ja) * 1988-03-30 1989-10-04 Japan Synthetic Rubber Co Ltd 鉛系複合酸化物前駆体組成物
JPH02229722A (ja) * 1989-03-02 1990-09-12 Agency Of Ind Science & Technol 噴霧乾燥法による酸化物微粒子の合成法
JPH07502149A (ja) * 1991-12-13 1995-03-02 サイメトリックス コーポレイション 集積回路の製造方法
JPH10261823A (ja) * 1997-03-21 1998-09-29 Citizen Watch Co Ltd 強誘電体作製方法
JPH11116395A (ja) * 1997-10-20 1999-04-27 Ube Ind Ltd 複合チタン酸化物用前駆体粒子
JP2000119020A (ja) * 1998-10-14 2000-04-25 Mitsubishi Materials Corp 強誘電体薄膜の成膜用原料溶液および成膜方法
JP2002293623A (ja) * 2001-03-30 2002-10-09 Univ Kansai チタン酸ジルコン酸鉛系複合ペロブスカイト膜の形成方法
JP2003095651A (ja) * 2001-09-21 2003-04-03 Ricoh Co Ltd 誘電体膜形成用前駆体ゾル、前駆体ゾルの調製方法、誘電体膜、及び誘電体膜の形成方法
JP2004091310A (ja) * 2002-07-12 2004-03-25 Yamajiyu Ceramics:Kk ニオブ酸リチウム薄膜作製用ニオブ酸リチウム前駆体粒子、その製造方法、ニオブ酸リチウム薄膜作製用ニオブ酸リチウム前駆体溶液、およびニオブ酸リチウム薄膜の作製方法
JP2005031194A (ja) * 2003-07-08 2005-02-03 Canon Inc 光走査装置及びそれを用いた画像形成装置
JP2006151785A (ja) * 2004-05-31 2006-06-15 Seiko Epson Corp 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
JP2006076842A (ja) * 2004-09-10 2006-03-23 Nissan Chem Ind Ltd チタン酸ジルコン酸鉛系強誘電体前駆物質及びその製造法
JP2006100337A (ja) * 2004-09-28 2006-04-13 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法
JP2006339420A (ja) * 2005-06-02 2006-12-14 Seiko Epson Corp 強誘電体層の製造方法および電子機器の製造方法
JP2007063599A (ja) * 2005-08-30 2007-03-15 Seiko Epson Corp 絶縁性ターゲット材料、絶縁性ターゲット材料の製造方法、絶縁性複合酸化物膜およびデバイス
JP2007201243A (ja) * 2006-01-27 2007-08-09 Seiko Epson Corp 半導体装置の製造方法
JP2007326893A (ja) * 2006-06-06 2007-12-20 Konica Minolta Holdings Inc 塗布液及びpzt膜の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2645440A2 (en) 2012-03-30 2013-10-02 Mitsubishi Materials Corporation PZT-Based ferroelectric thin film and method of manufacturing the same
EP2645439A2 (en) 2012-03-30 2013-10-02 Mitsubishi Materials Corporation PZT-Based ferroelectric thin film and method of manufacturing the same
US9059406B2 (en) 2012-03-30 2015-06-16 Mitsubishi Materials Corporation PZT-based ferroelectric thin film and method of manufacturing the same

Also Published As

Publication number Publication date
US20090186150A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
KR101101566B1 (ko) 반도체 장치 및 그 제조 방법
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
KR19980703182A (ko) 성층 초격자 재료 및 이를 포함하는 전자 소자 제조를 위한저온 처리
US20050287735A1 (en) Semiconductor storage device and method of manufacturing the same
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
US20070278545A1 (en) Ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory
JP2007088147A (ja) 半導体装置およびその製造方法
JP2009170695A (ja) 強誘電体メモリの製造方法
JP4438963B2 (ja) 強誘電体キャパシタ
JP2007287915A (ja) 強誘電体メモリ装置の製造方法
KR20090012666A (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체커패시터의 제조 방법
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
JP4416230B2 (ja) 電子装置の製造方法
JP2008028114A (ja) 誘電体キャパシタ
JP3294214B2 (ja) 薄膜キャパシタ
JP3363091B2 (ja) 誘電体メモリの製造方法
JP3366212B2 (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JP2009170696A (ja) 強誘電体メモリ装置とその製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
JPH11186510A (ja) 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
JP2004023041A (ja) 半導体装置および半導体装置の製造方法
JP4803407B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100827