JP4416230B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4416230B2
JP4416230B2 JP32314799A JP32314799A JP4416230B2 JP 4416230 B2 JP4416230 B2 JP 4416230B2 JP 32314799 A JP32314799 A JP 32314799A JP 32314799 A JP32314799 A JP 32314799A JP 4416230 B2 JP4416230 B2 JP 4416230B2
Authority
JP
Japan
Prior art keywords
film
ferroelectric
ferroelectric film
etching
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32314799A
Other languages
English (en)
Other versions
JP2001144067A (ja
Inventor
ジェフリー スコット クロス
峰春 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32314799A priority Critical patent/JP4416230B2/ja
Publication of JP2001144067A publication Critical patent/JP2001144067A/ja
Application granted granted Critical
Publication of JP4416230B2 publication Critical patent/JP4416230B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、一般に、ウェットエッチングによる強誘電体膜の製造方法に関する。より詳細には、本発明は電極上の強誘電体膜を希酸によりウェットエッチングすることにより強誘電体膜の表層を除去することを特徴とする強誘電体膜の製造方法およびそれにより得られた強誘電体膜を含む電子装置の製造方法に関する。
【0002】
【従来の技術】
現在、コンピュータの主記憶装置は、規模の大小を問わず、ダイナミックRAM(DRAM)やスタティックRAM(SRAM)等の揮発性メモリーによって構成されている。揮発性メモリーは、電源を供給している期間のみデータを保持することができるが、電源の供給を停止すると記憶されているデータは消失してしまう。これに対して、自由に書換えが可能で、かつ、電源の供給を停止してもデータが消失しない不揮発性メモリーとして、強誘電体を用いたFeRAMが注目されている。FeRAMは、不揮発性メモリーであることに加えて、電力消費量が少なく、高集積化が可能であるという長所を有する。さらに、書換え可能回数の飛躍的な向上により、既存のメモリーの置き換え、或いは、ICカード等の新たな分野での応用が期待されている。
【0003】
通常のFeRAMセルは、電極/強誘電体/電極からなる平面構造を有する。強誘電体膜には、残留分極が大きく、抗電界の小さい角形比に優れたヒステリシスを持ち、繰り返しパルスを加えても分極が劣化しない優れた疲労特性を有することが要求される。この不揮発性FeRAMデバイスの中心部をなす強誘電体キャパシタには、Pb(Zr,Ti)O3 「PZT」もしくは(Pb,La)(Zr,Ti)O3 「PLZT」(以下において、「PLZT」を含めて「PZT」とも呼ぶ)、BaSrTiO3 「BST」またはSrBiTa(Nb)O9 「SBT」のようなペロブスカイト構造の材料が用いられている。FeRAMキャパシタ(以下において、FeCapとも呼ぶ)中の上部電極および下部電極(それぞれ、TELまたはBEL)としては、Pt、IrまたはIrOx が用いられ、或いは、SrRuO3 (SRO)、LaNiO3 または(La,Sr)CoO3 のようなペロブスカイト構造の電極が用いられる。
【0004】
FeRAMの集積化において、FeCapをパターン化するためにドライエッチングが現在広く使用されている。しかしながら、ドライエッチングはプラズマを用い、そして強誘電体膜はClまたはF含有気体のイオン衝突を受け、その為、強誘電体材料のペロブスカイト結晶構造が損傷を受け、膜表面の組成が変わり、強誘電特性が低下するという問題が生じることが知られている。また、ドライエッチングでは強誘電体膜表面が粗くなり、電極膜の付着性が低下し、また、特に膜厚を薄くしたときには、粗さにより生じる膜の薄い部分が絶縁破壊を起こすという問題がある。最近、サムソン(Samsung) は、Int. Symp. Ferroelectrics. Colorado Springs, USA (1999年3 月3 日) において、PZTキャパシタの側壁のドライエッチング損傷部がウェットエッチングにより除去でき、その為、ウェットエッチングの後の強誘電特性が改良されることを報告している。しかしながら、ウェットエッチング法の詳細に関しては報告されていない。
【0005】
別個の研究として、Y. Fujisawa らは、Appl. Surf. Sci. 108, 365- 369 (1997) において、PZT膜の表面結晶性は空気への暴露時に劣化することが報告されており、また、この表面劣化の原因は空気中の湿分とPZTとの反応によるものであることが報告されている。この文献によると、65wt%濃硝酸によるウェットエッチングにより、膜の劣化部が膜結晶構造に損傷を与えずに除去されうることが分かっている。しかしながら、濃硝酸は高価であるとともに、特に酸をこぼした場合等の安全面に問題がある。
【0006】
一方、PZTをベースとするFeCapでは、パイロクロア相(Pb2 Ti2 7-x )のような二次相を最小限にしまたはそれを無くすことが重要である。このような二次相はキャパシタの信頼性およびその性能を低下させる要因となるからである。例えば、ゾル−ゲル法として知られるスピンコーティング法では、一般に、Pb、ZrおよびTiを含む有機金属プリカーサをスピンコーティングし、それを特定の温度で熱分解し、さらに特定の熱処理温度で結晶化させることにより、PZTが得られるが、この時、Pbが蒸発して欠損し、膜表面付近においてパイロクロア相が形成される。この為、PZTがペロブスカイト相結晶となり、パイロクロア相のような二次相が形成しないように、PZTプリカーサ中に過剰のPbを添加することが知られている。しかしながら、Pbの量が多すぎると、FeCapのリークが生じる。また、Pbの量が少なすぎると、熱処理の間に表面層にパイロクロア相が生じる。このパイロクロア相は強誘電材料でなく、それ故、表面層にこの相があるとFeCapの性能が低下する。現在のところ、多量のパイロクロア相がPZT膜表面に存在するときには、それを除去する方法が知られていないので、Si基板を含む電子装置全体を廃棄せねばならないという問題がある。
【0007】
上記のようなスピンコーティング法による強誘電体膜の形成において、最適な膜を形成するためのパラメータとしてスピン速度、有機金属プリカーサ溶液の濃度および熱分解温度等があるが、ある膜厚に対して設定したこれらのパラメータの最適条件は異なる膜厚に対しては適用することができない。即ち、それぞれの所望の膜厚に対してはパラメータの最適条件をそれぞれ設定しなければならず、このようなプロセスは煩雑でありかつ困難であり、従って、強誘電体膜の膜厚を自由に制御することは非常に困難である。
【0008】
また、現在のところFeRAMのような電子装置の操作電圧は5Vで操作されているが、より低い電圧、例えば、3V以下で操作可能な電子装置も望まれている。この為には、強誘電体膜をさらに薄膜化する必要がある。膜厚が小さいときには、特に膜表面の滑らかさが特に重要である。というのは、表面が粗いと、膜の薄い部分で絶縁破壊を起こすという問題が生じるからである。
【0009】
【発明が解決しようとする課題】
上記の観点から、強誘電体膜の表面に形成されたパイロクロア相のような二次相を効果的に除去し、あるいは、強誘電体膜の表面の滑らかさを保持しながら膜厚を所望に調整することができる安全でかつ安価な方法が望まれる。
【0010】
【課題を解決するための手段】
本発明によると、パイロクロア相を含む二次相を表面に有する強誘電体膜を形成する工程と、水と、0.01〜0.04wt%のフッ酸と0.05〜0.4wt%の硝酸と、不可避不純物とからなる希酸水溶液、もしくは水と、0.01wt%のフッ酸と0.05wt%の塩酸と、不可避不純物とからなる希酸水溶液を用いたウェットエッチングにより前記二次相を除去して、前記強誘電体膜を露出する工程と、前記露出した強誘電体膜上に電極膜を形成する工程とを有する電子装置の製造方法が提供される。
また、上記希酸水溶液が15重量%以下の濃度の硝酸、フッ酸、リン酸、硫酸および塩酸並びにそれらの組み合わせからなる群より選ばれる鉱酸の水溶液である、電子装置の製造方法が提供される。
さらに、上記強誘電体膜を形成する工程は、有機金属プリカーサを基板上にスピンコーティングする工程と、前記有機金属プリカーサの有機成分を熱分解により除去した後、熱処理を行いながら前記基板上に前記強誘電体膜を結晶成長させる工程とを含む、電子装置の製造方法が提供される。
【0011】
【発明の実施の形態】
図1は、FeCapの断面図を示しており、基板(1)上に下部電極(2)/強誘電体(3)/上部電極(4)からなる平面構造を有する。このような構造は、本発明の方法により下記の通りに製造される。
【0012】
本発明の方法に用いられる強誘電体として、Pb、Zr、Ti、Sr、BaまたはBiから選ばれる元素に、必要に応じてCa、Sr、La、TaまたはNbのようなドーパントを含む酸化物強誘電体が考えられる。ドーパントが含まれるならば、それは、一般に、10重量%以下の量で含まれる。具体的な例としては、Pb(Zr,Ti)O3 (PZT)もしくは(Pb,La)(Zr,Ti)O3 (PLZT)、BaSrTiO3 (BST)またはSrBiTa(Nb)O9 (SBT)膜が挙げられる。このような強誘電体の膜は、例えば、金属有機プリカーサの化学溶液付着法(CSD)によるゾル−ゲル法、スパッタリング法または化学蒸着法(CVD)により調製することができる。
【0013】
ゾル−ゲル法であるスピンコーティング法においては、適切な濃度のPb、ZrまたはTiのカチオンような適切な金属を含む有機金属プリカーサ溶液を、電極がコーティングされた基板にスピンコーティングにより塗布することにより、均質な膜を形成し、その後に、有機成分を熱分解により除去し、さらに熱処理して結晶成長させることにより強誘電体膜が形成される。膜厚は一般的には有機金属プリカーサ溶液の濃度およびスピン速度により制御することができる。即ち、プリカーサ溶液の濃度が低いほど、また、スピン速度が高いほど、薄い膜を得ることができる。しかしながら、良好な膜を得るためには幾つかのパラメータが存在し、最適な膜を得ることは実際には必ずしも容易ではない。従って、下記に示すように、特定の膜厚に対して最適なパラメータを決定することが必要である。
【0014】
有機金属プリカーサ溶液の溶媒としては2−メトキシエタノールを用いることができ、そしてプリカーサの一般的な濃度範囲は10〜30重量%である。これより低い濃度であると、膜厚は低くなりすぎ、高すぎるとスピンコートできないことがあるからである。また、スピン速度は適度な膜厚と均一な分布を得ることができる速度であり、一般に2000rpm〜5000rpmである。スピン速度を上げると、より薄い膜が形成されるが、より薄い膜では、表面のパイロクロア相含有率が高くなり、リーク電流が増加し、この為、強誘電性が低下することがあるので注意を要する。この為、下記に示す通り、ある程度の膜厚を有するより良質な膜を形成し、それを本発明の方法によりエッチングして薄膜化することにより良質の強誘電体を得ることができる。
【0015】
ある厚さの膜を形成するための最適条件を得るためのパラメータとしては、上記の有機金属プリカーサ溶液の濃度およびスピン速度に加えて、スピンコーティングされたプリカーサ中の有機成分を熱分解するときの熱分解温度および熱分解時間、並びに、結晶成長のための熱処理の温度および時間が挙げられる。熱分解は有機物が分解する250℃〜450℃で1〜30分間行われる。熱分解は分解された有機分をCO2 およびH2 Oとして除去するために酸素雰囲気下に行う。また、熱処理はPZT等の強誘電体膜の結晶化に必要な温度である500〜800℃で1〜60分間行う。熱処理はPZT等の酸化物強誘電体膜からの酸素欠損を防止するために酸素雰囲気下に行う。
【0016】
スピンコーティングによりある所望の厚さの膜を形成しようとするときに、最適な膜を形成するために上記パラメータを最適化する必要がある。ある膜厚に対して設定したこれらのパラメータの最適条件は異なる膜厚に対しては適用することができない。従って、従来のスピンコーティング法では、それぞれの所望の膜厚に対してはパラメータの最適条件をそれぞれ設定しなければならならず、強誘電体膜の膜厚を自由に制御することは非常に困難であった。しかしながら、本発明の方法によると、下記の通りに非常に容易に膜厚を制御することができる。例えば、所定の厚さの膜を形成するために最適なプリカーサ溶液濃度およびスピンコーティング速度を調べ、この条件でプリカーサ溶液を電極上にスピンコーティングにより塗布することにより均質な膜を形成し、その後、有機成分を熱分解により除去する。この工程を1回以上繰り返して、所望の厚さよりも若干厚い膜とする。さらに熱処理して結晶成長させた後に、本発明の方法により処理することにより、膜厚に応じてパラメータを変化させることなく、容易に所望の厚さとすることができる。
【0017】
例えば、具体的な例として、PZT膜の場合には、15wt%のPZTプリカーサ溶液を3000rpmで15秒間スピンコーティングし、その後、有機金属プリカーサの熱分解を350℃で2分間行うことにより、約75nmの厚さの膜を形成することができる。この工程を、例えば、3回繰り返し、その後に、さらに、700℃で1分間熱処理を行うことにより約225nmの強誘電体膜を形成することができる。このように形成された膜を本発明の方法によりエッチングすることにより非常に滑らかな強誘電体膜表面を有する所望の厚さの強誘電体膜を製造することができる。さらに、本発明の方法では、強誘電体膜の厚さを低電圧で操作可能にするために絶縁破壊等の問題が生じない範囲でできる限り薄くすることが可能となり、例えば、3V以下で操作可能である150nm以下にすることが容易にできる。
【0018】
電極膜上に形成された強誘電体膜は本発明の方法により60重量%以下の希酸水溶液によりエッチングされる。本発明のエッチングにより、強誘電体膜の表面付近にある二次相が除去されるとともに、強誘電体膜の表面の滑らかさを保持しながら膜厚を低減して膜厚を制御することが可能になる。エッチングに用いる酸としては、フッ酸(HF)、硝酸(HNO3 )、リン酸(H2 PO4 )、硫酸(H2 SO4 )または塩酸(HCl)のような鉱酸またはこれらの鉱酸の組み合わせが挙げられる。エッチングに用いる酸の種類および濃度は、強誘電体膜のエッチング速度およびエッチング後の表面の粗さにより決まる。膜の厚さを制御しかつ合理的なエッチング操作時間となるような速度が選択されるべきである。このような観点から、エッチング溶液の濃度は15%以下とすることが好ましい。さらに、好ましくは5%以下、特に2%以下である。例えば、強誘電体としてPLZTを用いたときに、エッチング溶液として、フッ酸と塩酸もしくは硝酸のような他の鉱酸との組み合わせが特に好ましい。さらに好ましくは、エッチング溶液は0.01wt%〜1.0wt%のフッ酸と、0.01wt〜1.0wt%の塩酸もしくは硝酸との組み合わせである。エッチングは、好ましくは、電極上に形成した強誘電体膜をエッチング溶液に浸漬するDIP法により行う。エッチングは室温で行うことができ、また、エッチング溶液は溶液の均質性を維持するために攪拌しながら行ってもよい。
【0019】
電極膜(下部電極)は、通常、Si基板のような基板上に形成される。電極膜としては白金(Pt)、イリジウム(Ir)等の金属のほか、IrOx 、SrRuO3 (SRO)、LaNiO3 または(La,Sr)CoO3 のようなペロブスカイト構造の導電性酸化物膜を使用することもできる。このような導電性酸化物電極は強誘電体膜の膜疲労を生じさせにくい構造として注目される。このような電極は、特に、PZT中のPb等に対する拡散バリア性に優れ、さらに、強誘電体材料の酸素欠損を防止することができ、この為、強誘電体膜の膜疲労を抑制することができる。電極膜は、従来のいずれかの方法、例えば、スパッタリングにより形成される。電極の厚さは、通常、60〜150nmである。これより薄いと、熱処理後に不連続膜となることがあり、厚すぎると不経済であるからである。
【0020】
上部電極は誘電体膜の形成の後に、誘電体膜上に、例えば、下部電極と同様の材料で同様に形成される。このようにして上部電極/誘電体膜/下部電極が得られる。必要に応じて、上部電極をレジストパターンで覆い、強誘電体膜をフッ酸等でパターンエッチングすることにより、下部電極を露出させてFeCapとすることもできる。
【0021】
図6は上述のFeCapを用いた電子装置として強誘電体メモリセル(FeRAM)の構成を示している。図6において、p型Si基板(11)の表面に選択的にフィールド酸化膜(12)が形成され、活性領域が画定されている。活性領域内にゲート酸化膜(13)、ゲート電極(14)の積層により、絶縁ゲート電極が形成され、その両側にソース領域(15)、ドレイン領域(16)がイオン注入により作成されている。
【0022】
このように形成されたMOSトランジスタを覆うように、層間絶縁膜(17)が形成されている。この層間絶縁膜(17)の上に、下部電極(18)、強誘電体膜(19)、上部電極(20)の積層からなる強誘電体キャパシタ(FeCap)が形成されている。強誘電体キャパシタを覆うように、他の層間絶縁膜(21)が形成されている。層間絶縁膜(21、17)を貫通して、接続孔が形成され、接続孔を埋め込むように電極(23、24)が形成されている。
【0023】
電極(23、24)は、例えば、Alで形成される。電極(23、24)を覆うようにパッシベーション膜(25)がプラズマ励起CVDで作成した窒化シリコン膜等により形成される。強誘電体キャパシタ(18、19、20)は上記の通りに形成することができる。
【0024】
図6は強誘電体キャパシタの上部電極上にMOSトランジスタと接続する配線を形成した構成を示しているが、MOSトランジスタと接続する配線を強誘電体キャパシタの下部電極に接続してもよい。
【0025】
なお、FeRAMの構成は図6の例に限定されず、また、強誘電体キャパシタを用いたFeRAMの他、強誘電体膜を用いたDRAMを作成することもできる。さらに、各種半導体デバイスに用いることができるのみならず、他の用途にも用いることができる。例えば、インクジェットプリンタのヘッドに用いることができる。
【0026】
【実施例】
実施例1
製膜
Si基板の表面を熱酸化して得た、300nmの熱酸化膜を含むSiO2 /Si基板上に、Irターゲットから室温でO2 反応性DCスパッタリングして50nmのIrOx 膜を形成し、さらに、白金(Pt)を室温で150nmの厚さでDCスパッタリングして、電極膜を得た。この電極膜上に、酢酸鉛、チタンテトライソプロポキシド、ジルコニウムテトラエンブトキシドおよび酢酸ランタンをそれぞれ111:55:45:1.5の金属のモル比で含む、2−メトキシエタノール中の15重量%溶液を3000rpmのスピン速度で15秒間、スピンコーティングし、その後、300℃で2分間、O2 雰囲気下に熱分解を行うことにより、約73nmの厚さのPLZT膜を得た。さらに、この工程を2回行うことにより、約220nmのPLZT膜を電極膜上に得た。このようにして得たPLZT膜を700℃で1分間、O2 雰囲気下に熱処理して、PLZT膜を結晶化した。
【0027】
エッチング
上記の通りに得られたPt電極上のPLZT強誘電体膜をFE−SEM写真により分析したところ、PLZT表面上に二次相であるパイロクロア相が観測された。このPLZT膜を、室温において、下記の表1に示すエッチング溶液を含むエッチング槽に浸漬することにより、PLZT膜の表面をエッチングした。エッチングによりパイロクロア相は除去され、ペロブスカイト相が露出したことがFE−SEM写真により確認された。この表面の粗さを原子間力顕微鏡(AFM)で観察し、凹凸の曲率半径(RMS)および凹凸のピーク/バレー間距離(P−V)を測定した。
【0028】
各サンプルでのエッチング時間、エッチング溶液の攪拌の有無、エッチング溶液の量、エッチング後の厚さ、エッチング速度、凹凸の曲率半径(RMS)、凹凸のピーク/バレー間距離(P−V)、エッチング前後のエッチング溶液のpHを表1に示す。
【0029】
【表1】
Figure 0004416230
【0030】
上記の結果から、本発明の方法により、強誘電体膜が制御可能な速度で許容される表面粗さでエッチングできることが分かる。また、エッチングの前後でエッチング溶液のpHが変化していないことから、H+ イオンではなく、F- 、Cl- またはNO3 - のようなアニオンが主としてエッチングに関与しているものと予測される。
【0031】
実施例2
本例においては、下部電極として、IrOx /Pt電極の代わりに、IrOx およびSrRuO3 (SRO)の二層構造の電極を用いた。SiO2 /Si基板上に、Irターゲットから室温でO2 反応性DCスパッタリングすることにより50nmのIrOx 膜を形成し、その後、SROターゲットから500℃の蒸着温度でDCスパッタリングすることによりIrOx 上に60nmのSRO膜を形成することにより下部電極を得た。その後、上記の手順と同様にして、電極上への2回のスピンコーティングにより150nmの厚さのPLZT膜とし、そして、700℃で1分間、O2 雰囲気下に熱処理を行った。このPLZT膜を0.1重量%HNO3 +0.01重量%HFの等量の混合物により室温で60秒間エッチングした。これにより、約15nmの表面層がエッチングされた。その後、膜の表面をヒートガンで乾燥した後に、SrRuO3 (SRO)膜からなる上部電極を60nmの厚さでスパッタリングにより形成し、そして600℃で60分間、O2 雰囲気下に熱処理を行った。このようにして得られた強誘電体キャパシタの強誘電特性を強誘電テスター(ラジアント(Radiant) 社製のRT6000)により測定した。これらの試料に1〜3Vの分極用パルスを印加し、スイッチ可能な分極量(Qsw)を測定した。また、対照として、エッチング処理を行わずに形成したキャパシタの測定も行った(図2参照)。さらに、3Vのバイポーラパルスを用いて繰り返し分極を行い、キャパシタの耐久性を調べた(図3参照)。
【0032】
図2の結果から明らかなように、エッチング処理されたキャパシタは低い印加電圧においても高いQswが得られることを示し、特に、2Vのパルスを印加したときに、エッチング処理されたキャパシタはエッチング処理されていないキャパシタと比較して約4倍のQswが得られたことが分かる。図3の結果から、エッチングされていないキャパシタは繰り返しの分極反転とともに性能が低下しているのとは対照的に、エッチング処理されたキャパシタは高いQswを維持しており、耐久性が高いことが分かった。このように、本発明の方法を用いて得られた強誘電体キャパシタが低電圧で高いQswを有し、かつ耐疲労性が高いのは、PLZT膜の熱処理の間に表面付近に生じた二次相がエッチングにより除去されているためであると解釈される。
【0033】
実施例3
本例において、実施例2の手順と同様にして、IrOx /SrRuO3 からなる下部電極上に3回のスピンコーティングにより225nmの厚さのPLZT膜を形成した。その後、700℃で1分間、O2 雰囲気下に熱処理を行った。このPLZT膜を、室温において0.1重量%HNO3 +0.01重量%HFの等量の混合物を含むエッチング槽に浸漬することにより膜厚が150nmとなるまでエッチングした。その後、膜の表面をヒートガンで乾燥した後に、SrRuO3 (SRO)膜からなる上部電極を60nmの厚さでスパッタリングにより形成し、そして600℃で60分間、O2 雰囲気下に熱処理を行った。このようにして得られた強誘電体キャパシタの強誘電特性を実施例2と同様に測定した。これらの結果を図4および5に示す。
図4の結果から、本発明の方法によりエッチングした試料はエッチングされていない試料の3倍のQswに改良されたことが分かる。また、図5から繰り返しの分極反転の後にも高いQswを維持しており、耐疲労性も高いことが分かった。
【0034】
【発明の効果】
本発明の方法は、強誘電体膜の表面に形成された二次相を効果的に除去し、さらに、強誘電体膜の表面の滑らかさを保持しながら膜厚を低減することができる安全でかつ安価な方法であり、かかる強誘電体膜を用いた電子装置は低電圧で耐久性をもって操作可能となる。
【図面の簡単な説明】
【図1】強誘電体キャパシタ(FeCap)の断面図である。
【図2】本発明の方法により強誘電体膜をエッチング処理したFeCapおよび未処理のFeCapのスイッチング分極の結果を示すグラフである。
【図3】本発明の方法により強誘電体膜をエッチング処理したFeCapおよび未処理のFeCapについて、3Vのバイポーラパルスを用いて繰り返し分極させた時の疲労試験の結果のグラフを示す。
【図4】エッチング処理していない225nmの膜厚を有するFeCapおよびエッチング処理により膜厚を150nmとしたFeCapのスイッチ分極のグラフを示す。
【図5】本発明の方法により強誘電体膜をエッチング処理したFeCapおよび未処理のFeCapについて、3Vのバイポーラパルスを用いて繰り返し分極させた時の疲労試験の結果のグラフを示す。
【図6】強誘電体メモリセルの1態様を示す断面図である。
【符号の説明】
1…基板
2…下部電極
3…誘電体膜
4…上部電極
11…p型Si基板
12…フィールド酸化膜
13…ゲート酸化膜
14…ゲート電極
15…ソース領域
16…ドレイン領域
17…層間絶縁膜
18…下部電極
19…強誘電体膜
20…上部電極
21…層間絶縁膜
23…電極
24…電極
25…パッシベーション膜

Claims (4)

  1. パイロクロア相を含む二次相を表面に有する強誘電体膜を形成する工程と、
    水と、0.01〜0.04wt%のフッ酸と0.05〜0.4wt%の硝酸と、不可避不純物とからなる希酸水溶液、もしくは水と、0.01wt%のフッ酸と0.05wt%の塩酸と、不可避不純物とからなる希酸水溶液を用いたウェットエッチングにより前記二次相を除去して、前記強誘電体膜を露出する工程と、
    前記露出した強誘電体膜上に電極膜を形成する工程と
    を有することを特徴とする電子装置の製造方法。
  2. 前記強誘電体膜を形成する工程は、
    有機金属プリカーサを基板上にスピンコーティングする工程と、
    前記有機金属プリカーサの有機成分を熱分解により除去した後、熱処理を行いながら前記基板上に前記強誘電体膜を結晶成長させる工程と
    を含むことを特徴とする請求項1に記載の電子装置の製造方法。
  3. 前記露出した強誘電体膜のRMS表面粗さは4.3〜7.5であることを特徴とする請求項1又は2に記載の電子装置の製造方法。
  4. 前記強誘電体膜はSrRuO3層の上方に形成され、
    前記露出した強誘電体膜は(Pb,La)(Zr,Ti)O3層を含み、
    前記電極膜はSrRuO3層を含むことを特徴とする請求項1〜3のいずれか1項に記載の電子装置の製造方法。
JP32314799A 1999-11-12 1999-11-12 電子装置の製造方法 Expired - Fee Related JP4416230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32314799A JP4416230B2 (ja) 1999-11-12 1999-11-12 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32314799A JP4416230B2 (ja) 1999-11-12 1999-11-12 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001144067A JP2001144067A (ja) 2001-05-25
JP4416230B2 true JP4416230B2 (ja) 2010-02-17

Family

ID=18151618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32314799A Expired - Fee Related JP4416230B2 (ja) 1999-11-12 1999-11-12 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4416230B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011334B2 (ja) 2001-12-04 2007-11-21 富士通株式会社 強誘電体キャパシタの製造方法およびターゲット
JP5243821B2 (ja) * 2007-03-26 2013-07-24 富士フイルム株式会社 無機膜とその製造方法、圧電素子、及び液体吐出装置
JP4998337B2 (ja) * 2008-03-11 2012-08-15 Tdk株式会社 誘電体素子の製造方法
JP4665025B2 (ja) * 2008-12-16 2011-04-06 Tdk株式会社 圧電素子の製造方法
JP5711710B2 (ja) * 2012-09-25 2015-05-07 富士フイルム株式会社 エッチング液、圧電素子の製造方法およびエッチング方法
JP2016184677A (ja) * 2015-03-26 2016-10-20 株式会社ユーテック 強誘電体膜の製造方法

Also Published As

Publication number Publication date
JP2001144067A (ja) 2001-05-25

Similar Documents

Publication Publication Date Title
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
EP0766292B1 (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
EP0661754A2 (en) A substrate providing a ferroelectric crystal thin film, its production method and a device using said substrate
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
US6420740B1 (en) Lead germanate ferroelectric structure with multi-layered electrode
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
KR19980703182A (ko) 성층 초격자 재료 및 이를 포함하는 전자 소자 제조를 위한저온 처리
KR20010080131A (ko) 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법
US5751540A (en) Ferroelectric capacitor with rhodium electrodes
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
JP4416230B2 (ja) 電子装置の製造方法
US6365420B2 (en) Method of forming dielectric film with good crystallinity and low leak
US6812510B2 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JPH09129827A (ja) 強誘電体キャパシタ
JP3294214B2 (ja) 薄膜キャパシタ
JP3937033B2 (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer
US6440751B1 (en) Method of manufacturing thin film and thin film capacitor
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees