JP2001144067A - 強誘電体膜および電子装置の製造方法 - Google Patents

強誘電体膜および電子装置の製造方法

Info

Publication number
JP2001144067A
JP2001144067A JP32314799A JP32314799A JP2001144067A JP 2001144067 A JP2001144067 A JP 2001144067A JP 32314799 A JP32314799 A JP 32314799A JP 32314799 A JP32314799 A JP 32314799A JP 2001144067 A JP2001144067 A JP 2001144067A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
ferroelectric film
etching
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32314799A
Other languages
English (en)
Other versions
JP4416230B2 (ja
Inventor
Jeffrey Scott Cross
ジェフリー スコット クロス
Mineharu Tsukada
峰春 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32314799A priority Critical patent/JP4416230B2/ja
Publication of JP2001144067A publication Critical patent/JP2001144067A/ja
Application granted granted Critical
Publication of JP4416230B2 publication Critical patent/JP4416230B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 強誘電体膜の表面に形成された二次相を効果
的に除去し、さらに、それを用いた電子装置が低電圧で
操作可能となるように強誘電体膜の表面の滑らかさを保
持しながら膜厚を低減するための安全でかつ安価な方法
を提供する。 【解決手段】 電極膜上に強誘電体膜を成長させた後
に、60重量%以下の希酸水溶液でウェットエッチング
して強誘電体膜の表層部を除去することを特徴とする強
誘電体膜の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に、ウェット
エッチングによる強誘電体膜の製造方法に関する。より
詳細には、本発明は電極上の強誘電体膜を希酸によりウ
ェットエッチングすることにより強誘電体膜の表層を除
去することを特徴とする強誘電体膜の製造方法およびそ
れにより得られた強誘電体膜を含む電子装置の製造方法
に関する。
【0002】
【従来の技術】現在、コンピュータの主記憶装置は、規
模の大小を問わず、ダイナミックRAM(DRAM)や
スタティックRAM(SRAM)等の揮発性メモリーに
よって構成されている。揮発性メモリーは、電源を供給
している期間のみデータを保持することができるが、電
源の供給を停止すると記憶されているデータは消失して
しまう。これに対して、自由に書換えが可能で、かつ、
電源の供給を停止してもデータが消失しない不揮発性メ
モリーとして、強誘電体を用いたFeRAMが注目され
ている。FeRAMは、不揮発性メモリーであることに
加えて、電力消費量が少なく、高集積化が可能であると
いう長所を有する。さらに、書換え可能回数の飛躍的な
向上により、既存のメモリーの置き換え、或いは、IC
カード等の新たな分野での応用が期待されている。
【0003】通常のFeRAMセルは、電極/強誘電体
/電極からなる平面構造を有する。強誘電体膜には、残
留分極が大きく、抗電界の小さい角形比に優れたヒステ
リシスを持ち、繰り返しパルスを加えても分極が劣化し
ない優れた疲労特性を有することが要求される。この不
揮発性FeRAMデバイスの中心部をなす強誘電体キャ
パシタには、Pb(Zr,Ti)O3 「PZT」もしく
は(Pb,La)(Zr,Ti)O3 「PLZT」(以
下において、「PLZT」を含めて「PZT」とも呼
ぶ)、BaSrTiO3 「BST」またはSrBiTa
(Nb)O9 「SBT」のようなペロブスカイト構造の
材料が用いられている。FeRAMキャパシタ(以下に
おいて、FeCapとも呼ぶ)中の上部電極および下部
電極(それぞれ、TELまたはBEL)としては、P
t、IrまたはIrOx が用いられ、或いは、SrRu
3 (SRO)、LaNiO3 または(La,Sr)C
oO3のようなペロブスカイト構造の電極が用いられ
る。
【0004】FeRAMの集積化において、FeCap
をパターン化するためにドライエッチングが現在広く使
用されている。しかしながら、ドライエッチングはプラ
ズマを用い、そして強誘電体膜はClまたはF含有気体
のイオン衝突を受け、その為、強誘電体材料のペロブス
カイト結晶構造が損傷を受け、膜表面の組成が変わり、
強誘電特性が低下するという問題が生じることが知られ
ている。また、ドライエッチングでは強誘電体膜表面が
粗くなり、電極膜の付着性が低下し、また、特に膜厚を
薄くしたときには、粗さにより生じる膜の薄い部分が絶
縁破壊を起こすという問題がある。最近、サムソン(Sam
sung) は、Int. Symp. Ferroelectrics.Colorado Sprin
gs, USA (1999年3 月3 日) において、PZTキャパシ
タの側壁のドライエッチング損傷部がウェットエッチン
グにより除去でき、その為、ウェットエッチングの後の
強誘電特性が改良されることを報告している。しかしな
がら、ウェットエッチング法の詳細に関しては報告され
ていない。
【0005】別個の研究として、Y. Fujisawa らは、Ap
pl. Surf. Sci. 108, 365- 369 (1997) において、PZ
T膜の表面結晶性は空気への暴露時に劣化することが報
告されており、また、この表面劣化の原因は空気中の湿
分とPZTとの反応によるものであることが報告されて
いる。この文献によると、65wt%濃硝酸によるウェ
ットエッチングにより、膜の劣化部が膜結晶構造に損傷
を与えずに除去されうることが分かっている。しかしな
がら、濃硝酸は高価であるとともに、特に酸をこぼした
場合等の安全面に問題がある。
【0006】一方、PZTをベースとするFeCapで
は、パイロクロア相(Pb2 Ti27-x )のような二
次相を最小限にしまたはそれを無くすことが重要であ
る。このような二次相はキャパシタの信頼性およびその
性能を低下させる要因となるからである。例えば、ゾル
−ゲル法として知られるスピンコーティング法では、一
般に、Pb、ZrおよびTiを含む有機金属プリカーサ
をスピンコーティングし、それを特定の温度で熱分解
し、さらに特定の熱処理温度で結晶化させることによ
り、PZTが得られるが、この時、Pbが蒸発して欠損
し、膜表面付近においてパイロクロア相が形成される。
この為、PZTがペロブスカイト相結晶となり、パイロ
クロア相のような二次相が形成しないように、PZTプ
リカーサ中に過剰のPbを添加することが知られてい
る。しかしながら、Pbの量が多すぎると、FeCap
のリークが生じる。また、Pbの量が少なすぎると、熱
処理の間に表面層にパイロクロア相が生じる。このパイ
ロクロア相は強誘電材料でなく、それ故、表面層にこの
相があるとFeCapの性能が低下する。現在のとこ
ろ、多量のパイロクロア相がPZT膜表面に存在すると
きには、それを除去する方法が知られていないので、S
i基板を含む電子装置全体を廃棄せねばならないという
問題がある。
【0007】上記のようなスピンコーティング法による
強誘電体膜の形成において、最適な膜を形成するための
パラメータとしてスピン速度、有機金属プリカーサ溶液
の濃度および熱分解温度等があるが、ある膜厚に対して
設定したこれらのパラメータの最適条件は異なる膜厚に
対しては適用することができない。即ち、それぞれの所
望の膜厚に対してはパラメータの最適条件をそれぞれ設
定しなければならず、このようなプロセスは煩雑であり
かつ困難であり、従って、強誘電体膜の膜厚を自由に制
御することは非常に困難である。
【0008】また、現在のところFeRAMのような電
子装置の操作電圧は5Vで操作されているが、より低い
電圧、例えば、3V以下で操作可能な電子装置も望まれ
ている。この為には、強誘電体膜をさらに薄膜化する必
要がある。膜厚が小さいときには、特に膜表面の滑らか
さが特に重要である。というのは、表面が粗いと、膜の
薄い部分で絶縁破壊を起こすという問題が生じるからで
ある。
【0009】
【発明が解決しようとする課題】上記の観点から、強誘
電体膜の表面に形成されたパイロクロア相のような二次
相を効果的に除去し、あるいは、強誘電体膜の表面の滑
らかさを保持しながら膜厚を所望に調整することができ
る安全でかつ安価な方法が望まれる。
【0010】
【課題を解決するための手段】本発明によると、電極膜
上に強誘電体膜を成長させた後に、60重量%以下の希
酸水溶液でウェットエッチングして強誘電体膜の表層部
を除去することを特徴とする強誘電体膜の製造方法が提
供される。また、上記希酸水溶液が15重量%以下の濃
度の硝酸、フッ酸、リン酸、硫酸および塩酸並びにそれ
らの組み合わせからなる群より選ばれる鉱酸の水溶液で
ある、強誘電体膜の製造方法が提供される。さらに、上
記強誘電体膜を、有機金属プリカーサのスピンコーティ
ングし、熱分解して有機成分を除去しそして熱処理して
結晶成長させた後に、前記ウェットエッチングを行って
表面の二次相を除去しかつ強誘電体の膜厚を所定の厚さ
に制御する、強誘電体膜の製造方法が提供される。さら
に、上記方法により製造した強誘電体膜上に電極膜を製
膜して強誘電体キャパシタを作成する工程を含むことを
特徴とする電子装置の製造方法が提供される。
【0011】
【発明の実施の形態】図1は、FeCapの断面図を示
しており、基板(1)上に下部電極(2)/強誘電体
(3)/上部電極(4)からなる平面構造を有する。こ
のような構造は、本発明の方法により下記の通りに製造
される。
【0012】本発明の方法に用いられる強誘電体とし
て、Pb、Zr、Ti、Sr、BaまたはBiから選ば
れる元素に、必要に応じてCa、Sr、La、Taまた
はNbのようなドーパントを含む酸化物強誘電体が考え
られる。ドーパントが含まれるならば、それは、一般
に、10重量%以下の量で含まれる。具体的な例として
は、Pb(Zr,Ti)O3 (PZT)もしくは(P
b,La)(Zr,Ti)O 3 (PLZT)、BaSr
TiO3 (BST)またはSrBiTa(Nb)O
9(SBT)膜が挙げられる。このような強誘電体の膜
は、例えば、金属有機プリカーサの化学溶液付着法(C
SD)によるゾル−ゲル法、スパッタリング法または化
学蒸着法(CVD)により調製することができる。
【0013】ゾル−ゲル法であるスピンコーティング法
においては、適切な濃度のPb、ZrまたはTiのカチ
オンような適切な金属を含む有機金属プリカーサ溶液
を、電極がコーティングされた基板にスピンコーティン
グにより塗布することにより、均質な膜を形成し、その
後に、有機成分を熱分解により除去し、さらに熱処理し
て結晶成長させることにより強誘電体膜が形成される。
膜厚は一般的には有機金属プリカーサ溶液の濃度および
スピン速度により制御することができる。即ち、プリカ
ーサ溶液の濃度が低いほど、また、スピン速度が高いほ
ど、薄い膜を得ることができる。しかしながら、良好な
膜を得るためには幾つかのパラメータが存在し、最適な
膜を得ることは実際には必ずしも容易ではない。従っ
て、下記に示すように、特定の膜厚に対して最適なパラ
メータを決定することが必要である。
【0014】有機金属プリカーサ溶液の溶媒としては2
−メトキシエタノールを用いることができ、そしてプリ
カーサの一般的な濃度範囲は10〜30重量%である。
これより低い濃度であると、膜厚は低くなりすぎ、高す
ぎるとスピンコートできないことがあるからである。ま
た、スピン速度は適度な膜厚と均一な分布を得ることが
できる速度であり、一般に2000rpm〜5000r
pmである。スピン速度を上げると、より薄い膜が形成
されるが、より薄い膜では、表面のパイロクロア相含有
率が高くなり、リーク電流が増加し、この為、強誘電性
が低下することがあるので注意を要する。この為、下記
に示す通り、ある程度の膜厚を有するより良質な膜を形
成し、それを本発明の方法によりエッチングして薄膜化
することにより良質の強誘電体を得ることができる。
【0015】ある厚さの膜を形成するための最適条件を
得るためのパラメータとしては、上記の有機金属プリカ
ーサ溶液の濃度およびスピン速度に加えて、スピンコー
ティングされたプリカーサ中の有機成分を熱分解すると
きの熱分解温度および熱分解時間、並びに、結晶成長の
ための熱処理の温度および時間が挙げられる。熱分解は
有機物が分解する250℃〜450℃で1〜30分間行
われる。熱分解は分解された有機分をCO2 およびH2
Oとして除去するために酸素雰囲気下に行う。また、熱
処理はPZT等の強誘電体膜の結晶化に必要な温度であ
る500〜800℃で1〜60分間行う。熱処理はPZ
T等の酸化物強誘電体膜からの酸素欠損を防止するため
に酸素雰囲気下に行う。
【0016】スピンコーティングによりある所望の厚さ
の膜を形成しようとするときに、最適な膜を形成するた
めに上記パラメータを最適化する必要がある。ある膜厚
に対して設定したこれらのパラメータの最適条件は異な
る膜厚に対しては適用することができない。従って、従
来のスピンコーティング法では、それぞれの所望の膜厚
に対してはパラメータの最適条件をそれぞれ設定しなけ
ればならならず、強誘電体膜の膜厚を自由に制御するこ
とは非常に困難であった。しかしながら、本発明の方法
によると、下記の通りに非常に容易に膜厚を制御するこ
とができる。例えば、所定の厚さの膜を形成するために
最適なプリカーサ溶液濃度およびスピンコーティング速
度を調べ、この条件でプリカーサ溶液を電極上にスピン
コーティングにより塗布することにより均質な膜を形成
し、その後、有機成分を熱分解により除去する。この工
程を1回以上繰り返して、所望の厚さよりも若干厚い膜
とする。さらに熱処理して結晶成長させた後に、本発明
の方法により処理することにより、膜厚に応じてパラメ
ータを変化させることなく、容易に所望の厚さとするこ
とができる。
【0017】例えば、具体的な例として、PZT膜の場
合には、15wt%のPZTプリカーサ溶液を3000
rpmで15秒間スピンコーティングし、その後、有機
金属プリカーサの熱分解を350℃で2分間行うことに
より、約75nmの厚さの膜を形成することができる。
この工程を、例えば、3回繰り返し、その後に、さら
に、700℃で1分間熱処理を行うことにより約225
nmの強誘電体膜を形成することができる。このように
形成された膜を本発明の方法によりエッチングすること
により非常に滑らかな強誘電体膜表面を有する所望の厚
さの強誘電体膜を製造することができる。さらに、本発
明の方法では、強誘電体膜の厚さを低電圧で操作可能に
するために絶縁破壊等の問題が生じない範囲でできる限
り薄くすることが可能となり、例えば、3V以下で操作
可能である150nm以下にすることが容易にできる。
【0018】電極膜上に形成された強誘電体膜は本発明
の方法により60重量%以下の希酸水溶液によりエッチ
ングされる。本発明のエッチングにより、強誘電体膜の
表面付近にある二次相が除去されるとともに、強誘電体
膜の表面の滑らかさを保持しながら膜厚を低減して膜厚
を制御することが可能になる。エッチングに用いる酸と
しては、フッ酸(HF)、硝酸(HNO3 )、リン酸
(H2 PO4 )、硫酸(H2 SO4 )または塩酸(HC
l)のような鉱酸またはこれらの鉱酸の組み合わせが挙
げられる。エッチングに用いる酸の種類および濃度は、
強誘電体膜のエッチング速度およびエッチング後の表面
の粗さにより決まる。膜の厚さを制御しかつ合理的なエ
ッチング操作時間となるような速度が選択されるべきで
ある。このような観点から、エッチング溶液の濃度は1
5%以下とすることが好ましい。さらに、好ましくは5
%以下、特に2%以下である。例えば、強誘電体として
PLZTを用いたときに、エッチング溶液として、フッ
酸と塩酸もしくは硝酸のような他の鉱酸との組み合わせ
が特に好ましい。さらに好ましくは、エッチング溶液は
0.01wt%〜1.0wt%のフッ酸と、0.01w
t〜1.0wt%の塩酸もしくは硝酸との組み合わせで
ある。エッチングは、好ましくは、電極上に形成した強
誘電体膜をエッチング溶液に浸漬するDIP法により行
う。エッチングは室温で行うことができ、また、エッチ
ング溶液は溶液の均質性を維持するために攪拌しながら
行ってもよい。
【0019】電極膜(下部電極)は、通常、Si基板の
ような基板上に形成される。電極膜としては白金(P
t)、イリジウム(Ir)等の金属のほか、IrOx
SrRuO3 (SRO)、LaNiO3 または(La,
Sr)CoO3 のようなペロブスカイト構造の導電性酸
化物膜を使用することもできる。このような導電性酸化
物電極は強誘電体膜の膜疲労を生じさせにくい構造とし
て注目される。このような電極は、特に、PZT中のP
b等に対する拡散バリア性に優れ、さらに、強誘電体材
料の酸素欠損を防止することができ、この為、強誘電体
膜の膜疲労を抑制することができる。電極膜は、従来の
いずれかの方法、例えば、スパッタリングにより形成さ
れる。電極の厚さは、通常、60〜150nmである。
これより薄いと、熱処理後に不連続膜となることがあ
り、厚すぎると不経済であるからである。
【0020】上部電極は誘電体膜の形成の後に、誘電体
膜上に、例えば、下部電極と同様の材料で同様に形成さ
れる。このようにして上部電極/誘電体膜/下部電極が
得られる。必要に応じて、上部電極をレジストパターン
で覆い、強誘電体膜をフッ酸等でパターンエッチングす
ることにより、下部電極を露出させてFeCapとする
こともできる。
【0021】図6は上述のFeCapを用いた電子装置
として強誘電体メモリセル(FeRAM)の構成を示し
ている。図6において、p型Si基板(11)の表面に
選択的にフィールド酸化膜(12)が形成され、活性領
域が画定されている。活性領域内にゲート酸化膜(1
3)、ゲート電極(14)の積層により、絶縁ゲート電
極が形成され、その両側にソース領域(15)、ドレイ
ン領域(16)がイオン注入により作成されている。
【0022】このように形成されたMOSトランジスタ
を覆うように、層間絶縁膜(17)が形成されている。
この層間絶縁膜(17)の上に、下部電極(18)、強
誘電体膜(19)、上部電極(20)の積層からなる強
誘電体キャパシタ(FeCap)が形成されている。強
誘電体キャパシタを覆うように、他の層間絶縁膜(2
1)が形成されている。層間絶縁膜(21、17)を貫
通して、接続孔が形成され、接続孔を埋め込むように電
極(23、24)が形成されている。
【0023】電極(23、24)は、例えば、Alで形
成される。電極(23、24)を覆うようにパッシベー
ション膜(25)がプラズマ励起CVDで作成した窒化
シリコン膜等により形成される。強誘電体キャパシタ
(18、19、20)は上記の通りに形成することがで
きる。
【0024】図6は強誘電体キャパシタの上部電極上に
MOSトランジスタと接続する配線を形成した構成を示
しているが、MOSトランジスタと接続する配線を強誘
電体キャパシタの下部電極に接続してもよい。
【0025】なお、FeRAMの構成は図6の例に限定
されず、また、強誘電体キャパシタを用いたFeRAM
の他、強誘電体膜を用いたDRAMを作成することもで
きる。さらに、各種半導体デバイスに用いることができ
るのみならず、他の用途にも用いることができる。例え
ば、インクジェットプリンタのヘッドに用いることがで
きる。
【0026】
【実施例】実施例1製膜 Si基板の表面を熱酸化して得た、300nmの熱酸化
膜を含むSiO2 /Si基板上に、Irターゲットから
室温でO2 反応性DCスパッタリングして50nmのI
rOx 膜を形成し、さらに、白金(Pt)を室温で15
0nmの厚さでDCスパッタリングして、電極膜を得
た。この電極膜上に、酢酸鉛、チタンテトライソプロポ
キシド、ジルコニウムテトラエンブトキシドおよび酢酸
ランタンをそれぞれ111:55:45:1.5の金属
のモル比で含む、2−メトキシエタノール中の15重量
%溶液を3000rpmのスピン速度で15秒間、スピ
ンコーティングし、その後、300℃で2分間、O2
囲気下に熱分解を行うことにより、約73nmの厚さの
PLZT膜を得た。さらに、この工程を2回行うことに
より、約220nmのPLZT膜を電極膜上に得た。こ
のようにして得たPLZT膜を700℃で1分間、O2
雰囲気下に熱処理して、PLZT膜を結晶化した。
【0027】エッチング 上記の通りに得られたPt電極上のPLZT強誘電体膜
をFE−SEM写真により分析したところ、PLZT表
面上に二次相であるパイロクロア相が観測された。この
PLZT膜を、室温において、下記の表1に示すエッチ
ング溶液を含むエッチング槽に浸漬することにより、P
LZT膜の表面をエッチングした。エッチングによりパ
イロクロア相は除去され、ペロブスカイト相が露出した
ことがFE−SEM写真により確認された。この表面の
粗さを原子間力顕微鏡(AFM)で観察し、凹凸の曲率
半径(RMS)および凹凸のピーク/バレー間距離(P
−V)を測定した。
【0028】各サンプルでのエッチング時間、エッチン
グ溶液の攪拌の有無、エッチング溶液の量、エッチング
後の厚さ、エッチング速度、凹凸の曲率半径(RM
S)、凹凸のピーク/バレー間距離(P−V)、エッチ
ング前後のエッチング溶液のpHを表1に示す。
【0029】
【表1】
【0030】上記の結果から、本発明の方法により、強
誘電体膜が制御可能な速度で許容される表面粗さでエッ
チングできることが分かる。また、エッチングの前後で
エッチング溶液のpHが変化していないことから、H+
イオンではなく、F- 、Cl - またはNO3 - のような
アニオンが主としてエッチングに関与しているものと予
測される。
【0031】実施例2 本例においては、下部電極として、IrOx /Pt電極
の代わりに、IrOxおよびSrRuO3 (SRO)の
二層構造の電極を用いた。SiO2 /Si基板上に、I
rターゲットから室温でO2 反応性DCスパッタリング
することにより50nmのIrOx 膜を形成し、その
後、SROターゲットから500℃の蒸着温度でDCス
パッタリングすることによりIrOx 上に60nmのS
RO膜を形成することにより下部電極を得た。その後、
上記の手順と同様にして、電極上への2回のスピンコー
ティングにより150nmの厚さのPLZT膜とし、そ
して、700℃で1分間、O2 雰囲気下に熱処理を行っ
た。このPLZT膜を0.1重量%HNO3 +0.01
重量%HFの等量の混合物により室温で60秒間エッチ
ングした。これにより、約15nmの表面層がエッチン
グされた。その後、膜の表面をヒートガンで乾燥した後
に、SrRuO3 (SRO)膜からなる上部電極を60
nmの厚さでスパッタリングにより形成し、そして60
0℃で60分間、O2 雰囲気下に熱処理を行った。この
ようにして得られた強誘電体キャパシタの強誘電特性を
強誘電テスター(ラジアント(Radiant) 社製のRT60
00)により測定した。これらの試料に1〜3Vの分極
用パルスを印加し、スイッチ可能な分極量(Qsw)を
測定した。また、対照として、エッチング処理を行わず
に形成したキャパシタの測定も行った(図2参照)。さ
らに、3Vのバイポーラパルスを用いて繰り返し分極を
行い、キャパシタの耐久性を調べた(図3参照)。
【0032】図2の結果から明らかなように、エッチン
グ処理されたキャパシタは低い印加電圧においても高い
Qswが得られることを示し、特に、2Vのパルスを印
加したときに、エッチング処理されたキャパシタはエッ
チング処理されていないキャパシタと比較して約4倍の
Qswが得られたことが分かる。図3の結果から、エッ
チングされていないキャパシタは繰り返しの分極反転と
ともに性能が低下しているのとは対照的に、エッチング
処理されたキャパシタは高いQswを維持しており、耐
久性が高いことが分かった。このように、本発明の方法
を用いて得られた強誘電体キャパシタが低電圧で高いQ
swを有し、かつ耐疲労性が高いのは、PLZT膜の熱
処理の間に表面付近に生じた二次相がエッチングにより
除去されているためであると解釈される。
【0033】実施例3 本例において、実施例2の手順と同様にして、IrOx
/SrRuO3 からなる下部電極上に3回のスピンコー
ティングにより225nmの厚さのPLZT膜を形成し
た。その後、700℃で1分間、O2 雰囲気下に熱処理
を行った。このPLZT膜を、室温において0.1重量
%HNO3 +0.01重量%HFの等量の混合物を含む
エッチング槽に浸漬することにより膜厚が150nmと
なるまでエッチングした。その後、膜の表面をヒートガ
ンで乾燥した後に、SrRuO3(SRO)膜からなる
上部電極を60nmの厚さでスパッタリングにより形成
し、そして600℃で60分間、O2 雰囲気下に熱処理
を行った。このようにして得られた強誘電体キャパシタ
の強誘電特性を実施例2と同様に測定した。これらの結
果を図4および5に示す。図4の結果から、本発明の方
法によりエッチングした試料はエッチングされていない
試料の3倍のQswに改良されたことが分かる。また、
図5から繰り返しの分極反転の後にも高いQswを維持
しており、耐疲労性も高いことが分かった。
【0034】
【発明の効果】本発明の方法は、強誘電体膜の表面に形
成された二次相を効果的に除去し、さらに、強誘電体膜
の表面の滑らかさを保持しながら膜厚を低減することが
できる安全でかつ安価な方法であり、かかる強誘電体膜
を用いた電子装置は低電圧で耐久性をもって操作可能と
なる。
【図面の簡単な説明】
【図1】強誘電体キャパシタ(FeCap)の断面図で
ある。
【図2】本発明の方法により強誘電体膜をエッチング処
理したFeCapおよび未処理のFeCapのスイッチ
ング分極の結果を示すグラフである。
【図3】本発明の方法により強誘電体膜をエッチング処
理したFeCapおよび未処理のFeCapについて、
3Vのバイポーラパルスを用いて繰り返し分極させた時
の疲労試験の結果のグラフを示す。
【図4】エッチング処理していない225nmの膜厚を
有するFeCapおよびエッチング処理により膜厚を1
50nmとしたFeCapのスイッチ分極のグラフを示
す。
【図5】本発明の方法により強誘電体膜をエッチング処
理したFeCapおよび未処理のFeCapについて、
3Vのバイポーラパルスを用いて繰り返し分極させた時
の疲労試験の結果のグラフを示す。
【図6】強誘電体メモリセルの1態様を示す断面図であ
る。
【符号の説明】
1…基板 2…下部電極 3…誘電体膜 4…上部電極 11…p型Si基板 12…フィールド酸化膜 13…ゲート酸化膜 14…ゲート電極 15…ソース領域 16…ドレイン領域 17…層間絶縁膜 18…下部電極 19…強誘電体膜 20…上部電極 21…層間絶縁膜 23…電極 24…電極 25…パッシベーション膜
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F043 AA40 BB25 DD30 GG10 5F083 AD21 AD49 FR01 FR02 JA14 JA15 JA17 JA38 JA43 JA45 PR05 PR22 PR23 PR33 PR38

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電極膜上に強誘電体膜を成長させた後
    に、60重量%以下の希酸水溶液でウェットエッチング
    して強誘電体膜の表層部を除去することを特徴とする強
    誘電体膜の製造方法。
  2. 【請求項2】 前記希酸水溶液は15重量%以下の濃度
    の硝酸、フッ酸、リン酸、硫酸および塩酸並びにそれら
    の組み合わせからなる群より選ばれる鉱酸である、請求
    項1記載の方法。
  3. 【請求項3】 前記強誘電体膜を、有機金属プリカーサ
    のスピンコーティングし、熱分解して有機成分を除去し
    そして熱処理して結晶成長させた後に、前記ウェットエ
    ッチングを行って表面の二次相を除去しかつ強誘電体の
    膜厚を所定の厚さに制御する、請求項1記載の方法。
  4. 【請求項4】 請求項1〜3のいずれか1項記載の方法
    により製造した強誘電体膜上に電極膜を製膜して強誘電
    体キャパシタを作成する工程を含むことを特徴とする電
    子装置の製造方法。
JP32314799A 1999-11-12 1999-11-12 電子装置の製造方法 Expired - Fee Related JP4416230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32314799A JP4416230B2 (ja) 1999-11-12 1999-11-12 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32314799A JP4416230B2 (ja) 1999-11-12 1999-11-12 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001144067A true JP2001144067A (ja) 2001-05-25
JP4416230B2 JP4416230B2 (ja) 2010-02-17

Family

ID=18151618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32314799A Expired - Fee Related JP4416230B2 (ja) 1999-11-12 1999-11-12 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4416230B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649954B2 (en) 2001-12-04 2003-11-18 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination
JP2009218426A (ja) * 2008-03-11 2009-09-24 Tdk Corp 誘電体素子の製造方法
JP2009224586A (ja) * 2007-03-26 2009-10-01 Fujifilm Corp 無機膜とその製造方法、圧電素子、及び液体吐出装置
JP2010147088A (ja) * 2008-12-16 2010-07-01 Tdk Corp 圧電素子の製造方法
JP2014067808A (ja) * 2012-09-25 2014-04-17 Fujifilm Corp エッチング液、圧電素子の製造方法およびエッチング方法
JP2016184677A (ja) * 2015-03-26 2016-10-20 株式会社ユーテック 強誘電体膜の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649954B2 (en) 2001-12-04 2003-11-18 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination
US6890769B2 (en) 2001-12-04 2005-05-10 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination and manufacture thereof
JP2009224586A (ja) * 2007-03-26 2009-10-01 Fujifilm Corp 無機膜とその製造方法、圧電素子、及び液体吐出装置
JP2009218426A (ja) * 2008-03-11 2009-09-24 Tdk Corp 誘電体素子の製造方法
JP2010147088A (ja) * 2008-12-16 2010-07-01 Tdk Corp 圧電素子の製造方法
JP4665025B2 (ja) * 2008-12-16 2011-04-06 Tdk株式会社 圧電素子の製造方法
JP2014067808A (ja) * 2012-09-25 2014-04-17 Fujifilm Corp エッチング液、圧電素子の製造方法およびエッチング方法
JP2016184677A (ja) * 2015-03-26 2016-10-20 株式会社ユーテック 強誘電体膜の製造方法

Also Published As

Publication number Publication date
JP4416230B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
US5873977A (en) Dry etching of layer structure oxides
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
CN100380665C (zh) 铁电体存储器元件及其制造方法
EP0661754A2 (en) A substrate providing a ferroelectric crystal thin film, its production method and a device using said substrate
US6379577B2 (en) Hydrogen peroxide and acid etchant for a wet etch process
JPH11195768A (ja) ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
KR19980703182A (ko) 성층 초격자 재료 및 이를 포함하는 전자 소자 제조를 위한저온 처리
JP2000067650A (ja) 強誘電体薄膜素子およびその製造方法
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JPH10270654A (ja) 半導体記憶装置
KR100308190B1 (ko) 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법
US6338970B1 (en) Ferroelectric capacitor of semiconductor device and method for fabricating the same
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP2001007103A (ja) エピタキシャルに成長した鉛ゲルマネート膜およびその堆積方法
KR20010040303A (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP4416230B2 (ja) 電子装置の製造方法
JP3595098B2 (ja) 薄膜キャパシタ
Torii et al. Properties of ultra-thin lead zirconate titanate thin films prepared by ozone jet reactive evaporation
JP3118702B2 (ja) 非揮発性メモリ薄膜の製造方法
US20040113186A1 (en) Method of making layered superlattice material with ultra-thin top layer
JP3405050B2 (ja) 誘電体薄膜及びその形成方法
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
US20040224180A1 (en) Method of manufacturing oxide thin film, method of manufacturing ferroelectric thin film, ferroelectric thin film, ferroelectric memory device, and ferroelectric piezoelectric device
JP4803408B2 (ja) セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees