JP2011101030A - フレキシブル半導体装置およびその製造方法 - Google Patents

Abstract

【課題】高性能なフレキシブル半導体装置を提供すること。
【解決手段】可撓性を有するフレキシブル半導体装置であって、絶縁膜と、かかる絶縁膜の下面に位置する金属箔をエッチングすることによって形成されたソース電極およびドレイン電極と、絶縁膜の上面の一部に形成された半導体層と、ソース電極およびドレイン電極のそれぞれと、前記半導体層とを電気的に接続する取出し電極パターンと、取出し電極パターンおよび半導体層を封止する封止樹脂層と、封止樹脂層の面のうちソース電極およびドレイン電極が形成された面とは反対側の面に形成されたゲート電極とを備えたフレキシブル半導体装置。
【選択図】図１

Description

本発明は、フレキシブル半導体装置およびその製造方法に関する。より詳細には、本発明は、ＴＦＴとして用いることができるフレキシブル半導体装置およびその製造方法に関する。

情報端末の普及に伴い、コンピューター用ディスプレイ等の画像表示装置としてフラットパネルディスプレイに対するニーズが高まっている。また、更なる情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増えている。特に昨今は薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。

一般にフラットパネルディスプレイ装置においては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。かかる表示媒体では、画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。通常のディスプレイではガラス基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。

ここで、ＴＦＴ素子には主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）等の半導体を用いることができる。これらのＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲートの各電極を基板上に順次形成していくことでＴＦＴ素子が製造される。

このような従来からのＳｉ材料を用いたＴＦＴ素子の形成には高い温度の工程が含まれるため、基板材料としては高い工程温度に耐える材料を用いなければならないという制限が加わることになる。このため実際上は基板材料としてガラスを用いることが必要となる。なお、石英基板を用いることも可能であるが、高価であり、ディスプレイの大型化には経済的に問題がある。したがって、ＴＦＴ素子を形成する基板としては、一般にガラス基板が使用される。

しかしながら、先に述べた薄型ディスプレイを、こうした従来知られたガラス基板を利用して構成した場合、そのディスプレイは重く、柔軟性に欠け、落下の衝撃で割れる可能性のある製品となってしまう。ガラス基板上にＴＦＴ素子を形成することに起因するこれらの特徴は、情報化の進展に伴う手軽な携帯用薄型ディスプレイへのニーズを満たすにあたり望ましくないものである。

軽量で薄型なディスプレイへのニーズに対応させるべく、基板のフレキシブル化、軽量化などの観点から、ＴＦＴ素子を樹脂基板（プラスチック基板）上に形成する、フレキシブル半導体装置の開発が行われている。例えば、特許文献２には、ＴＦＴ素子を従来と略同様なプロセスにより支持体（例えばガラス基板）上に作製した後、ＴＦＴ素子をガラス基板から剥離して樹脂基板上に転写する技術が開示されている。かかる技術では、まず、ガラス基板上にＴＦＴ素子を形成し、それをアクリル樹脂などの封止層を介して樹脂基板に接着し、その後、ガラス基板を剥離することにより、樹脂基板上にＴＦＴ素子を転写して形成している。

特開２００７−６７２６３号公報 特開２００４−２９７０８４号公報

しかしながら、転写法を用いたＴＦＴ素子の製造では、支持体（例えばガラス基板）の剥離工程が問題となる。すなわち、樹脂基板から支持体を剥離する工程において、例えば支持体とＴＦＴ素子との密着性を低下させる処理を行う必要がある。また、支持体とＴＦＴ素子との間に剥離層を形成し、この剥離層を物理的または化学的に除去する処理が必要となるなど、工程の煩雑さを招いており、生産性の点で問題を残している。

樹脂基板にＴＦＴ素子を形成する方法としては、上述した転写法によるものだけでなく、例えば樹脂基板にＴＦＴ素子を直接形成する方法もある。しかしながら、樹脂基板は耐熱性が低いので、プロセス温度を低く制限する必要がある。それゆえ、樹脂基板上に直接形成したＴＦＴ素子は、ガラス基板に形成したＴＦＴ素子に比べて特性が劣りがちとなる。つまり、所望のＴＦＴ性能や信頼性を得ることが難しいのが実情である。

本願発明者らは、上述したフレキシブル半導体装置の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し、それらの課題を解決するように試みた。本発明は係る点に鑑みてなされたものであり、その主な目的は、高性能で、かつ、生産性に優れたフレキシブル半導体装置およびその製造方法を提供することである。

上記課題を解決するため、本発明では、
フレキシブル半導体装置を製造するための方法であって、
（ｉ）金属箔の上面に絶縁膜を形成する工程、
（ｉｉ）金属箔の上面にソース用・ドレイン用取出し電極パターンを形成する工程、
（ｉｉｉ）取出し電極パターンと接するように、絶縁膜の上に半導体層を形成する工程、
（ｉｖ）半導体層および取出し電極パターンを覆うように、金属箔の上面に封止樹脂層を形成する工程、ならびに
（ｖ）金属箔をエッチングすることによって電極を形成する工程
を含んで成り、
金属箔を、工程（ｉ）〜（ｉｖ）にて形成される絶縁膜、取出し電極パターン、半導体層および封止樹脂層のための支持体として用いると共に、工程（ｖ）にて電極の構成材料として用いることを特徴とする製造方法が提供される。

本発明は、フレキシブル半導体装置の製造工程で支持体として機能させた金属箔を電極構成材料というフレキシブル半導体装置の構成要素として利用することを特徴の１つしている。

本明細書で用いる“フレキシブル半導体装置”の「フレキシブル」という用語は、半導体装置が屈曲可能な可撓性を有していることを実質的に意味している。そして、本発明にいう“フレキシブル半導体装置”とは、その有する構成などに鑑みると、“フレキシブル半導体デバイス”あるいは“フレキシブル半導体素子”と称すことができるものである。

また、本明細書において「電極の構成材料」という用語は、エッチングなどの処理を施すことによってＴＦＴ素子を構成する電極（例えば、後述する“ソース電極”、“ドレイン電極”および“ゲート電極”など）を形成できる材料・部材のことを実質的に意味している。

本発明では、金属箔が用いられていることに起因して、半導体層の形成工程を１８０℃以上、好ましくは４００℃〜１０００℃程度の高温プロセスでもって実施することができる。また、金属箔が用いられていることに起因して、得られた半導体層に対して加熱処理を施すこともできる。かかる場合、加熱処理として、熱アニール処理および／またはレーザアニール処理を行うことが好ましい。このような加熱処理によって半導体材料の結晶化が促進される。

ある好適な態様では、工程（ｖ）の金属箔のエッチングによって、ＴＦＴ素子の構成要素となるソース電極およびドレイン電極を形成する。この場合、ソース電極およびドレイン電極の形成と同様に、金属箔のエッチングによってゲート電極を形成してもよい。これにより、ソース電極とドレイン電極とゲート電極とを同一平面上（より具体的には、絶縁膜、半導体層および取出し電極パターンを封入して成る封止樹脂層の下面）に形成することができる。また、別法にて、ソース電極およびドレイン電極と“非同一平面”となるようにゲート電極を形成してもよい。かかる場合、更なる工程（ｖｉ）として、封止樹脂層の上面に更なる金属箔を供して該更なる金属箔をエッチングすることによってゲート電極を形成することが好ましい。尚、ソース電極、ドレイン電極およびゲート電極のみならず、金属箔のエッチングによってコンデンサの電極層も付加的に形成してよい。

別のある好適な態様では、上記の工程（ｉｉ）および工程（ｉｉｉ）に代えて、
（ｉｉ）’ 絶縁膜の上に半導体層を形成する工程、および
（ｉｉｉ）’ 半導体層と接触するように、金属箔の上面にソース用・ドレイン用取出し電極パターンを形成する工程
を順次実施してもよい。

本発明では、ＴＦＴ素子を複数有して成るフレキシブル半導体装置の製造方法も提供される。かかる本発明の製造方法は、絶縁膜と半導体層とゲート電極とソース電極とドレイン電極とソース用・ドレイン用取出し電極パターンとを有して成るＴＦＴ素子を少なくとも２つ有して成るフレキシブル半導体装置の製造方法であって、
（ａ）第１のＴＦＴ素子を構成する絶縁膜、半導体層およびソース用・ドレイン用取出し電極パターンが設けられているＴＦＴ素子形成面を備えた第１金属箔（半導体層は取出し電極パターンと接するように絶縁膜上に設けられている）と、第２のＴＦＴ素子を構成する絶縁膜、半導体層およびソース用・ドレイン用取出し電極パターンが設けられているＴＦＴ素子形成面を備えた第２金属箔（半導体層は取出し電極パターンと接するように絶縁膜上に設けられている）と、１つの封止樹脂フィルムとを用意する工程、
（ｂ）第１金属箔のＴＦＴ素子形成面を、封止樹脂フィルムの一方の面に重ね合わせることにより、第１のＴＦＴ素子を構成する絶縁膜、半導体層および取出し電極パターンを封止樹脂フィルムに対して一方の面から埋め込む工程と、
（ｃ）第２金属箔のＴＦＴ素子形成面を封止樹脂フィルムの他方の面に重ね合わせることにより、第２のＴＦＴ素子を構成する絶縁膜、半導体層および取出し電極パターンを封止樹脂フィルムに対して他方の面から埋め込む工程、ならびに
（ｄ）第１金属箔および第２金属箔をエッチングすることにより、第１のＴＦＴ素子の電極および第２のＴＦＴ素子の電極を形成する工程
を含んで成り、
第１金属箔を工程（ａ）〜（ｃ）にて「第１のＴＦＴ素子を構成する絶縁膜、半導体層および取出し電極パターンの支持体」として用いると共に、工程（ｄ）にて第１のＴＦＴ素子の電極構成材料として用い、また、第２金属箔を工程（ａ）〜（ｃ）にて「第２のＴＦＴ素子を構成する絶縁膜、半導体層および取出し電極パターンの支持体」として用いると共に、工程（ｄ）にて第２のＴＦＴ素子の電極構成材料として用いることを特徴としている。

このようなＴＦＴ素子を複数有して成るフレキシブル半導体装置の製造方法も、フレキシブル半導体装置の製造時に支持体として機能させた金属箔を電極構成材料というフレキシブル半導体の構成要素として利用することを特徴の１つしている。

ある好適な態様では、工程（ｄ）において、第１金属箔をエッチングすることにより第１のＴＦＴ素子を構成するソース電極およびドレイン電極と第２のＴＦＴ素子を構成するゲート電極とを形成すると共に、第２金属箔をエッチングすることにより第１のＴＦＴ素子を構成するゲート電極と第２のＴＦＴ素子を構成するソース電極およびドレイン電極とを形成する。また、別のある好適な態様では、工程（ｄ）において、第１金属箔をエッチングすることにより、第１のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極を形成すると共に、第２金属箔をエッチングすることにより第２のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極を形成する。

本発明では、上記製造方法によって得ることができるフレキシブル半導体装置も提供される。かかる本発明のフレキシブル半導体装置は、
絶縁膜、
絶縁膜の上面に形成された半導体層、
絶縁膜の下面側に位置する電極、
電極と半導体層とを電気的に接続するソース用・ドレイン用取出し電極パターン、ならびに
取出し電極パターンおよび半導体層を封止する封止樹脂層
を有して成り、
電極が、絶縁膜、半導体層、取出し電極パターンおよび封止樹脂層の支持体として機能していた金属箔をエッチングすることによって形成されたものであることを特徴としている。

本発明のフレキシブル半導体装置は、製造工程で支持体として機能していた金属箔をエッチングすることによって形成された電極を有していることを特徴の１つとしている。かかる特徴に起因して、本発明のフレキシブル半導体装置では、好ましくは、電極がその厚み方向にテーパー形状を有している。また、好ましくは、電極の厚さ寸法が常套的な電極形成法（例えば蒸着法やスパッタ法）で得られる電極と比べて大きくなっており、例えば、電極厚さが４μｍ〜約２０μｍとなっている。

本発明のフレキシブル半導体装置のある好適な態様では、金属箔をエッチングすることによって形成された電極がソース電極、ドレイン電極およびゲート電極であって、ソース電極とドレイン電極とゲート電極とが同一平面上に位置している。つまり、ソース電極とドレイン電極とゲート電極とが面一状態に設けられている。また、別のある好適な態様では、ゲート電極がソース電極およびドレイン電極に対して“非同一平面の状態”で設けられている。かかる態様では、絶縁膜の下側に位置する金属箔をエッチングすることによって形成された電極がソース電極およびドレイン電極であるのに対して、封止樹脂層を挟んで半導体層と対向するように封止樹脂層の上面に設けられた別の金属箔をエッチングすることによって形成された電極がゲート電極であることが好ましい。

金属箔をエッチングすることによって形成された電極がソース電極およびドレイン電極である場合、半導体層の周縁部の下面がソース電極用の取出し電極パターンの周縁部の上面と部分的に接している共に、半導体層の周縁部の下面がドレイン電極用の取出し電極パターンの周縁部の上面にも部分的に接していてよい。あるいは、半導体層の周縁部の上面がソース電極用の取出し電極パターンの周縁部の下面に部分的に接していると共に、半導体層の周縁部の上面がドレイン電極用の取出し電極パターンの周縁部の下面にも部分的に接していてもよい。

本発明のフレキシブル半導体装置のある好適な態様では、絶縁膜と半導体層とゲート電極とソース電極とドレイン電極とを有して成るＴＦＴ素子を少なくとも２つ有して成る。つまり、上述した製造方法に関連して述べると、「ＴＦＴ素子を少なくとも２つ有するフレキシブル半導体装置」は、絶縁膜と半導体層とゲート電極とソース電極とドレイン電極を有して成る第１のＴＦＴ素子と第２のＴＦＴ素子とを少なくとも有して成る半導体装置に相当し得る。

本発明に係るフレキシブル半導体装置の製造方法によれば、金属箔の上に絶縁膜および半導体層を形成した後、半導体層を覆うように金属箔上に封止樹脂層を形成し、次いで、金属箔をエッチングしてＴＦＴ素子の電極を形成している。そのため支持体である金属箔をＴＦＴ素子の電極（ソース電極、ドレイン電極およびゲート電極など）として活用することができ、支持体である金属箔を最終的に剥離する必要がない。それゆえ、ＴＦＴ素子を簡便なプロセスで作製することができ、生産性が向上し得る。

また、金属箔の上に絶縁膜および半導体層を形成した後で、金属箔上に封止樹脂層を形成できるので、絶縁膜および半導体層の作製に高温プロセスを積極的に導入することができる。これにより、例えば半導体層の形成中または形成後にて加熱処理を行うことができ、ＴＦＴ特性（例えば半導体のキャリア移動度など）を好ましく向上させることができる。換言すれば、本発明に係る製造方法で得られたフレキシブル半導体は、所望の熱処理を通じて形成することができるので、ＴＦＴ特性の点で高性能であるといえる。

（ａ）はフレキシブル半導体装置１００Ａの上面図、（ｂ）は（ａ）のＩａ−Ｉａ断面を示す断面図 （ａ）はフレキシブル半導体装置１００Ｂの上面図、（ｂ）は（ａ）のＩｂ−Ｉｂ断面を示す断面図 テーパー形状を有する電極の模式図 （ａ）〜（ｅ）はフレキシブル半導体装置１００Ａの製造工程を示す工程断面図 （ａ）〜（ｃ）はフレキシブル半導体装置１００Ｂの製造工程を示す工程断面図 （ａ）〜（ｃ）はフレキシブル半導体装置１００Ｂの製造工程を示す工程断面図 （ａ）はフレキシブル半導体装置１００Ｃの上面図、（ｂ）は（ａ）のＶｂ−Ｖｂ断面を示す断面図 （ａ）〜（ｅ）はフレキシブル半導体装置１００Ｃの製造工程を示す工程断面図 （ａ）はフレキシブル半導体装置１００Ｄの上面図、（ｂ）は（ａ）のＸｂ−Ｘｂ断面を示す断面図 （ａ）〜（ｃ）はフレキシブル半導体装置１００Ｄの製造工程を示す工程断面図 （ａ）〜（ｃ）はフレキシブル半導体装置１００Ｄの製造工程を示す工程断面図 フレキシブル半導体装置１００Ｅの断面図 （ａ）〜（ｅ）はフレキシブル半導体装置１００Ｅの製造工程を示す工程断面図 フレキシブル半導体装置１００Ｆの断面図 （ａ）〜（ｅ）はフレキシブル半導体装置１００Ｆの製造工程を示す工程断面図 （ａ）はフレキシブル半導体装置１００Ｇの上面図、（ｂ）は（ａ）のＩＸｂ−ＩＸｂ断面を示す断面図 （ａ）はフレキシブル半導体装置１００Ｈの上面図、（ｂ）は（ａ）のＸＶｂ−ＸＶｂ断面を示す断面図、（ｃ）は（ａ）のＸＶｃ−ＸＶｃ断面を示す断面図 フレキシブル半導体装置１００Ｇ、１００Ｈの等価回路図 （ａ）はフレキシブル半導体装置１００Ｉの上面図、（ｂ）は（ａ）のＸＶＩＩｂ−ＸＶＩＩｂ断面を示す断面図 （ａ）〜（ｃ）はフレキシブル半導体装置１００Ｉの製造工程を示す工程断面図 （ａ）はフレキシブル半導体装置１００Ｊの上面図、（ｂ）は（ａ）のＸｂ−Ｘｂ断面を示す断面図、（ｃ）は（ａ）のＸｃ−Ｘｃ断面を示す断面図 （ａ）および（ｂ）はフレキシブル半導体装置１００Ｊの製造工程を示す工程断面図 （ａ）〜（ｃ）はフレキシブル半導体装置１００Ｊの製造工程を示す工程断面図 フレキシブル半導体装置１００Ｋの断面を示す断面図 （ａ）〜（ｃ）はフレキシブル半導体装置１００Ｋの製造工程を示す工程断面図 フレキシブル半導体装置１００Ｌの断面図 （ａ）〜（ｃ）はフレキシブル半導体装置１００Ｌの製造工程を示す工程断面図 画像表示装置の全体の外観を示す斜視図 （ａ）および（ｂ）はフレキシブル半導体装置１００Ｍ，１００Ｍ’の上面図 （ａ）および（ｂ）はフレキシブル半導体装置１００Ｎ，１００Ｎ’の上面図 フレキシブル半導体装置１００Ｏの断面図 フレキシブル半導体装置Ｐの断面図 フレキシブル半導体装置Ｑの断面図 フレキシブル半導体装置Ｒの断面図 フレキシブル半導体装置Ｓの断面図 フレキシブル半導体装置の製品適用例（テレビ画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（携帯電話の画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（モバイル・パソコンまたはノート・パソコンの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（デジタルスチルカメラの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（カムコーダーの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（電子ペーパーの画像表示部）を表した模式図

以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面では、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示している。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。

本明細書で説明される“方向”は、金属箔５０と半導体層２０との位置関係を基準とした方向であり、便宜上、図中の上下方向にて説明する。具体的には、各図の上下方向に対応しており、金属箔５０を基準として絶縁膜１０ないしは半導体層２０が形成される側を「上方向」とし、金属箔５０を基準として半導体層２０が形成されない側を「下方向」としている。

［本発明の製造方法で得られるフレキシブル半導体装置］
まず、図１および図２を参照して、本発明の製造方法で得られる典型的なフレキシブル半導体装置について説明する。図１は、ソース電極５０ｓとドレイン電極５０ｄとゲート電極５０ｇとが同一平面上に形成されたフレキシブル半導体装置１００Ａを示しており、図２は、ゲート電極５０ｇがソース電極５０ｓとドレイン電極５０ｄとは非同一平面に形成されたフレキシブル半導体装置１００Ｂを示している。

図１（ｂ）または図２（ｂ）に示すように、本発明の製造方法で得られるフレキシブル半導体装置１００Ａ，１００Ｂは、ＴＦＴを構成する半導体層２０と、絶縁膜（保護層）１０と、ソース電極５０ｓ、ドレイン電極５０ｄ、ソース用およびドレイン用の取出し電極パターン３０ｓ，３０ｄと、ゲート電極５０ｇとから構成されている。それら各種要素は相互に積層されており、絶縁膜、半導体層および取出し電極パターン（１０、２０、３０ｓ、３０ｄ）が封止樹脂層４０により封入されている。

より具体的には、図１および図２に示すフレキシブル半導体装置１００Ａおよび１００Ｂは、それぞれ、絶縁膜１０と、絶縁膜１０の下面に位置する金属箔５０をエッチングすることによって形成されたソース電極５０ｓおよびドレイン電極５０ｄと、絶縁膜１０の上面の一部に形成された半導体層２０と、ソース電極５０ｓおよびドレイン電極５０ｄのそれぞれの取出し電極パターン３０ｓ，３０ｄを備えている。そして、封止樹脂層４０は、ソース用・ドレイン用取出し電極パターン３０ｓ、３０ｄ、半導体層２０および絶縁膜１０を封じ込めるように設けられている。ここで、図１に示すフレキシブル半導体装置１００Ａでは、封止樹脂層４０の面のうち、ソース電極５０ｓおよびドレイン電極５０ｄが形成された面Ｓ１と同一の面にゲート電極５０ｇが形成されている。これに対して、図２に示すフレキシブル半導体装置１００Ｂでは、封止樹脂層４０の面のうち、ソース電極５０ｓおよびドレイン電極５０ｄが形成された面Ｓ１とは反対側の面Ｓ２にゲート電極５０ｇが形成されている。

各種の構成要素について順に説明していく。絶縁膜１０は、半導体層２０を保護する保護層として機能する。かかる絶縁膜１０としては、絶縁特性を有する樹脂系または無機絶縁物系の膜が使用される。無機絶縁物系の一例としては、タンタル酸化物を挙げることができ、樹脂系の一例としては、ポリフェニレンエーテル樹脂を挙げることができる。

半導体層２０は、絶縁膜１０の上に設けられているが、図示するように（図１（ｂ）または図２（ｂ）参照）、半導体層２０が絶縁膜１０の上面の一部（図では中央付近）に設けられ、取出し電極パターン３０ｓ、３０ｄの延在部３２ｓ、３２ｄを覆うように配置されている。換言すれば、絶縁膜１０上に設けられた半導体層２０は、その周縁部の下面が、ソース電極用およびドレイン電極用の取出し電極パターン３０ｓ，３０ｄの周縁部の上面と部分的に接している。半導体層２０の一例としては、例えば、シリコン（例えばアモルファスシリコン）から成る半導体層または酸化物半導体層（例えば酸化亜鉛から成る半導体層）などを挙げることができる。

取出し電極パターン３０ｓ、３０ｄは、半導体層２０と接触している。つまり、取出し電極パターン３０ｓの一部３２ｓおよび取出し電極パターン３０ｄの一部３２ｄは、絶縁膜１０の上面に延在して半導体層２０と接触している。かかる延在部３２ｓ、３２ｄがなくてもフレキシブル半導体装置１００Ａ，１００Ｂを作動させることはできる。しかしながら、延在部３２ｓ、３２ｄを設けることにより、チャネル長（ここでは取出し電極３０ｓ−取出し電極３０ｄ間の距離）を短くすることができ、その結果、チャネル長の短縮に起因して高速化を図ることが可能となる。尚、取出し電極パターン３０ｓ、３０ｄの材質は、各種金属材料や導電性酸化物などであってよく、例えばＲｕＯ_２である。

封止樹脂層４０は、半導体層２０、絶縁膜１０および取出し電極パターン３０ｓ、３０ｄを覆うように設けられているが、可撓性を有しており、その名の通り“封止”に供し得るものである。封止樹脂層４０を構成する樹脂材料としては、硬化後に可撓性を有する樹脂材料が好ましく、例えば、ポリフェニレンエーテル樹脂やポリエチレンナフタレート樹脂などを挙げることができる。

ソース電極５０Ｓおよびドレイン電極５０ｄは、絶縁膜１０の下側に形成されている。換言すれば、絶縁膜１０、半導体層２０および取出し電極パターン３０ｓ，３０ｄを封入して成る封止樹脂層４０の下面Ｓ１に対してソース電極５０Ｓおよびドレイン電極５０ｄが形成されている。かかるソース電極５０Ｓおよびドレイン電極５０ｄは、製造過程においてＴＦＴを構成する各層（１０、２０、３０ｓ、３０ｄ、４０）を支持するための支持体として機能した金属箔をエッチングすることによって形成されたものである。かかる電極の材質は、良好な導電性を有する金属材料などが好ましく、例えば銅（Ｃｕ）を挙げることができる。

ＴＦＴ素子を構成する電極としては、ソース電極５０Ｓおよびドレイン電極５０ｄの他に、ゲート電極がある。図１に示すフレキシブル半導体装置１００Ａのゲート電極５０ｇは、図示するように、ソース電極５０ｓおよびドレイン電極５０ｄが形成された面Ｓ１と同一の面に形成されている。かかるゲート電極５０ｇは、ソース電極５０Ｓおよびドレイン電極５０の形成に用いる金属箔と同じ金属箔をエッチングすることによって形成できる。これに対して、図２に示すフレキシブル半導体装置１００Ｂのゲート電極５０ｇは、ソース電極５０ｓとドレイン電極５０ｄとは非同一平面に形成されている。具体的には、かかるゲート電極５０ｇは、封止樹脂層４０を介して半導体層２０の上方に位置している。つまり、図２のゲート電極５０ｇは、封止樹脂層４０を挟んで半導体層２０と対向するように配置されている。図２に示すゲート電極５０ｇは、封止樹脂層４０の上面に供された更なる金属箔をエッチングすることによって形成できる。ゲート電極５０ｇの材質も、ソース電極５０ｓおよびドレイン電極５０ｄと同様、良好な導電性を有する金属材料などが好ましく、例えば銅（Ｃｕ）を挙げることができる。

ＴＦＴ素子を構成する電極（即ち、ソース電極５０ｓ、ドレイン電極５０ｄおよびゲート電極５０ｇ）が金属箔をエッチングすることによって形成されたものであることに起因して、図３に示すように、電極がその厚み方向にテーパー形状を有し得る。電極がその厚み方向にテーパー形状を有する場合、テーパー角度α（図３参照）は、１°〜６０°程度となり得、例えば５°〜３０°程度である。このようにＴＦＴ素子を構成する電極がテーパー形状を有していると、電極および配線パターンを後に絶縁膜によって封止・保護するときのパターン段差被覆性（ステップ・カバレッジ）が良好となり、高い信頼性が得られるようになる。また、本発明では、ＴＦＴ素子を構成する電極（即ち、ソース電極５０ｓ、ドレイン電極５０ｄおよびゲート電極５０ｇ）が金属箔をエッチングすることによって形成されたものであることに起因して、電極の厚さ寸法が常套的な電極形成法（例えば蒸着法やスパッタ法）で得られる電極厚さ（約０．１μｍ程度）と比べて大きくなっており、例えば、電極厚さは４μｍ〜約２０μｍとなっている。これにより、本発明では、電極の低抵抗化を容易に図ることができる。また、金属箔の厚さを変えることにより、電極厚さを任意に容易に変えることもできる。その結果、電極設計の自由度が高くなり、所望のＴＦＴ特性を比較的容易に得ることができる。

［本発明の製造方法］
次に、図面を参照して、本発明のフレキシブル半導体装置の製造方法について説明する。また、かかる製造方法の説明に付随させる形でフレキシブル半導体装置についても説明を行う。

（実施形態１）
実施形態１として、図４（ａ）〜（ｅ）を参照してフレキシブル半導体装置１００Ａの製造方法を説明する。本発明の製造方法を実施するに際しては、まず、工程（ｉ）を実施する。つまり、図４（ａ）に示すように、金属箔５０の上面５４に絶縁膜１０を形成する。用いられる金属箔５０は、上述したように、製造過程において絶縁膜、取出し電極パターン、半導体層および／または封止樹脂層のための支持体として機能すると共に、最終的には、ＴＦＴ素子の各種電極の構成材料としても機能するものである。かかる観点から、金属箔５０を構成する金属は、導電性を有し且つ融点が比較的高い金属が好ましく、例えば、銅（Ｃｕ、融点：１０８３℃）、ニッケル（Ｎｉ、融点：１４５３℃）、アルミニウム（Ａｌ、融点：６６０℃）、ステンレス（ＳＵＳ）を挙げることができる。金属箔５０の厚さは、好ましくは約４μｍ〜約２０μｍの範囲、より好ましくは約８μｍ〜約１６μｍの範囲であり、例えば１２μｍ程度である。

金属箔５０上に形成される絶縁膜１０は、例えば、無機絶縁物系の絶縁膜１０である。かかる無機絶縁物系の絶縁膜１０としては、例えば、タンタル酸化物（Ｔａ_２Ｏ_５等）、アルミニウム酸化物（Ａｌ_２Ｏ_３等）、シリコン酸化物（ＳｉＯ_２等）、ゼオライト酸化物（ＺｒＯ_２等）、チタン酸化物（ＴｉＯ_２等）、イットリウム酸化物（Ｙ_２Ｏ_３等）、ランタン酸化物（Ｌａ_２Ｏ_３等）、ハフニウム酸化物（ＨｆＯ_２等）などの金属酸化物や、それらの金属の窒化物などから成る膜を挙げることができる。チタン酸バリウム（ＢａＴｉＯ_３）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）などの誘電体から成る膜であってもよい。絶縁膜１０は、樹脂系の絶縁膜であってもよい。樹脂系の絶縁膜１０としては、例えば、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリフェニレンオキシド樹脂（ＰＰＯ）、ポリビニルピロリドン（ＰＶＰ）樹脂などから成る膜を挙げることができる。尚、無機絶縁物系は、樹脂系の絶縁膜よりも高い誘電率を有しているので、その点でフレキシブル半導体装置のゲート絶縁膜の材料として好ましい。

金属箔５０上への絶縁膜１０の形成は、特に制限されるものではない。この点、本発明では、支持体として高い融点を持つ金属箔５０（例えば銅箔）を用いているので、絶縁膜１０の形成を高温プロセスで実施できる。例えば、有機金属などの前駆体を金属箔（銅箔）５０の被形成面に塗布し、これを８００℃で焼成することにより、金属酸化物からなる絶縁膜１０を形成することができる。あるいは、無機絶縁物を、マスクを用いたスパッタ法などの薄膜形成法により金属箔５０の被形成面に形成することができる。好ましい絶縁膜１０の厚さは、必要とされるＴＦＴ特性等に応じて変わり得るものの、約２μｍ以下であり、より好ましくは約０．１μｍ〜約２μｍの範囲、更に好ましくは約０．２μｍ〜約１μｍの範囲である。例示のために一例を挙げると、厚さ０．３μｍのタンタル酸化物（Ｔａ_２Ｏ_５）を、スパッタ法を用いて金属箔５０の被形成面に形成することができる。

工程（ｉ）に引き続いて工程（ｉｉ）を実施する。つまり、図４（ｂ）に示すように、金属箔５０の上面５４にてソース用取出し電極パターン３０ｓとドレイン用取出し電極パターン３０ｄとを形成する。

取出し電極パターン３０ｓ、３０ｄの材料としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、タングステン（Ｗ）等の金属材料や、酸化スズ（ＳｎＯ_２）、酸化インジウムスズ（ＩＴＯ）、フッ素含有酸化スズ（ＦＴＯ）、酸化ルテニウム（ＲｕＯ_２）、酸化イリジウム（ＩｒＯ_２）、酸化白金（ＰｔＯ_２）などの導電性酸化物などを挙げることができる。

取出し電極パターン３０ｓ、３０ｄを形成する方法も、特に制限されるものではない。この点、本発明では、支持体として高い融点を持つ金属箔５０（例えば銅箔）を用いているので、取出し電極パターン３０ｓ、３０ｄも高温プロセスで形成することができる。例えば、真空蒸着法やスパッタ法により容易に行うことができる。また、その他の方法（例えば有機金属ペーストを印刷して硬化する方法や、ナノ金属粒子インクをインクジェット方式で印刷して焼成する方法など）を使用してもよい。

形成される取出し電極パターン３０ｓ、３０ｄは、図４（ｂ）に示すように、絶縁膜１０に部分的に重なるように金属箔５０の上面５４に積層することが好ましい。即ち、一部分が金属箔５０上へと延在するように、取出し電極パターン３０ｓ、３０ｄを金属箔５０に形成することが好ましい。形成される取出し電極パターン３０ｓ、３０ｄの厚さは、好ましくは約５０ｎｍ〜約１５０ｎｍの範囲、より好ましくは約８０ｎｍ〜約１２０ｎｍの範囲である。例示のために一例を挙げると、取出し電極パターン３０ｓ、３０ｄの形成に際しては、厚さ１００ｎｍのＲｕＯ_２層をスパッタ法により絶縁膜１０を覆うように積層してよい。

工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。つまり、図４（ｃ）に示すように、絶縁膜１０の上に半導体層２０を形成する。かかる半導体層２０の形成は、半導体層２０が取出し電極パターン３０ｓ、３０ｄと接触するように実施される。半導体層２０を構成する半導体としては、種々のものを使用することができ、例えばシリコン（例えばＳｉ）やゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては、例えば酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ_２）、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは、必要に応じて、化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓなど）や有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、Ｃ６０など）を使用することもできる。

半導体層２０の形成は、例えば絶縁膜１０の被形成位置に半導体材料を堆積することにより行うことができる。半導体材料の堆積は、例えば、真空蒸着法、スパッタ法、プラズマＣＶＤ法などを適宜使用することができる。例えば、プラズマＣＶＤ法を用いて３５０℃に加熱した金属箔５０上に設けた絶縁膜１０の被形成位置に対してシリコン膜を堆積し、堆積したシリコン膜を、不活性雰囲気中（典型的には非酸化性雰囲気中）６００℃で熱アニール処理を行うことにより、ポリシリコンを形成することができる。

このように、本発明では、支持体として高い融点を持つ金属箔５０（例えば銅箔）を用いているので、高温プロセスを用いて半導体層２０を形成することができる。換言すれば、樹脂（プラスチック）の基板を用いた場合、樹脂基板上に半導体層を直接形成する際に、樹脂基板の耐熱性が低いためにプロセス温度を低く制限しなければならない。ところが、本実施形態に係る製造方法によれば、耐熱性が低い封止樹脂層４０を基材として使用しているにもかかわらず、封止樹脂層４０の耐熱温度を超えたプロセス温度（高温プロセス）にて半導体層２０を形成することができる。例えば、ＰＥＮ樹脂フィルム（耐熱温度１８０℃）を用いる場合であっても、半導体層２０の作製工程に１８０℃を超える高温プロセス（より好ましくは４００℃〜１０００℃の高温プロセス）を、積極的に採用することができる。

つまり、半導体層の形成工程を１８０℃以上、より好ましくは４００℃〜１０００℃程度の高温プロセスでもって実施することができる。また、そのように金属箔が用いられていることに起因して、得られた半導体層に対して加熱処理を積極的に施すこともできる。

例えば、絶縁膜１０の上に半導体材料を堆積した後、この堆積した半導体材料に加熱処理を行うことが可能となる。加熱処理の方法は特に限定されず、例えば熱アニール処理（雰囲気加熱）であってもよく、あるいは、レーザアニール処理であってもよく、更に言えば、それらの併用であってもよい。例えば、アモルファスシリコンからなる半導体層を絶縁膜１０の被形成位置に形成した後、それをレーザでアニール処理してもよい。このように加熱処理を施すことによって、半導体の結晶化が進行し、半導体の特性（例えばキャリア移動度）を向上させることができる。例えば、キャリア移動度についていえば、シリコン半導体の場合、１以下であったものが上記加熱処理によって１００以上に向上し得る。尚、本明細書で用いる「アニール処理」という用語は、移動度の向上や特性の安定化を目的とした熱処理を実質的に意味している。

また、加熱処理について言えば、有機珪素化合物（例えばシクロペンタシランなど）を絶縁膜１０の被形成位置に塗布し、それを加熱することによってシリコンに変化させてもよい。さらには、有機金属の混合物を絶縁膜１０の被形成位置に印刷し、それに対して熱処理（例えば６００℃以上）を行うことで金属を焼結させ、酸化物半導体を形成することも可能である。このように、本発明では半導体層の形成に種々のプロセスを適用することができる。

ちなみに、半導体層２０は、絶縁膜１０の上面からはみ出さずに形成されることが好ましい。ＴＦＴの構成要素として封止樹脂層４０を用いる場合、封止樹脂層４０内に含まれる水蒸気や酸素の存在によって半導体層２０が劣化するおそれがある。それゆえ、半導体層２０を絶縁膜１０の上面からはみ出ることなく形成することによって、絶縁膜１０を、半導体層２０を保護する保護層として好適に機能させることができる。尚、形成される半導体層２０の厚さは、好ましくは約１０ｎｍ〜約１５０ｎｍの範囲、より好ましくは約２０ｎｍ〜約８０ｎｍの範囲である。

工程（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。つまり、図４（ｄ）に示すように、半導体層２０および取出し電極パターン３０ｓ、３０ｄを覆うよう、金属箔５０の上面５４に対して封止樹脂層４０を形成する。

封止樹脂層４０の樹脂材料としては、硬化後に可撓性を有するものが好ましい。このような樹脂材料としては、例えば、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、または、それらの複合物等を挙げることができる。尚、これらの樹脂材料は、寸法安定性などの性質に優れており、本発明に製造方法にとって好ましい。

封止樹脂層４０の形成方法は、特に限定されるわけではなく、半導体層および取出し電極パターンを覆うように金属箔の上面に封止樹脂層を形成することができるならば、いずれの方法を用いてもよい。例えば、金属箔５０の上面に未硬化の液状樹脂（例えば樹脂材料を液体媒体に混合させたコーティング剤）をスピンコートなどで塗布・乾燥することによって封止樹脂層４０を形成でき、これによって、半導体層２０を好適に封止できる。

また、封止樹脂層４０の形成には、フィルム状に予め成形した未硬化の樹脂を金属箔５０の上面５４に貼り合わせて硬化させる方法を採用してもよい。更には、フィルム状に予め成形した樹脂の表面に接着性材料を塗布し、この接着性材料を塗布した面を金属箔５０の上面５４に貼り合わせる方法を採用してもよい。封止樹脂層４０と金属箔５０とを貼り合わせる方法としては、ロールラミネート、真空ラミネート、プレスなどで加圧する方法などを適宜採用してよい。このような貼合わせ工程を行うと、半導体層２０および取出し電極パターン３０ｓ、３０ｄが封止樹脂層４０の下面に埋め込まれることになり、封止樹脂層４０で半導体層２０を封止することができる。例えば、一例を挙げると、ポリエチレンナフタレート（ＰＥＮ）樹脂フィルムの下面に接着性エポキシ樹脂を塗布し、このエポキシ樹脂を塗布した面を金属箔５０の上面に貼り合わせてよい。

工程（ｉｖ）で形成される封止樹脂層４０の厚さは、好ましくは約１μｍ〜約７μｍの範囲、より好ましくは約２μｍ〜約５μｍの範囲である。封止樹脂層４０はゲート絶縁膜としても機能し得るため、ゲート電圧を下げる観点からは封止樹脂層４０の厚さは薄い方が好ましく、その点でいえば５μｍ以下が好適であるが、必要とされるＴＦＴ特性等に応じて適宜調整してよい。

工程（ｉｖ）に引き続いて工程（ｖ）を実施する。つまり、図４（ｅ）に示すように、金属箔５０をエッチングすることによって電極を形成する。具体的には、金属箔５０のエッチングによってソース電極５０ｓおよびドレイン電極５０ｄを形成する。特に、図示する態様では、金属箔５０のエッチングによってゲート電極５０ｇも形成している。

エッチング方法は特に制限されず、従来公知の方法（典型的にはフォトリソグラフィティー工程を用いたエッチング）を使用してよい。図示する態様では、金属箔５０のパターニングによって、ソース用取出し電極パターン３０ｓに接続されるようにソース電極５０ｓを形成していると共に、ドレイン用取出し電極パターン３０ｄに接続されるようにドレイン電極５０ｄを形成している。

このような工程を通じることによって、ＴＦＴ素子として、半導体層２０と、絶縁膜１０と、ゲート電極５０ｇと、ソース電極５０ｓと、ドレイン電極５０ｄとを有して成るフレキシブル半導体装置１００Ａを構築することができる。

本発明の製造方法では、上述したように、金属箔５０の上に絶縁膜１０および半導体層２０を形成する。次いで、半導体層２０を覆うように金属箔５０上に封止樹脂層４０を形成し、その後、金属箔５０をエッチングすることによって、ソース電極５０ｓ、ドレイン電極５０ｄおよびゲート電極５０ｇを形成している。そのため、支持体である金属箔５０をＴＦＴの電極（ソース、ドレインおよびゲートの各電極）として活用することができ、支持体である金属箔５０を最終的に剥離する必要がない。そのため、ＴＦＴ素子を簡便なプロセスで作製することができ、フレキシブル半導体装置の生産性は優れている。

詳述すれば、典型的な転写法によるＴＦＴの製法では、支持基板（例えばガラス基板）を最終的に剥離する必要がある。そのため、例えば支持基板とＴＦＴ素子との密着性を低下させる処理を行う必要がある。または、支持基板とＴＦＴ素子との間に剥離層を形成し、この剥離層を物理的または化学的に除去する処理を行ったりする必要があるなど、工程の煩雑さを伴う。つまり、典型的な転写法によるＴＦＴの製法では生産性の点で問題を残している。これに対して、本発明の製造方法では、支持体である金属箔５０を最終的に剥離する必要がないので、工程の煩雑さは軽減されている。

加えて、本発明の製造方法では、金属箔５０の上に絶縁膜１０および半導体層２０を形成した後で、金属箔５０上に封止樹脂層４０を形成しているので、絶縁膜１０および半導体層２０の作製を高温プロセスで実行することができ、得られるＴＦＴの性能が良好になる。すなわち、転写法を用いずに樹脂基板に直接形成するＴＦＴの製法では、樹脂基板は耐熱性が低いので、プロセス温度を低く制限する必要があり、ＴＦＴの性能が劣りがちとなる。しかしながら、本発明の製造方法によれば、耐熱性が低い封止樹脂層（例えば耐熱温度１８０℃のポリエチレンナフタレート（ＰＥＮ）樹脂フィルム）を用いているにもかかわらず、半導体層２０の形成に４００℃以上の高温プロセス（例えばアニール等の加熱処理）を導入できる。したがって、ＴＦＴ特性（例えば半導体のキャリア移動度など）を好ましく向上させることができる。

以上のように、本発明の製造方法によれば、高性能なフレキシブル半導体装置を生産性良く得ることができるといえる。

（実施形態２）
以下、本発明の製造方法の他の実施形態およびそれによって得られるフレキシブル半導体装置について説明する。なお、フレキシブル半導体装置１００Ａと同一の構成部材には同一の符号を付すと共に、フレキシブル半導体装置１００Ａの製造方法と重複する部分については説明を省略ないしは簡略化する。

以下で説明される実施形態２は、上述したフレキシブル半導体装置１００Ｂの製造方法である。つまり、実施形態２の製造方法は、図２に示すようにゲート電極５０ｇがソース電極５０ｓおよびドレイン電極５０ｄに対して“非同一平面”となったフレキシブル半導体装置の製造方法である。

フレキシブル半導体装置１００Ｂの製造工程の一例を図５（ａ）〜（ｃ）および図６（ａ）〜（ｃ）に示す。まず、図５（ａ）に示すように、工程（ｉ）として、金属箔５０の上面５４に絶縁膜１０を形成する。用いられる金属箔５０は、上述したように、製造過程において絶縁膜、取出し電極パターン、半導体層および／または封止樹脂層のための支持体として機能すると共に、最終的には、ＴＦＴ素子の各種電極の構成材料としても機能するものである。次いで、図５（ｂ）に示すように、工程（ｉｉ）として、金属箔５０の上面５４にてソース用取出し電極パターン３０ｓとドレイン用取出し電極パターン３０ｄとを形成する。引き続いて、図５（ｃ）に示すように、工程（ｉｉｉ）として、取出し電極パターン３０ｓ、３０ｄと接触するように、絶縁膜１０の上に半導体層２０を形成する。

次いで、図６（ａ）に示すように、工程（ｉｖ）として、半導体層２０および取出し電極パターン３０ｓ、３０ｄを覆うように金属箔５０の上に封止樹脂層４０を形成する。図示する態様では、樹脂フィルム（例えば、厚さ３μｍ程度のポリエチレンナフタレート樹脂フィルム）の下面に接着性エポキシ樹脂を塗布し、かかるエポキシ樹脂を塗布した面を金属箔５０の上面に貼り合わせることによって、封止樹脂層４０を形成している。特に本実施形態２では、封止樹脂層４０の上に更なる金属箔５２を形成する（図６（ａ）および（ｂ）参照）。例えば、更なる金属箔５２を別途用意して、封止樹脂層４０の上面に貼り合わせる。金属箔５２を構成する金属は、導電性を有し且つ融点が比較的高い金属が好ましく、例えば、銅（Ｃｕ、融点：１０８３℃）、ニッケル（Ｎｉ、融点：１４５３℃）、アルミニウム（Ａｌ、融点：６６０℃）、ステンレス（ＳＵＳ）を使用することができる。また、金属箔５２の厚さは、好ましくは約４μｍ〜約２０μｍの範囲、より好ましくは約８μｍ〜約１６μｍの範囲であり、例えば１２μｍ程度である。封止樹脂層４０上への金属箔５２は、封止樹脂層４０の上面に接着性エポキシ樹脂を塗布し、このエポキシ樹脂を塗布した面を更なる金属箔５２の下面に貼り合わせることによって行ってよい。こうすることで、封止樹脂層４０と更なる金属箔５２とが好適に一体化する。なお、金属箔５０の積層と、更なる金属箔５２の積層とは、同一工程にて実行してよいし、あるいは別々の工程で実行してもよい。

このように、封止樹脂層４０および更なる金属箔５２を形成したら、その後、図６（ｃ）に示すように、支持体である金属箔５０をエッチングすることによって、ソース電極５０ｓおよびドレイン電極５０ｄを形成すると共に、金属箔５２をエッチングすることによってゲート電極５０ｇを形成する。

以上の工程を得ることによって、ＴＦＴ素子として、半導体層２０と、絶縁膜１０と、ゲート電極５０ｇと、ソース電極５０ｓと、ドレイン電極５０ｄとを有して成るフレキシブル半導体装置１００Ｂを構築できる。尚、フレキシブル半導体装置１００Ｂのように、ゲート電極５０ｇが封止樹脂層４０を挟んで半導体層２０と対向するように配置されている半導体装置では、封止樹脂層４０のうち、半導体層２０とゲート電極５０ｇとの間で挟まれた部位がゲート絶縁膜４２として機能することになる。

（実施形態３）
図４および図５に例示した態様では、半導体層２０を、取出し電極パターン３０ｓ、３０ｄの上方から形成し、半導体層２０の周縁部の一部が取出し電極パターン３０ｓ、３０ｄの延在部３２ｓ、３２ｄを覆うようになっているものの、その形態・形成順序は逆でもよい。例えば、図７（ａ）および（ｂ）に示すように、取出し電極パターン３０ｓ、３０ｄが半導体層２０の上から形成されているものであってもよい。より具体的には、図７（ａ）および（ｂ）に示すフレキシブル半導体装置１００Ｃでは、その取出し電極パターン３０ｓ、３０ｄの延在部３２ｓ、３２ｄが半導体層２０の一部を覆うように配置されている。換言すれば、絶縁膜１０上に設けられた半導体層２０は、その周縁部の上面が、ソース電極用およびドレイン電極用の取出し電極パターン３０ｓ，３０ｄの周縁部の下面と部分的に接している。尚、図７（ａ）および（ｂ）に示すフレキシブル半導体装置１００Ｃは、ソース電極５０ｓとドレイン電極５０ｄとゲート電極５０ｇとが同一平面上に形成されている半導体装置である。

フレキシブル半導体装置１００Ｃの製造工程の一例を図８（ａ）〜図８（ｅ）を用いて説明する。なお、上述したフレキシブル半導体装置１００Ａ、１００Ｂの製法と同様の点については説明を省略する。

まず、図８（ａ）に示すように、金属箔５０の上面５４にゲート絶縁膜１０を形成し、次いで、図８（ｂ）に示すように、ゲート絶縁膜１０の上面に半導体層２０を形成する。半導体層２０の形成方法は特に制限されず、例えば上述した実施形態１と同様にして形成すればよい。

ゲート絶縁膜１０上に半導体層２０を形成したら、次に、図８（ｃ）に示すように、その半導体層２０と接触するように、金属箔５０の上面の一部に、少なくとも２つの取出し電極パターン３０ｓ、３０ｄを形成する。図示するように、ソース用取出し電極パターン３０ｓは、半導体層２０の左端辺部分とゲート絶縁膜１０の左端辺部分とを覆うように形成している。同様に、ドレイン用取出し電極パターン３０ｄは、半導体層２０の右端辺部分とゲート絶縁膜１０の右端辺部分とを覆うように形成している。

次いで、図８（ｄ）のように、半導体層２０および取出し電極パターン３０ｓ、３０ｄを覆うように、金属箔５０の上面５４に封止樹脂層４０を形成する。その後、図８（ｅ）に示すように、金属箔５０をエッチングすることによって、ゲート電極５０ｇ、ソース電極５０ｓおよびドレイン電極５０ｄを形成する。このようにして、図７（ａ）および（ｂ）に示すようなフレキシブル半導体装置１００Ｃを簡易に安定して得ることができる。

（実施形態４）
実施形態３と同様に、図９（ａ）および（ｂ）に示すレキシブル半導体装置１００Ｄでは、取出し電極パターン３０ｓ、３０ｄが半導体層２０の上から形成されている。つまり、取出し電極パターン３０ｓ、３０ｄの延在部３２ｓ、３２ｄで半導体層２０の一部を覆うように配置されている。実施形態３のフレキシブル半導体装置１００Ｃと異なる点は、図９（ａ）および（ｂ）に示すフレキシブル半導体装置１００Ｄでは、ゲート電極５０ｇがソース電極５０ｓとドレイン電極５０ｄに対して“非同一平面”に形成されていることである。

フレキシブル半導体装置１００Ｄの製造工程の一例を図１０（ａ）〜（ｃ）および図１１（ａ）〜（ｃ）を用いて説明する。

まず、図１０（ａ）に示すように金属箔５０の上面５４に絶縁膜１０を形成した後、図１０（ｂ）に示すように、絶縁膜１０の上に半導体層２０を形成する。次いで、図１０（ｃ）に示すように、半導体層２０と接触するように、金属箔５０の上に少なくとも２つの取出し電極パターン３０ｓ、３０ｄを形成する。図示するように、半導体層２０の周辺端辺の一部と、絶縁膜１０の周辺端辺の一部とを覆うように、ソース用取出し電極パターン３０ｓおよびドレイン用取出し電極パターン３０ｄを形成する。

引き続いて、図１１（ａ）に示すように、絶縁膜１０、半導体層２０および取出し電極パターン３０ｓ、３０ｄを覆うように、金属箔５０の上に封止樹脂層４０を形成する。封止樹脂層４０を形成したら、図１１（ｂ）に示すように、金属箔５０をエッチングすることによって、ソース電極５０ｓおよびドレイン電極５０ｄを形成する。次いで、図１１（ｃ）に示すように、封止樹脂層４０のうち、ソース電極５０ｓおよびドレイン電極５０ｄが形成された面（図では下面）とは反対側の面（図では上面）に対して、ゲート電極５０ｇを形成する工程を実施する。本実施形態４では、封止樹脂層４０の上にゲート電極５０ｇを直接形成している。ゲート電極５０ｇを封止樹脂層４０の上に直接形成する方法については特に限定されないが、例えば、マスクを用いた真空蒸着法やスパッタ法により行うことができる。あるいは、有機金属をインクジェット方式で印刷して焼成する方法などを使用してもよい。以上の工程を経ることによって、フレキシブル半導体装置１００Ｄを構築することができる。

（実施形態５）
例えば図１および図７に示すフレキシブル半導体装置１００Ａおよび１００Ｃでは、ゲート絶縁膜１０を構成している絶縁膜は、半導体層２０の下面領域だけに設けられているが、これに限定されない。例えば、図１２に示すフレキシブル半導体装置１００Ｅにおける場合のように、半導体層２０の下面以外の領域にも絶縁膜（即ち、絶縁膜１２）を設けてもよい。

フレキシブル半導体装置１００Ｅでは、絶縁膜１２が、封止樹脂層４０の下面全体（ただし取出し電極パターン３０ｓ、３０ｄの形成位置を除く）を覆うように配置されている。尚、図１２に示すフレキシブル半導体装置１００Ｅは、ソース電極５０ｓとドレイン電極５０ｄとゲート電極５０ｇとが同一平面上に形成されている半導体装置である。

フレキシブル半導体装置１００Ｅの製造工程の一例を図１３（ａ）〜（ｅ）を用いて説明する。

まず、図１３（ａ）に示すように、上面が絶縁膜１２で予め被覆された金属箔５０を用意する。金属箔５０は、例えばステンレス（ＳＵＳ）箔であってよい。絶縁膜１２は、実施形態１と同様に形成すればよい。次に、絶縁膜１２の上面の一部に、半導体層２０を形成する。半導体層２０の形成も実施形態１と同様に形成してよい。

次いで、図１３（ｂ）に示すように、全面絶縁膜１２の一部を部分的に除去する。これにより、その下面に位置する金属箔５０を露出させる開口部１５、１７を形成する。開口部１５、１７は、全面絶縁膜１２の表裏を貫通する貫通孔であり、後述する取出し電極パターン３０ｓ、３０ｄのコンタクトとなる部分である。開口部１５、１７の形状は特に制限されず、例えば円形状であってもよい。なお、絶縁膜１２の部分的な除去は、例えばレーザ照射、エッチング、リフトオフ法などを用いて行うことができる。

次に、図１３（ｃ）に示すように、開口部１５、１７の露出した金属箔５０の上面に、半導体層２０に接触する取出し電極パターン３０ｓ、３０ｄを形成する。図示する態様では、左側の開口部１５にて露出した金属箔５０の上面にソース電極５０ｓ用の取出し電極パターン３０ｓを形成すると共に、右側の開口部１７にて露出した金属箔５０の上面にドレイン電極５０ｄ用の取出し電極パターン３０ｄを形成する。かかる取出し電極パターン３０ｓ、３０ｄの形成は、実施形態１と同様に形成できる。

引き続いて、半導体層２０および取出し電極パターン３０ｓ、３０ｄを覆うように金属箔５０の上面に封止樹脂層４０を形成する。そして、図１３（ｅ）に示すように、金属箔５０をエッチングすることによって、ゲート電極５０ｇ、ソース電極５０ｓおよびドレイン電極５０ｄを形成する。このようにして、図１２に示すようなフレキシブル半導体装置１００Ｅを簡易に安定して得ることができる。

（実施形態６）
実施形態５と同様に、図１４に示すフレキシブル半導体装置１００Ｆでも、絶縁膜を半導体層２０の下面以外の領域に形成している。実施形態５のフレキシブル半導体装置１００Ｅと異なる点は、図１４に示すフレキシブル半導体装置１００Ｆでは、ゲート電極５０ｇがソース電極５０ｓとドレイン電極５０ｄに対して“非同一平面”に形成されていることである。

図１４のフレキシブル半導体装置１００Ｆは、例えば図１５（ａ）〜（ｅ）に示す製造ステップを経て作製することができる。

まず、図１５（ａ）に示すように、上面が絶縁膜１２で予め被覆された金属箔５０を用意する。次に、絶縁膜１２の上面の一部に、半導体層２０を形成する。次いで、図１５（ｂ）に示すように、絶縁膜１２の一部を除去することにより、絶縁膜１２の下面に位置する金属箔５０の一部を露出させて開口部１５、１７を形成する。そして、図１５（ｃ）に示すように、開口部１５、１７にて露出した金属箔５０の上面に対して半導体層２０に接触する取出し電極パターン３０ｓ、３０ｄを形成する。

引き続いて、半導体層２０および取出し電極パターン３０ｓ、３０ｄを覆うように、金属箔５０の上面に封止樹脂層４０を形成する。そして、図１５（ｅ）に示すように、金属箔５０をエッチングすることによって、ソース電極５０ｓおよびドレイン電極５０ｄを形成する。特に本実施形態６では、封止樹脂層４０の面のうち、ソース電極５０ｓおよびドレイン電極５０ｄが形成される面とは反対側の面に対してゲート電極５０ｇを形成する。かかるゲート電極５０ｇの形成は、実施形態２および４と同様に行ってよい。このようにして、図１４に示すようなフレキシブル半導体装置１００Ｆを簡易に安定して得ることができる。

（実施形態７）
次に、図１６（ａ）および（ｂ）を参照しながら、画像表示装置に好ましく搭載され得るフレキシブル半導体装置１００Ｇの態様の一例について説明する。図１６（ａ）はフレキシブル半導体装置１００Ｇの上面図であり、図１６（ｂ）は図１６（ａ）のＩＸｂ−ＩＸｂ断面を示す断面図である。

画像表示装置（ここでは有機ＥＬディスプレイ）に搭載されるフレキシブル半導体装置１００Ｇは、半導体層と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極とから構成されたＴＦＴ素子を少なくとも２つ有している。ここでは１画素当たりのＴＦＴ数が２個であり、フレキシブル半導体装置は、第１のＴＦＴ素子１００Ｇａと第２のＴＦＴ素子１００Ｇｂとを含む。

本実施形態７では、第１のＴＦＴ素子１００Ｇａを構成するゲート電極５０Ａｇ、ソース電極５０Ａｓおよびドレイン電極５０Ａｄと、第２のＴＦＴ素子１００Ｇｂを構成するゲート電極５０Ｂｇ、ソース電極５０Ｂｓおよびドレイン電極５０Ｂｄは、封止樹脂層４０の同一面（図では下面）に形成されている。すなわち、第１のＴＦＴ素子１００Ｇａと、第２のＴＦＴ素子１００Ｇｂとは、封止樹脂層４０の同一面に対して並んで配置されている。第１のＴＦＴ素子１００Ｇａと、第２のＴＦＴ素子１００Ｇｂとは、配線８５を介して電気的に接続されている。

図示する態様では、第１のＴＦＴ素子１００Ｇａはスイッチ用トランジスタであり、第２のＴＦＴ素子１００Ｇｂは駆動用トランジスタである。かかる場合、例えば第１のＴＦＴ素子（スイッチ用）１００Ｇａのドレイン電極５０Ａｄと、第２のＴＦＴ素子（駆動用）１００Ｇｂのゲート電極５０Ｂｇとを、配線８５を介して電気的に接続することが好ましい。配線８５は、各素子を構成するゲート、ソースおよびドレインの各電極と同様、金属箔５０のエッチングによって形成することができる。

図示するフレキシブル半導体装置１００Ｇは、コンデンサ８０を備えている。コンデンサ８０は、駆動用ＴＦＴ素子１００Ｇｂを駆動するために容量を保持するものである。図示する態様では、コンデンサ８０は、誘電体層８２と、上部電極層８４と、下部電極層８６とから構成されている。

フレキシブル半導体装置１００Ｇのコンデンサ８０について詳述する。コンデンサ８０の誘電体層８２は、各素子を構成するゲート絶縁膜１０Ａ、１０Ｂと同じ材料で構成され且つそれらと並列に配置されている。つまり、誘電体層８２の下面と、ゲート絶縁膜１０Ａ、１０Ｂの下面とが同一平面上に位置している。また、コンデンサ８０の上部電極層８４は、各素子を構成する取出し電極パターン３０Ａｓ、３０Ａｄ、３０Ｂｓ、３０Ｂｄと同じ材料で構成され、且つそれらと並列に配置されている。そして、コンデンサ８０の下部電極層８６は、各素子を構成するゲート、ソースおよびドレイン電極５０Ａｇ、５０Ａｓ、５０Ａｄ、５０Ｂｇ、５０Ｂｓ、５０Ｂｄと同じ材料で構成され、且つそれらと並列に配置されている。つまり、コンデンサ８０の下部電極層８６は、各素子を構成する電極と同様に、金属箔５０のエッチングによって形成できる。

コンデンサ８０の下部電極層８６は、スイッチ用のドレイン電極５０Ａｄと、駆動用のゲート電極５０Ｂｇとに接続されている。コンデンサ８０の上部電極層８４は、配線８８を介して駆動用のソース電極５０Ｂｓに接続されている。このような構成では、スイッチ用ＴＦＴ素子１００Ｇａによって選択された期間、電荷が保持され、その電荷によって生じた電圧が駆動用ＴＦＴ素子１００Ｇｂのゲートに印加される。そして、その電圧に応じたドレイン電流が有機ＥＬ素子に流れることで画素を発光させる。

フレキシブル半導体装置の重要な用途であるディスプレイ駆動用のＴＦＴ素子では、素子を駆動するために容量を保持するコンデンサが必要となる。この点、本願発明では、封止樹脂層４０にコンデンサ８０を直接形成することができ、フレキシブル半導体装置の外部に別途コンデンサを配置しなくてもよい。したがって、本発明では、小型で高密度実装可能な画像表示装置を実現できる。

更にいえば、コンデンサ８０の誘電体層８２をゲート絶縁膜１０Ａ、１０Ｂと同じ材料で構成できる。また、コンデンサ８０の上部電極層８４を取出し電極パターン３０Ａｓ、３０Ａｄ、３０Ｂｓ、３０Ｂｄと同じ材料で構成できる。更には、コンデンサ８０の下部電極層８６をゲート、ソースおよびドレイン電極５０Ａｇ、５０Ａｓ、５０Ａｄ、５０Ｂｇ、５０Ｂｓ、５０Ｂｄと同じ材料で構成できる。したがって、コンデンサ８０と、第１のＴＦＴ素子１００Ｇａと、第２のＴＦＴ素子１００Ｇｂとを同一工程にて作製することができる。その結果、フレキシブル半導体装置１００Ｇを効率よく生産することができるといえる。

尚、一例を挙げると、図４（ａ）に示したゲート絶縁膜１０を形成する工程に際して、金属箔５０の上に、ゲート絶縁膜１０と共にコンデンサ８０の誘電体層８２を形成してもよい。また、図４（ｂ）に示した取出し電極パターン３０ｓ、３０ｄを形成する工程に際して、取出し電極パターン３０ｓ、３０ｄと共に、誘電体層８２の上にコンデンサ８０の上部電極層８４を形成してもよい。そして、図４（ｅ）に示した金属箔５０のエッチング工程に際して、金属箔５０をエッチングすることによって、ゲート電極、ソース電極およびドレイン電極と共に、コンデンサの下部電極層８６を形成してもよい。

（実施形態８）
画像表示装置に好ましく搭載され得るフレキシブル半導体装置の態様としては、図１７に示すようなフレキシブル半導体装置１００Ｈであってもよい。図１７（ａ）〜（ｃ）を参照しながら、フレキシブル半導体装置１００Ｈの態様について説明する。図１７（ａ）はフレキシブル半導体装置１００Ｈの上面図であり、図１７（ｂ）は図１７（ａ）のＸＶｂ−ＸＶｂ断面を示す断面図であり、図１７（ｃ）は図１７（ａ）のＸＶｃ−ＸＶｃ断面を示す断面図である。

画像表示装置（ここでは有機ＥＬディスプレイ）に搭載されるフレキシブル半導体装置は、半導体層と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極とから構成されたＴＦＴ素子を少なくとも２つ有している。ここでは１画素当たりのＴＦＴ数が２個であり、図示するフレキシブル半導体装置１００Ｈは、第１のＴＦＴ素子１００Ｈａと第２のＴＦＴ素子１００Ｈｂとを含んでいる。

本実施形態８では、第１のＴＦＴ素子１００Ｈａを構成するゲート電極５０Ａｇと第２のＴＦＴ素子１００Ｈｂを構成するゲート電極５０Ｂｇとが封止樹脂層４０の同一面に形成（図では上面）されていると共に、第１のＴＦＴ素子１００Ｈａを構成するソース電極５０Ａｓおよびドレイン電極５０Ａｄと、第２のＴＦＴ素子１００Ｈｂを構成するソース電極５０Ｂｓおよびドレイン電極５０Ｂｄとが封止樹脂層４０の同一面に形成（図では下面）されている。第１のＴＦＴ素子１００Ｈａと、第２のＴＦＴ素子１００Ｈｂとは、封止樹脂層４０の表裏の面（図では上面と下面）を導通する層間接続部材６０を介して電気的に接続されている。

図示した例では、第１のＴＦＴ素子１００Ｈａはスイッチ用トランジスタであり、第２のＴＦＴ素子１００Ｈｂは駆動用トランジスタである。かかる場合、図１７（ｂ）に示すように、第１のＴＦＴ素子（スイッチ用）１００Ｈａのドレイン電極５０Ａｄと、第２のＴＦＴ素子（駆動用）１００Ｈｂのゲート電極５０Ｂｇとを層間接続部材６０を介して電気的に接続することが好ましい。

フレキシブル半導体装置１００Ｈは、図１７（ｃ）に示すようなコンデンサ８０を備えている。コンデンサ８０は、駆動用ＴＦＴ素子１００Ｈｂを駆動するために容量を保持するものである。図示した態様では、コンデンサ８０は、誘電体層８２と、上部電極層８４と、下部電極層８６とから構成されている。より具体的には、コンデンサ８０の上部電極層８４は、各素子を構成するゲート電極５０Ａｇ、５０Ｂｇと同じ材料で構成され、且つそれらと並列に配置されている。コンデンサ８０の下部電極層８６は、各素子を構成するソースおよびドレイン電極５０Ａｓ、５０Ａｄ、５０Ｂｓ、５０Ｂｄと同じ材料で構成され、且つそれらと並列に配置されている。そして、コンデンサ８０の誘電体層８２は、封止樹脂層４０のうち、上部電極層８４と下部電極層８６との間で挟まれた部位から構成されている。

フレキシブル半導体装置１００Ｈを効率よく生産するために、コンデンサ８０と第１のＴＦＴ素子１００Ｈａと第２のＴＦＴ素子１００Ｈｂとは同一工程にて作製してもよい。また、図６（ｂ）および（ｃ）で示されるような金属箔５０のエッチング工程において、ソース電極およびドレイン電極の形成に際してコンデンサ８０の下部電極層８６を形成すると共に、更なる金属箔５２のエッチング工程において、ゲート電極の形成に際してコンデンサ８０の上部電極層８４を形成してもよい。

尚、図１７（ｃ）に示すように、封止樹脂層４０の内部には、コンデンサ８０の誘電体層８２の厚みを調整する厚み調整用電極８５を埋め込んでもよい。図１７（ｃ）に示す態様では、下部電極層８６の上面に位置するように厚み調整用電極８５を封止樹脂層４０の下面側に埋設している。かかる厚み調整用電極８５は、例えば各素子の取出し電極パターン３０Ａｓ、３０Ａｄ、３０Ｂｓ、３０Ｂｄと同じ材料で構成することができるので、かかる取出し電極パターンの形成と同一の工程で作製することができる。

実施形態７，８のフレキシブル半導体装置１００Ｇ，Ｈにおける等価回路９０を図１８に示す。図１８に示す配線９２は、データラインであり、配線９４は選択ラインである。各画像表示装置の画素毎に、フレキシブル半導体装置１００Ｇ，１００Ｈが形成されている。ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個だけでなく、それ以上設けられることもあるので、それに対応してフレキシブル半導体装置１００Ｇ，１００Ｈを改変することも可能である。

（実施形態９）
次に、図１９（ａ）および（ｂ）を参照しながら、画像表示装置に搭載するフレキシブル半導体装置の他の実施形態について説明する。図１９（ａ）は、フレキシブル半導体装置１００Ｉの上面図、（ｂ）は（ａ）のＸＶＩＩｂ−ＸＶＩＩｂ断面を示す断面図である。

図１９（ａ）および（ｂ）に示されるフレキシブル半導体装置１００Ｉの構成では、第１のＴＦＴ素子と、第２のＴＦＴ素子とが、封止樹脂層の同一面に並んで配置されるのではない。封止樹脂層の両面（図では上面および下面）に分けて対向して配置されている。

具体的には、フレキシブル半導体装置１００Ｉでは、第１のＴＦＴ素子１００Ｉａを構成するゲート電極５０Ａｇと、第２のＴＦＴ素子１００Ｉｂを構成するソース電極５０Ｂｓおよびドレイン電極５０Ｂｄとが、封止樹脂層４０の一方の面（図では上面）に形成されている。また、第１のＴＦＴ素子１００Ｉａを構成するソース電極５０Ａｓおよびドレイン電極５０Ａｄと、第２のＴＦＴ素子１００Ｉｂを構成するゲート電極５０Ｂｇとが、封止樹脂層４０の他方の面（図では下面）に形成されている。そして、第１のＴＦＴ素子１００Ｉａと、第２のＴＦＴ素子１００Ｉｂとは、配線を介して電気的に接続されている。

図示した態様では、第１のＴＦＴ素子１００Ｉａはスイッチ用トランジスタであり、第２のＴＦＴ素子１００Ｉｂは駆動用トランジスタである。かかる場合、第２のＴＦＴ素子（駆動用）１００Ｉｂを構成するゲート電極５０Ｂｇと、第１のＴＦＴ素子１００Ｉａを構成するドレイン電極５０Ａｄとを、配線８７を介して電気的に接続することが好ましい。この配線８７は、ゲート、ソースおよびドレインの各電極５０Ａｓ、５０Ａｄ、５０Ｂｇと同様、金属箔５０のエッチングにより形成することができる。

このように、フレキシブル半導体装置１００Ｉでは、第１のＴＦＴ素子１００Ｉａと、第２のＴＦＴ素子１００Ｉｂとが、封止樹脂層４０を間に挟んで対向するように配置されている。従って、各素子１００Ｈａ、１００Ｈｂを封止樹脂層の同一面に並んで配置したフレキシブル半導体装置１００Ｇ（図１６参照）と比べて、フレキシブル半導体装置１００Ｉの床面積を小さくすることができる。また、これにより各素子１００Ｉａ、１００Ｉｂに接続する配線長さを短くすることができ、配線抵抗を低減することができる。その結果、信号の立ち上がりや降下が遅くなる配線遅延を低減することができる。特に画像表示装置の画面サイズが大きくなると、配線遅延が大きくなる傾向があるため、本実施形態９のフレキシブル半導体装置１００Ｉの構成を採用することによる効果が特によく発揮され得る。

フレキシブル半導体装置１００Ｉは、コンデンサ８０を備えていてもよい。コンデンサ８０は、誘電体層８２と、上部電極層８４と、下部電極層８６とから構成されている。本実施形態９では、コンデンサ８０の上部電極層８４に対して厚み調整用電極８５を形成している。図示するように、厚み調整用電極８５を、封止樹脂層４０の上面側に埋設させることにより誘電体層８２の厚みを小さくできる。

次に、図２０（ａ）〜（ｃ）を参照して、フレキシブル半導体装置１００Ｉの製造方法について説明する。図２０（ａ）〜（ｃ）は、図１９（ａ）のＸＶＩＩｂ−ＸＶＩＩｂ断面におけるフレキシブル半導体装置１００Ｉの工程断面図である。

まず、図２０（ａ）に示すように、第１金属箔５０Ａと、第２金属箔５０Ｂと、１つの封止樹脂フィルム４０とを用意する。

ここで、第１金属箔５０Ａは、各種電極が形成される前段階の金属箔であって、絶縁膜１０Ａを介して半導体層２０Ａが形成された半導体層形成面（図では上面）５４Ａを有している。

また、第２金属箔５０Ｂは、各種電極が形成される前段階の金属箔であって、絶縁膜１０Ｂを介して半導体層２０Ｂが形成された半導体層形成面（図では下面）５４Ｂを有している。このような半導体層形成面５４Ａ、５４Ｂを有する金属箔５０Ａ、５０Ｂは、例えば、図５（ａ）〜（ｃ）に示した各ステップを経て作製することができる。

次に、図２０（ｂ）に示すように、埋め込み工程を実施する。具体的には、第１金属箔５０Ａの半導体層形成面（図では上面）５４Ａを封止樹脂フィルム４０の一方の面（図では下面）４４に重ね合わせる。そうすることで半導体層形成面５４Ａに形成された半導体層２０Ａおよび絶縁膜１０Ａを一方の面（図では下面）４４から封止樹脂４０に埋め込むことができる。また、第２金属箔５０Ｂの半導体層形成面（図では下面）５４Ｂを封止樹脂フィルム４０の他方の面（図では上面）４６に重ね合わせる。そうすることで、半導体層形成面５４Ｂに形成された半導体層２０Ｂおよび絶縁膜１０Ｂを他方の面（図では上面）４６から封止樹脂４０に埋め込むことができる。

図示するように、第１金属箔５０Ａと封止樹脂フィルム４０と第２金属箔５０Ｂとの重ね合わせを同一工程にて実行してよい。すなわち、第１金属箔５０Ａと封止樹脂フィルム４０と第２金属箔５０Ｂとを、半導体層２０Ａ，２０Ｂが封止されるように位置合わせをして重ね合わせ、図２０（ｂ）のように貼り合せて一体化してよい。このように一体化する方法としては、例えば金属箔５０Ａ、５０Ｂを所定温度で加熱しつつ、ロールラミネート法、真空ラミネート法、熱プレスなどで加圧する方法を挙げることができる。

第１金属箔５０Ａと封止樹脂フィルム４０と第２金属箔５０Ｂとを一体化した後では、次に、図２０（ｃ）に示すように、第１金属箔５０Ａをエッチングする。これにより、第１のＴＦＴ素子１００Ｉａを構成するソース電極５０Ａｓおよびドレイン電極５０Ａｄと、第２のＴＦＴ素子１００Ｉｂを構成するゲート電極５０Ｂｇとを形成する。また、第２金属箔５０Ｂをエッチングすることにより、第１のＴＦＴ素子１００Ｉａを構成するゲート電極５０Ａｇと、第２のＴＦＴ素子１００Ｉｂを構成するソース電極５０Ｂｓおよびドレイン電極５０Ｂｄとを形成する。第１金属箔５０Ａのエッチングと第２金属箔５０Ｂのエッチングとは同一工程で行うことができる。ただし、第１金属箔５０Ａのエッチングと第２金属箔５０Ｂのエッチングとは、同一工程で行うことに限定されず、別々の工程で行ってもよい。

このような工程を経ることによって、図１９（ａ）および（ｂ）に示すようなフレキシブル半導体装置１００Ｉを得ることができる。

（実施形態１０）
次に、図２１（ａ）〜（ｃ）を参照してフレキシブル半導体装置１００Ｊを説明する。図２１（ａ）は、フレキシブル半導体装置１００Ｊの上面図、（ｂ）は（ａ）のＸｂ−Ｘｂ断面を示す断面図、（ｃ）は（ａ）のＸｃ−Ｘｃ断面を示す断面図である。

図２１（ａ）〜（ｃ）のフレキシブル半導体装置１００Ｊの構成でも、上述の実施例９と同様、第１のＴＦＴ素子と、第２のＴＦＴ素子とが、封止樹脂層の同一面に並んで配置されるのではなく、封止樹脂層の両面（図では上面および下面）に分けて対向して配置されている。

具体的には、第１のＴＦＴ素子１００Ｊａを構成するゲート電極５０Ａｇ、ソース電極５０Ａｓおよびドレイン電極５０Ａｄは、封止樹脂層４０の一方の面（ここでは下面）４４に形成されている。これに対して、第２のＴＦＴ素子１００Ｊｂを構成するゲート電極５０Ｂｇ、ソース電極５０Ｂｓおよびドレイン電極５０Ｂｄは、封止樹脂層４０の他方の面（ここでは上面）４６に形成されている。そして、第１のＴＦＴ素子１００Ｊａと、第２のＴＦＴ素子１００Ｊｂとは、封止樹脂層４０の表裏を導通する層間接続部材を介して電気的に接続してよい。この層間接続部材は、例えば封止樹脂層４０の表裏（上面と下面と）を貫通する貫通孔に充填された導電性ペーストから成るものであってよい。

図示する態様では、第１のＴＦＴ素子１００Ｊａはスイッチ用トランジスタであり、第２のＴＦＴ素子１００Ｊｂは駆動用トランジスタである。この場合、例えば第１のＴＦＴ素子（スイッチ用）１００Ｊａのドレイン電極５０Ａｄと、第２のＴＦＴ素子（駆動用）１００Ｊｂのゲート電極５０Ｂｇとを層間接続部材６０を介して電気的に接続すればよい。

フレキシブル半導体装置１００Ｊでは、一方のＴＦＴ素子１００Ｊａが封止樹脂層４０の下面４４に配置され、他方のＴＦＴ素子１００Ｊｂが封止樹脂層４０の上面４６に配置されている。そうすることで、例えば各素子１００Ｇａ、１００Ｇｂを封止樹脂層の同一面に並列に配置したフレキシブル半導体装置１００Ｇ（図１６参照）と比べ、フレキシブル半導体装置１００Ｊの床面積を小さくすることができる。

フレキシブル半導体装置１００Ｊでも、コンデンサ８０が形成されている。図示するように、コンデンサ８０は、誘電体層８２と、上部電極層８４と、下部電極層８６とから構成されている。図示する態様では、コンデンサ８０の下部電極層８６は、スイッチ用ＴＦＴ素子１００Ｊａのドレイン電極５０Ａｄに電気的に接続されている。また、コンデンサ８０の上部電極層８４は、層間接続部材６２を介して駆動用ＴＦＴ素子１００Ｊｂのソース電極５０Ｂｓに電気的に接続されている。

かかる実施形態１０では、封止樹脂層４０として、フィルム状の芯材４２と、その芯材４２の両面にそれぞれ積層された樹脂層４０Ａ、４０Ｂとから構成されている複合封止材を使用している。芯材４２としては、寸法安定性に優れた樹脂フィルムから構成されるものであってよい。芯材４２の樹脂材質としては、エポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂等を挙げることができる。また、芯材４２の両面に積層される樹脂層４０Ａ、４０Ｂとしては、半導体層２０Ａ，２０Ｂを埋設し得る特性を有し、且つ、硬化後にフレキシブル性を有する樹脂材料が好ましい。例えば未硬化のエポキシ樹脂やＰＰＥ樹脂を芯材４２の両面に塗布したものを用いることができる。このように、樹脂層（埋め込み層）４０Ａ、４０Ｂの間に芯材４２を挟むことにより、封止樹脂層４０の取り扱い性や寸法安定性を向上させることができる。そのため、生産性に優れたフレキシブル半導体装置１００Ｊの提供に資することになる。

次に、図２２（ａ）、（ｂ）および図２３（ａ）〜（ｃ）を参照して、フレキシブル半導体装置１００Ｊの製造方法について説明する。図２３（ａ）〜（ｃ）は、図２１（ａ）のＸｃ−Ｘｃ断面におけるフレキシブル半導体装置１００Ｊの工程断面図である。

まず、図２２（ａ）に示すように、フィルム状の芯材４２の下面に樹脂層４０Ａを、芯材４２の上面に樹脂層４０Ｂをそれぞれ積層し、複合封止材であるフィルム状の封止樹脂層４０を作製する。次いで、作製した封止樹脂フィルム４０の所定位置に貫通孔６５、６７を形成する。貫通孔６５、６７の形成は、例えばパンチング処理やレーザ照射などにより容易に行うことができる。

貫通孔６５、６７を形成したら、次に、図２２（ｂ）に示すように、貫通孔６５、６７に導電性ペースト（例えば銀粉およびエポキシ樹脂からなる導電性ペ−スト）を充填し、封止樹脂４０の表裏を導通する層間接続部材６０、６２を形成する。このようにして、層間接続部材６０、６２を備えた封止樹脂フィルム４０を得る。

次に、図２３（ａ）に示すように、半導体層２０Ａが形成された半導体層形成面（図では上面）５４Ａを備えた第１金属箔５０Ａを用意する。また、半導体層２０Ｂが形成された半導体層形成面（図では下面）５４Ｂを備えた第２金属箔５０Ｂも用意する。かかる第１金属箔および第２金属箔５０Ａ、５０Ｂは、例えば、図４（ａ）〜（ｃ）に示したような各ステップを経て容易に作製することができる。

次に、図２３（ａ）および（ｂ）に示すように、第１金属箔５０Ａの半導体層形成面５４Ａを、封止樹脂フィルム４０の一方の面４４に重ね合わせ、第１のＴＦＴ素子１００Ｊａを構成する半導体層２０Ａを一方の面４４から封止樹脂４０に埋め込む。このとき、第１金属箔５０Ａの半導体層形成面５４Ａと、層間接続部剤６０、６２とが接続するように両者を位置合わせして圧接する。

また、第２金属箔５０Ｂの半導体層形成面５４Ｂを、封止樹脂フィルム４０の他方の面４６に重ね合わせることにより、第２のＴＦＴ素子１００Ｊｂを構成する半導体層２０Ｂを他方の面４６から封止樹脂４０に埋め込む。このとき、第２金属箔５０Ｂの半導体層形成面５４Ｂと、層間接続部剤６０、６２とが接続するように両者を位置合わせして圧接する。

第１金属箔５０Ａと封止樹脂フィルム４０と第２金属箔５０Ｂとを一体化したら、次に、図２３（ｂ）および（ｃ）に示すように、第１金属箔５０Ａをエッチングすることにより、第１のＴＦＴ素子１００Ｊａを構成するゲート電極５０Ａｇ、ソース電極５０Ａｓおよびドレイン電極５０Ａｄを形成する。このようにして、第１のＴＦＴ素子１００Ｊａを構築することができる。また、第２金属箔５０Ｂをエッチングすることにより、第２のＴＦＴ素子１００Ｊｂを構成するゲート電極５０Ｂｇ、ソース電極５０Ｂｓおよびドレイン電極５０Ｂｄを形成する。

このような工程を経ることによって、図２１（ａ）〜（ｃ）に示すようなフレキシブル半導体装置１００Ｊを得ることができる。

（実施形態１１）
次に、図２４に示すフレキシブル半導体装置１００Ｋについて説明する。図２４に示したフレキシブル半導体装置１００Ｋの封止樹脂層４０は、第１の封止樹脂層４０Ａと第２の封止樹脂層４０Ｂとが積層されて成る積層構造を有している。図示する態様では、第１の封止樹脂４０Ａが封止樹脂層４０の下層を構成し、第２の封止樹脂４０Ｂが封止樹脂層４０の上層を構成している。

各素子を構成するソースおよびドレイン電極５０Ａｓ、５０Ａｄ、５０Ｂｓ、５０Ｂｄは、第１の封止樹脂層４０Ａの積層方向（あるいは積層構造の厚み方向）７０における外側の面（図では下面）４１Ａに形成されている。これに対して、各素子を構成するゲート電極５０Ａｇ、５０Ｂｇは、第２の封止樹脂層４０Ｂの積層方向７０における内側の面（図では下面）４１Ｂに形成されている。

このように、各素子のゲート電極５０Ａｇ、５０Ｂｇを封止樹脂層４０の内部に埋設することにより、ゲート電極５０Ａｇ、５０Ｂｇと半導体層２０Ａ、２０Ｂとの距離を近づけることができる。したがって封止樹脂層４０の一部が成すゲート絶縁膜の厚みを小さくすることができる。なお、第１の封止樹脂層４０Ａと第２の封止樹脂層４０Ｂとは、同一の樹脂材料で構成してもよいし、異なる樹脂材料で構成してもよいが、同一の材料で構成することが好ましい。熱膨張係数などの物性値が樹脂間で差が出なくなるため、半導体装置の信頼性が向上するからである。同一の材料で構成する場合、図２４に示す境界面４１Ｂ、４３Ａは実質上存在しなくなる。

図２５（ａ）〜（ｃ）を参照して上述のフレキシブル半導体装置１００Ｋの製造方法について説明する。

まず、図２５（ａ）に示すように、封止樹脂フィルム４０Ａと、各素子を構成するゲート電極５０Ａｇ、５０Ｂｇが形成された配線層形成面４１Ｂを備えたフレキシブル基板４０Ｂを用意する。また、各素子を構成する半導体層２０Ａ、２０Ｂが形成された半導体層形成面５４を備えた第１金属箔５０を用意する。

ここで、封止樹脂フィルム４０Ａは、封止樹脂層４０の第１の封止樹脂層４０Ａを構成するための樹脂フィルムであり、その所定位置には層間接続部材６０が形成されている。

フレキシブル基板４０Ｂは、封止樹脂層４０の第２の封止樹脂層４０Ｂを構成するための樹脂フィルムであり、その表面には各素子を構成するゲート電極５０Ａｇ、５０Ｂｇを含んだ配線層が形成されている。

金属箔５０は、エッチングによってソースおよびドレイン電極５０Ａｓ、５０Ａｄ、５０Ｂｓ、５０Ｂｄが形成される前段階の金属箔である。金属箔５０の表面には絶縁膜１０Ａ、１０Ｂを介して半導体層２０Ａ、２０Ｂが形成されている。

次に、図２５（ｂ）に示すように、金属箔５０の半導体層形成面５４を、封止樹脂フィルム４０Ａの一方の面４１Ａに重ね合わせることにより、各素子を構成する半導体層２０Ａ、２０Ｂを封止樹脂フィルム４０Ａに一方の面４１Ａから埋め込む。このとき、金属箔５０と層間接続部材６０とが接続するように両者を位置合わせして圧接する。

また、フレキシブル基板４０Ｂの配線層形成面４１Ｂを、封止樹脂フィルム４０Ａのうち、金属箔５０が圧接された面４１Ａ（すなわちソースおよびドレイン電極が形成される面）とは反対側の面４３Ａに重ね合わせる。そうすることにより、ゲート電極５０Ａｇ、５０Ｂｇを含む配線層を封止樹脂フィルム４０Ａの面４３Ａに埋め込むことができる。このとき、配線層形成面４１Ｂの配線層の一部と、層間接続部材６０とが接続するように両者を位置合わせして圧接する。

このようにして、封止樹脂フィルム４０Ａと、フレキシブル基板４０Ｂと、第１金属箔５０とを一体化する。次に、図２５（ｃ）に示すように、第１金属箔５０をエッチングすることにより、各素子を構成するソースおよびドレイン電極５０Ａｓ、５０Ａｄ、５０Ｂｓ、５０Ｂｄを形成する。

以上のような工程を通じて、第１のＴＦＴ素子１００Ｋａおよび第２のＴＦＴ素子１００Ｋｂを構築することができ、図２４に示すようなフレキシブル半導体装１００Ｋを得ることができる。

（実施形態１２）
次に、図２６に示すフレキシブル半導体装置１００Ｌについて説明する。

図２６に示すフレキシブル半導体装置１００Ｌでは、第１のＴＦＴ素子１００Ｌａを構成するゲート電極５０Ａｇ、ソース電極５０Ａｓおよびドレイン電極５０Ａｄが封止樹脂層４０の何れか一方の面に設けられている。これに対して、第２のＴＦＴ素子１００Ｌｂを構成するゲート電極５０Ｂｇ、ソース電極５０Ｂｓおよびドレイン電極５０Ｂｄは、封止樹脂層４０の内部に設けられている。

具体的には、第１のＴＦＴ素子１００Ｌａを構成するゲート電極５０Ａｇ、ソース電極５０Ａｓおよびドレイン電極５０Ａｄは、第１の封止樹脂層４０Ａの積層方向（あるいは積層構造の厚み方向）７０における外側の面（図では下面）４１Ａに形成されている。これに対して、第２のＴＦＴ素子１００Ｌｂを構成するゲート電極５０Ｂｇ、ソース電極５０Ｂｓおよびドレイン電極５０Ｂｄは、第２の封止樹脂層４０Ｂの積層方向７０における内側の面（図では下面）４１Ｂに形成されている。

図示する態様では、第１のＴＦＴ素子１００Ｌａはスイッチ用トランジスタであり、第２のＴＦＴ素子１００Ｌｂは駆動用トランジスタである。かかる場合、第２のＴＦＴ素子（駆動用）１００Ｌｂのゲート電極５０Ｂｇと、第１のＴＦＴ素子（スイッチ用）１００Ｌａのドレイン電極５０Ａｄとを層間接続部材６０を介して電気的に接続することが好ましい。

フレキシブル半導体装置１００Ｌのように、封止樹脂層を複数の樹脂層が積層されてなる層状構造とし、各層のそれぞれにＴＦＴ素子を形成することによって、ＴＦＴ素子の実装密度をさらに大きくすることができる。従って、各素子１００Ｌａ、１００Ｌｂに接続する配線長さを更に短くすることができ、その結果、配線遅延を効果的に低減することができる。

図示するフレキシブル半導体装置１００Ｌでも、コンデンサ８０を備えている。コンデンサ８０の下部電極層８６は、第１のＴＦＴ素子（スイッチ用）１００Ｌａのドレイン電極５０Ａｄに電気的に接続されている。また、コンデンサ８０の上部電極層８４は、層間接続部材６２を介して第２のＴＦＴ素子（駆動用）１００Ｌｂのソース電極５０Ｂｓに電気的に接続されている。

次に、図２７（ａ）〜（ｃ）を参照しつつ、フレキシブル半導体装置１００Ｌの製造方法について説明する。

まず、図２７（ａ）に示すように、第１の封止樹脂フィルム４０Ａを用意すると共に、第２のＴＦＴ素子１００Ｌｂを構成するゲート電極５０Ｂｇ、ソース電極５０Ｂｓおよびドレイン電極５０Ｂｄが形成された電極形成面４１Ｂを備えた第２の封止樹脂フィルム４０Ｂを用意する。また、第１のＴＦＴ素子１００Ｌａを構成する半導体層２０Ａが形成された半導体層形成面５４Ａを備えた金属箔５０Ａも用意する。

ここで、第１の封止樹脂フィルム４０Ａは、封止樹脂４０の第１の封止樹脂層４０Ａを構成するための樹脂フィルムであり、その所定位置には層間接続部材６０、６２が形成されている。このような樹脂フィルム４０Ａは、例えば、図２２（ａ）および（ｂ）に示した工程を経て作製することができる。

第２の封止樹脂フィルム４０Ｂは、封止樹脂層４０の第２の封止樹脂４０Ｂを構成するための樹脂フィルムである。その表面には第２のＴＦＴ素子１００Ｌｂを構成するゲート電極５０Ｂｇ、ソース電極５０Ｂｓおよびドレイン電極５０Ｂｄが形成されている。また、第２の封止樹脂フィルム４０Ｂの内部には、第２のＴＦＴ素子１００Ｌｂを構成するゲート絶縁膜１０Ｂおよび半導体層２０Ｂが埋設されている。このような樹脂フィルム４０Ｂは、例えば、図４（ａ）〜（ｅ）に示した工程を経て作製することができる。

金属箔５０Ａは、エッチングによってゲート電極５０Ａｇ、ソース電極５０Ａｓおよびドレイン電極５０Ａｄが形成される前段階の金属箔である。金属箔５０Ａの表面にはゲート絶縁膜１０Ａを介して半導体層２０Ａが形成されている。このような金属箔５０Ａは、例えば、図４（ａ）〜（ｃ）に示した工程を経て作製することができる。

次に、図２７（ｂ）に示すように、金属箔５０Ａの半導体層形成面５４Ａを、第１の封止樹脂フィルム４０Ａの一方の面４１Ａに重ね合わせる。これにより、第１のＴＦＴ素子１００Ｌａを構成する半導体層２０Ａを第１の封止樹脂フィルム４０Ａに一方の面４１Ａから埋め込む。このとき、半導体層形成面５４Ａに形成された配線８８と層間接続部材６０、およびコンデンサ８０の上部電極層８４と層間接続部材６２とが接続するように両者を位置合わせして圧接する。

また、第２の封止樹脂フィルム４０Ｂの電極形成面４１Ｂを、第１の封止樹脂フィルム４０Ａの他方の面４３Ａに重ね合わせる。これにより、第２のＴＦＴ素子１００Ｌｂを構成するゲート電極５０Ｂｇ、ソース電極５０Ｂｓおよびドレイン電極５０Ｂｄを他方の面４３Ａから第１の封止樹脂フィルム４０Ａに埋め込む。このとき、電極形成面４１Ｂに形成されたゲート電極５０Ｂｇと層間接続部材６０、およびソース電極５０Ｂｓと層間接続部材６２とが接続するように両者を位置合わせして圧接する。

第１の封止樹脂フィルム４０Ａと第２の封止樹脂フィルム４０Ｂと金属箔５０Ａとを一体化したら、次に、図２７（ｂ）および（ｃ）に示すように、金属箔５０Ａをエッチングすることにより、第１のＴＦＴ素子１００Ｌａを構成するゲート電極５０Ａｇ、ソース電極５０Ａｓおよびドレイン電極５０Ａｄを形成する。

以上の工程により、図２６に示すようなフレキシブル半導体装置１００Ｌを得ることができる。

（画像表示装置）
本発明の各種フレキシブル半導体装置が適用される画像表示装置を例を挙げて説明する。図２８は、画像表示装置１０００の全体の外観を示す外観斜視図である。

画像表示装置１０００は、例えば、有機ＥＬディスプレイである。図２８に示すように、画像表示装置１０００は、ＴＦＴ部１１００と、ドライバ部（１２００、１３００）と、ＥＬ部１４００とから構成される。そして、ＴＦＴ部１１００の各画素に、本発明の各種フレキシブル半導体装置６００が含まれている。

より具体的に説明すると、フレキシブル半導体装置６００は、補強フィルム（例えば、ＰＥＴ、ＰＥＮなどの樹脂フィルム）の上に配置されている。また、フレキシブル半導体装置６００は、ＥＬ部１４００が備える有機ＥＬ素子の下に形成されており、フレキシブル半導体装置６００の駆動用ＴＦＴ素子のドレイン電極が有機ＥＬ素子に接続されている。なお、有機ＥＬ素子の上には、透明電極が形成されている。加えて、その上には、保護フィルム（例えば、ＰＥＴ、ＰＥＮなどの樹脂フィルム）が形成されている。

以上、本発明の実施形態について説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。

（変更態様１）
図２９（ａ）および（ｂ）のフレキシブル半導体装置１００Ｍ，１００Ｍ’で示されるように、ソース用取出し電極３０ｓと、ドレイン用取出し電極３０ｄとの対向する部位の形状が櫛歯形状となっていてよい。このように、ソース用取出し電極３０ｓとドレイン用取出し電極３０ｄとの対向する部位の形状を櫛歯形状とすることで、所定寸法を維持しつつチャネル幅を大きくすることができる。その結果、チャネル幅の増大による高速動作を得ることができる。なお、櫛歯形状の長さ（ソース用取出し電極３０ｓとドレイン用取出し電極３０ｄとの対向する部位の長さ）は、必要とされるＴＦＴ性能に応じて適宜決定され得る。例えば、有機ＥＬディスプレイ用のＴＦＴアレイを形成する場合では、駆動用ＴＦＴ素子の櫛歯形状の長さをスイッチ用ＴＦＴ素子の櫛歯形状の長さよりも長くしてもよい。

（変更態様２）
図３０（ａ）および（ｂ）のフレキシブル半導体装置１００Ｎ，１００Ｎ’で示されるように、ソース電極５０ｓからストレートに延びた２つのソース用取出し電極３０ｓと、ドレイン電極５０ｄからストレートに延びた３つのドレイン用取出し電極３０ｄとを、交互に並列に配置したような態様であってもよい。このような形状であっても、取出し電極３０ｓ、３０ｄが“櫛歯形状”を構成しており、チャネル幅を大きくすることができる。

（変更態様３）
図３１のフレキシブル半導体装置１００Ｏに示すように、半導体層２０の上に保護層（更なる保護層）１６を形成してもよい。保護層１６を構成する絶縁材料は、半導体層２０の下面を保護する絶縁膜１０の絶縁材料と同じ材料であってもよいし、あるいは異なる材料であってもよい。このように、半導体層２０の両面を２つの保護層（絶縁膜１０および保護層１６）で覆う態様を採用することにより、封止樹脂層４０から半導体層２０をさらに隔離することができる。その結果、封止樹脂層４０内からの水蒸気や酸素、残留イオン等に起因する半導体層２０の劣化を防止することができる。これにより、例えば基材として不純物イオンの含有量が高い安価な封止樹脂を用いることができ、製造コストの低減を図ることができる。

なお、半導体層２０の上に形成された保護層（更なる保護層）１６は、ゲート絶縁膜としても機能する。このような保護層とゲート絶縁膜とを兼用する好ましい絶縁材料としては、例えばタンタル酸化物（Ｔａ_２Ｏ_５等）、アルミニウム酸化物（Ａｌ_２Ｏ_３等）、シリコン酸化物（ＳｉＯ_２等）、ゼオライト酸化物（ＺｒＯ_２等）、チタン酸化物（ＴｉＯ_２等）、イットリウム酸化物（Ｙ_２Ｏ_３等）、ランタン酸化物（Ｌａ_２Ｏ_３等）、ハフニウム酸化物（ＨｆＯ_２等）などの金属酸化物や、それらの金属の窒化物が挙げられる。これらの無機材料は、樹脂系の絶縁材料よりも高い誘電率を有しているため、フレキシブル半導体装置におけるゲート絶縁膜の材料として特に好ましいといえる。

（変更態様４）
図３２のフレキシブル半導体装置１００Ｐにおいて示されるように、ダブルゲート構造を採用してもよい。すなわち、半導体層２０の上のゲート電極５０ｇに加えて、半導体層２０の下に絶縁膜１０を介して更なるゲート電極５４ｇを形成してもよい。更なるゲート電極５４ｇは、ソース電極５０ｓおよびドレイン電極５０ｄと同様に、金属箔５０のエッチングにより形成することができる。

ダブルゲート構造を採用すると、ゲート電極が１つの場合に比べて、より多くの電流をソース―ドレイン間に流すことができる。また、ゲート電極が１つの場合と同一量の電流を流す場合でも、ゲート１つあたりに流れる電流量を小さくすることができ、結果、ゲート電圧を低くすることができる。加えて、２つのゲート電極５０ｇ、５４ｇを別々に利用することにより、半導体素子の閾値電圧を変更することが可能となるため、半導体素子のバラつきを低減することができる。更には、一方のゲート電極を変調用として用いることにより、異なる出力サイズや周波数出力を得ることができるというメリットもある。

（変更態様５）
図３３のフレキシブル半導体装置１００Ｑで示されるように、ソース電極５０ｓおよびドレイン電極５０ｄがない構造も考えられる。すなわち、製造時において金属箔５０（ソース電極５０ｓおよびドレイン電極５０ｄ）を除去することによって、ソース用取出し電極パターン３０ｓおよびドレイン用取出し電極パターン３０ｄを封止樹脂層４０の表面（図では下面）から露出させてもよい。かかる構造を採用すると、ソース電極５０ｓおよびドレイン電極５０ｄの厚さ分だけ装置全体の厚みを薄くすることができる。なお、金属箔５０の除去（ソース電極５０ｓおよびドレイン電極５０ｄ）は、エッチング処理により行ってよい。

なお、図３４に示すように、フレキシブル半導体装置１００Ｑを更に改変してもよい。図３４に示すフレキシブル半導体装置１００Ｒでは、ソース電極５０ｓおよびドレイン電極５０ｄを、取出し電極パターン３０ｓ、３０ｄの露出面（図では封止樹脂層４０の下面）とは反対側の面に形成している。すなわち、ゲート電極５０ｇと同一面にソース電極５０ｓおよびドレイン電極５０ｄを形成している。かかる場合、ソース電極５０ｓと取出し電極パターン３０ｓとを、封止樹脂層４０の表裏を導通する層間接続部材６４を介して電気的に接続する。また、ドレイン電極５０ｄと取出し電極パターン３０ｄとを層間接続部材６６を介して電気的に接続する。

（変更態様６）
図３５で示すフレキシブル半導体装置１００Ｓの場合では、フレキシブル基板４０Ｂの下面４１Ｂだけでなく、その上面４３Ｂにも配線層を形成してよい。この場合、上面４３Ａおよび下面４１Ｂの各配線層は、フレキシブル基板４０Ｂの両面を導通する層間接続部材６２を介して電気的に接続すればよい。このような構成にすると、フレキシブル基板４０Ｂの上面４３Ｂの配線層を介して、再配線や電極の引き出しを行うことができ、利便性が高い。

なお、総括的に述べると、上述した本発明は、以下の態様を包含している：
第１の態様：可撓性を有するフレキシブル半導体装置であって、
絶縁膜と、
前記絶縁膜の下面に位置する金属箔をエッチングすることによって形成されたソース電極およびドレイン電極と、
前記絶縁膜の上面の一部に形成された半導体層と、
前記ソース電極および前記ドレイン電極のそれぞれと、前記半導体層とを電気的に接続する取出し電極パターンと、
前記取出し電極パターンおよび前記半導体層を封止する封止樹脂層と、
前記封止樹脂層の面のうち、前記ソース電極および前記ドレイン電極が形成された面とは反対側の面に形成されたゲート電極と
を備えた、フレキシブル半導体装置。
第２の態様：上記第１の態様において、前記封止樹脂層の面のうち、前記半導体層と前記ゲート電極との間で挟まれた部位がゲート絶縁膜として機能することを特徴とするフレキシブル半導体装置。
第３の態様：上記第１または第２の態様において、前記半導体層の上には、該半導体層を被覆する絶縁材料からなる保護層が形成されていることを特徴とするフレキシブル半導体装置。
第４の態様：上記第１〜３の態様のいずれかにおいて、コンデンサを更に備えており、該コンデンサの電極層が前記金属箔をエッチングすることによって形成されていることを特徴とするフレキシブル半導体装置。
第５の態様：上記第１〜４の態様のいずれかにおいて、前記半導体層と、前記絶縁膜と、前記ゲート電極と、前記ソース電極と、前記ドレイン電極とから構成されたＴＦＴ素子を少なくとも２つ有して成ることを特徴とするフレキシブル半導体装置。
第６の態様：上記第５の態様において、前記少なくとも２つのＴＦＴ素子のうち、第１のＴＦＴ素子を構成するソース電極およびドレイン電極と、第２のＴＦＴ素子を構成するソース電極およびドレイン電極とが前記封止樹脂層の一方の面に形成されていると共に、前記第１のＴＦＴ素子を構成するゲート電極と前記第２のＴＦＴ素子を構成するゲート電極とが前記封止樹脂層の他方の面に形成されていることを特徴とするフレキシブル半導体装置。
第７の態様：上記第６の態様において、前記第１のＴＦＴ素子と、前記第２のＴＦＴ素子とは、前記封止樹脂層の表面と裏面とを導通する層間接続部材を介して電気的に接続されていることを特徴とするフレキシブル半導体装置。
第８の態様：上記第５の態様において、前記少なくとも２つのＴＦＴ素子のうち、第１のＴＦＴ素子を構成するゲート電極と第２のＴＦＴ素子を構成するソース電極およびドレイン電極とが前記封止樹脂層の一方の面に形成されていると共に、前記第１のＴＦＴ素子を構成するソース電極およびドレイン電極と前記第２のＴＦＴ素子を構成するゲート電極とが前記封止樹脂層の他方の面に形成されていることを特徴とするフレキシブル半導体装置。
第９の態様：上記第８の態様において、前記第１のＴＦＴ素子と前記第２のＴＦＴ素子とが前記金属箔をエッチングすることによって形成された配線を介して電気的に接続されていることを特徴とするフレキシブル半導体装置。
第１０の態様：可撓性を有するフレキシブル半導体装置の製造方法であって、
金属箔を用意する工程と、
前記金属箔の上に絶縁膜を形成する工程と、
前記金属箔の上に取出し電極パターンを形成する工程と、
前記取出し電極パターンと接触するように、前記絶縁膜の上に半導体層を形成する工程と、
前記半導体層および前記取出し電極パターンを覆うように、前記金属箔の上に封止樹脂層を形成する工程と、
前記金属箔をエッチングすることによって、ソース電極およびドレイン電極を形成する工程と、
前記封止樹脂層の面うち、前記ソース電極およびドレイン電極が形成された面とは反対側の面にゲート電極を形成する工程と
を含むフレキシブル半導体装置の製造方法。
第１１の態様：可撓性を有するフレキシブル半導体装置の製造方法であって、
金属箔を用意する工程と、
前記金属箔の上に絶縁膜を形成する工程と、
前記絶縁膜の上に半導体層を形成する工程と、
前記半導体層と接触するように、前記金属箔の上に取出し電極パターンを形成する工程と、
前記半導体層および前記取出し電極パターンを覆うように、前記金属箔の上に封止樹脂層を形成する工程と、
前記金属箔をエッチングすることによって、ソース電極およびドレイン電極を形成する工程と、
前記封止樹脂層の面のうち、前記ソース電極およびドレイン電極が形成される面とは反対側の面にゲート電極を形成する工程と
を含む、フレキシブル半導体装置の製造方法。
第１２の態様：可撓性を有するフレキシブル半導体装置の製造方法であって、
一方の面が絶縁膜で被覆された金属箔を用意する工程と、
前記絶縁膜の上に半導体層を形成する工程と、
前記絶縁膜の一部を除去することにより、該絶縁膜の下に位置する金属箔を露出する開口部を形成する工程と、
前記開口部に露出した前記金属箔の上に、前記半導体層と接触する取出し電極パターンを形成する工程と、
前記取出し電極パターンおよび前記半導体層を覆うように、前記金属箔の上に封止樹脂層を形成する工程と、
前記金属箔をエッチングすることによって、ソース電極およびドレイン電極を形成する工程と、
前記封止樹脂層の面のうち、前記ソース電極およびドレイン電極が形成される面とは反対側の面にゲート電極を形成する工程と
を含む、フレキシブル半導体装置の製造方法。
第１３の態様：上記第１０〜１２の態様のいずれかにおいて、前記ゲート電極の形成は、
前記封止樹脂層の面のうち、前記ソース電極およびドレイン電極が形成される面とは反対側の面に更なる金属箔を形成する工程と、
前記更なる金属箔をエッチングすることによって、ゲート電極を形成する工程と
を含むことを特徴とするフレキシブル半導体装置の製造方法。
第１４の態様：上記第１０〜１２の態様のいずれかにおいて、前記ゲート電極の形成は、
前記ゲート電極を含む配線層が形成された配線層形成面を備えたフレキシブル基板を用意する工程と、
前記フレキシブル基板の配線層形成面を、前記封止樹脂層の面のうち前記ソース電極およびドレイン電極が形成される面とは反対側の面に重ね合わせることにより前記反対側の面から封止樹脂層に埋め込む工程と
を含むことを特徴とするフレキシブル半導体装置の製造方法。
第１５の態様：上記第１０〜１４の態様のいずれかにおいて、前記金属箔を除去することによって、前記取出し電極パターンを前記封止樹脂層の表面から露出させる工程を含むことを特徴とするフレキシブル半導体装置の製造方法。
第１６の態様：上記第１０〜１５の態様のいずれかにおいて、前記半導体層の形成は、前記半導体層を覆うように絶縁材料からなる保護層を形成する工程を更に含むことを特徴とするフレキシブル半導体装置の製造方法。
第１７の態様：上記第１０〜１６の態様のいずれかにおいて、前記半導体層の形成は、
前記絶縁膜の上に半導体材料を堆積する工程と、
前記堆積した半導体材料に加熱処理を実行する工程と
を含むことを特徴とするフレキシブル半導体装置の製造方法。
第１８の態様：上記第１７の態様において、前記加熱処理は、熱アニール工程およびレーザアニール工程の少なくとも一つを含み、前記加熱処理によって、前記堆積した半導体材料の結晶化が実行されることを特徴とするフレキシブル半導体装置の製造方法。
第１９の態様：上記第１０〜１８の態様のいずれかにおいて、前記半導体層の形成工程が、プロセス温度が４００℃以上のステップを含む高温プロセスにおいて実行されることを特徴とするフレキシブル半導体装置の製造方法。
第２０の態様：上記第１０〜１９の態様のいずれかにおいて、前記金属箔をエッチングする工程では、該金属箔をエッチングすることによって、前記ソース電極および前記ドレイン電極の形成と共に、コンデンサの電極層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第２１の態様：上記第１３の態様において、前記更なる金属箔をエッチングする工程では、該更なる金属箔をエッチングすることによって、前記ゲート電極と共に、コンデンサの電極層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第２２の態様：第１のＴＦＴ素子と第２のＴＦＴ素子とを有するフレキシブル半導体装置の製造方法であって、
前記第１のＴＦＴ素子を構成する半導体層が形成された半導体層形成面を備えた第１金属箔と、前記第２のＴＦＴ素子を構成する半導体層が形成された半導体層形成面を備えた第２金属箔と、１つの封止樹脂フィルムとを用意する工程と、
前記第１金属箔の半導体層形成面を、前記封止樹脂フィルムの一方の面に重ね合わせることにより、前記第１のＴＦＴ素子を構成する半導体層を前記封止樹脂フィルムの一方の面に対して埋め込む積層工程と、
前記第２金属箔の半導体層形成面を前記封止樹脂フィルムの他方の面に重ね合わせることにより、前記第２のＴＦＴ素子を構成する半導体層を前記封止樹脂フィルムの他方の面に対して埋め込む積層工程と、
前記第１金属箔をエッチングすることにより、前記第１のＴＦＴ素子を構成するソース電極およびドレイン電極と、前記第２のＴＦＴ素子を構成するゲート電極とを形成するエッチング工程と、
前記第２金属箔をエッチングすることにより、前記第１のＴＦＴ素子を構成するゲート電極と、前記第２のＴＦＴ素子を構成するソース電極およびドレイン電極とを形成するエッチング工程と
を含む、フレキシブル半導体装置の製造方法。
第２３の態様：上記第２２の態様において、前記封止樹脂フィルムには、前記第１金属箔と前記第２金属箔とを導通する層間接続部材が形成されていることを特徴とするフレキシブル半導体装置の製造方法。
第２４の態様：上記第２２または２３の態様において、前記第１金属箔のエッチングと、前記第２金属箔のエッチングとを同一工程にて実行することを特徴とするフレキシブル半導体装置の製造方法。
第２５の態様：上記第２２〜２４の態様のいずれかにおいて、前記第１金属箔の積層と、前記第２金属箔の積層とを同一工程にて実行することを特徴とするフレキシブル半導体装置の製造方法。
第２６の態様：可撓性を有するフレキシブル半導体装置であって、
ゲート絶縁膜と、
前記ゲート絶縁膜の下面に位置する金属箔をエッチングすることによって形成されたソース電極およびドレイン電極と、
前記ゲート絶縁膜の上面に形成された半導体層と、
前記ソース電極および前記ドレイン電極のそれぞれと、前記半導体層とを電気的に接続する取出し電極パターンと、
前記取出し電極パターンおよび前記半導体層を封止する封止樹脂層と、
前記ゲート絶縁膜の下面に形成され、かつ、前記金属箔をエッチングすることによって形成されたゲート電極と
を備えた、フレキシブル半導体装置。
第２７の態様：上記第２６の態様において、前記ゲート電極の下面と、前記ソース電極およびドレイン電極の下面とは、それぞれ、同一平面上に位置していることを特徴とするフレキシブル半導体装置。
第２８の態様：第２６または２７の態様のいずれかにおいて、コンデンサを更に備えており、前記コンデンサの誘電体層の下面と、前記ゲート絶縁膜の下面とが同一平面上に位置していることを特徴とするフレキシブル半導体装置。
第２９の態様：上記第２８の態様において、前記コンデンサの下部電極層が前記金属箔をエッチングすることによって形成されていることを特徴とするフレキシブル半導体装置。
第３０の態様：上記第２６〜２９の態様のいずれかにおいて、前記フレキシブル半導体装置は、前記半導体層と、前記ゲート絶縁膜と、前記ゲート電極と、前記ソース電極と、前記ドレイン電極とから構成されたＴＦＴ素子を少なくとも２つ有していることを特徴とするフレキシブル半導体装置。
第３１の態様：上記第３０の態様において、前記少なくとも２つのＴＦＴ素子のうち、第１のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極と、第２のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極とが、前記封止樹脂層の同一面にて形成されていることを特徴とするフレキシブル半導体装置。
第３２の態様：上記第３１の態様において、前記第１のＴＦＴ素子と、前記第２のＴＦＴ素子とは、前記金属箔をエッチングすることによって形成された配線を介して電気的に接続されていることを特徴とするフレキシブル半導体装置。
第３３の態様：上記第３０の態様において、前記少なくとも２つのＴＦＴ素子のうち、第１のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極が前記封止樹脂層の一方の面に形成されていると共に、第２のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極が前記封止樹脂層の他方の面に形成されていることを特徴とするフレキシブル半導体装置。
第３４の態様：上記第３３の態様において、前記第１のＴＦＴ素子と前記第２のＴＦＴ素子とが前記封止樹脂層の表裏を導通する層間接続部材を介して電気的に接続されていることを特徴とするフレキシブル半導体装置。
第３５の態様：上記第３３または３４の態様において、前記封止樹脂層が、フィルム状の芯材と、該芯材の両面にそれぞれ積層された樹脂層とから構成されていることを特徴とするフレキシブル半導体装置。
第３６の態様：上記第３０の態様において、前記少なくとも２つのＴＦＴ素子のうち、第１のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極が前記封止樹脂層の面の何れか一方の面に形成されていると共に、第２のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極が前記封止樹脂層の内部に設けられていることを特徴とするフレキシブル半導体装置。
第３７の態様：上記第３６の態様において、前記封止樹脂層は、第１の封止樹脂層と第２の封止樹脂層とが積層されてなる積層構造を有しており、
前記第１のＴＦＴ素子を構成する前記ゲート電極、ソース電極およびドレイン電極は、前記第１の封止樹脂層の積層方向の外側の面に形成され、且つ、前記第２のＴＦＴ素子を構成する前記ゲート電極、ソース電極およびドレイン電極は、前記第２の封止樹脂層の積層方向の内側の面に（即ち、第１の封止樹脂層と第２の封止樹脂層との界面に対して面一となるように）形成されていることを特徴とするフレキシブル半導体装置。
第３８の態様：上記第３７の態様において、前記第１のＴＦＴ素子と、前記第２のＴＦＴ素子とは、前記第１の封止樹脂層の表裏を導通する層間接続部材を介して電気的に接続されていることを特徴とするフレキシブル半導体装置。
第３９の態様：可撓性を有するフレキシブル半導体装置の製造方法であって、
金属箔を用意する工程（ａ）と、
前記金属箔の上にゲート絶縁膜を形成する工程（ｂ）と、
前記ゲート絶縁膜の上に半導体層を形成する工程（ｃ）と、
前記半導体層を覆うように、前記金属箔の上に封止樹脂層を形成する工程（ｄ）と、
前記金属箔をエッチングすることによって、ゲート電極、ソース電極およびドレイン電極を形成する工程（ｅ）と
を含むフレキシブル半導体装置の製造方法。
第４０の態様：上記第３９の態様において、前記工程（ｃ）は、前記ゲート絶縁膜の上に、半導体材料を堆積する工程と前記堆積した半導体材料に加熱処理を実行する工程とを含むことを特徴とするフレキシブル半導体装置の製造方法。
第４１の態様：上記第４０の態様において、前記加熱処理は、熱アニール工程およびレーザアニール工程の少なくとも一つを含み、前記加熱処理によって、前記堆積した半導体材料の結晶化が実行されることを特徴とするフレキシブル半導体装置の製造方法。
第４２の態様：上記第３９〜４１の態様のいずれかにおいて、前記工程（ｂ）から（ｃ）は、プロセス温度が４００℃以上のステップを含む高温プロセスにて実行されることを特徴とするフレキシブル半導体装置の製造方法。
第４３の態様：上記第３９〜４２の態様のいずれかにおいて、前記工程（ｃ）の後、前記半導体層と接触するように、前記金属箔の上に少なくとも２つの取出し電極パターンを形成する工程を含むことを特徴とするフレキシブル半導体装置の製造方法。
第４４の態様：上記第３９〜４２の態様のいずれかにおいて、前記工程（ｂ）の後、前記金属箔の上に、少なくとも２つの取出し電極パターンを形成する工程を含み、前記工程（ｃ）では、前記形成した取出し電極パターンと接触するように、前記半導体層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第４５の態様：第４３または４４の態様において、前記工程（ｅ）では、前記形成した少なくとも２つの取出し電極パターンとそれぞれ接続するように、前記ソース電極および前記ドレイン電極を形成することを特徴とするフレキシブル半導体装置の製造方法。
第４６の態様：上記第３９〜４５の態様のいずれかにおいて、前記工程（ｂ）では、前記金属箔の上に、前記ゲート絶縁膜とともにコンデンサの誘電体層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第４７の態様：上記第３９〜４５の態様のいずれかにおいて、前記工程（ｅ）では、前記金属箔をエッチングすることによって、前記ゲート電極、ソース電極およびドレイン電極の形成と共に、コンデンサの下部電極層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第４８の態様：可撓性を有するフレキシブル半導体装置の製造方法であって、
一方の面が絶縁膜で被覆された金属箔を用意する工程と、
前記絶縁膜の上に半導体層を形成する工程と、
前記絶縁膜の一部を除去することにより、該絶縁膜の下に位置する金属箔を露出する開口部を形成する工程と、
前記開口部に露出した前記金属箔の上に、前記半導体層と接触する取出し電極パターンを形成する工程と、
前記取出し電極パターンおよび前記半導体層を覆うように、前記金属箔の上に封止樹脂層を形成する工程と、
前記金属箔をエッチングすることによって、ゲート電極、ソース電極およびドレイン電極を形成する工程と
を含む、フレキシブル半導体装置の製造方法。
第４９の態様：上記第４８の態様において、前記半導体層の形成は、前記絶縁膜の上面に、半導体材料を堆積する工程と、前記堆積した半導体材料に加熱処理を実行する工程とを含むことを特徴とするフレキシブル半導体装置の製造方法。
第５０の態様：上記第４９の態様において、前記加熱処理は、熱アニール工程およびレーザアニール工程の少なくとも一つを含み、前記加熱処理によって前記堆積した半導体材料の結晶化が実行されることを特徴とするフレキシブル半導体装置の製造方法。
第５１の態様：上記第４８〜５０の態様のいずれかにおいて、前記半導体層の形成工程は、プロセス温度が４００℃以上のステップを含む高温プロセスにて実行されることを特徴とするフレキシブル半導体装置の製造方法。
第５２の態様：第１のＴＦＴ素子と第２のＴＦＴ素子とを有するフレキシブル半導体装置の製造方法であって、
前記第１のＴＦＴ素子を構成する半導体層が形成された半導体層形成面を備えた第１金属箔と、前記第２のＴＦＴ素子を構成する半導体層が形成された半導体層形成面を備えた第２金属箔と、１つの封止樹脂フィルムとを用意する工程と、
前記第１金属箔の半導体層形成面を、前記封止樹脂フィルムの一方の面に重ね合わせることにより、前記第１のＴＦＴ素子を構成する半導体層を前記封止樹脂フィルムの一方の面に対して埋め込む積層工程と、
前記第２金属箔の半導体層形成面を前記封止樹脂フィルムの他方の面に重ね合わせることにより、前記第２のＴＦＴ素子を構成する半導体層を前記封止樹脂フィルムの他方の面に対して埋め込む積層工程と、
前記第１金属箔をエッチングすることにより、前記第１のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極を形成するエッチング工程と、
前記第２金属箔をエッチングすることにより、前記第２のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極を形成するエッチング工程と
を含む、フレキシブル半導体装置の製造方法。
第５３の態様：上記第５２の態様において、前記封止樹脂フィルムは、フィルム状の芯材と、該芯材の両面にそれぞれ積層された樹脂層とから構成されていることを特徴とするフレキシブル半導体装置の製造方法。
第５４の態様：上記第５２または５３の態様において、前記封止樹脂フィルムには、該封止樹脂フィルムの表裏を導通する層間接続部材が形成されていることを特徴とするフレキシブル半導体装置の製造方法。
第５５の態様：上記第５２〜５４の態様のいずれかにおいて、前記第１金属箔のエッチングと、前記第２金属箔のエッチングとを同一工程にて実行することを特徴とするフレキシブル半導体装置の製造方法。
第５６の態様：上記第５２〜５５の態様のいずれかにおいて、前記第１金属箔の積層と、前記第２金属箔の積層とを同一工程にて実行することを特徴とするフレキシブル半導体装置の製造方法。
第５７の態様：上記第５２〜５６の態様のいずれかにおいて、前記半導体層形成面を有する第１金属箔および第２金属箔は、上記第３９の態様の（ａ）〜（ｃ）の工程を経て作製されることを特徴とするフレキシブル半導体装置の製造方法。
第５８の態様：第１のＴＦＴ素子と第２のＴＦＴ素子とを有するフレキシブル半導体装置の製造方法であって、
第１の封止樹脂フィルムと、前記第２のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極が形成された電極形成面を備えた第２の封止樹脂フィルムと、前記第１のＴＦＴ素子を構成する半導体層が形成された半導体層形成面を備えた金属箔とを用意する工程と、
前記金属箔の半導体層形成面を、前記第１の封止樹脂フィルムの一方の面に重ね合わせることにより、前記第１のＴＦＴ素子を構成する半導体層を前記第１の封止樹脂フィルムの一方の面に対して埋め込む積層工程と、
前記第２の封止樹脂フィルムの電極形成面を、前記第１の封止樹脂フィルムの他方の面に重ね合わせることにより、前記第２のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極を前記第１の封止樹脂フィルムの他方の面に対して埋め込む積層工程と、
前記金属箔をエッチングすることによって、前記第１のＴＦＴ素子を構成するゲート電極、ソース電極およびドレイン電極を形成するエッチング工程と
を含む、フレキシブル半導体装置の製造方法。
第５９の態様：上記第５８の態様において、前記第１封止樹脂フィルムには、該樹脂フィルムの表裏を上下方向に導通する層間接続部材が形成されていることを特徴とするフレキシブル半導体装置の製造方法。
第６０の態様：上記第５９の態様において、前記第２の封止樹脂フィルムの積層工程において、前記電極形成面に形成されたゲート電極、ソース電極およびドレイン電極のうちの何れかの電極を、前記層間接続部材に接続するように重ね合わせることを特徴とするフレキシブル半導体装置。
第６１の態様：上記第５８〜６０の態様のいずれかにおいて、前記金属箔の積層と、前記第２の封止樹脂フィルムの積層とを同一工程にて実行することを特徴とするフレキシブル半導体装置の製造方法。
第６２の態様：上記第５８〜６１の態様のいずれかにおいて、前記半導体層形成面を有する金属箔は、上記第３９の態様の（ａ）〜（ｃ）の工程を経て作製されることを特徴とするフレキシブル半導体装置の製造方法。
第６３の態様：上記第５８〜６２の態様のいずれかにおいて、前記電極形成面を有する第２の封止樹脂フィルムは、上記第３９の態様の（ａ）〜（ｅ）の工程を経て作製されることを特徴とするフレキシブル半導体装置の製造方法。

本発明のフレキシブル半導体装置の製造方法は、フレキシブル半導体装置の生産性に優れている。尚、得られるフレキシブル半導体装置は、各種画像表示部に用いることもでき、電子ペーパーやデジタルペーパー等にも用いることができる。例えば、図３６に示すようなテレビ画像表示部、図３７に示すような携帯電話の画像表示部、図３８に示すようなモバイル・パソコンまたはノート・パソコンの画像表示部、図３９および図４０に示すようデジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、図４１に示すような電子ペーパーの画像表示部などに用いることができる。更には、本発明に係わるフレキシブル半導体装置は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ−ＩＤ、メモリ、ＭＰＵ、太陽電池、センサなど）にも適応することができる。

関連出願の相互参照

本出願は、日本国特許出願第２００８−２００７６６号（出願日：２００８年８月４日、発明の名称：「フレキシブル半導体装置およびその製造方法」）に基づくパリ条約上の優先権、および、日本国特許出願第２００８−２００７６７号（出願日：２００８年８月４日、発明の名称：「フレキシブル半導体装置およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。

１０,１２ 絶縁膜（ゲート絶縁膜）
１５ 開口部
１６ 保護層，絶縁膜
１７ 開口部
２０ 半導体層
３０ｄ ドレイン用取出し電極パターン
３０ｓ ソース用取出し電極パターン
３２ｓ 延在部
３２ｄ 延在部
４０ 封止樹脂層・封止樹脂
４１Ａ 外側の面（第１の封止樹脂）
４１Ｂ 内側の面（第２の封止樹脂）
４２ ゲート絶縁膜（封止樹脂の一部）、芯材
４３Ａ 内側の面（第１の封止樹脂）
５０ 金属箔
５０Ａ 第１金属箔
５０Ｂ 第２金属箔
５０ｄ ドレイン電極
５０ｇ ゲート電極
５０ｓ ソース電極
５２ 更なる金属箔
５４ 上面（金属箔）
５４Ａ 半導体層形成面
５４Ｂ 半導体層形成面
５４ｇ ゲート電極
６０，６２ 層間接続部材
６５ 貫通孔
７０ 積層方向
８０ コンデンサ
８２ 誘電体層
８４ 上部電極層
８５ 調整用電極
８６ 下部電極層
８８ 配線
９０ 等価回路
９２ 配線
９４ 配線
１００ フレキシブル半導体装置
１００Ａ フレキシブル半導体装置
１００Ｂ フレキシブル半導体装置
１００Ｃ フレキシブル半導体装置
１００Ｄ フレキシブル半導体装置
１００Ｅ フレキシブル半導体装置
１００Ｆ フレキシブル半導体装置
１００Ｇ フレキシブル半導体装置
１００Ｈ フレキシブル半導体装置
１００Ｉ フレキシブル半導体装置
１００Ｊ フレキシブル半導体装置
１００Ｋ フレキシブル半導体装置
１００Ｌ フレキシブル半導体装置
１００Ｍ，Ｍ’ フレキシブル半導体装置
１００Ｎ，Ｎ’ フレキシブル半導体装置
１００Ｐ フレキシブル半導体装置
１００Ｑ フレキシブル半導体装置
１００Ｒ フレキシブル半導体装置
１００Ｓ フレキシブル半導体装置
６００ フレキシブル半導体装置

Claims (9)

1. 可撓性を有するフレキシブル半導体装置であって、
   絶縁膜と、
   前記絶縁膜の下面に位置する金属箔をエッチングすることによって形成されたソース電極およびドレイン電極と、
   前記絶縁膜の上面の一部に形成された半導体層と、
   前記ソース電極および前記ドレイン電極のそれぞれと、前記半導体層とを電気的に接続する取出し電極パターンと、
   前記取出し電極パターンおよび前記半導体層を封止する封止樹脂層と、
   前記封止樹脂層の面のうち、前記ソース電極および前記ドレイン電極が形成された面とは反対側の面に形成されたゲート電極と
   を備えた、フレキシブル半導体装置。
2. 前記封止樹脂層の面のうち、前記半導体層と前記ゲート電極との間で挟まれた部位がゲート絶縁膜として機能することを特徴とする、請求項１に記載のフレキシブル半導体装置。
3. 前記半導体層の上には、該半導体層を被覆する絶縁材料からなる保護層が形成されていることを特徴とする、請求項１または２に記載のフレキシブル半導体装置。
4. コンデンサを更に備えており、該コンデンサの電極層が前記金属箔をエッチングすることによって形成されていることを特徴とする、請求項１〜３のいずれかに記載のフレキシブル半導体装置。
5. 前記半導体層と、前記絶縁膜と、前記ゲート電極と、前記ソース電極と、前記ドレイン電極とから構成されたＴＦＴ素子を少なくとも２つ有して成ることを特徴とする、請求項１〜４のいずれかに記載のフレキシブル半導体装置。
6. 前記少なくとも２つのＴＦＴ素子のうち、第１のＴＦＴ素子を構成するソース電極およびドレイン電極と、第２のＴＦＴ素子を構成するソース電極およびドレイン電極とが前記封止樹脂層の一方の面に形成されていると共に、前記第１のＴＦＴ素子を構成するゲート電極と前記第２のＴＦＴ素子を構成するゲート電極とが前記封止樹脂層の他方の面に形成されていることを特徴とする、請求項５に記載のフレキシブル半導体装置。
7. 前記第１のＴＦＴ素子と、前記第２のＴＦＴ素子とは、前記封止樹脂層の表面と裏面とを導通する層間接続部材を介して電気的に接続されていることを特徴とする、請求項６に記載のフレキシブル半導体装置。
8. 前記少なくとも２つのＴＦＴ素子のうち、第１のＴＦＴ素子を構成するゲート電極と第２のＴＦＴ素子を構成するソース電極およびドレイン電極とが前記封止樹脂層の一方の面に形成されていると共に、前記第１のＴＦＴ素子を構成するソース電極およびドレイン電極と前記第２のＴＦＴ素子を構成するゲート電極とが前記封止樹脂層の他方の面に形成されていることを特徴とする、請求項５に記載のフレキシブル半導体装置。
9. 前記第１のＴＦＴ素子と前記第２のＴＦＴ素子とが前記金属箔をエッチングすることによって形成された配線を介して電気的に接続されていることを特徴とする、請求項８に記載のフレキシブル半導体装置。

Images